JP2001503918A - 感光シリコン検出器に取り付けられた低抵抗率光子透過性ウィンドウ - Google Patents

感光シリコン検出器に取り付けられた低抵抗率光子透過性ウィンドウ

Info

Publication number
JP2001503918A
JP2001503918A JP52175398A JP52175398A JP2001503918A JP 2001503918 A JP2001503918 A JP 2001503918A JP 52175398 A JP52175398 A JP 52175398A JP 52175398 A JP52175398 A JP 52175398A JP 2001503918 A JP2001503918 A JP 2001503918A
Authority
JP
Japan
Prior art keywords
photon
backside
thickness
silicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP52175398A
Other languages
English (en)
Other versions
JP4446292B2 (ja
Inventor
スティーヴン イー ホーランド
Original Assignee
ローレンス バークレイ ラボラトリー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローレンス バークレイ ラボラトリー filed Critical ローレンス バークレイ ラボラトリー
Publication of JP2001503918A publication Critical patent/JP2001503918A/ja
Application granted granted Critical
Publication of JP4446292B2 publication Critical patent/JP4446292B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022475—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 本発明は、長又は短波長光子に対し透過性であり、シリコンウェハ（６）又はチップのようなシリコンの光子感知層の裏側に取り付けられた、低抵抗率即ち電気伝導性のシリコン層の組み合わせを含む。ウィンドウがフォトダイオード、電荷結合素子、活性ピクセルセンサー、低エネルギーＸ線センサー、及び他の放射検出器のような光子感知シリコンデバイスに設けられる。シリコンウィンドウは、光子が、前側にプリントされた回路から妨害されることなく、裏側からデバイスを照射できるように、感光シリコンウェハ又はチップの裏側（１０）に設けられる。電荷キャリアの高抵抗率感光シリコン容積を完全に空乏化するに十分な電圧が、低抵抗率裏側ウィンドウと、デバイスのパターン付けされた前側との間に掛けられる。

Description

【発明の詳細な説明】 感光シリコン検出器に取り付けられた低抵抗率光子透過性ウィンドウ Ｉ．発明の背景 本発明は、米国エネルギー省とカリフォルニア大学との間でのローレンスバー クレイ研究所の活動に関する契約第ＤＥ−ＡＣ０３−７６ＳＦ０００９８号によ る米国政府支援の下に行われたものである。米国政府は本発明に対し一定の権利 を有する。 本発明は仮出願番号第６０／０３０，４１５で開示されたものであり、ここに 参考資料として挙げるが、本出願は、１９９６年１１月１日出願のこの仮出願の 恩典を請求するものである。 １．発明の属する技術分野 本発明は一般的には電磁気放射検出器、特に感光シリコンデバイスに関する。 ２．関連技術の説明 荷電結合素子（ＣＣＤｓ）は最初コンピューターのメモリデバイスとして使用 された。その画像検出器としての有用性は７０年代に開発された。ジェームズジ ャネシックは画像デバイスとしてのＣＣＤｓの一般的作動原理を、彼の論文「Ｃ ＣＤｓ：その内輪話」(ＣＣＤ天文学１９９７年冬)で説明している。その論文の 中で、彼はＣＣＤ性能についての主要な現下の問題についても述べている。その 問題の中には紫外部領域における吸収と量子効率（ＱＥ）がある。 青及び紫外部の感度を上げるため、数多くの技法が用いられている。ＣＣＤの 「前側」はシリコンウェハの、電気回路とゲートがその上に組み立てられている 側で、「裏側」はその反対側である。光子がシリコンウェハ（基板とも称する） に入ると、光子は吸収され電荷を生成する（光電効果）。通常、前側の電子回路 は金属の代わりに多結晶シリコン（ポリシリコン）で作られるが、これはポリシ リコンが金属回路よりも反射が少なく、その結果、前側照明が用いられる場合に 光子ロスが低いからである。裏側照明の場合、画像は裏側に焦点が合わされ、光 電作用によって生成された光子はシリコン基板の内部厚みを、前側の電子回路の 直ぐ下のシリコン領域まで横断しなければならない。前側回路は裏側照明の場合 バイパスされるので、結果としてＱＥが高くなる。しかし不都合なことに、極端 に薄く（約厚さ１０ミクロン）ない限り、電子はシリコン基板の厚みを効率的に は横断しない。基板をこの程度まで薄くするのは難しく、コストがかかり、生産 性も低い。薄くする処理はバーク他が「ＡＸＡＦのための軟Ｘ線ＣＣＤイメジャ 」（電子装置についてのＩＥＥＥ会報、４４（１０）：１６３３−４２、１９９ ７年）に述べている。 感光容積（即ち、光子が吸収され電荷キャリヤを生成する容積）を形成するシ リコン基板を薄くすると、同時に長い波長の光子を検知するのが難しくなるが、 これは薄いウェハは赤ないし赤外部内の光子に対して透過性があるからである。 長波長の光子は、薄い光子感知シリコン基板には吸収されず、検出されない。即 ち、単一の従来型裏側照明装置では、短波長光子と長波長光子の両方を検出する のには使えないということである。 ＣＣＤｓの感度は、各ピクセル中の電荷を電流漏洩無く或いはピクセルウェル に外部からの電流が流れ込むことなく貯えることのできる範囲の機能の一部であ る。ピニングと呼ばれる技法が、暗電流を制限し、残像、ピクセルの非均一性、 ウェルの容量に影響を与えるために使用される（ジェームズ・ジェネシック、ト ム・エリオットの、天文学的ＣＣＤ観察及び縮写の中の「大面積アレイ科学ＣＣ Ｄイメージャの歴史と進化」天文学会太平洋会議、第２３巻、アリゾナ州タクソ ン、ブッククラフターズ社、１９９２年）。 ＩＩ．発明の概要 本発明は、長波長光子又は短波長光子に透過性があり、シリコンウェハ又はチ ップのような光子感知シリコン層の裏側に取り付けられている、低抵抗率、即ち 電気伝導性のシリコンウィンドウの組み合わせから成っている。このウィンドウ は、フォトダイオード、荷電結合素子、活性ピクセルセンサー、低エネルギーＸ 線センサー、その他の放射検出器のような光子感知シリコンデバイスに用いられ る。シリコンウィンドウは、光子が、前側にプリントされている回路からの妨害 を受けることなく裏側からデバイスに照射できるように、感光シリコンウェハの 裏側に設けられる。このため裏側層と呼ばれる。本発明による組み合わせで作ら れた装置を作動させる場合、電荷キャリアの高抵抗率感光シリコン容積を完全に 空乏化するに十分な電圧が、低抵抗率裏側ウィンドウとデバイスのパターン付き の前側との間に掛けられる。このような光子感知デバイスを作動させる際のこの 今までにないステップは、電気伝導性裏側層の存在によって可能となった。裏側 層に電圧を掛けると、裏側で作られた光子により生成された電荷がデバイスの前 側まで到達できるようになり、前側に取り付けられたどのような回路ででも処理 できるようになる。 本発明による組み合わせを用いれば、光子感知シリコン層を、シリコン容積内 の完全な電荷空乏化を実現するために、標準的製造法以上に薄くする必要はない 。ある実施例では、本発明による裏側ウィンドウは、ＣＣＤピクセルにおいて電 荷絶縁を維持しながら裏側照明ができるようにするため、高抵抗率シリコンに適 用されている。 ＩＩＩ．図面の簡単な説明 図１は裏側照明ｐ−ｉ−ｎフォトダイオード構造で用いられる本発明による組 み合わせを概略表示したものである。 図２Ａは裏側照明ＣＣＤ構造で用いられる本発明による組み合わせを概略表示 したものである。 図２Ｂは図２Ａで示されているような、高抵抗率シリコン基板上の一つのＣＣ Ｄのピクセルの２次元シミュレーションを示す。等電位線を０．５ボルト間隔で 示している。集電ゲートには−５Ｖのバイアスが掛けられており、バリアフェー ズは５Ｖにある。 図２Ｃは図２Ａで示されているような、高抵抗率シリコン基板上の一つのＣＣ Ｄの１５μｍのピクセルについての２次元電位分布のシミュレーションを示す。 基板のドーピングは６ｘ１０11ｃｍ-3、埋め込みチャネルインプラントドーズは １．５ｘ１０12ｃｍ-2であった。 図３は、厚さ約３００μｍの基板を有する裏面照明ＣＣＤを使って、４００ｎ ｍのπ光子から作ったテストパターンの画像を示す。 図４は、厚さ３００μｍのｐ−ｉ−ｎフォトダイオード上でポリシリコン裏側 層の厚さを変化させた場合のＱＥを、波長の関数として示したものである。 図５は、厚さ３００μｍの基板上のポリシリコン裏側層上に５７ｎｍの反射防 止コーティングを有するｐ−ｉ−ｎフォトダイオードに関し、ＱＥを波長の関数 として示したものである（実線）。更に、厚さ３００μｍの基板上の本発明によ る裏側照明ＣＣＤに関し、ＱＥを波長の関数として示している（円形のデータ点 ）。比較のため、薄い基板を有する従来型の商業ベースＣＣＤｓに関するデータ も示す（破線）。 図６は電荷拡散を、厚さ３００μｍの基板を有するＣＣＤにおいて、掛けられ た裏側電圧の関数として示したものである。 ＩＶ．発明の詳細な説明 ここで「高抵抗率」とは抵抗率ρが、ｎドープシリコンに対しては１００Ω− ｃｍから２０ＫΩ−ｃｍの間にあり、ｐドープシリコンに対しては１００Ω−ｃ ｍから２０ＫΩ−ｃｍの間にあることを意味する。 ここで「基板」とは光子感知シリコンを意味し、回路層を含まない。 ここで「基板厚さ」とは、回路がその前側に蒸着してある平面に対し垂直な方 向の基板の厚さを意味する。 本発明は、電気伝導性の、光子透過性の、シリコン基板の裏側に取り付けてあ る層を含む。この層は裏側ウィンドウとも称する。電気伝導性の裏側層即ちウイ ンドウは、その特定のアプリケーションの必要性に応じて（赤及び赤外部のよう な）長波長光子及び（青及び紫外部のような）強く吸収される短波長光子の双方 に対し透過性であるように十分薄くすることができる。普通に生産されているシ リコンウェハと同じ（即ち２５０μｍと５５０μｍとの間の）通常の厚さの高抵 抗率基板に取り付けられた薄い透過性の伝導性層のこの今までにない組み合わせ は、新しいクラスの放射検出器にとって非常に重要な構成要素である。ウェハの 裏側と前側との間にバイアス電圧が掛けられると、中間にあるシリコンは完全に 電荷空乏化状態になる。前側の回路は、裏側に入り電荷を生成する光子を検出す ることができる。この透過性の伝導層は、介在するシリコン基板を物理的に薄く する必要無く、新しいクラスの放射検出器の裏側照明にウィンドウを提供する。 ＣＣＤｓ又は活性ピクセルセンサー（増幅回路を各ピクセル上に持つ進化したＣ ＣＤ）に用いられる場合、約５０μｍないし５５０μｍの厚さを持った、完全に 空乏化された高抵抗率のシリコンは、ＩＲ領域付近（波長約１μまで）及び低エ ネルギーＸ線領域（約１０ないし１５ｋｅＶの間のエネルギー）において、光電 検出器の波長応答性を高めるのに使うことができる。フォトダイオードは、本発 明による組み合わせの使用が役立つ、もう一つのタイプの放射検出器である。 電気伝導性の、透過性の裏側層は、他のアプリケーションに対して、低抵抗率 シリコンと組み合わせることができる。例えば、伝導性裏側層を、従来型の薄い 低抵抗率基板を持つＣＣＤに適用すれば、裏側電圧をデバイスに掛けることがで きる。掛けられた電圧は、デバイスの裏側で零電界領域を除去する。更に、内部 電界を正確に分極された状態に保つためのＵＶ充電（後に更に詳しく論議する） を避けることができる。掛けられた裏側電圧はこれを実に簡単に行う。 図１は、裏側照明のｐ−ｉ−ｎフォトダイオード構造で用いられる本発明によ る組み合わせを概略的に図示する。光子は、光子透過性の電気伝導性裏側層２か らデバイスに入る。この層は、バイアス電圧がこの層と、前側のｐ＋インプラン ト領域４との間に掛けることができるように、電気接点としても働く。ｎ――型 シリコン基板６は通常、約２５０ないし１０００μｍ（即ち１ｍｍ）の間の厚さ ８を有する、ウェハ製造業者の供給するウェハである。基板厚さは４又は５ｍｍ まで厚くてもよい。基板厚さは電荷キャリアを空乏化させるのに必要な裏側電圧 によって制限される。空乏化電圧は基板の厚さの二乗で増加する。このように、 ３００μｍの厚さに対して空乏化電圧が約３０Ｖである場合、１ｍｍ厚さの基板 に対して空乏化電圧は２７０Ｖとなり、２ｍｍ厚さの基板に対して空乏化電圧は １ＫＶとなり、４ｍｍ厚さの基板に対して空乏化電圧は４ＫＶとなる。アプリケ ーション及び検出装置の特性にもよるが、本発明による組み合わせは、基板厚さ が使用できる範囲において使用される。普通、６インチのウェハは厚さ６２５μ ｍで使用される。小径のウェハは普通、厚さも薄くなり、例えば５５０μｍ又 は３００μｍである。大径のウェハの厚さは例えば７５０μｍとなる。対照的に 、フォトダイオード内のｐ＋インプラント領域の厚さは、大抵の場合ただの約１ μｍ（図１は縮尺通りには書いていない）である。随意的に、反射防止層１０を 裏側ウィンドウの上に蒸着してもよい。その厚さと構成は反射防止コーティング に関する周知の法則により求められる。本発明によるデバイスで良好に作動する 材料の一つはインジウム錫酸化物（ＩＴＯ）である。 裏側層は電気伝導性があるので、これに対し、前側回路に関して正電圧を掛け ると、中間にある電荷キャリアの基板を完全に空乏化することができる。こうす ると暗電流を現実的レベルに制限でき、入射する光子によって作り出される電荷 を暗電流越しに検出することができる。更に、電圧が掛けられることにより、光 子の吸収によって作り出される電荷が基板の厚みを横切る際の広がりが制限され る。そのため、電圧を掛けると、光子の吸収により作り出される以外の電荷キャ リヤの基板を空乏化できるだけでなく、解像能を改善することもできる。 図２Ａは、裏側照明の電荷結合素子（ＣＣＤ）に用いられる本発明による組み 合わせを概略的に示す。光子は、光子透過性の電気伝導裏側層１２からデバイス の中に入る。この層は、バイアス電圧がこの層と、前側のケート回路１４との間 に掛けることができるように、電気接点としても働く。ｎ――型シリコン基板１ ６は通常、約２５０ないし１０００μｍ（即ち１ｍｍ）の間の厚さ１８を有する 、ウェハ製造業者の供給するウェハである。基板厚さは４又は５ｍｍまで厚くて もよい。随意的に、反射防止層２０を裏側ウィンドウの上に蒸着してもよい（縮 尺通りに表示していない）。その厚さ及び構成はは反射防止コーティングに関す る周知の法則により求められる。本発明によるデバイスで良好に作動する材料の 一つはインジウム錫酸化物（ＩＴＯ）である。 図２Ｂは、図２Ａに示すような、高抵抗率シリコン基板上の一つのＣＣＤのピ クセルの２次元シミュレーションを示す。等電位線を０．５ボルト間隔で示して いる。集電ゲートには−５Ｖのバイアスが掛けられており、バリアフェーズは５ Ｖにある。 図２Ｃは、３層１５μｍピクセルに関する２次元電位分布のシミュレーション を示す。この図は、２次元ではなく３次元である点を除き、基本的には図２に示 すのと同じデータを示す。１．５ｘ１０12ｃｍ-2のチャネルインプラントが使わ れている。基板のドーピングは（約７０００Ω−ｃｍの抵抗率に対応し）６ｘ１ ０11ｃｍ-3と想定されている。５μｍ幅の集電電極は−５Ｖに保持され、バリア フェーズは５Ｖであった。裏側バイアス電圧は、裏側電気接点まで伸びるドリフ トフィールドを生成している（図２Ｃのｙ寸法）。 裏側層にバイアス電圧を掛けることは本発明による光子検出エレメントの作動 のキーである。裏側電圧は感光容積を完全に電荷空乏化し、電荷の拡がりを制限 し、オンチップトランジスタ特性を改善する。(後に引用するＩＥＤＭペーパー の図２を参照)。しかしながら、この電圧は電界に対応する降伏電圧よりかなり 低くなければならず、シリコンの場合室温で約２ｘ１０5Ｖ／ｃｍである(Ｓ．Ｍ ．Ｓｚｅ、半導体デバイスの物理学、第２版、ジョンウイリィ・アンド・サン、 １０３頁、１９８１年)。極端に少数の電荷キャリヤ（Ｎ）を有する高抵抗率基 板は、低い裏側電圧で完全な電荷空乏化が達成できるように、特別に製作される 。 十分な電圧を掛ければ基板は完全に電荷キャリヤの空乏化ができるので、基板 の厚さは、従来の裏側照明ＣＣＤｓの場合よりもかなり厚くできる。厚い基板に は、機械的強度、長波長光子の吸収、製作経済性をはじめ幾つもの利点がある。 本発明による組み合わせの基板の厚さ（図１の８，図２Ａの１８）は約１００ μｍと約５ｍｍの間にある。経済的製作経済性、機械的強度、電化空乏化の容易 性、の３つの理由から、基板厚さの下限は約２００μであるのが望ましい。経済 的製作性のため、機械的強度のため、そして長波長光子及び短波長光子を検出す るためには、更に、基板厚さの下限を約２５０μとするのが望ましい。厚さ１０ ｍｍの基板が、その長い吸収長の故に、高エネルギーＸ線光子の検出に使用され る。現実的範囲としては、基板の厚さは、対象の光子の吸収長の約２ないし３倍 の間の厚さが用いられる。それ故、例えば、赤外部（ＩＲ）近くの光子を検出す るには、基板厚さは約３００μｍのものが良好に機能する。 本発明による電気伝導性光子透過性裏側層の厚さは、部分的には、検出器で感 知される放射の形式の関数である。短波長光子に対しては、裏側層は非常に薄く なければならない。長波長光子に対しては、裏側層は厚くてもよい。裏側層の厚 さに関する機能的な制限は、検出の対象である入射光子に対して透過性でなけれ ばならないということである。裏側層が漸進的に厚くされるにつれ、短波長光子 に対しては不透過性となる。 伝導性裏側層は、検出器の用途により、約１０ないし１００μｍの間の厚さと なるように作ることができる。１００μｍの裏側層の厚さは丁度シリコンバンド ギャップの下にあり、約１０００ないし１１００ｎｍの間の波長を有する光子に 対してだけ透過性となる。厚さ１０μｍの裏側層は、約８００ないし１１００ｎ ｍの間の波長を有する光子に対して透過性となる。現在の蒸着技術を用いれば、 １０μｍのポリシリコン層は、蒸着に６０時間を要する。さらに一般的には、本 発明による光子検出器は、約１０ｎｍないし１μｍの間の厚さを持った裏側層で 作られる。厚さ１μｍの裏側層は、約５５０ないし１１００ｎｍの間の波長を有 する光子に対して透過性となり、この中には赤及び赤外部が含まれる。１０ない し１００ｎｍの裏側層は、長波長光子のみならず青の光子にも透過性となり、こ の厚さ領域の裏側層を有する幾つかのデバイスが作られている。裏側層厚さの最 も有用な範囲は約１０ないし５０ｎｍの間にあり、それはこの範囲が短波長光子 と長波長光子両方に透過性となり、且つ蒸着段階に必要とされる時間が、もっと 厚い裏側層より短いからである。 シリコン内の光子吸収長は温度に依存し、温度が下がるほど吸収長が増える。 基板厚さが、検出される光子の吸収長の２又は３倍以上であれば、電荷空乏化に 過剰な裏側電圧が必要となる。完全な電荷空乏化に必要な裏側電圧は基板厚さの 二乗で増加する。更に、基板厚さが光子吸収に必要な以上に厚ければ、解像に幾 らかロスが生じる。 光電検出器では、暗電流を低く維持するのが重要である。暗電流を低く保つ一 つの方法は、暗電流を増加させない原位置ドープＣＶＤ裏側層を使用することで ある。 ポリシリコン層は原位置ドープされ電気伝導性となる。ドーピングは、電気伝 導性を増す、ポリシリコンにとっての追加の要素である。ウィンドウ層は、シリ コン内に小さな吸収深さを有する短波長光に対して透過性とするため、光学的に 薄い。 ポリシリコンをドープするにはいろいろな方法がある。ＣＶＤを用いれば、裏 薄上にｎ＋層を確保でき、これは良好な短波長光吸収に必要である。ドーピング のもう一つの方法はドーパントのイオン注入であるが、現存の注入器では、この ように薄い（１００Ａ）層に容易に注入することはできない。更に、イオン注入 は暗電流を増加させることになりかねない熱サイクルを必要とする。更に又他の ドーピング技法は熱拡散法を用いたドーピングであるが、今述べたのと同じ問題 を有する。 薄い裏側層をドーピングするのに使えるもう一つの方法は、分子線エキタピシ 法であるが、非常に費用がかかる。費用が問題でない場合、この方法で行うのは 幾らか利点がある。 本発明による組み合わせは、シリコンウェハを薄くする必要がないので、特別 に良好な長波長応答性を有している。活性容積（シリコンウェハの厚さ）は通常 のＣＣＤｓ又は他のセンサーよりも遙かに厚いので、赤外部領域にあるような長 波長光子はシリコンの活性容量内で吸収されそれを通過させる代わりに電荷キャ リアを生成する。 薄い裏側ポリシリコン層は、基板を空乏化するためにバイアス電圧を掛けるこ とを考慮した透過性電気接点としても働く。シリコンは屈折率（３．７）が高い ので、層の反射率はかなり高い。例えば、反射率は長波長では３３％であり、短 波長ではもっと大きい。裏側ウィンドウ層の反射率を下げる伝導コーティングを 施せば、本発明による組み合わせの量子効率が上がる。 透過性低抵抗率裏側層とシリコンウェハの本発明による組み合わせは、更に反 射防止層（図１の１０、図２の２０）と組み合わされる。反射防止層は、電気伝 導性で透過性の、例えば、インジウム錫酸化物（ＩＴＯ）であるのが望ましい。 原位置ドープされたポリシリコンをＩＴＯでコーティングすれば、反射ロスは低 くなり、その結果量子効率はよくなる。伝導性外層を使えば、更に直列抵抗が減 り、低ノイズデバイスが作れる。裏側層とシリコンウェハの組み合わせにＩＴＯ コーティングを施せば、ほぼ２の因数の暗電流の低減が観察された。 ＩＴＯ層は反応スパッタリングによって蒸着された。イオン化したアルゴン原 子がバイアスを掛けられたＩＴＯターゲットに引きつけられて、ＩＴＯ分子を昇 華させた。分子は基板の裏側層上に、それを直接ＩＴＯターゲットから直接対抗 する側に配置することにより蒸着される。 本発明による組み合わせの主要な利点は、裏側ウィンドウ層が、紫外部から赤 外部までＸ線を含め、光子の全スペクトルに対し透過性であり、光子が活性シリ コン容積６に入って電荷キャリアを生成できることである。比較的厚いシリコン ウェハに裏側ウィンドウを施すのには、幾つかの利点がある。 ・厚いデバイスは薄いデバイスほどにはひずみの影響を受けにくい。 ・裏側層に電圧を掛け、裏側接点付近に実質的に零電界領域のない、完全に荷電 空乏化されたデバイスを作り出すことができる(このような零電界領域は望まし くない重大な電荷拡散を起こす)。 ・薄いデバイスで問題となる、赤の縞が取り除かれる。 ・本発明による組み合わせを使う検出デバイスは、薄くする必要無しに対応する 良好な青の応答を備えて裏側照明することができる。 ・活性容積は長波長光子に対し透過性ではない。 活性シリコン容積の厚さは、長波長光子を吸収しそれにより検出するように選 定することができる一方、その同じ厚さは、例えば青及び紫外部領域にある短波 長光子により作り出される荷電キャリアのロスに結びつきかねない。短波長光子 の検出を助けるために、導電性裏側ウィンドウ層（又は随意的ＩＴＯコーティン グ）とフォトダイオードのｐ＋領域との間に電圧が掛けられる。ＣＣＤ又は活性 ピクセルセンサーの場合、(随意的にＩＴＯ及び／又は他の反射防止コーティン グを有する)導電性裏側ウィンドウ層とポリシリコンゲートとの間に電圧が掛け られる。ゲート電極は埋設チャネル間を横切る電圧低下を引き起こし、埋設チャ ネル接合部の電圧と裏側電圧との間の差がキャリアがドリフトする電界を決める （Ｓ．ホランド他「天文学及び天体物理学で使用するための裏側照明の完全空乏 化ＣＣＤ画像センサーの開発」電荷結合素子及び進化した画像センサーに関する ＩＥＥＥ研究会、ベルギー、ブルージェ、１９９７年６月５−７日）。 ポリシリコン層は、暗電流を著しく増加させることなく高抵抗率基板を完全に 空乏化するに必要なバイアス電圧に耐えうる。バイアス電圧は高抵抗率ｎ型基板 内の少数の可動電子を取り除いて、光子によって生成された電荷が、空間解像の ロスを引き起こすことになる、再結合又は拡散をする前にこれを集めるのに必要 な電界となる、イオン化されたドナー原子を後に残す。 電圧バイアスをシリコンフォトデバイスの裏側と前側との間に掛ける際に生じ うる問題の一つは、ピクセルとＣＣＤｓのためのチャネルストップインプラント のような絶縁構造との間の電圧降伏が起こりうることである。ＣＣＤコラムは他 からチャネルストップインプラントにより絶縁されているが、このインプラント はイオンインプラントであり、容積の中よりもＣＣＤの表面により大きなドーパ ント不純物の集中を引き起こす。その効果は隣接するコラム間に電位バリアを作 ることである。 もしこれらの領域がＣＣＤ内で電気的に浮動していれば、高い電界がＣＣＤチ ャネルとチャネルストップインプラントとの間に形成され、降伏につながりかね ない。ＣＣＤチャネルは空乏化されているので、チャネル内の電位は通常、掛け られたゲート電圧より５−１０Ｖ以上低い。チャネルストップインプラントは、 ｎ型基板に対しては正である、掛けられた基板バイアスの幾らか分浮上する傾向 にある。 裏側ウィンドウと光子検出デバイスの前側との間に電圧を掛けると、完全に電 荷空乏化された光子感知容積が作り出せる。これは又、光子により生成された電 荷キャリアが検出器の前側に向けて動くので、電荷の拡がり、即ちブルームを制 限することにより空間解像度を改善する。 降伏を避けるために、インプラントされていないシリコンのわずかなギャップ がチャネルとチャネルストップインプラントとの間に残される。この領域は軽く ドープされるので、電界は低くなっており降伏が避けられる。 現在の実施例の多く（例えば、ＣＣＤｓ、フォトダイオード、活性ピクセルセ ンサー）はｎ型基板を使用しているが、この技法は又、ｐ型シリコン上に組み立 てられる放射検出器にも適用されてきた。その場合、絶縁インプラントはシリコ ン上の２酸化シリコン層内の固定電荷を補償する必要がある。常に正に充電され ている固定電荷が存在しない場合、隣接するエレメントを短絡することのできる 電子の逆転層を生じることになる。 バイアス電圧ＶBは、光子感知シリコン容量の抵抗を始めとする幾つかの因子 に基づいて選定される。 利用できる最小バイアス電圧ＶB-MINは、空乏化電圧に等しい。しかし実用的 見地から、普通は空乏化電圧よりも幾らか高い電圧ＶBを用いる。我々は経験か ら、ＶB＝ＶB-MIN＋Ｘ％（ＶB-MIN）を用いたが、ここにＸ＝Ｎ（空乏化領域内 のｃｍ3当たりのドーパント原子の数）の変数である。シリコン基板中の抵抗が 約１０−１２ｋΩ−ｃｍである場合、通常ＶB＝３５Ｖが使用される。最大ＶBは 、１次電荷キャリアの衝突イオン化による２次キャリアの存在により制限される が、この現象はノイズの増加と電圧降伏により観察される。 空乏化電圧ＶDは、 ＶD＝（０．５ｑＮ（ｘD）2）／εS で与えられ、ここに、Ｎは空乏化領域内のｃｍ3当たりのドーパント原子の数、 ＸDは空乏化領域の長さ、ｑは電子の電荷(１．６０２ １０-19Ｃ)、εSはシリ コンの誘電率（１．０ １０-12Ｆ／ｃｍ）である。Ｎは抵抗率と、 ρ＝（ｑμＮ）-1 の関係にあり、ここに、ρは抵抗率、μはキャリア移動度である（軽くドープさ れた材料に関しては、電子移動度は正孔移動度の３倍であることに留意のこと。 このため、同一抵抗率に対して、ｎ型シリコンの場合のＮは、ｐ型シリコンと比 較して３倍少ない）。 空乏化電圧はＸDの二乗に比例するので、空乏化電圧を妥当な値に保つために はＮが小さくなければならない。ＸDが大きければ良好なＩＲ近傍応答が期待で き、更にＮが小さければ、良好なＩＲ近傍応答及び妥当な基板電圧下での裏側照 明の可能性という、両方の世界でべストの結果が得られる。 表Ｉは種々の高抵抗率ＣＣＤｓについて、ρ及びＮを比較したものである(正 孔移動度を約５００ｃｍ2／Ｖ−ｓｅｃ、電子移動度を１５００ｃｍ2／Ｖ−ｓｅ ｃと仮定している)。 １００μｍと１０００μｍの間の基板を妥当な電圧で空乏化するには極端に低 いＮが必要となる。上の表が示すように、本発明は十分に低いＮを持って組み立 てられている。他の基板、例えば、ウェスチングハウスの研究者により開発され た、低いＮを持つ基板は、通常のデバイスに使用できるよりも遙かに高い、極端 に高い暗電流を呈している。一般的には、他が同じであれば、Ｎが低いほど、本 発明によるデバイスの性能は良い(Ｄ．Ｍ．マッカム他「エリアアレイＸ線セン サー」焦点面技術における進化、ＳＰＩＥ会報、１１８−１２８，１９８頁)。 低いＮを使う利点は基板が比較的低い電圧（約２０−２５Ｖ）で空乏化できる ことにある。これによって降伏の問題は起こりにくくなり、ＣＣＤピクセルと出 力増幅器の一方若しくは両方についての問題に関わる懸念が少なくなる。両方の 懸念共に、極端に低いＮに対する強固に２次元的な特性によるものである。トラ ンジスタ及びＣＣＤの特性は、電圧が降伏電圧以下にとどまる限り、裏側電圧の 増加と共に改善される。電界及び裏側電圧の強い２次元特性は２次元電界を幾ら か平坦にする。裏側電圧のＣＣＤ出力トランジスタ特性に与える影響は、Ｓ．ホ ランド他の「高抵抗率シリコン上に作られた、２００ｘ２００ＣＣＤ画像センサ ー」(国際電子デバイス会議（ＩＥＤＭ）技術ダイジェスト、９１１−１４頁、 １９９６年、カリフォルニア州サンフランシスコ)で議論されている。 十分に低いＮの高抵抗率シリコンを得るために、ドイツのバッカーケムトロニ ック社が注文仕様を準備している。このドイツの会社に渡す仕様を以下の例に示 す。ＷフォンアモンとＨヘルツァは、低Ｎ高抵抗率基板の製作について、彼らの 論文「検出器に使うための高抵抗率シリコンの製造と入手性」(物理研究におけ る核計測及び方法、Ａ２２６、９４−１０２頁、１９８４年)で論議している。 出力トランジスタにとって、パンチスルーが懸念事項であり、ＣＣＤピクセル にとっては、ポテンシャルウェルを形成し電荷を蓄える能力が関心事である。１ つのピクセルから他のピクセルへとスピルオーバーする電荷を持ったチャネルに 沿うピクセルの間の絶縁は劣っていても良い(チャネルストップインプラントの 影響を受けず、これがチャネルを互いに絶縁する)。 反射防止コーティングを用いれば反射ロスは低減できる。２酸化シリコン（屈 折率１．４５の絶縁材）及びインジウム錫酸化物（透過性で屈折率１．８−２． ２の導体）は共に成功裏に使用されてきた。使用できるものは他にもたくさんあ る。 陽電子放射断層撮影法（ＰＥＴ）で用いられるフォトダイオードに関しては、 ＩＴＯ厚さは、シンチレーションしている水晶が特定の波長の光子を放射する所 望の波長に調整された(Ｓ．ホランド他「低ノイズ、裏側照明シリコンフォトダ イオードアレイの開発」核科学に関するＩＥＥＥ会報、４４(３)、４４３−７， １９９７年６月)。約４分の１波長厚のＩＴＯが蒸着された。もう一つのアプロ ーチは反射防止特性のための２つのコーティング、即ち、ＩＴＯの下層及び２酸 化シリコンの上層、を用いることである。反射防止コーティングの技術は良く開 発されており、本発明による組み合わせの裏側ウィンドウに適用できる。そのよ うな材料と議論の２つのソースはブルックとＭ．Ｄ．ネルソンの諭文「電荷結合 素子のための安定した紫外部反射防止コーティング」(ＳＰＩＥ１９００、２２ ８−２４０、１９９３年)及びＭ．レッサーの論文「シリコン電荷結合素子のた めの反射防止コーティング」(光学技術、２６(９)、９１１−９１５、１９８７ 年)である。 透過性の伝導性酸化物（ＴＣＯｓ）と称されるクラスの材料で作られたフィル ムはＩＴＯの代替材を提供し、同様な特性を有している。一般的に、低い屈折率 を有するフィルムは何れも反射防止コーティングとして使用できるが、高抵抗率 の層は、ある環境下、例えば非常に鮮やかな画像に対しては、望ましくない程に 不均一な裏側電圧を生ずる結果となる。反射防止コーティングとしてのこの他の 候補材には、酸化ハフニウム、酸化鉛、酸化アルミニウム、窒化シリコン、フッ 化マグネシウムが挙げられる。 インジウム錫酸化物は以下の多くの利点を有している。 １）導電性であり、薄い裏側層の抵抗を低減する(フォトダイオードの場合ノ イズを配慮すると、そしてＣＣＤ用に裏面上に等電位を作り出すためには重要で ある)。 ２）屈折率は空気／ＩＴＯ／シリコンのインタフェースに適している(中間フ ィルムが空気とシリコンの幾何学的中間である屈折率を有する場合、４分の１波 長板に対応する波長で理論的にはゼロの屈折率となる)。これは先に引用したＩ ＥＥＥ核科学論文に詳しく議論されている。 ３）室温で蒸着され、漏洩電流を低下させない。 ４）導電性なので、物理的裏側接点が容易に作れる。 ＭｇＦのような絶縁層は薄いポリシリコン裏側層と互換性がある。しかし、絶 縁材を反射防止層として使う場合、裏側接点を作るために絶縁材の一部を取り除 くか、或いは電圧を前側に掛けて裏側はフロートさせておくかしなければならな い。 高抵抗率シリコン基板を光子感知容積として使って作られたＣＣＤは本発明の 一つの態様である。このような高抵抗率シリコンで作られたＣＣＤが、裏側に電 気伝導性の層をつけて、或いはそれ無しで、有効に作動するのは驚くべきことで ある。高抵抗率容量は電位を強く２次元化し、多くの人は、そのような高抵抗率 材中にはポテンシャルウェルは機能的に形成されないであろうと思っている。 ピクセルは本発明によるデバイスでは１５ｘ１５μｍ2と小さく作られている 。高抵抗率材上にそのように小さなピクセルを作ることができるとは思われてい なかった。低抵抗率シリコン上の商業ベースのデバイスのピクセルのサイズは２ ７ ｘ２７μｍ2か１８ｘ２４μｍ2かの何れかである。 裏側層はリンで、約０．０００１ないし１０原子パーセントドーピングの間に ドーピングされる。リンで、約０．００１ないし３原子パーセントの間にドーピ ングされるのがより好ましい。リンで、約０．１ないし３原子パーセントの間に ドーピングされるのが最も好ましい。作動モデルは約１ないし１．５原子パーセ ントのリンのドーピングを使い、アニーリングなしで作られた。詳細は先に引用 した核科学に関するＩＥＥＥ会報に述べられている。 表面ピニング。ＣＣＤの暗電流はバルク成分と表面成分の両方を持っている。 リンでドーピングされたポリシリコン層から効果的にゲッタリングすれば、表面 成分を暗電流の主要ソースとして残しながら、バルク成分を大きく低減すること ができる。 表面電流を低減する技術には、表面のインタフェース状態をチャネルストップ インプラントから供給されるキャリアで満たすことが含まれる。デバイスの前に あるポリシリコンゲート電極には、キャリアの逆転層が作り出されて表面状態を 満たすように、バイアスが掛けられている。一旦満たされると、この状態はもは や暗電流には寄与しない。表面に可動キャリアが集中し電位を釘付けにするが、 これを表面ピニングと呼ぶ。この技法はチャネルストップインプラントにバイア スが掛けられていることを必要とする(通常は接地電位で)。 完全に空乏化されたＣＣＤに対しては、裏側ウィンドウに掛けられたバイアス とＣＣＤそれ自身の外のチャネルストップ接点との間にオーミックパスがあって もよく、その結果は裏側とチャネルストップの間に大電流が流れることになる。 適切なジオメトリ（即ち、前面上のｎ＋接点がｐ＋で取り巻かれていなければな らないか、又はＣＣＤピクセルが両側になければならない）を有する単純なダイ オード構造を使えばチャネルストップ電流は低減される。このジオメトリ設計は 近くのｐ−ｎ接合部を経由してチャネルストップに逆バイアスを掛ける。 上記のＣＣＤジオメトリと組み合わせて使用した場合、表面電流を著しく低減 できる技術が他にもある。低温での長い放射時間は、表面状態でキャリアをトラ ップする。先ずキャリアに、チャネルストップが接続され、全てのＣＣＤゲート が表面キャリアタイプを逆転するに十分な電位に保持されている状態下で、表面 状態を満たさせる。次に、チャネルストップ接点は浮動化され、長放射時間定数 がＣＣＤの作動の間、表面電流を低く維持する。 裏面上の正しい方向を指すように電界を保つためのＵＶ充電のような信頼性の ない技法は、本発明の裏側層に掛けられる電圧がこの問題を取り除くので、本発 明を用いれば回避できる(「高抵抗率シリコン上に作られた、２００ｘ２００ＣＣ Ｄ画像センサー」国際電子デバイス会議（ＩＥＤＭ）技術ダイジェスト、９１１ −１４頁、１９９６年、カリフォルニア州サンフランシスコ)。 問題は自然の酸化物が自然にシリコン上に形成されることである。シリコン上 の酸化物は常に、インタフェースに一定の正の電荷を持っている。通常使用され ているｐ型シリコンでは、この正の電荷が裏面に小さな空乏層を形成する。短波 長光子に対しては、生成された電子にこの一定電荷が裏面に向けて付加される。 解決策は、この一定の正電荷にうち勝つために電子の表面層を作り出す裏面のＵ Ｖ充電である。もう一つのの技法は、薄い透過性ゲートの仕事関数が正電荷にう ち勝つフラッシュゲートである。 この問題を解決するためのもう一つの試みでは、ＲＣＡの研究者が、正電荷が 働くｎ型シリコン上の従来型低抵抗率ＣＣＤで、ホールをポテンシャルウェルに 向けて反射させている。本発明を使用すれば、裏側電圧を掛けるとこの問題は解 消する。ＣＣＤがｐ型基板で作られている場合でも、本発明を使用すれば、電荷 の基板を空乏化するだけの十分大きな裏側電圧は、正電荷を償う以上となる。 本発明による放射感知デバイスに関しては幾つかの重要なパラメータがある。 ・裏側層は約０．０００１ないし１０原子パーセントドーピングの間に、リンで ドーピングされる。約０．００１ないし３原子パーセントの間に、リンでドー ピングされるのがより望ましい。約０．１ないし３原子パーセントの間に、リ ンでドーピングされるのが最も望ましい。作動モデルは、約１原子パーセント のリンのドーピングを使い、アニーリングなしで作り上げられた。 ・ｎ型基板に関しては、光子感知容積に対して用いられる基板の抵抗率は、約１ ００Ω−ｃｍと約２０ＫΩ−ｃｍの間にあってもよい。約６ＫΩ−ｃｍと約１ ２ＫΩ−ｃｍの間にあるのがより望ましい。 ・ｐ型基板に関しては、光子感知容積に対して用いられるシリコン基板の抵抗率 は、約１００ＫΩ−ｃｍと約２０ＫΩ−ｃｍの間にあってもよい。約６ＫΩ− ｃｍと１５ＫΩ−ｃｍの間にあるのがより望ましい。 ・本発明による電気伝導性裏側層と光子感知シリコン容積の前側上の導電領域と の間に掛けられるバイアス電圧は、上端がシリコン容積を横切る電圧降伏によ り、下端がバイアスにより生成されるキャリア速度により制限される。シリコ ン容積を横切るキャリア速度は、熱拡散による半径方向のキャリアの動きにう ち勝つだけ十分に大きくなければならない。 ・(光子感知容積に用いられるシリコン基板の)抵抗率が低くなるにつれ、完全空 乏化に必要な電圧は減少する。感光容積シリコンの抵抗が低くなりすぎると、 バイアス電圧が降伏を引き起こすか、或いは状態が空乏化する前に過度のノイ ズを生じる。 ・(光子感知容積に用いられるシリコン基板の)抵抗率が高くなるにつれ、ＣＣＤ ゲート下のポテンシャルウェルのジオメトリはより２次元的となり、トランジ スタ特性は劣化する。この現象は、シリコン基板で使用できる最高抵抗率を制 限する。２次元効果は部分的には、裏側電圧を上げることにより補償できる。 裏側電圧が空乏化電圧を超えると２つの項が電界を記述する(先に言及した、 １９９７年ＩＥＥＥベルギー研究会報告書の式２を参照)。Ｎが非常に小さい 場合には、Ｖappl／Ｙdが支配的で、Ｎの値は重要ではない。数多くの２次元 シミュレーションが、高抵抗率ＣＣＤの全ウェル容量を低抵抗率ＣＣＤ（約２ ０Ωｃｍ）と比較するために行われた。驚くべきことに、先のレポートとは対 照的に、２つの抵抗率状態の間で、全ウェル容量には差が見られなかった。ウ ェルの平坦化がおそらく裏側電圧によって補償されたのであろう。 ・本発明による電気伝導性裏側層の厚さは部分的には、検出器によって感知され る放射の形式の関数である。短波長光子に対しては、裏側層は非常に薄くなけ ればならない。長波長光子に対しては裏側層は厚くてもよい。裏側層の厚さに 関する機能的制限は、それが検出対象の入射光子に対して透過性でなければな らないということである。裏側層が漸進的に厚くされるにつれ、短波長光子に 対しては不透過性となる。裏側層は、検出器の用途により、約１０ｎｍと約１ ０００μｍとの間の厚さを有するように成功裏に作られてきた。より好まし くは、漏洩電流を最小化するために裏側層を約１０ｎｍと約１００μｍの間に するのがよい。 実施例１：裏側ウィンドウの製作 本発明による裏側ウィンドウは、ホスフィン（ＰＨ3）が存在する中で、高抵 抗率シリコン基板上に、シラン（ＳｉＨ4）の低圧化学蒸着（ＣＶＤ）により蒸 着される。この処理は低温、即ち約６５０℃で、極度にクリーンな環境下で行わ れ、不純物は１０億分の１以下に保たれる。これは低温の工程なので、多結晶シ リコン（ポリシリコン）層の蒸着は、高温の処理が全て完了した後、プロセスの 終わり近くで行われる。以下のプロセスプロトコルはウィンドウを適用するため の一つの順序を示す。バキュームチャンバーの側壁はチャンバー壁上に蒸着した ポリシリコンで覆われている。使用されるガスの純度は９９．９９９％である。 シリコンウェハは、もし一般的に受け入れられているとすれば、必要なプロトコ ルによって予洗浄される。基板は、裏側ウィンドウが蒸着される前に、ゲッタリ ング処理に掛けられる。厚い、リンでドーピングされたポリシリコンがゲッタリ ングに用いられ、次に、裏側ウィンドウが蒸着される前にエッチングされる。ゲ ッタリングの工程は、Ｓ．ホランドが「高抵抗率シリコン上への検出器とトラン ジスタの製作」と題する１９８９年の物理研究における核計測及び方法、Ａ２７ ５、５３７−５４１頁、で公にしている方法に従って行われる。このプロセスは 実質的に金属汚染物を含まない基板を提供する。 裏側層は約０．０００１ないし約１０原子パーセントドーピングの間にリンで ドーピングされる。約０．００１ないし約３原子パーセントの間にリンでドーピ ングされるのがより望ましい。約０．１ないし約３原子パーセントの間にリンで ドーピングされるのが最も望ましい。作動モデルは約１原子パーセントのリンの ドーピングを使って作られた。 基本的に、薄い裏側ポリシリコンウィンドウの蒸着は以下の工程で行われる。 ａ．最終希釈ＨＦエッチングとそれに続くＤＩリンスの追加による標準予拡散洗 浄。 ｂ．サームコレシピＤＰＯＬＹを用いたウェハ裏側上のドーピングされたポリシ リコンのＬＰＣＶＤ。 ｃ．モニターウェハ上のポリシリコン厚さの計測。 処理は温度約６５０℃、圧力４００ミリトールで、ＳｉＨ4中１％ＰＨ3のガス フローを使って行う。 実施例２：低Ｎ基板の入手 所望の高抵抗率、低Ｎシリコンウェハを入手するため、幾つかの候補ウェハメ ーカーから入札が得られた。ここに記載する実験の大部分に使われたウェハは、 ワッカーシルトロニック社、地区販売室（カリフォルニア州９５１１７、サンジ ョゼ、＃１１４、モールパーク通り４０１０、４０８／５５４−９７２８）から の注文生産品である。ウェハは以下の仕様に従って製作された。 １．型式：ｎ型、リンドーピング、フロートゾーン不純物除去、無転移 ２．結晶体方位：＜１００＞ ３．抵抗率：６０００Ω−ｃｍ以上、好ましくは１０，０００Ω−ｃｍ近く ４．小数キャリア寿命：１ミリ秒以上 ５．直径：１００ｍｍ ６．呼び厚：３００μｍ ７．平坦度：ＳＥＭＩ標準による ８．エッジ：エッジには、取り扱いの間にウェハの破壊につながる恐れのあるエ ッジ亀裂が生じるのを最小化するために、丸みを付けること。 ９．ウェハ仕上げ：片側研磨、反対側は損傷無きこと、即ち、裏側には故意の損 傷又はゲッタリングなし。 １０．厚み許容差：＋／−１５μｍ ｍａｘ． １１．テーパ：＜５μｍ ｍａｘ． １２．曲がり：＜３０μｍ ｍａｘ． １３．数量：５００ウェハ 実施例３：電気伝導性、光子透過性の裏側層を有するフォトダイオードの製作 以下のプロセスフローは、裏側に電気伝導性、光子透過性ポリシリコン層を有 する裏側照明フォトダイオードをｎ型基板上に製作するために使われた。更新さ れたプロトコルが、カリフォルニア州バークレイのローレンスバークレイ国立研 究所、電話５１０／４８６−４０００の発明者より入手可能である。 開始材料：抵抗率４ｋΩ−ｃｍ以上、厚さ３００μｍ、＜１００＞ｎ型シリコ ン（ワッカーからの注文仕様品）の基板用シリコンウェハ。 （１）低温酸化物蒸着 ａ．標準予拡散洗浄 １１０℃で５分間ピラーニャ（ＷＰＳ２） ＤＩ水リンス（ＷＰＳ２） 希釈ＨＦエッチング（ＷＰＳ２） ＤＩ水リンス（ＷＰＳ２） ４０℃で５分間メガソニックＲＣＡ Ｉ洗浄（ＷＰＳ２） ＤＩ水リンス（ＷＰＳ２） 希釈ＨＦエッチング（ＷＰＳ２） ＤＩ水リンス（ＷＰＳＩ） ４０℃で５分間メガソニックＲＣＡ ＩＩ洗浄（ＷＰＳＩ） ＤＩ水リンス（ＷＰＳＩ） ｂ．５０００ＡのＳｉＯ2のＬＰＣＶＤ、サームコレシピＵＤＬＴＯを使用 し、４２５℃で、３０分間の蒸着 ｃ．モニターウェハ上の酸化物厚さ計測 （２）裏側酸化物除去 ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション） ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１） ｃ．ウェハを３０分間１２０℃でハードベーク ｄ．ウェハを、裏側酸化物が完全に除去されるまで、６：１緩衝酸化物エッ チング（ＢＯＥ）でエッチング ｅ．ピラーニャでレジスト剥ぎ取り（ＷＳＰ５） （３）１μｍ原位置ドープポリシリコン蒸着 ａ．最終希釈HFエッチングとそれに続くDIリンスの追加による標準予拡 散洗浄。 ｂ．ウェハ裏側上のドーピングされたポリシリコンのＬＰＣＶＤ、サームコ レシピＤＰＯＬＹを用いた約６時間の蒸着 ｃ．モニターウェハ上のポリシリコン厚さ計測 （４）１０００Ａ窒化物蒸着 ａ．予拡散洗浄、但し、ウェハがドーピングされたポリシリコンの蒸着に続 いて直ぐに窒化物のチューブにローディングされた場合は不要 ｂ．ウェハ裏側に１０００Ａの窒化シリコンのＬＰＣＶＤ、サームコレシピ ＮＩＴＲＩＤＥを使用し、４７分間の蒸着 （５）前側窒化物／ポリ除去 ａ．技法ｃエッチャーオンキャンパスを用いて前側窒化物／ポリをプラズマ エッチング。１００Ｗ、２８０ミリトール、１３ｓｃｃｍＳＦ6、２１ ｓｃｃｍＨｅ。 （６）前側ＬＴＯ除去 ａ．ＢＯＥで前側ＬＴＯをエッチング （７）４０００Ａフィールド酸化 ａ．標準予拡散洗浄 ｂ．４０００Ａのフィールド酸化物を成長させるための蒸気酸化、サームコ レシピＷＥＴ４０００Ａ、チューブ２−１を使用し、９００℃で４時間 ４５分、酸化前にサームコレシピＩＴＣＡＣＬＮを使用し炉チューブの ＴＣＡ洗浄 ｃ．モニターウェハ上の酸化物厚さを計測 （８）マスク１（ｐ＋インプラント） ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション） ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１） ｃ．マスク１を使用して露出（０．６秒露出） ｄ．３：１ＤＩ水：ＯＣＧ８０９で現像（ＷＰＳ３） ｅ．検査 （９）酸化物エッチング ａ．ウェハを３０分間１２０℃でハードベーク ｂ．１０００Ａ熱酸化物テストウェハを用いて６：１緩衝酸化物エッチング （ＢＯＥ）速度のエッチング速度を決定 ｃ．ＢＯＥエッチング速度と計測厚さに基づき、必要なエッチング時間を算 出。湿潤化に必要な全ての時間に加えて、この時間に２０％を加え、ウ ェハをエッチング。 ｄ．ＤＩ水リンスの後、大きなエッチング面上で疎水性表面挙動を検査。完 全な酸化物除去を確認するため、残留酸化物厚さをナノ仕様で計測。 ｅ．ピラーニャでレジストを剥ぎ取り（ＷＰＳ５） （１０）ボロンのインプラント ａ．Ｂ+、２ １０15ｃｍ-2のドーズ、３０ｋｅＶのエネルギー、７度のチ ルト角 （１１）１０００Ａ熱酸化／インプラントアニール ａ．標準予拡散洗浄： ｂ．１０００Ａのフィールド酸化物を成長させるための蒸気酸化（９００℃ で３７分）し、続いて２時間の窒化物アニール、サームコレシピＷ１０ ００ＤＥＴ、チューブ２−１、酸化前にサームコレシピＩＴＣＡＣＬＮ を使用し炉チューブのＴＣＡ洗浄 ｃ．モニターウェハ上の酸化物厚さを計測 （１２）裏側の酸窒化物／窒化物の除去 ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション） ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１） ｃ．ウェハを３０分間１２０℃でハードベーク ｄ．ウェハを、裏側酸化物を除去するため、６：１緩衝酸化物エッチング（ ＢＯＥ）で３分間エッチング ｅ．ピラ−ニャでレジストを剥ぎ取り（ＷＰＳ５） ｆ．裏側窒化物をリン酸中にて１９０℃で除去 （１３）裏側ポリシリコンの除去 ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション） ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１） ｃ．ウェハを３０分間１２０℃でハードベーク ｄ．ウェハを、裏側ポリシリコン及び拡散ｎ＋層が除去されるまで、シリコ ンエッチングでエッチング。裏側ポリ蒸着からのモニターウェハを使用 して適切なエッチング時間を定め、裏側ウェハ上で４点探針計測により 除去を確認 （１４）薄い裏側ポリシリコン蒸着 ａ．最終希釈ＨＦエッチングとそれに続くＤＩリンスの追加による標準予拡 散洗浄。 ｂ．サームコレシピＤＰＯＬＹを用い、ウェハ裏側上のドーピングされたポ リシリコンのＬＰＣＶＤ、 ｃ．モニターウェハ上のポリシリコン厚さ計測 （１５）前側ポリシリコン除去 ａ．技法ｃエッチャーオンキャンパスを用いて前側ポリシリコンをプラズマ エッチング。１００Ｗ、２８０ミリトール、１３ｓｃｃｍＳＦ6、２１ ｓｃｃｍＨｅ。酸化物に対するこのエッチングの比較的劣った感度によ るオーバーエッチングの最小化。 ｂ．ピラーニャでウェハを洗浄（ＷＰＳ５） （１６）マスク２（接点マスク） ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション） ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１） ｃ．マスク４を使用して露出（０．６秒露出） ｄ．３：１ＤＩ水：ＯＣＧ８０９で現像（ＷＰＳ３） ｅ．検査 （１７）接点エッチング ａ．ウェハを３０分間１２０℃でハードベーク ｂ．低温酸化物モニターウェハを用いて６：１緩衝酸化物エッチング（ＢＯ Ｅ）速度のエッチング速度を決定 ｃ．ＢＯＥエッチング速度と計測厚さに基づき、必要なエッチング時間を算 出。湿潤化に必要な全ての時間に加えて、この時間に２０％を加え、ウ ェハをエッチング。 ｄ．ＤＩ水リンスの後、大きなエッチング面上で疎水性表面挙動を検査。完 全な酸化物除去を確認するため、残留酸化物厚さをナノ仕様で計測。 ｅ．ピラーニャでレジストを剥ぎ取り（ＷＰＳ５） （１８）０．５μｍアルミニウム蒸着 ａ．希釈ＨＦバスのエッチング速度を決定 ｂ．エッチング速度計測に基づき、６０Ａの酸化物を除去するためにエッチ ング ｃ．ウェハをＭＲＣ６０３にロード ｄ．６ｋＷ、１５ｃｍ／秒、１０ミリトールでアルミニウムをスパッタリン グ （１９）マスク５（融解マスク） ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション） ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１） ｃ．マスク５を使用して露出（０．６秒露出） ｄ．３：１ＤＩ水：ＯＣＧ８０９で現像（ＷＰＳ３） ｅ．検査 （２０）メタルエッチング ａ．ウェハを３０分間１２０℃でハードベーク ｂ．ウェハをアルミニウムエッチング液中にて３０℃でエッチング ｃ．キャンパス技法ｃプラズマエッチャーでシリコン残留物を除去 ｄ．ＰＲＳ−２０００でレジストを剥ぎ取り（ＷＰＳ５） （２１）焼結 ａ．サームコレシピＳＩＮＴ４００，チューブ１−２を使い、成形ガス中に て４００℃で焼結 （２２）裏側ＩＴＯ蒸着／アニール 実施例５参照 実施例４ ＣＣＤ 以下のプロセスフローは、裏側に電気伝導性、光子透過性ポリシリコン層を有 する裏側照明電荷結合素子をｎ型基板上に製作するために使われた。 開始材料：抵抗率４ｋΩ−ｃｍ以上、厚さ３００μｍ、＜１００＞ｎ型シリコ ン（ワッカーからの注文仕様品）の基板用シリコンウェハ。 （１）低温酸化物蒸着 ａ．標準予拡散洗浄 １００℃で５分間ピラーニャ（ＷＰＳ２） ＤＩ水リンス（ＷＰＳ２） 希釈ＨＦエッチング（ＷＰＳ２） ＤＩ水リンス（ＷＰＳ２） ４０℃で５分間メガソニックＲＣＡ Ｉ洗浄（ＷＰＳ２） ＤＩ水リンス（ＷＰＳ２） 希釈ＨＦエッチング（ＷＰＳ２） ＤＩ水リンス（ＷＰＳＩ） ４５℃で５分間メガソニックＲＣＡ ＩＩ洗浄（ＷＰＳ１） ＤＩ水リンス（ＷＰＳ１） ｂ．５０００ＡのＳｉＯ2のＬＰＣＶＤ、サームコレシピＵＤＬＴＯを使用 し、４２５℃で、３０分間の蒸着 ｃ．モニターウェハ上の酸化物厚さ計測 （２）裏側酸化物除去 ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション） ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１） ｃ．ウェハを３０分間１２０℃でハードベーク ｄ．ＯＣＧ８２５フォトレジストで再コート（ＭＴＩレシピ＃１） ｅ．ウェハを３０分間１２０℃でハードベーク ｆ．ウェハを、裏側酸化物が完全に除去されるまで、６：１緩衝酸化物エッ チング（ＢＯＥ）でエッチング ｇ．ピラーニャでレジスト剥ぎ取り（ＷＳＰ５） （３）１μｍ原位置ドープポリシリコン蒸着 ａ．最終希釈ＨＦエッチングとそれに続くＤＩリンスの追加による標準予拡 散洗浄。 ｂ．ウェハ裏側上のドーピングされたポリシリコンのＬＰＣＶＤ、サームコ レシピＤＰＯＬＹを用いた約６時間の蒸着 ｃ．モニターウェハ上のポリシリコン厚さ計測 （４）１０００Ａ窒化物蒸着 ａ．予拡散洗浄、但し、ウェハがドーピングされたポリシリコンの蒸着に続 いて直ぐに窒化物のチューブにローディングされた場合は不要 ｂ．ウェハ裏側に１０００Ａの窒化シリコンのＬＰＣＶＤ、サームコレシピ ＮＩＴＲＩＤＥを使用し、４７分間の蒸着 （５）前側窒化物／ポリ除去 ａ．技法ｃエッチャーオンキャンパスを用いて前側窒化物／ポリをプラズマ エッチング。１００Ｗ、２８０ミリトール、１３ｓｃｃｍＳＦ6、２１ ｓｃｃｍＨｅ。 （６）前側ＬＴＯ除去 ａ．ＢＯＥで前側ＬＴＯをエッチング （７）５００Ａゲート酸化 ａ．標準予拡散洗浄 ｂ．５００Ａのゲート酸化物を成長させるためＴＣＡで酸化物を乾燥、サー ムコレシピＤ２００ＧＡＴＷ、チューブ２−２を使用し、９００℃で３ 時間４５分間、酸化前にサームコレシピＩＴＣＡＣＬＮを使用し炉チュ ーブのＴＣＡ洗浄 ｃ．モニターウェハ上の酸化物厚さ計測 ｄ．ウェハを速やかに窒化炉にロード （８）５００Ａ窒化物蒸着 ａ．ウェハはゲート酸化炉から直接ロードされているので洗浄不要 ｂ．５００Ａの窒化物蒸着、サームコレシピＮＩＴＣＣＤ、チューブ２−４ を使って２０．５分の蒸着 ｃ．モニターウェハ上の窒化物厚さ計測 （９）マスク１（活性領域マスク） ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション） ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１） ｃ．マスク４を使用して露出（０．６秒露出） ｄ．３：１ＤＩ水：ＯＣＧ８０９で現像（ＷＰＳ３） ｅ．検査 （１０）窒化物エッチング ａ．ウェハを３０分間１２０℃でハードベーク ｂ．技法ｃプラズマエッチャーオンキャンパスを用いて窒化物エッチング。 適切なエッチング時間を定め、その半分の時間エッチングし、ウェハを １８０度回転し、残り半分をエッチング（エッチングの均一性改善） ｃ．レジストを除去しないこと （１１）フィールドインプラント（リン） ａ．１・１０12ｃｍ-2のドーズ、３０ｋｅＶのエネルギー(照射範囲約０． １５μｍ)、７度のチルト角（目標：酸化物厚さ０．５μｍで２５０Ｖ のフィールドスレッショルド電圧） （１２）レジスト／酸化物除去 ａ．ピラーニャでレジストの剥ぎ取り ｂ．プラズマエッチングの後６：１ＢＨＦで残余酸化物をエッチング （１３）４５００Ａフィールド酸化 ａ．標準子拡散洗浄： ｂ．４５００Ａのフィールド酸化物を成長させるための蒸気酸化、サームコ レシピＷＥＴ４５００Ａ、チューブ２−１を使用して４５０℃で５時間 、酸化前にサームコレシピＩＴＣＡＣＬＮを使用し炉チューブのＴＣＡ 洗浄 ｃ．モニターウェハ上の酸化物厚さを計測 （１４）マスク２（チャネルマスク） ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション） ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１） ｃ．マスク２を使用して露出（０．６秒露出） ｄ．３：１ＤＩ水：ＯＣＧ８０９で現像（ＷＰＳ３） ｅ．検査 （１５）チャネルインプラント（ボロン） ａ．１．０、１．５、及び２．０・１０12ｃｍ-2のドーズ、１５０ｋｅＶの エネルギー(照射範囲約０．４μｍ)、７度のチルト角 （１６）レジスト除去 ａ．ピラーニャでレジストを除去 （１７）ポリシリコン−１蒸着 ａ．標準予拡散洗浄。 ｂ．ドーピングされていないポリシリコンのＬＰＣＶＤ、４５００Ａ。レシ ピＰＯＬＹ４５００、６１５／６２０／６３０℃で５３．５分の蒸着、 ４０ｓｃｃｍシラン前／後フロー、２００ミリトール圧 ｃ．モニターウェハ上のポリシリコン厚さ計測 （１８）ポリシリコン−１インプラント（ボロン） ａ．２．０・１０15ｃｍ-2のドーズ、１５０ｋｅＶのエネルギー(照射範囲 約０．２μｍ)、７度のチルト角 （１９）マスク３（ポリシリコン−１マスク） ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション） ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１） ｃ．マスク３を使用して露出（０．６秒露出） ｄ．３：ＩＤＩ水：ＯＣＧ８０９で現像（ＷＰＳ３） ｅ．検査 （２０）ポリシリコン−１エッチング ａ．ウェハを３０分間１２０℃でハードベーク ｂ．ラム４プラズマエッチャーオンキャンパスを用いてポリをエッチング ｃ．酸素プラズマでレジストを剥ぎ取り、その後ピラーニャ洗浄 （２１）裏側ポリシリコン−１の除去 ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション） ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１） ｃ．ウェハを３０分間１２０℃でハードベーク ｄ．ＯＣＧ８２５フォトレジストで再コート（ＭＴＩレシピ＃１） ｅ．ウェハを３０分間１２０℃でハードベーク ｆ．ポリをシリコンエッチング液中でエッチング ｇ．ピラーニャでレジストを剥ぎ取り （２２）ポリシリコン−１酸化 ａ．最終ＨＦエッチングにより標準予拡散洗浄 ｂ．１７００Ａのポリ間酸化物を成長させるためＴＣＡで湿潤酸化、サーム コレシピＰＯＬＹ２Ｋ、チューブ２−１を使用し、９５０℃で３０分、 酸化前にサームコレシピＩＴＣＡＣＬＮを使用し炉チューブのＴＣＡ洗 浄 ｃ．キャンパスｎａｎｏｄｕｖを使い、モニターウェハ上の酸化物厚さ計測 （２３）ポリシリコン−２蒸着 ａ．ウェハが酸化チューブより直接ロードされている場合は洗浄不要 ｂ．ドーピングされていないポリシリコンのＬＰＣＶＤ、４５００Ａ。レシ ピＰＯＬＹ４５００、６１５／６２０／６３０℃で５３．５分の蒸着、 ４０ｓｃｃｍシラン前／後フロー、２００ミリトール圧 ｃ．モニターウェハ上のポリシリコン厚さ計測 （２４）ポリシリコン−２インプラント（ボロン） ａ．２．０・１０15ｃｍ-2のドーズ、８０ｋｅＶのエネルギー(照射範囲約 ０．２μｍ)、７度のチルト角 （２５）マスク４（ポリシリコン−２マスク） ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション） ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１） ｃ．マスク４を使用して露出（０．６秒露出） ｄ．３：１ＤＩ水：ＯＣＧ８０９で現像（ＷＰＳ３） ｅ．検査 （２６）ポリシリコン−２エッチング ａ．ウェハを３０分間１２０℃でハードベーク ｂ．ラム４プラズマエッチャーオンキャンパスを用いてポリをエッチング ｃ．酸素プラズマでレジストを剥ぎ取り、その後ピラーニャ洗浄 （２７）裏側ポリシリコン−２の除去 ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション） ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１） ｃ．ウェハを３０分間１２０℃でハードベーク ｄ．ＯＣＧ８２５フォトレジストで再コート（ＭＴＩレシピ＃１） ｅ．ウェハを３０分間１２０℃でハードベーク ｆ．ポリをシリコンエッチング液中でエッチング ｇ．ピラーニャでレジストを剥ぎ取り （２８）ポリシリコン−２酸化 ａ．最終ＨＦエッチングにより標準予拡散洗浄 ｂ．１７００Ａのポリ間酸化物を成長させるためＴＣＡで湿潤酸化、サーム コレシピＰＯＬＹ２Ｋ、チューブ２−１を使用し、９５０℃で３０分、 酸化前にサームコレシピＩＴＣＡＣＬＮを使用し炉チューブのＴＣＡ洗 浄 ｃ．キャンパスｎａｎｏｄｕｖを使い、モニターウェハ上の酸化物厚さ計測 （２９）ポリシリコン−３蒸着 ａ．ウェハが酸化チューブより直接ロードされている場合は洗浄不要 ｂ．ドーピングされていないポリシリコンのＬＰＣＶＤ、４５００Ａ。レシ ピＰＯＬＹ４５００、６１５／６２０／６３０℃で５３．５分の蒸着、 ４０ｓｃｃｍシラン前／後フロー、２００ミリトール圧 ｃ．モニターウェハ上のポリシリコン厚さ計測 （３０）ポリシリコン−３インプラント（ボロン） ａ．２．０・１０15ｃｍ-2のドーズ、８０ｋｅＶのエネルギー(照射範囲 約０．２μｍ)、７度のチルト角 （３１）マスク５（ポリシリコン−３マスク） ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション） ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１） ｃ．マスク５を使用して露出（０．６秒露出） ｄ．３：１ＤＩ水：ＯＣＧ８０９で現像（ＷＰＳ３） ｅ．検査 （３２）ポリシリコン−３エッチング ａ．ウェハを３０分間１２０℃でハードベーク ｂ．ラム４プラズマエッチャーオンキャンパスを用いてポリをエッチング ｃ．酸素プラズマでレジストを剥ぎ取り、その後ピラーニャ洗浄 （３３）裏側ポリシリコン−３の除去 ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション） ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１） ｃ．ウェハを３０分間１２０℃でハードベーク ｄ．ＯＣＧ８２５フォトレジストで再コート（ＭＴＩレシピ＃１） ｅ．ウェハを３０分間１２０℃でハードベーク ｆ．ポリをシリコンエッチング液中でエッチング ｇ．ピラーニャでレジストを剥ぎ取り （３４）ポリシリコン−３酸化 ａ．最終ＨＦエッチングにより標準予拡散洗浄 ｂ．１７００Ａのポリ間酸化物を成長させるためＴＣＡで湿潤酸化、サーム コレシピＰＯＬＹＩＫ、チューブ２−１を使用し、９００℃で３０分、 酸化前にサームコレシピＩＴＣＡＣＬＮを使用し炉チューブのＴＣＡ洗 浄 ｃ．モニターウェハ上の酸化物厚さ計測 （３５）マスク６（基板接点マスク） ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション） ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１） ｃ．マスク６を使用して露出（０．６秒露出） ｄ．３：１ＤＩ水：ＯＣＧ８０９で現像（ＷＰＳ３） ｅ．検査 （３６）酸化物エッチング ａ．ウェハを３０分間１２０℃でハードベーク ｂ．１０００Ａ熱酸化テストウェハを用いて６：１緩衝酸化物エッチング（ ＢＯＥ）速度のエッチング速度を決定 ｃ．ＢＯＥエッチング速度と計測厚さに基づき、必要なエッチング時間を算 出。湿潤化に必要な全ての時間に加えて、この時間に２０％を加え、ウ ェハをエッチング。 ｄ．ＤＩ水リンスの後、大きなエッチング面上で疎水性表面挙動を検査。完 全な酸化物除去を確認するため、残留酸化物厚さをナノ仕様で計測。 ｅ．ピラーニャでレジストを剥ぎ取り（ＷＰＳ５） （３７）マスク７（基板接点インプラント） ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション） ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１） ｃ．マスク７を使用して露出（０．６秒露出） ｄ．３：１ＤＩ水：ＯＣＧ８０９で現像（ＷＰＳ３） ｅ．検査 （３８）基板接点インプラント ａ．リン、Ｐ+、２．０・１０15ｃｍ-2のドーズ、１００ｋｅＶのエネルギ ー、７度のチルト角、基板加熱を制限するためハイブリッドモードに植 え込み ｂ．酸素プラズマでレジストを剥ぎ取り、続いてピラーニャ洗浄 （３９）マスク８（浮動電極、ソース／ドレーンインプラント） ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション） ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１） ｃ．マスク８を使用して露出（０．６秒露出） ｄ．３：１ＤＩ水：ＯＣＧ８０９で現像（ＷＰＳ３） ｅ．検査 （４０）窒化物エッチング ａ．技法ｃエッチャーオンキャンパスを使用して窒化物をプラズマエッチン グ ｂ．レジストを剥がさないこと （４１）浮動電極、ソース／ドレーンインプラント ａ．Ｂ+、２・１０15ｃｍ-2のドーズ、５０ｋｅＶのエネルギー、７度のチ ルト角、基板加熱を制限するためハイブリッドモードに植え込み ｂ．酸素プラズマでレジストを剥ぎ取り、続いてピラーニャ洗浄 （４２）５０００Ａ酸化物蒸着（ＬＴＯ／ＢＰＳＧ） ａ．標準予拡散洗浄 ｂ．ＳｉＯ2の５００ＡのＬＰＣＶＤ、サームコレシピＵＤＬＴＯを使用し て４２５℃で３０分の蒸着 ｃ．モニターウェハ上の酸化物厚さ計測 （４３）高温形成ガスアニール ａ．標準予拡散洗浄 ｂ．１時間、サームコレシピＦＧＡＮＮＥＡＬ、チューブ１−１を使用し、 形成ガス中で９５０℃アニール、酸化前にサームコレシピ１ＴＣＡＣＬ Ｎを使用し炉チューブのＴＣＡ洗浄 ｃ．モニターウェハ上の酸化物厚さ計測 （４４）裏側酸窒化物／窒化物の除去 ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション） ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１） ｃ．ウェハを３０分間１２０℃でハードベーク ｄ．ＯＣＧ８２５フォトレジストで再コート（ＭＴＩレシピ＃１） ｅ．ウェハを３０分間１２０℃でハードベーク ｆ．裏側ＬＴＯ／酸窒化物を除去するために、ウェハを、６：１緩衝酸化物 エッチング（ＢＯＥ）中で５分間エッチング ｇ．ピラーニャでレジストを剥ぎ取り（ＷＰＳ５） ｆ．リン酸中にて１９０℃で裏側窒化物を除去。キャップ及びゲート窒化物 間の酸窒化物を除去するためには中間希釈ＨＦエッチングを行う必要が あるかもしれないことに注意。 （４５）裏側ポリシリコン除去 ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション） ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１） ｃ．ウェハを３０分間１２０℃でハードベーク ｄ．ＯＣＧ８２５フォトレジストで再コート（ＭＴＩレシピ＃１） ｅ．ウェハを３０分間１２０℃でハードベーク ｆ．ウェハを、シリコンエッチング中で、裏側ポリシリコンと拡散されたｎ +層が除去されるまでエッチング。適切なエッチング時間を決めるため 裏側ポリ蒸着からのモニターウェハを使用し、ウェハ裏側上の４点探針 計測により除去を確認。 （４６）薄い裏側ポリシリコン蒸着 ａ．標準予拡散洗浄に最終希釈ＨＦエッチングとその後のＤＩリンスを追加 ｂ．サームコレシピＤＰＯＬＹを使用して、ウェハ裏側上のドーピングされ たポリシリコンのＬＰＣＶＤ ｃ．モニターウェハ上のポリシリコンの厚さ計測 （４７）前側ポリシリコン除去 ａ．技法ｃエッチャーオンキャンパスを使用して前側ポリをプラズマエッチ ング。１００Ｗ、２８０ミリトール、１３ｓｃｃｍＳＦ6、２１ｓｃｃ ｍＨｅ。酸化物に対するこのエッチングの比較的劣った感度によるオー バーエッチングの最小化。 ｂ．ピラーニャでウェハを洗浄（ＷＰＳ５） （４８）マスク９（接点マスク） ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション） ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１） ｃ．マスク９を使用して露出（０．６秒露出） ｄ．３：１ＤＩ水：ＯＣＧ８０９で現像（ＷＰＳ３） ｅ．検査 （４９）接点エッチング ａ．ウェハを３０分間１２０℃でハードベーク ｂ．低温酸化物モニターウェハを用いて６：１緩衝酸化物エッチング（ＢＯ Ｅ）速度のエッチング速度を決定 ｃ．ＢＯＥエッチング速度と計測厚さに基づき、必要なエッチング時間を算 出。湿潤化に必要な全ての時間に加えて、この時間に２０％を加え、ウ ェハをエッチング。 ｄ．ＤＩ水リンスの後、大きなエッチング面上で疎水性表面挙動を検査。完 全な酸化物除去を確認するため、残留酸化物厚さをナノ仕様で計測。 ｅ．ピラーニャでレジストを剥ぎ取り（ＷＰＳ５） （５０）０．５μｍアルミニウム蒸着 ａ．希釈ＨＦバスのエッチング速度を決定 ｂ．エッチング速度計測に基づき、６０Ａの酸化物を除去するためにエッチ ング ｃ．ウェハをＭＲＣ６０３にロード ｄ．６ｋＷ、１５ｃｍ／秒、１０ミリトールでアルミニウムをスパッタリン グ （５１）マスク１０（メタルマスク） ａ．ＬＰ３にウェハを準備（ＨＭＤＳアプリケーション） ｂ．ＯＣＧ８２５フォトレジストをスピン（ＭＴＩレシピ＃１） ｃ．マスク１０を使用して露出（０．６秒露出） ｄ．３：１ＤＩ水：ＯＣＧ８０９で現像（ＷＰＳ３） ｅ．検査 （５２）メタルエッチング ａ．ウェハを３０分間１２０℃でハードベーク ｂ．ウェハをアルミニウムエッチング液中にて３０℃でエッチング ｃ．キャンパス技法ｃプラズマエッチャーでシリコン残留物を除去 ｄ．ＰＲＳ−２０００でレジストを剥ぎ取り （５３）焼結 ａ．サームコレシピＳＩＮＴ４００，チューブ１−２を使い、成形ガス中に て４００℃で焼結 （５４）裏側ＩＴＯ蒸着／アニール 次の実施例５を参照 実施例５：ＩＴＯ層の蒸着 ＩＴＯ層は、室温で、９０重量％のＩｎ2Ｏ3と１重量％のＳｎＯ2で構成され るターゲット（ターゲット面は１２ｃｍｘ３８ｃｍ）からのマグネトロンスパッ タリングによって蒸着された。全蒸着に使用された電力は５００Ｗであった。Ｉ ＴＯ内の伝導は酸素空位によるものであり、それ故、フィルムにおける酸素濃度 は上手に制御されねばならない。リー他の論文「室温スパッタリング蒸着された インジウム錫酸化物の電子的光学的特性」（Ｊ．Ｖａｃ．化学と技術、Ａ−１１ 、５、２７４２−６、１９９３年９／１０月）に報告されている蒸着パラメータ を用いて、フィルムはＯ2とＡｒの混合気内で反応的にスパッタリングされた。 フィルムに低抵抗率と高光学透過率とをもたらす蒸着条件を求めるために、合計 スパッタ圧は２−８ミリトールに変えられ、Ｏ2濃度は０−５％に変えられた。 フィルムの品質を評価する際に抵抗率と透過率を共に考慮するため、厚さに依 存しない量Ｒ□Ｉｎ（１／ｔ）が性能係数として使われているが、ここにＲ□は シート抵抗、ｔは所与の波長における光学透過率である。フィルムのシート抵抗 は４点探針を使って計測され、光学透過率はタングステンハロゲンランプ付きの デュアルビーム分光光度計を使って計測された。フィルム蒸着の間、Ｏ2の分圧 の関数としてプロットしたところ、Ｒ□Ｉｎ（１／ｔ）は顕著な最小値を示し、 最良のフィルムは、Ｏ2の分圧０．０４−０．０８ミリトールで得られた。 フォトダイオードアレイへの裏側接点として、ＩＴＯが全圧２ミリトール、Ｏ2 分圧０．０６ミリトールで蒸着された。この蒸着状態で、フィルムの抵抗率は 約４．８ｘ１０-4Ω−ｃｍであった。低温の、蒸着後アニールによりフィルム品 質は更に改善され、Ｎ2内にて２００℃で１時間アニールした結果、抵抗率 は約３．４ｘ１０-4Ω−ｃｍまで下がった。アニーリング前後でＩＴＯ上のホー ル効果を計測したところ、キャリア密度は６．７ｘ１０20ｃｍ-3から８．７ｘ１ ０20ｃｍ-3に増加し、キャリア移動度は１９ｃｍ2／Ｖ−ｓｅｃから２１ｃｍ2／ Ｖ−ｓｅｃへと僅かに変化していた。アニールにより更に、厚さ５４．５ｎｍの フィルムの透過率が、Ｓ．ホランド他の論文「低ノイズ、裏側照明シリコンフォ トダイオードアレイ」(核科学に関するＩＥＥＥ会報、４４（３）、４４３−７ ，１９９７年６月)の図３に示すように、上がった。透過率は特に、波長が４０ ０ｎｍの直ぐ下で上がっており、これはおそらく材料のエネルギーギャップの増 加を示すものと思われる。ルテチウム・オルトシリケートに対するピーク放射に おける波長であるλ＝４１５ｎｍでの透過率は、７３％から８３％に上がった。 実施例６：４００ｎｍ光を用いたテストパターンの画像 ＣＣＤｓは２０ｎｍの裏側ポリシリコン層付きで製作された。更に、ポリシリ コン上に、ＩＴＯの約５０ｎｍの反射防止コーティングがスパッター蒸着された (Ｓ．ホランド他「低ノイズ、裏側照明シリコンフォトダイオードアレイ」(核科 学に関するＩＥＥＥ会報、４４（３）、４４３−７，１９９７年６月))。この層 は電気伝導性があり、反射防止コーティングとして働くことに加えて、裏側接点 の抵抗を低減した。 ＣＣＤｓは特別に設計された、裏側照明用の開口部を有するアルミニウム窒化 物回路板上に搭載された。アルミニウム窒化物が選ばれたのは、その高い熱伝導 率に加え、熱膨張係数がシリコンとよく一致しているためである。リック天文台 で用いられた標準パックはアルミニウム窒化物に合うように修正された。図３は −１２０℃で裏側照明ＣＣＤによりとられたテストパターン画像を示す。裏側電 圧は２５Ｖで、その結果基板の過空乏化が起きた。入射光の波長は４００ｎｍで あった。この波長におけるシリコン内吸収深さは約０．２μｍである。光子によ り作り出された電荷キャリアは、それ故、３００μｍ離れたＣＣＤポテンシャル ウェルヘドリフトすることになる。図３は、厚さ３００μｍのシリコン基板の裏 側からの短波長光子を結像するために本発明によるＣＣＤを使用した結果を示す ものである。簡単に計測したところ、４００ｎｍ光子に対する量子効率は約６７ ％であった。更に、最初の計測は、２５Ｖ裏側電圧における側方電荷拡散がピク セル幅であることを示している。 実施例７：種々の厚さの裏側層を有し、反射防止コーティングのないｐ−ｉ−ｎ フォトダイオードに関する、波長の関数としての量子効率 図４は、種々の厚さの裏側ポリシリコン層を有する裏側照明フォトダイオード についての、波長に対する量子効率の計測結果を示す。予想通り、短波長の応答 はポリシリコンの厚さが薄くなるほど良くなる。更に、空乏化領域が比較的厚い （３００μｍ）ために、赤外部付近の応答が波長約１μｍまで伸びている。 量子効率は、既知のスペクトル応答を持ったフォトダイオードと比較して計測 した。λ＝４００−１１００ｎｍに対してはタングステンランプを、λ＝３００ −４５０ｎｍに対しては水銀蒸気ランプをそれぞれ使用した。光はモノクロメー タを通過し、光ファイバーを通して、テストするフォトダイオード及びキャリブ レーションされたフォトダイオード上に焦点を合わされた。図４は、計測した量 子効率が、シリコンと空気の屈折率の不一致（シリコンの屈折率は約３．７）に よる反射ロスだけを想定して算出した量子効率と基本的に一致していることを示 している。短い波長では、ポリシリコン接点における吸収に起因する集められた 電荷のロスが、量子効率を反射限界から逸らせている。最も薄い（１０ｎｍ）フ ィルムに関しては、量子効率の計測値が反射限界に非常に近く、λ＝４１５ｎｍ では、ポリシリコン層内のロスの原因となる量子効率の低下は約６％であること に留意されたい。 実施例８：種々の厚さの裏側層を有し、反射防止コーティングのあるｐ−ｉ−ｎ フォトダイオードに関する、波長の関数としての量子効率 ＩＴＯ反射防止コーティングの厚さは、それが対象となる波長の４分の１波長 板として働くことにより反射を最小化するように選定された。即ち、 ＸITO＝λ／４ｎ 但し、ＸITOは波長λにおいて反射を最小にするフィルム厚さであり、ｎはＩＴ Ｏの屈折率である。図５は、５７ｎｍのＩＴＯがコートされた１０ｎｍの裏側層 を有する、裏側照明で厚さ３００μｍのｐ−ｉ−ｎフォトダイオードについて、 量子効率を波長の関数として示したものである(実線)。本発明によるフォトダイ オードは室温で作動させた(同じくＩＥＥＥ核科学)。厚さは、ルテチウム・オル トシリケート（ＬＳＯ）から放射された光子の４１５ｎｍ波長で量子効率が最大 となるように選定された。反射防止コーティングによる量子効率の改善は、１０ ０ｎｍ波長域に亘って６０％を越え、λ〜４５０ｎｍでピークとなり、目標値近 くである。図５に示すように、薄いポリシリコン接点と４分の１波ＩＴＯ層を組 み合わせれば、ＬＳＯ波長で約７５％のＱＥが得られる。ビスマスゲルマニウム 酸塩（ＢＧＯ）に関しては、量子効率は一層高く、４８０ｎｍで約９０％であっ た。ＩＴＯ厚さをＢＧＯ波長に対して最適化すれば、更に改善できるであろう。 円形のデータ点は、約５７ｎｍのＩＴＯでコートされた、ポリシリコンの１０ ｎｍの伝導裏側層を有する３００μｍのシリコン基板の本発明による組み合わせ により作られたＣＣＤから採ったものである。このＣＣＤは−１２０℃で作動す る天体カメラに使用された。 比較のため、薄い、低抵抗率シリコン基板上に作られた、標準的反射防止コー ティングを有する従来型裏側照明ＣＣＤで採ったデータを破線で示す(Ｍ．ブル ック、Ｍ．Ｄ．ネルソン「電荷結合素子のための安定した紫外線反射防止コーテ ィング」ＳＰＩＥ１９００、２２８−２４０、１９９３年)。 実施例９：裏側電圧の関数としての電荷拡散 ３００μｍの基板上に組み立てられ、厚さ５０ｎｍのＩＴＯでコートされた２ ０ｎｍのポリシリコンの裏側層を有するＣＣＤを使って、幾つかの特性を計測し た。その結果を下の表ＩＩに整理して示すが、全体的には１９９７年２月の国際 光学エンジニアリング協会会合の会報にＲ．Ｊ．ストーバー他の「高抵抗率シリ コン上の完全空乏化ＣＣＤの特性」と題する論文（ＳＰＩＥｖ３０１９、１８３ −８頁）中で論議されており、ここに参考資料として挙げる。 先のパラグラフで述べた本発明によるＣＣＤの裏面近くで作られた、光子に生 成されたキャリアは、前側まで３００μｍドリフトしなければならないので、電 荷の拡散と拡がりは重要な因子である。側方拡散を最小化するために、基板は、 ゼロ電界領域を排除するため裏側電圧を用いて、完全に電荷空乏化される。又、 裏側電圧を用いることによりドリフト電界をできるだけ高く維持することによっ て、３００μｍを横切る電子走行時間は短く保たれ、拡散を最小化する。図６は 電荷の拡がり（シグマ）を裏側電圧の関数として示したものである。これは、基 板が一旦完全に電荷キャリア空乏化されるとかなり弱い。電荷拡散の裏側電圧に 対する依存性を調べるために、一連の小さなピンホールを有するマスクが作られ た。２、４及び８μｍのピンホールが使われたが、ピンホールのサイズは計測さ れたスポットサイズには殆ど影響を与えなかった。マスクはＣＣＤの裏面上に直 接置かれ、小さな光源から４００ｎｍの光を使って照明された。次に、裏側電圧 が変えられ、画像が取られた。各スポットに対するｘ及びｙ方向の根二乗平均（ ＲＭＳ）の拡がりが計算され、平均が電圧の関数として図６に表示してある。一 般的に、厚さ３００μｍのＣＣＤの裏側電圧は２５Ｖである(詳細はＳ．ホラン ド他「天文学及び天体物理学で使用するための裏側照明の完全空乏化ＣＣＤ画像 センサーの開発」電荷結合素子及び進化した画像センサーに関するＩＥＥＥ研究 会、ベルギー、ブルージェ、１９９７年６月５−７日、に述べてある)。 このように、本発明は、高抵抗率シリコン検出器の裏側に取り付けられた電気 的伝導層と、検出器の裏側と前側のパターンサイドとの間に掛けられたバイアス 電圧とを提供する。電気的伝導層は、その特定の用途に応じて、（青のような） 短波長光子、又は長波長光子、或いは両方に対して透過性となるように十分薄く することができる。本発明が有用であることが分かっているデバイスには、フォ トダイオード、ＣＣＤｓ(特に光の少ない状況に対し)、Ｘ線検出器、Ｘ線の直接 検出（３００μｍの活性容積厚さを用いて、約５．９ｋｅＶのＸ線までの感度が 達成された）がある。原理的には、基板が厚くなるほど高エネルギーＸ線を検出 できる。 本発明を用いれば、デバイスに幾つかの利点が得られる。本発明による組み合 わせを用いるデバイス上の光子感知容積にバイアス電圧を掛けると、出力トラン ジスタ特性とＣＣＤｓ上のポテンシャルウェルジオメトリが改善される。更に、 ・本発明によるＣＣＤ基板は表Ｉに示すように、Ｎが極端に低くなるように注文 生産されており、 ・基板を空乏化するために用いられる基板バイアスは、出力増幅特性と、恐らく はＣＣＤウェルをも改善し、 ・裏側ウィンドウは透過性で、電気伝導性で、要求される基板バイアスに適合で き、 ・厚い光子感知容積の故にＩＲ近傍の検出に優れ、 ・現在の技術が青領域の感度を達成する場合に必要とするように薄くする必要な しに良好な青への応答性を有し、 ・薄くされたＣＣＤｓと比べ曲がりが少なく、 ・裏側ウィンドウを通して良好な短波長、長波長伝達を行い、 ・薄くされたＣＣＤｓでは問題となる赤の縞が排除できる。 裏側ウィンドウ層は、暗電流の顕著な増加を引き起こすことなく、高抵抗基板 を完全に空乏化するに必要なバイアス電圧に耐えることができる(バイアス電圧 は、高抵抗率ｎ型基板内の少数の可動電子を取り除いて、光子によって生成され た電荷が、空間解像のロスを引き起こすことになる、再結合又は拡散をする前に これを集めるのに必要な電界となる、イオン化されたドナー原子を後に残す)。 本発明に関わる上記説明の実施例及び最適の形態の記述は、本発明の範囲を限 定する意図で行ったものではない。様々な修正、変更及びそれと同等なことが、 添付する請求の範囲の精神と範囲から逸脱することなく行えるであろう。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，Ｓ Ｄ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ， ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，Ｆ Ｉ，ＧＢ，ＧＥ，ＧＨ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ， ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，Ｍ Ｗ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ， ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＷ

Claims (1)

  1. 【特許請求の範囲】 １．ａ）前側と裏側とを有する光子感知シリコン基板と、ｂ）光子感知基板の裏 側に取り付けられた電気伝導性で、光子透過性のシリコン層とを含むことを特 徴とする、裏側照明の光子感知エレメント。 ２．前記光子感知シリコン基板の厚さが、約２０μｍと約５０００μｍの間にあ ることを特徴とする、上記請求項１に記載の光子感知エレメント。 ３．前記光子感知シリコン基板の厚さが、約４０μｍと約４０００μｍの間にあ ることを特徴とする、上記請求項１に記載の光子感知エレメント。 ４．前記光子感知シリコン基板の厚さが、約５０μｍと約２０００μｍの間にあ ることを特徴とする、上記請求項１に記載の光子感知エレメント。 ５．前記光子感知シリコン基板の厚さが、約７５μｍと約１０００μｍの間にあ ることを特徴とする、上記請求項１に記載の光子感知エレメント。 ６．前記光子感知シリコン基板の厚さが、約１００μｍと約７５０μｍの間にあ ることを特徴とする、上記請求項１に記載の光子感知エレメント。 ７．前記光子感知シリコン基板の厚さが、約１００μｍと約６２５μｍの間にあ ることを特徴とする、上記請求項１に記載の光子感知エレメント。 ８．前記光子感知シリコン基板の厚さが、約２００μｍと約６２５μｍの間にあ ることを特徴とする、上記請求項１に記載の光子感知エレメント。 ９．前記光子感知シリコン基板の厚さが、約２５０μｍと約６２５μｍの間にあ ることを特徴とする、上記請求項１に記載の光子感知エレメント。 １０．前記光子感知シリコン基板の厚さが、約３００μｍと約５５０μｍの間に あることを特徴とする、上記請求項１に記載の光子感知エレメント。 １１．前記光子感知シリコン基板の抵抗率ρが、約３ＫΩ−ｃｍと約２０ＫΩ− ｃｍとの間にあることを特徴とする、上記請求項１に記載の光子感知エレメン ト。 １２．前記光子感知シリコン基板の抵抗率ρが、約１００Ω−ｃｍと約２０ＫΩ −ｃｍとの間にあることを特徴とする、上記請求項１に記載の光子感知エレメ ント。 １３．前記光子感知シリコン基板の抵抗率ρが、約３ＫΩ−ｃｍと約２０ＫΩ− ｃｍとの間にあることを特徴とする、上記請求項１に記載の光子感知エレメン ト。 １４．前記光子感知シリコン基板の抵抗率ρが、約１０．５ＫΩ−ｃｍと約２０ ＫΩ−ｃｍとの間にあることを特徴とする、上記請求項１に記載の光子感知エ レメント。 １５．前記光子感知基板がｎ型シリコンを含むことを特徴とする、上記請求項１ ２に記載の光子感知エレメント。 １６．前記光子感知基板がｐ型シリコンを含むことを特徴とする、上記請求項１ ２に記載の光子感知エレメント。 １７．前記裏側層の厚さが、約１０ｎｍと約１００μｍとの間にあることを特徴 とする、上記請求項１に記載の光子感知エレメント。 １８．前記裏側層の厚さが、約１０ｎｍと約１０μｍとの間にあることを特徴と する、上記請求項１に記載の光子感知エレメント。 １９．前記裏側層の厚さが、約１０ｎｍと約１μｍとの間にあることを特徴とす る、上記請求項１に記載の光子感知エレメント。 ２０．前記裏側層の厚さが、約１０ｎｍと約１００ｎｍとの間にあることを特徴 とする、上記請求項１に記載の光子感知エレメント。 ２１．前記裏側層の厚さが、約１０ｎｍと約５０ｎｍとの間にあることを特徴と する、上記請求項１に記載の光子感知エレメント。 ２２．前記裏側層が約０．０００１から約１０原子パーセントの間にリンでドー ピングされていることを特徴とする、上記請求項１に記載の光子感知エレメン ト。 ２３．前記裏側層が約０．００１から約３原子パーセントの間にリンでドーピン グされていることを特徴とする、上記請求項１に記載の光子感知エレメント。 ２４．前記裏側層が約０．１から約３原子パーセントの間にリンでドーピングさ れていることを特徴とする、上記請求項１に記載の光子感知エレメント。 ２５．透過性の導電性酸化物、インジウム錫酸化物、２酸化シリコン、窒化シリ コン、フッ化マグネシウム、酸化ハフニウム、酸化鉛、酸化アルミニウムから 成る群から選ばれる、裏側層の裏面上の反射防止コーティングを更に含むこと を特徴とする、上記請求項１に記載の光子感知エレメント。 ２６．前記反射防止層が、透過性の導電性酸化物として知られている物質の群か ら選ばれることを特徴とする、上記請求項２５に記載の光子感知エレメント。 ２７．前記反射防止層が、インジウム錫酸化物であることを特徴とする、上記請 求項２６に記載の光子感知エレメント。 ２８．ａ）前側と裏側とを有する、光子感知性で、高抵抗率のシリコン基板と、 ｂ）光子感知性の基板の裏側に取り付けられた電気伝導性のシリコンの層と、 ｃ）光子感知性の基板の前側上の電荷集電領域とを含むことを特徴とする電磁 放射検出器。 ２９．前記光子感知基板の厚さが、約２００μｍと約７５０μｍの間にあること を特徴とする、上記請求項２８に記載の検出器。 ３０．前記裏側の層が、約４００ｎｍと約１１００ｎｍの間の波長を有する光子 に対し透過性である厚さを持っていることを特徴とする、上記請求項２９に記 載の検出器。 ３１．裏側層に適用された反射防止コーティングを更に含むことを特徴とする、 上記請求項３０に記載の検出器。 ３２．上記反射防止コーティングが電気伝導性であることを特徴とする、上記請 求項３１に記載の検出器。 ３３．前記裏側層に接続された電圧源を更に含むことを特徴とする、上記請求項 ２８に記載の検出器。 ３４．ａ）ドーピングされた電荷集電領域と、ｂ）逆にドーピングされたストッ プ領域と、ｃ）電荷集電領域とストップ領域との間の、そしてそれらに隣接す る高抵抗率シリコンの領域とを含むピクセルのアレイを有する、上記請求項２ ８に記載の電磁放射検出器。 ３５．ａ）前側と裏側とを有する光子感知シリコン基板と、ｂ）前記光子感知基 板の裏側に取り付けられ、検出される光子に対し透過性である厚さを有する、 電気伝導性の多結晶シリコンの層と、ｃ）前記光子感知基板の前側上の電荷集 電領域と、ｄ）裏側層上の電圧源のための電気接点とを含むことを特徴とする 裏側照明フォトダイオード。 ３６．ａ）約２００μｍと約１ｍｍの間の厚さを有し、前側と裏側とを有する、 高抵抗率の光子感知性シリコン基板と、ｂ）前記前側上にパターン付けされた 電荷結合回路と、ｃ）約１０ｎｍと約１μｍの間の厚さを有し、前記光子感知 基板の裏側に取り付けられた、電気伝導性の多結晶シリコンの層と、ｄ）前記 裏側層上の電圧源のための電気接点とを含むことを特徴とする裏側照明電荷結 合素子。 ３７．前記光子感知シリコン基板が、約１ＫΩ−ｃｍと約２０ＫΩ−ｃｍの間の 抵抗率を有することを特徴とする、上記請求項３６に記載の電荷結合素子。 ３８．前記裏側層に適用された反射防止コーティングを更に含むことを特徴とす る、上記請求項３６に記載の電荷結合素子。 ３９．前記電気接点に接続された電圧源を更に含むことを特徴とする、上記請求 項３６に記載の電荷結合素子。 ４０．ａ）約２０μｍと約５０μｍの間の厚さを有し、前側と裏側とを有する、 低抵抗率の光子感知性シリコン基板と、ｂ）前記前側上にパターン付けされた 電荷結合回路と、ｃ）約１０ｎｍと約１μｍの間の厚さを有し、前記光子感知 基板の裏側に取り付けられた、電気伝導性の多結晶シリコンの層と、ｄ）前記 裏側層上の電圧源のための電気接点とを含むことを特徴とする裏側照明電荷結 合素子。 ４１．前記光子感知シリコン基板が約１Ω−ｃｍと約１００Ω−ｃｍの間の抵抗 率を有することを特徴とする、上記請求項４０に記載の電荷結合素子。
JP52175398A 1996-11-01 1997-10-31 光子感知エレメント及びこれを用いたデバイス Expired - Lifetime JP4446292B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US3041596P 1996-11-01 1996-11-01
US60/030,415 1996-11-01
PCT/US1997/020173 WO1998020561A1 (en) 1996-11-01 1997-10-31 Low-resistivity photon-transparent window attached to photo-sensitive silicon detector

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006208626A Division JP4972360B2 (ja) 1996-11-01 2006-07-31 光子感知エレメント及びこれを用いたデバイス

Publications (2)

Publication Number Publication Date
JP2001503918A true JP2001503918A (ja) 2001-03-21
JP4446292B2 JP4446292B2 (ja) 2010-04-07

Family

ID=21854097

Family Applications (2)

Application Number Title Priority Date Filing Date
JP52175398A Expired - Lifetime JP4446292B2 (ja) 1996-11-01 1997-10-31 光子感知エレメント及びこれを用いたデバイス
JP2006208626A Expired - Lifetime JP4972360B2 (ja) 1996-11-01 2006-07-31 光子感知エレメント及びこれを用いたデバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2006208626A Expired - Lifetime JP4972360B2 (ja) 1996-11-01 2006-07-31 光子感知エレメント及びこれを用いたデバイス

Country Status (5)

Country Link
US (1) US6025585A (ja)
EP (2) EP1855321A3 (ja)
JP (2) JP4446292B2 (ja)
AU (1) AU5354698A (ja)
WO (1) WO1998020561A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324686A (ja) * 1996-11-01 2006-11-30 Lawrence Berkeley Laboratory 光子感知エレメント及びこれを用いたデバイス
JP2008500795A (ja) * 2004-05-21 2008-01-10 ケーエルエー−テンカー テクノロジィース コーポレイション 調整可能な変調伝達関数（ｍｔｆ）を使用して感知するためのシステムおよび方法
JP2012080045A (ja) * 2010-10-06 2012-04-19 Lapis Semiconductor Co Ltd 半導体装置
JP2016526791A (ja) * 2013-06-26 2016-09-05 林 大偉LIN, Dai Wei フォトダイオード
JP6873336B1 (ja) * 2020-04-10 2021-05-19 株式会社オプトハブ 半導体イメージセンサ

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259085B1 (en) * 1996-11-01 2001-07-10 The Regents Of The University Of California Fully depleted back illuminated CCD
US7015964B1 (en) 1998-11-02 2006-03-21 Canon Kabushiki Kaisha Solid-state image pickup device and method of resetting the same
US6534773B1 (en) * 1998-11-09 2003-03-18 Photon Imaging, Inc. Radiation imaging detector and method of fabrication
EP1198845A4 (en) 1999-07-02 2008-07-02 Digirad Corp INDIRECT CONTACT BY POSTERIOR SURFACE WITH SEMICONDUCTOR DEVICES
US20010054723A1 (en) * 2000-03-17 2001-12-27 Tadashi Narui Image sensor, method of fabricating the same, and exposure apparatus, measuring device, alignment device, and aberration measuring device using the image sensor
US20020020846A1 (en) * 2000-04-20 2002-02-21 Bo Pi Backside illuminated photodiode array
EP1284021A4 (en) * 2000-04-20 2008-08-13 Digirad Corp MANUFACTURE OF ILLUMINATED PHOTODIODS ON LOW LEAKAGE CURRENT LEFT
US6426991B1 (en) 2000-11-16 2002-07-30 Koninklijke Philips Electronics N.V. Back-illuminated photodiodes for computed tomography detectors
US6466645B1 (en) 2000-11-22 2002-10-15 Ge Medical Systems Global Technology Company, Llc Methods and apparatus for tube-spit correction
US6498073B2 (en) 2001-01-02 2002-12-24 Honeywell International Inc. Back illuminated imager with enhanced UV to near IR sensitivity
US6713768B2 (en) 2001-04-16 2004-03-30 Photon Imaging, Inc. Junction-side illuminated silicon detector arrays
US6510195B1 (en) * 2001-07-18 2003-01-21 Koninklijke Philips Electronics, N.V. Solid state x-radiation detector modules and mosaics thereof, and an imaging method and apparatus employing the same
JP2003166047A (ja) * 2001-09-20 2003-06-13 Shin Meiwa Ind Co Ltd ハロゲン化合物の成膜方法及び成膜装置、並びにフッ化マグネシウム膜
JP4123415B2 (ja) * 2002-05-20 2008-07-23 ソニー株式会社 固体撮像装置
ATE422712T1 (de) * 2002-08-29 2009-02-15 X Fab Semiconductor Foundries Minimierung von lichtverlusten und elektronische abschirmung an integrierten fotodioden
JP4211696B2 (ja) * 2004-06-30 2009-01-21 ソニー株式会社 固体撮像装置の製造方法
RU2376678C2 (ru) 2004-08-20 2009-12-20 Артто АУРОЛА Полупроводниковый детектор излучения с модифицированной структурой внутреннего затвора
DE102004055677A1 (de) * 2004-11-18 2006-06-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipträgerverbund und Verfahren zum Herstellen eines Chipträgerverbunds
US7271468B2 (en) * 2005-02-16 2007-09-18 The Regents Of The University Of California High-voltage compatible, full-depleted CCD
US7605397B2 (en) * 2005-08-17 2009-10-20 Digirad Corporation Capacitive bypass
JP4680763B2 (ja) * 2005-12-16 2011-05-11 住友電工デバイス・イノベーション株式会社 電子装置および半導体装置
WO2007077286A1 (en) * 2006-01-05 2007-07-12 Artto Aurola Semiconductor radiation detector detecting visible light
US8491997B2 (en) 2006-06-22 2013-07-23 Sabic Innovative Plastics Ip B.V. Conductive wire comprising a polysiloxane/polyimide copolymer blend
DE602007002018D1 (de) * 2006-06-28 2009-10-01 St Microelectronics Sa Von hinten beleuchtete Bildaufnahmevorrichtung
US7800040B2 (en) * 2006-09-21 2010-09-21 California Institute Of Technology Method for growing a back surface contact on an imaging detector used in conjunction with back illumination
JP2011522415A (ja) * 2008-05-30 2011-07-28 サーノフ コーポレーション Ｕｔｓｏｉウェーハ上に製作された背面照射型撮像装置の背面を電子的にピン止めする方法
GB2466502B (en) * 2008-12-23 2013-09-04 E2V Tech Uk Ltd CCD Sensor
GB2475086B (en) 2009-11-05 2014-02-05 Cmosis Nv Backside illuminated image sensor
EP2526566B1 (en) * 2010-01-21 2018-03-07 Roper Scientific, Inc. Solid state back-illuminated photon sensor and its method of fabrication
JP5351066B2 (ja) * 2010-01-25 2013-11-27 浜松ホトニクス株式会社 Ｏｃｔ装置
US8692198B2 (en) * 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
WO2012061152A2 (en) 2010-10-25 2012-05-10 California Institute Of Technology Atomically precise surface engineering for producing imagers
JP5766062B2 (ja) * 2011-08-05 2015-08-19 キヤノン株式会社 軟ｘ線検出装置、及び軟ｘ線検出システム
US20150084152A1 (en) * 2013-09-24 2015-03-26 Da Wei Lin Photodiode
JP6595750B2 (ja) * 2014-03-14 2019-10-23 キヤノン株式会社 固体撮像装置及び撮像システム
US9553116B2 (en) 2014-06-05 2017-01-24 Teledyne Scientific & Imaging, Llc Imaging detector having an integrated wide bandgap layer and method of manufacturing thereof
CN106325572A (zh) * 2015-06-24 2017-01-11 宸鸿科技(厦门)有限公司 用于形变感测的透明导电氧化物薄膜
US10396219B2 (en) * 2016-06-16 2019-08-27 Arizona Board Of Regents On Behalf Of Arizona State University Transparent conductive oxide in silicon heterojunction solar cells
JP6451881B1 (ja) * 2018-01-24 2019-01-16 株式会社Sumco シリコン層の評価方法およびシリコンエピタキシャルウェーハの製造方法
US11295962B2 (en) 2018-07-10 2022-04-05 The Board Of Trustees Of The Leland Stanford Junior University Low temperature process for diode termination of fully depleted high resistivity silicon radiation detectors that can be used for shallow entrance windows and thinned sensors

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE793094A (fr) * 1971-12-23 1973-04-16 Western Electric Co Dispositif de formation d'images a transfert de charge
NL7407811A (nl) * 1974-06-12 1975-12-16 Philips Nv Fotodiode.
JPS57124482A (en) * 1981-01-27 1982-08-03 Nippon Telegr & Teleph Corp <Ntt> Solar cell
US4570329A (en) * 1984-08-15 1986-02-18 Honeywell Inc. Apparatus and method for fabricating backside mosaic of photoconductive infrared detectors
US4695861A (en) * 1985-10-21 1987-09-22 Honeywell Inc. Backside mosaic photoconductive infrared detector array
US5005063A (en) * 1986-03-03 1991-04-02 California Institute Of Technology CCD imaging sensor with flashed backside metal film
JPH0763090B2 (ja) * 1986-03-19 1995-07-05 ソニー株式会社 固体撮像装置
US4774557A (en) * 1986-05-15 1988-09-27 General Electric Company Back-illuminated semiconductor imager with charge transfer devices in front surface well structure
US5189297A (en) * 1988-08-29 1993-02-23 Santa Barbara Research Center Planar double-layer heterojunction HgCdTe photodiodes and methods for fabricating same
US5494833A (en) * 1994-07-14 1996-02-27 The United States Of America As Represented By The Secretary Of The Air Force Backside illuminated MSM device method
US6025585A (en) * 1996-11-01 2000-02-15 The Regents Of The University Of California Low-resistivity photon-transparent window attached to photo-sensitive silicon detector

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324686A (ja) * 1996-11-01 2006-11-30 Lawrence Berkeley Laboratory 光子感知エレメント及びこれを用いたデバイス
JP2008500795A (ja) * 2004-05-21 2008-01-10 ケーエルエー−テンカー テクノロジィース コーポレイション 調整可能な変調伝達関数（ｍｔｆ）を使用して感知するためのシステムおよび方法
JP4795349B2 (ja) * 2004-05-21 2011-10-19 ケーエルエー−テンカー コーポレイション 調整可能な変調伝達関数（ｍｔｆ）を使用して感知するためのシステムおよび方法
JP2012080045A (ja) * 2010-10-06 2012-04-19 Lapis Semiconductor Co Ltd 半導体装置
US8928101B2 (en) 2010-10-06 2015-01-06 Lapis Semiconductor Co., Ltd. Semiconductor device
JP2016526791A (ja) * 2013-06-26 2016-09-05 林 大偉LIN, Dai Wei フォトダイオード
JP6873336B1 (ja) * 2020-04-10 2021-05-19 株式会社オプトハブ 半導体イメージセンサ
WO2021205662A1 (ja) * 2020-04-10 2021-10-14 株式会社オプトハブ 半導体イメージセンサ
CN113785396A (zh) * 2020-04-10 2021-12-10 株式会社光轮 半导体图像传感器
TWI757098B (zh) * 2020-04-10 2022-03-01 日商Ｏｐｔｏｈｕｂ股份有限公司 半導體影像感測器
CN113785396B (zh) * 2020-04-10 2022-05-10 株式会社光轮 半导体图像传感器

Also Published As

Publication number Publication date
EP0950264A1 (en) 1999-10-20
JP4972360B2 (ja) 2012-07-11
US6025585A (en) 2000-02-15
EP0950264A4 (en) 2000-04-26
WO1998020561A1 (en) 1998-05-14
JP4446292B2 (ja) 2010-04-07
EP1855321A3 (en) 2008-08-06
JP2006324686A (ja) 2006-11-30
AU5354698A (en) 1998-05-29
EP1855321A2 (en) 2007-11-14

Similar Documents

Publication Publication Date Title
JP4446292B2 (ja) 光子感知エレメント及びこれを用いたデバイス
WO1998020561A9 (en) Low-resistivity photon-transparent window attached to photo-sensitive silicon detector
US9209336B2 (en) Array of mutually isolated, geiger-mode, avalanche photodiodes and manufacturing method thereof
US7663165B2 (en) Transparent-channel thin-film transistor-based pixels for high-performance image sensors
US8574945B2 (en) Array of mutually insulated Geiger-mode avalanche photodiodes, and corresponding manufacturing process
US7297927B2 (en) Fabrication of low leakage-current backside illuminated photodiodes
US7608870B2 (en) Isolation trench geometry for image sensors
US8283710B2 (en) Low dark current image sensors with epitaxial SiC and/or carbonated channels for array transistors
US20050179072A1 (en) Isolation region implant permitting improved photodiode structure
JP2008506261A (ja) 画像センサのための重水素化構造体およびその形成方法
JP6722117B2 (ja) 結晶シリコンを用いた太陽電池の受光面のパッシベーション
CN113097238A (zh) 用于钝化全正面深沟槽隔离结构的方法
CN101202246A (zh) Cmos图像传感器的像素单元的形成方法
Brown et al. Transparent metal oxide electrode CID imager
TWI766468B (zh) 成像系統中像素單元之通道接點
JPH08116045A (ja) 固体撮像装置
JPS58201356A (ja) 非晶質シリコンイメ−ジセンサ−
CN115295660A (zh) 无沟槽单光子雪崩二极管

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041005

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20041214

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050607

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050907

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20051024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060131

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060501

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060731

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080116

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080306

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081030

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090706

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090709

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term