JP2001358176A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001358176A JP2001358176A JP2000181883A JP2000181883A JP2001358176A JP 2001358176 A JP2001358176 A JP 2001358176A JP 2000181883 A JP2000181883 A JP 2000181883A JP 2000181883 A JP2000181883 A JP 2000181883A JP 2001358176 A JP2001358176 A JP 2001358176A
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- semiconductor device
- anisotropic conductive
- semiconductor element
- thermosetting resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 導電性粒子を接続部分に供給することによっ
て接続条件の安定化と、接続信頼性を得る。 【解決手段】 半導体素子上にアルミパッド電極を設け
さらにこの上に金属電極を形成した上に、感光性熱硬化
性樹脂層を設け、マスクと露光現像工程とによって金属
電極上の樹脂層が除去し、金属電極表面と感光性熱硬化
性樹脂表面に異方導電性樹脂層を形成する。
て接続条件の安定化と、接続信頼性を得る。 【解決手段】 半導体素子上にアルミパッド電極を設け
さらにこの上に金属電極を形成した上に、感光性熱硬化
性樹脂層を設け、マスクと露光現像工程とによって金属
電極上の樹脂層が除去し、金属電極表面と感光性熱硬化
性樹脂表面に異方導電性樹脂層を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に異方導電性シートを利用した半導体装置に関する。
特に異方導電性シートを利用した半導体装置に関する。
【０００２】
【従来の技術】従来、この種の半導体装置では、半導体
素子上に形成されたバンプ電極と回路基板上の配線導体
とを接続し、高密度接続を行うことが重要な要素の一つ
となっている。この目的のために、通常半導体素子と回
路基板との間に接続用の樹脂を供給する方法がある。図
３（ａ）（ｂ）および図４（ａ）（ｂ）に従来例を示
す。まず、図３に示す従来例では、金バンプ３を有する
半導体素子１の表面に感光性樹脂層４を設け、金バンプ
３の表面が露呈するように加工した後、熱圧接する事に
より半導体素子１と回路基板６の配線導体７との接続を
行う構成としている。また、図４（ａ）（ｂ）に示す従
来例では、回路基板６の配線導体７上に異方導電性接着
フィルム９を貼り付け、金バンプ３を有する半導体素子
１を圧接する事によって半導体素子１の接続を行う構成
としている。しかし適切な接続条件の幅が狭い、接続信
頼性が低い等の問題が有る。また、半導体素子と回路基
板との間の全域に導電性粒子が分散される構造となって
いるため、電極ピッチが狭い高精度接続には不向きとな
る。
素子上に形成されたバンプ電極と回路基板上の配線導体
とを接続し、高密度接続を行うことが重要な要素の一つ
となっている。この目的のために、通常半導体素子と回
路基板との間に接続用の樹脂を供給する方法がある。図
３（ａ）（ｂ）および図４（ａ）（ｂ）に従来例を示
す。まず、図３に示す従来例では、金バンプ３を有する
半導体素子１の表面に感光性樹脂層４を設け、金バンプ
３の表面が露呈するように加工した後、熱圧接する事に
より半導体素子１と回路基板６の配線導体７との接続を
行う構成としている。また、図４（ａ）（ｂ）に示す従
来例では、回路基板６の配線導体７上に異方導電性接着
フィルム９を貼り付け、金バンプ３を有する半導体素子
１を圧接する事によって半導体素子１の接続を行う構成
としている。しかし適切な接続条件の幅が狭い、接続信
頼性が低い等の問題が有る。また、半導体素子と回路基
板との間の全域に導電性粒子が分散される構造となって
いるため、電極ピッチが狭い高精度接続には不向きとな
る。
【０００３】これらの問題を解決するために、主として
半導体素子と回路基板の接着と充填を目的とする感光性
熱硬化性樹脂のパターン化と、導電性粒子を含む樹脂層
のパターン化を個別に行う方法が提案されている。例え
ば図５に示す特開平４−２５３３４８では、半導体素子
１上に感光性熱硬化性樹脂４をパターン化し、基板上に
導電性粒子を有する導電性樹脂５ａをパターン化して接
続する方法が提案されている。この技術は、半導体素子
の金バンプ電極３と回路基板６の配線導体７との接続部
分に選択的に導電性粒子を供給する構造としている。
半導体素子と回路基板の接着と充填を目的とする感光性
熱硬化性樹脂のパターン化と、導電性粒子を含む樹脂層
のパターン化を個別に行う方法が提案されている。例え
ば図５に示す特開平４−２５３３４８では、半導体素子
１上に感光性熱硬化性樹脂４をパターン化し、基板上に
導電性粒子を有する導電性樹脂５ａをパターン化して接
続する方法が提案されている。この技術は、半導体素子
の金バンプ電極３と回路基板６の配線導体７との接続部
分に選択的に導電性粒子を供給する構造としている。
【０００４】
【発明が解決しようとする課題】上述した従来例の１，
２番目の半導体装置においては、適切な接続条件の幅が
狭い、接続信頼性が低い等の問題が有る。あるいは、回
路基板上に異方性導電フィルムをあらかじめ貼り付けて
おき異方導電性フィルム上からバンプ付き半導体素子を
圧接する方法が有るが、基板上の半導体素子を接続する
エリアに異方導電性シートを貼り付ける工程が必要とな
っている。また、半導体素子と回路基板との間の全域に
導電性粒子が分散される構造となっているため、電極ピ
ッチが狭い高精度接続には不向きとなる。従来例の３番
目では、半導体素子１上に感光性熱硬化性樹脂４をパタ
ーン化する工程と回路基板６上に導電性樹脂５ａを選択
的に供給する工程とを必要とするため、工程増大による
コストアップという問題をもたらしている。
２番目の半導体装置においては、適切な接続条件の幅が
狭い、接続信頼性が低い等の問題が有る。あるいは、回
路基板上に異方性導電フィルムをあらかじめ貼り付けて
おき異方導電性フィルム上からバンプ付き半導体素子を
圧接する方法が有るが、基板上の半導体素子を接続する
エリアに異方導電性シートを貼り付ける工程が必要とな
っている。また、半導体素子と回路基板との間の全域に
導電性粒子が分散される構造となっているため、電極ピ
ッチが狭い高精度接続には不向きとなる。従来例の３番
目では、半導体素子１上に感光性熱硬化性樹脂４をパタ
ーン化する工程と回路基板６上に導電性樹脂５ａを選択
的に供給する工程とを必要とするため、工程増大による
コストアップという問題をもたらしている。
【０００５】したがって、本発明の主な目的の一つは、
本来感光性熱硬化性樹脂をあらかじめ半導体素子上に形
成しておき、簡便な工程でフェースダウン接続ができる
ようにすることと同様に、半導体素子上に接続に必要な
樹脂機能を集約し、簡単な工法でフェースダウン接続が
できる構造を提供することにある。本発明の他の目的
は、導電性粒子を接続部分に供給することによって接続
条件の安定化と、接続信頼性を得られる構造を提供する
ことにある。
本来感光性熱硬化性樹脂をあらかじめ半導体素子上に形
成しておき、簡便な工程でフェースダウン接続ができる
ようにすることと同様に、半導体素子上に接続に必要な
樹脂機能を集約し、簡単な工法でフェースダウン接続が
できる構造を提供することにある。本発明の他の目的
は、導電性粒子を接続部分に供給することによって接続
条件の安定化と、接続信頼性を得られる構造を提供する
ことにある。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
金属電極を有する半導体素子上に、感光性熱硬化性樹脂
層と異方導電性樹脂層とを形成した構造を有する。ま
た、半導体素子上にアルミパッド電極を設けさらにこの
上に金属電極を形成した上に、感光性熱硬化性樹脂層を
設け、マスクと露光現像工程とによって金属電極上の樹
脂層が除去し、金属電極表面と感光性熱硬化性樹脂表面
に異方導電性樹脂層を形成することを特徴とする。ま
た、金属電極の高さを感光性熱硬化性樹脂表面に対して
低く設定し、その上部に異方導電性樹脂層を塗布するこ
とを特徴とする。
金属電極を有する半導体素子上に、感光性熱硬化性樹脂
層と異方導電性樹脂層とを形成した構造を有する。ま
た、半導体素子上にアルミパッド電極を設けさらにこの
上に金属電極を形成した上に、感光性熱硬化性樹脂層を
設け、マスクと露光現像工程とによって金属電極上の樹
脂層が除去し、金属電極表面と感光性熱硬化性樹脂表面
に異方導電性樹脂層を形成することを特徴とする。ま
た、金属電極の高さを感光性熱硬化性樹脂表面に対して
低く設定し、その上部に異方導電性樹脂層を塗布するこ
とを特徴とする。
【０００７】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。図１は本発明の第１の実施形態の構成を
示す断面概略図である。本発明の第１の実施形態を示す
図１（ａ）を参照すると、本発明の第１の実施形態とし
ての半導体装置の断面概略図が示されている。図１
（ｂ）はその接続後の状態を示す断面概略図である。半
導体素子１のアルミパッド電極２上には、金バンプ電極
３が形成されている。この半導体素子１上には、感光性
熱硬化性樹脂層４が設けられ、例えばマスクと露光現像
工程とによって金バンプ電極３上の樹脂層が除去され金
バンプ電極３上面が露呈した状態となる。そして、本発
明に従って、金バンプ電極３表面と感光性熱硬化性樹脂
４表面にわたり異方導電性樹脂層５を形成する。その異
方導電性樹脂層５には、粒子径０．５〜５μｍの導電性
粒子が混入されている。導電性粒子は、ＮｉあるいはＡ
ｇなどの金属粒子、金メッキを施した樹脂粒子または金
属粒子が用いられる。また、樹脂成分としては、Ｂ−ス
テージ状態を有するビスフェノール系エポキシ樹脂等、
積層プリプレグと同等の特性を有する樹脂が用いられ
る。
して説明する。図１は本発明の第１の実施形態の構成を
示す断面概略図である。本発明の第１の実施形態を示す
図１（ａ）を参照すると、本発明の第１の実施形態とし
ての半導体装置の断面概略図が示されている。図１
（ｂ）はその接続後の状態を示す断面概略図である。半
導体素子１のアルミパッド電極２上には、金バンプ電極
３が形成されている。この半導体素子１上には、感光性
熱硬化性樹脂層４が設けられ、例えばマスクと露光現像
工程とによって金バンプ電極３上の樹脂層が除去され金
バンプ電極３上面が露呈した状態となる。そして、本発
明に従って、金バンプ電極３表面と感光性熱硬化性樹脂
４表面にわたり異方導電性樹脂層５を形成する。その異
方導電性樹脂層５には、粒子径０．５〜５μｍの導電性
粒子が混入されている。導電性粒子は、ＮｉあるいはＡ
ｇなどの金属粒子、金メッキを施した樹脂粒子または金
属粒子が用いられる。また、樹脂成分としては、Ｂ−ス
テージ状態を有するビスフェノール系エポキシ樹脂等、
積層プリプレグと同等の特性を有する樹脂が用いられ
る。
【０００８】この構成おいては、常温で半硬化状態で約
１００℃以上に加熱する事によってフローおよび硬化す
る感光性熱硬化性樹脂と、同様に１００℃以上の温度で
フロー硬化する樹脂成分を有する異方導電性樹脂層５が
積層している構成となっているため、半導体素子１を回
路基板６に加熱圧接を行うことにより、各層の樹脂が一
旦フローした後に硬化して金バンプ電極３と配線導体が
接続された状態となる。この時、異方導電性樹脂層５に
は導電性粒子が分散されているため、これらの導電性粒
子が金バンプと配線導体間に噛み込まれる。従って、導
電性粒子が圧力やバンプ高さのバラツキによる接続の状
態のバラツキを緩和させ接続の安定化に寄与するという
効果がある。
１００℃以上に加熱する事によってフローおよび硬化す
る感光性熱硬化性樹脂と、同様に１００℃以上の温度で
フロー硬化する樹脂成分を有する異方導電性樹脂層５が
積層している構成となっているため、半導体素子１を回
路基板６に加熱圧接を行うことにより、各層の樹脂が一
旦フローした後に硬化して金バンプ電極３と配線導体が
接続された状態となる。この時、異方導電性樹脂層５に
は導電性粒子が分散されているため、これらの導電性粒
子が金バンプと配線導体間に噛み込まれる。従って、導
電性粒子が圧力やバンプ高さのバラツキによる接続の状
態のバラツキを緩和させ接続の安定化に寄与するという
効果がある。
【０００９】半導体素子１と回路基板６間の導電粒子の
密度で考察すると、金バンプ電極３と配線導体間７では
導電性粒子の密度が高いのに比較すると、半導体素子１
表面と回路基板６間では導電性粒子の密度が低くなる。
このことは、バンプ電極間における導電性粒子に起因す
るショートが発生する可能性が低減されることを示して
いる。
密度で考察すると、金バンプ電極３と配線導体間７では
導電性粒子の密度が高いのに比較すると、半導体素子１
表面と回路基板６間では導電性粒子の密度が低くなる。
このことは、バンプ電極間における導電性粒子に起因す
るショートが発生する可能性が低減されることを示して
いる。
【００１０】本発明による半導体装置は、従来例で示さ
れる感光性熱硬化性樹脂を塗布し、露光現像工程で金バ
ンプ上の樹脂を除去した状態のウェハーに、導電性粒子
を含みＢ−ステージを有する液状の熱硬化性樹脂を塗布
し、一定の温度条件下でＢ−ステージ状態まで硬化させ
ることによって得ることができる。熱硬化性樹脂の塗布
は、例えばスピンナーなどの樹脂塗布装置を用い、樹脂
粘度と回転数との関係によって均一な厚みに塗布するこ
とが可能である。
れる感光性熱硬化性樹脂を塗布し、露光現像工程で金バ
ンプ上の樹脂を除去した状態のウェハーに、導電性粒子
を含みＢ−ステージを有する液状の熱硬化性樹脂を塗布
し、一定の温度条件下でＢ−ステージ状態まで硬化させ
ることによって得ることができる。熱硬化性樹脂の塗布
は、例えばスピンナーなどの樹脂塗布装置を用い、樹脂
粘度と回転数との関係によって均一な厚みに塗布するこ
とが可能である。
【００１１】第１の実施形態では、本発明を感光性樹脂
層と金バンプ電極がほぼ同一な高さの平面である場合に
適応したが、これらの高さが異なる場合についても適応
することができる。その構成を図２に示す。本図におい
て、金バンプ電極３の高さは感光性熱硬化性樹脂４表面
に対して低く設定し、その上部に異方導電性樹脂層５を
塗布している。
層と金バンプ電極がほぼ同一な高さの平面である場合に
適応したが、これらの高さが異なる場合についても適応
することができる。その構成を図２に示す。本図におい
て、金バンプ電極３の高さは感光性熱硬化性樹脂４表面
に対して低く設定し、その上部に異方導電性樹脂層５を
塗布している。
【００１２】従って、この第二の実施形態では、金バン
プ電極３上の異方導電性樹脂量が他の樹脂表面と比較し
て多い構造となっている。このことによって、接続に寄
与できる異方導電性樹脂層５の導電性粒子が金バンプ電
極３上に多く存在することとなり、導電性粒子を介して
接続する接続の安定性が高まる事となる。このことによ
って、前述した第一の実施形態で述べた圧力やバンプ高
さのバラツキによる不安定要素を吸収し、接続条件の幅
を広げ、接続信頼性を高める効果をさらに高めることが
できるようになる。しかも、金バンプ上が窪みとなって
いるために、例えば異方導電性樹脂をウェハー上にスピ
ンナーで塗布する場合、比重の大きい導電性粒子を金バ
ンプ電極上に落とし込むことができるため、金バンプ電
極上に確実に導電性粒子を配置することができる。従っ
て、先に述べた接続の効果を得られる確実性を高めるこ
とができる。
プ電極３上の異方導電性樹脂量が他の樹脂表面と比較し
て多い構造となっている。このことによって、接続に寄
与できる異方導電性樹脂層５の導電性粒子が金バンプ電
極３上に多く存在することとなり、導電性粒子を介して
接続する接続の安定性が高まる事となる。このことによ
って、前述した第一の実施形態で述べた圧力やバンプ高
さのバラツキによる不安定要素を吸収し、接続条件の幅
を広げ、接続信頼性を高める効果をさらに高めることが
できるようになる。しかも、金バンプ上が窪みとなって
いるために、例えば異方導電性樹脂をウェハー上にスピ
ンナーで塗布する場合、比重の大きい導電性粒子を金バ
ンプ電極上に落とし込むことができるため、金バンプ電
極上に確実に導電性粒子を配置することができる。従っ
て、先に述べた接続の効果を得られる確実性を高めるこ
とができる。
【００１３】
【発明の効果】以上説明したように、本発明は、本発明
の特徴は、金バンプ電極を有する半導体素子上に感光性
熱硬化性樹脂層と異方導電性樹脂層を形成し、これらを
半導体素子の電気的な接続に寄与せしめたことにある。
感光性樹脂層の上面に異方導電性樹脂層を設けている。
この異方導電性樹脂層は、半導体素子の金バンプと回路
基板の配線導体表面が圧接によって接続される際、異方
導電性樹脂層に含まれる導電性粒子が各電極表面に食い
込まれることによって接続の状態を確実なものとすると
いう役目を果たす。従って、接続後の接続状態を安定な
ものとし、接続の条件幅を広げることができる。ひいて
は、接続の信頼性を高める事ができるという効果が得ら
れる。
の特徴は、金バンプ電極を有する半導体素子上に感光性
熱硬化性樹脂層と異方導電性樹脂層を形成し、これらを
半導体素子の電気的な接続に寄与せしめたことにある。
感光性樹脂層の上面に異方導電性樹脂層を設けている。
この異方導電性樹脂層は、半導体素子の金バンプと回路
基板の配線導体表面が圧接によって接続される際、異方
導電性樹脂層に含まれる導電性粒子が各電極表面に食い
込まれることによって接続の状態を確実なものとすると
いう役目を果たす。従って、接続後の接続状態を安定な
ものとし、接続の条件幅を広げることができる。ひいて
は、接続の信頼性を高める事ができるという効果が得ら
れる。
【図１】本発明の第１の実施形態の構成を示す断面図で
ある。
ある。
【図２】本発明の第２の実施形態の構成を示す断面図で
ある。
ある。
【図３】従来例１の構成を示す断面図である。
【図４】従来例２の構成を示す断面図である。
【図５】従来例３の断面図である。
１ 半導体素子 ２ アルミパッド電極 ３ 金バンプ電極 ４ 感光性熱硬化性樹脂 ５ 異方導電性樹脂層 ５ａ 導電性樹脂 ６ 回路基板 ７ 配線導体 ９ 異方導電性接着フィルム
Claims (7)
- 【請求項１】 金属電極を有する半導体素子上に、感光
性熱硬化性樹脂層と異方導電性樹脂層とを形成した構造
を有する半導体装置。 - 【請求項２】 半導体素子上にアルミパッド電極を設け
さらにこの上に金属電極を形成した上に、感光性熱硬化
性樹脂層を設け、マスクと露光現像工程とによって金属
電極上の樹脂層が除去し、金属電極表面と感光性熱硬化
性樹脂表面に異方導電性樹脂層を形成することを特徴と
する請求項１記載の半導体装置。 - 【請求項３】 金属電極の高さを感光性熱硬化性樹脂表
面に対して低く設定し、その上部に異方導電性樹脂層を
塗布することを特徴とする請求項１，２記載の半導体装
置。 - 【請求項４】 前記異方導電性樹脂層には、Ｎｉあるい
はＡｇの金属粒子、金メッキを施した樹脂粒子または金
属粒子が混入され、その粒子径０．５〜５μｍの導電性
粒子であることを特徴とする請求項１乃至３記載の半導
体装置。 - 【請求項５】 前記異方導電性樹脂を構成する樹脂成分
としては、Ｂ−ステージ状態を有するビスフェノール系
エポキシ樹脂、あるいは積層プリプレグが用いられるこ
とを特徴とする請求項１乃至４記載の半導体装置。 - 【請求項６】 前記金属電極が金材で構成される金属バ
ンプであることを特徴とする請求項１乃至５記載の半導
体装置。 - 【請求項７】 前記金属電極が銅材で構成される金属バ
ンプであることを特徴とする請求項１乃至５記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000181883A JP2001358176A (ja) | 2000-06-16 | 2000-06-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000181883A JP2001358176A (ja) | 2000-06-16 | 2000-06-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001358176A true JP2001358176A (ja) | 2001-12-26 |
Family
ID=18682743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000181883A Pending JP2001358176A (ja) | 2000-06-16 | 2000-06-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001358176A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008004968A (ja) * | 2007-09-25 | 2008-01-10 | Seiko Epson Corp | 端子電極、半導体装置およびモジュール |
| JP2008004967A (ja) * | 2007-09-25 | 2008-01-10 | Seiko Epson Corp | 端子電極、半導体装置およびモジュール |
| US8075988B2 (en) | 2006-08-07 | 2011-12-13 | Toray Industries, Inc. | Prepreg and carbon fiber reinforced composite materials |
-
2000
- 2000-06-16 JP JP2000181883A patent/JP2001358176A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8075988B2 (en) | 2006-08-07 | 2011-12-13 | Toray Industries, Inc. | Prepreg and carbon fiber reinforced composite materials |
| US8137798B2 (en) | 2006-08-07 | 2012-03-20 | Toray Industries, Inc. | Prepreg and carbon fiber reinforced composite materials |
| US8394491B2 (en) | 2006-08-07 | 2013-03-12 | Toray Industries, Inc. | Prepreg and carbon fiber reinforced composite materials |
| US9221955B2 (en) | 2006-08-07 | 2015-12-29 | Toray Industries, Inc. | Prepreg and carbon fiber reinforced composite materials |
| US9822228B2 (en) | 2006-08-07 | 2017-11-21 | Toray Industries, Inc. | Prepreg and carbon fiber reinforced composite materials |
| US9828477B2 (en) | 2006-08-07 | 2017-11-28 | Toray Industries, Inc. | Prepreg and carbon fiber reinforced composite materials |
| JP2008004968A (ja) * | 2007-09-25 | 2008-01-10 | Seiko Epson Corp | 端子電極、半導体装置およびモジュール |
| JP2008004967A (ja) * | 2007-09-25 | 2008-01-10 | Seiko Epson Corp | 端子電極、半導体装置およびモジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4402717B2 (ja) | 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法 | |
| US8033016B2 (en) | Method for manufacturing an electrode and electrode component mounted body | |
| KR100921919B1 (ko) | 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법 | |
| TWI431746B (zh) | 半導體元件 | |
| JP4729963B2 (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
| JP6004441B2 (ja) | 基板接合方法、バンプ形成方法及び半導体装置 | |
| JP2004507089A (ja) | 非半田フリップチップボンディング用の高信頼性、非伝導性の接着剤及びこれを用いたフリップチップボンディング方法 | |
| JP3871634B2 (ja) | Ｃｏｆ半導体装置の製造方法 | |
| KR102006637B1 (ko) | 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법 | |
| JP6769721B2 (ja) | 電子部品、異方性接続構造体、電子部品の設計方法 | |
| JP2004128056A (ja) | 半導体装置及びその製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| JP2001358176A (ja) | 半導体装置 | |
| JPH114064A (ja) | 異方性導電樹脂及びこれを用いた電子部品の実装構造 | |
| JPH09246319A (ja) | フリップチップ実装方法 | |
| JP2002009110A (ja) | 半導体装置 | |
| JPS5821350A (ja) | 半導体集積回路の実装構造 | |
| JP7425704B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP5245270B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000058597A (ja) | 電子部品実装方法 | |
| JP2001135662A (ja) | 半導体素子および半導体装置の製造方法 | |
| JP3120837B2 (ja) | 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法 | |
| JP2003059959A (ja) | 半導体装置とその実装方法 | |
| JP2006140196A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030520 |