JP2001351835A - 凹穴型ドットマークの形成方法と同ドットマークを有する半導体ウェハ - Google Patents

凹穴型ドットマークの形成方法と同ドットマークを有する半導体ウェハ

Info

Publication number
JP2001351835A
JP2001351835A JP2000172404A JP2000172404A JP2001351835A JP 2001351835 A JP2001351835 A JP 2001351835A JP 2000172404 A JP2000172404 A JP 2000172404A JP 2000172404 A JP2000172404 A JP 2000172404A JP 2001351835 A JP2001351835 A JP 2001351835A
Authority
JP
Japan
Prior art keywords
dot
dot mark
mark
semiconductor wafer
concave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000172404A
Other languages
English (en)
Other versions
JP4614502B2 (ja
Inventor
Masao Iwase
政雄 岩瀬
Soichi Nadahara
壮一 灘原
Teiichiro Chiba
貞一郎 千葉
Akira Mori
彰 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Komatsu Ltd
Original Assignee
Toshiba Corp
Komatsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Komatsu Ltd filed Critical Toshiba Corp
Priority to JP2000172404A priority Critical patent/JP4614502B2/ja
Publication of JP2001351835A publication Critical patent/JP2001351835A/ja
Application granted granted Critical
Publication of JP4614502B2 publication Critical patent/JP4614502B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Landscapes

  • Laser Beam Processing (AREA)

Abstract

(57)【要約】 【課題】光学的な視認性に優れ、半導体装置の製造後に
もウェハ面から消失しい微小な凹穴型ドットマークを形
成する方法と、同マークを有する半導体ウェハを提供す
る。 【解決手段】半導体ウェハ(W) の表面又は裏面に、ウェ
ハ面から一部が隆起する隆起部を有するドットマーク
(M′) を所要数形成したのち、ウェハ表面に絶縁膜(IF)
を形成する。このドットマーク(M′) 上の絶縁膜(IF)の
一部を除去して、ピンホール状の小孔を形成し、次いで
ウェットエッチング液により小孔下の基板をエッチング
して、前記ドットマーク(M′) を凹穴型ドットマーク
(M) に変換させる。この凹穴型ドットマーク(M) はアス
ペクト比が大きいため、微小形態でも十分な視認性が確
保され、またそのマーク形成によるコンタミの発生もな
い。

Description

【発明の詳細な説明】
【0001】
【産業上の技術分野】本発明は半導体ウェハの表面又は
裏面に凹穴型のドットマークを形成する方法と、一部に
隆起部を有するドットマークと前記形成方法により形成
された凹穴型のドットマークとを有する半導体ウェハに
関する。
【0002】
【従来の技術】半導体製造工程にあっては、各工程ごと
に多様で且つ厳密な製造条件を設定する必要があり、こ
れらを管理するために、半導体ウェハの一部表面に数
字、文字或いはバーコードなどからなるマーキングがド
ット表示される。しかして、半導体の製造工程数は10
0工程以上にもおよび、しかも各工程において多数の素
子形成処理や平坦化処理がなされる。これらの処理を大
別すると、キャパシタ形成工程、トランジスタ形成工程
及び配線工程の3工程に分かれる。その基本操作は、予
め設定された高温で且つ清浄な雰囲気中で、単結晶シリ
コンのウェハ表面に酸化やCVD法などによって酸化膜
や窒化膜などの絶縁膜を形成し、レジストを塗布したの
ち露光して前記絶縁膜の表面に所望のパターンを形成
し、次いでイオン注入や熱処理を行い、エッチングによ
り表面に残った絶縁膜を除去する。
【0003】その後、洗浄によりシリコン表面上の自然
酸化膜や汚染を除去して所望のキャパシタやトランジス
タを形成し、これを繰り返し行って多層化する。キャパ
シタやトランジスタを形成後に所要の金属配線がなされ
る。また、更に配線などにより発生するギャップの埋め
込みのために酸化膜などの各種の成膜がなされたのちC
MPなどによる表面の平坦化処理がなされる。
【0004】一方、上記ドットによるマーキングは、通
常、連続パルスレーザビームを光学系を介して半導体ウ
ェハの一部表面に照射することによりなされる。しかし
ながら、半導体ウェハにおけるマーキングは極めて狭い
領域に限られているため、マーキングされるドットの大
きさ及び数にも限界があり、そのマーキング領域、ドッ
トの大きさ、ドット数がSEMI規格などにより規定さ
れている。
【0005】ドットマーキングがなされた半導体ウェハ
は、例えば特開平2−299216号公報に開示されて
いる如く、He−Neレーザのレーザ光の照射による反
射率の変化、或いは通常のレーザ光の熱波の振動の変化
として読み取られ、その読み取られた情報に基づき、以
降の製造工程における各種の製造条件が設定される。一
般には、1回の大エネルギーのレーザビーム照射により
半導体ウェハの一部をスポット状に溶融除去して凹穴型
のドットマークを形成しているが、この場合に溶融除去
された溶融物がドット周辺に高く堆積し、或いは飛散し
てその飛散物がドットの周辺部に付着し、素子形成を不
可能にして品質に大きな影響を与える。更には、YAG
レーザによるドットマーキングの場合には、YAGレー
ザの特殊性により、或いはそのQスイッチ操作のためレ
ーザ出力に変動が生じやすく、ドットの深さや大きさに
バラツキが生じる。
【0006】かかる不具合を解消すべく、例えば特開昭
59−84515号公報、特開平2−205281号公
報によると、比較的小さいエネルギーのパルスレーザ光
を同一ポイントに重複して照射するものがある。前者に
あっては、1個のドットを形成するにあたり各パルスご
とに順次ドット径を小さくして、同一ポイントに複数回
重複して照射し、ドットの孔径を順次小さくしながら深
いドットを形成しており、後者にあっては、1回目のレ
ーザパルス照射を1KHZ 以下の周波数とし、続いて照
射されるレーザパルスの周波数を2〜5KHZ の高繰り
返し周波数として、0.5〜1.0μm或いは1.0〜
1.5μmの深さのドットを形成している。
【0007】
【発明が解決しようとする課題】しかして、上記ドット
に対する読み取りの不鮮明さ(以下、視認性という。)
の原因の一つとしては上述の深さにあることも確かでは
あるが、ドットの深さが深くされていても、その開口部
の径が大きい場合には、例えば所要の深さを得るに十分
なレーザ光を照射する場合に、そのエネルギー密度は一
般にガウシアン分布であるため、全体としては滑らかな
曲面となってしまい、上述の如き読み取り手段では周辺
との差を判断しがたい場合が生じる。
【0008】一方、上記特開平2−205281号公報
にはドット深さについて上述の如く0.5〜1.0μm
或いは1.0〜1.5μmである旨が具体的に記載され
ているが、その径については何ら記載がなく、またその
ドット形状についてもガウシアン形状であると紹介され
ているに過ぎない。
【0009】また、上記特開昭59−84515号公報
の開示によれば、第1回目のドットの開口径が100〜
200μmに対して深さが1μm以下とあり、具体的に
は4回のレーザ光照射がなされることが記載されている
ことから、この場合のドット深さはせいぜい3〜4μm
である。また同公報の図面から、1回に形成されるドッ
ト形状もガウシアン形状に近似している。
【0010】従って、これらの公報に開示されたマーキ
ング方法によれば、所要のドット深さ及びある程度の均
整な大きさのドットが形成されると考えられるが、形成
されたドット形状は従来の形状に近く、従って、上記視
認性の点では相変わらず確実性に欠けているといわざる
を得ない。また、形成されるドットの大きさ(径)につ
いてみても、これを微小にするという点について格別の
開示がなされていないことから、従来の寸法を変更する
ものではなく、従って現時点における、例えばSEMI
規格で規定された数値を踏襲しているに過ぎず、ドット
数及びドット形成領域についても実質的には大幅な増加
が期待できない。
【0011】一方、前述のごときマーキング法によると
塵芥の発生を阻止し得ないとし、視認性に優れ、且つ塵
芥の発生の少ない新たなレーザマーキング方法が、例え
ば特開平10−4040号公報により提案されている。
この公報の開示によれば、パルスレーザビームを照射し
て液晶マスクパターンを半導体材料表面に投影し、ドッ
トマークを刻印するレーザマーキング方法にあって、エ
ネルギー密度を18〜40J/cm2 とすると共に、パ
ルス幅を0.05〜0.40msに選定して、パルスレ
ーザビームを半導体材料表面に照射し、半導体材料表面
が溶融、再結晶化する過程でレーザ照射領域に多数の微
小突起部を発生させている。
【0012】このマーキング方法によれば、1画素単位
を通過するレーザビームの照射により、被マーキング物
品の表面には高さが略1μm以下で、直径が0.5〜
1.0μm、相互の間隔が略1.5〜2.5μm、密度
が1.6〜4.5×107 個/cm2 の多数の微小突起
を形成して、その刻印時の塵芥の発生を抑えると共に、
多数の微小突起群を光の乱反射で単一のマークとして捉
えて視認性を確保するというものである。
【0013】しかるに、かかる微小突起の一群を読み取
ろうとすると、隣接するドットマークを構成する微小突
起群との区別が難しく、単一のドットマークを特定する
には複雑な画像処理技術を駆使する必要がある。
【0014】本発明は、従来のこの種マークの視認性あ
るいはその形態や寸法から発生する課題を解決すべくな
されたものであり、具体的な目的は微小であるにも関わ
らず視認性に優れると共に、マーキング領域を大幅に拡
大することができ、しかもコンタミ等の発生を極力押さ
えることができるドットマークの形成方法と同ドットマ
ークを有する半導体ウェハを提供することにある。
【0015】
【課題を解決するための手段及び作用効果】本発明者等
が先に提案したドットマークは、レーザビームをエネル
ギー源として被マーキング物品の表面にマーキングされ
るドットマークであって、個々のドットマークの中央部
が被マーキング物品の表面から下方に陥没する凹穴部、
又は上方に隆起する隆起部を有しており、そのマーキン
グ表面に沿った長さは、従来の1/100と微小である
にも関わらず、その凹穴状のドットマークのアスペクト
比は0.5〜0.67と従来の0.02〜0.03と比
べると極めて大きく、また隆起状ドットマークにあって
も、その特異な形態から光学的に極めて視認性に優れた
ものとなる。
【0016】しかして、本発明者等は多様な実験を重ね
るなかで、偶然に微小で且つ深く、その内面が平滑な視
認性に優れた凹穴型のドットマークが形成されることを
見出した。すなわち、例えば先に提案済みのマーキング
方法により形成された隆起状の微小ドットマークとその
マーク形成領域に、図6(b)に示すように酸化膜や窒
化膜などの絶縁膜を形成したのち、同図(c)に示すご
とく偶然に隆起状ドットマークを被覆する絶縁膜の頂点
部分が機械的に削り取られ、そこにピンホール状の孔が
あき、内部のシリコン面が外部に露呈したシリコンウェ
ハの表面にウェトエッチング液を付与したところ、同図
(d)に示すような前記孔の内部がウェハ面よりも下方
に陥没した凹穴形状となっていることを発見した。
【0017】そこで、複数の新たなシリコン基板面に上
記操作を行ったところ、いずれにおいても前記微小な孔
が形成されていることが確認された。しかも、その出来
上がった孔は絶縁膜で実質的に被覆されており、内面形
状は極めて平滑であることも確認された。この形態の変
換現象は、上記隆起状ドットマークの露呈シリコン面に
ウェットエッチング液が浸入し、膜下のシリコン基板を
エッチングした結果生じたものである。
【0018】請求項1に係る発明は、前記現象を踏まえ
て完成されたものであり、その構成は半導体ウェハの表
面又は裏面にウェハ面から一部が隆起する隆起部を有す
る所要数のドットマークを形成すること、前記半導体ウ
ェハに絶縁膜を形成すること、前記ドットマークの隆起
部表面に形成された絶縁膜の一部を除去して、前記隆起
部の一部表面を外部に露呈させること、及びウェットエ
ッチング液により前記隆起部の一部露呈部からエッチン
グし、隆起部を有する前記ドットマークを凹穴型ドット
マークに変換することを含んでいることを特徴とする微
小な凹穴型ドットマークの形成方法にある。
【0019】半導体ウェハの表面又は裏面に最初に形成
される一部に隆起部を有するドットマークは、そのマー
ク形成面に沿った最大長さが1〜15μmと極めて微小
であり、例えばレーザビームの照射によって前記ドット
マークを形成しても、そのエネルギー密度が従来と比較
して極めて小さいため、コンタミなどの発生が効果的に
抑制される。また、この隆起部を有するドットマークの
形成は、レーザビームに止まらず、他の例えば化学的気
相成長法(Chemical Vapor Deposition)を利用して形成
することもできる。
【0020】ここで、本発明にあって隆起状のドットマ
ークを半導体ウェハの表面又は裏面に始めに形成してお
く理由は、次のとおりである。その理由の1は、以降の
絶縁膜形成工程及びエッチング工程を経て形成される本
発明の凹穴型ドットマークは、その形態と凹穴型に変換
されたのちにも絶縁膜で被覆されていることから、半導
体素子の製造工程において各種の加工液などにより侵さ
れず、また機械的な接触からも保護され、しかもその形
成領域によっては配線工程において不透明な膜も形成さ
れず、形態が微小ではあっても幅と深さが比例するもの
としてアスペクト比(深さ/幅)は1/6〜2/3と、
従来の凹穴型ドットマークと比較しても極めて大きいた
め十分な視認性が確保できることにある。因みに、上記
特開昭59−84515号公報の開示に開示された凹穴
型のドットマークは、幅が100μmで、深さの最大が
4μmであることから、そのアスペクト比はせいぜい
0.04である。
【0021】理由の2は、前記隆起状のドットマーク自
体は、半導体の多様な製造工程を経てもその形態が維持
される領域が存在することと、その特異な形態のため、
例えアスペクト比が小さくても極めて視認性に優れてい
ることにある。
【0022】従って、形成領域によっては半導体製造の
各工程前に形成された上述の形態と構造をもつ凹穴型と
隆起状のドットマークの少なくとも一方が、全工程の終
了後も視認性を失うことなく残存することになるため、
凹穴型と隆起状の形態及び構造をもつドットマークを複
数の領域に形成しておけば、半導体の全製造工程の終了
後であっても加工履歴が把握できるようになる。
【0023】本発明者等の過去の実験によっても、仮に
微小な凹穴型のドットマークであったとしてもアスペク
ト比が大きければ十分な視認性を確保できることが判明
している。具体的には、本発明の対象となる微小寸法で
ある凹穴型のドットマークであれば、アスペクト比が大
きいため、明視野であれば、例えばLEDのような弱照
明であっても、ドット部分は暗く周辺が明るく、その明
暗差が大きいことから確実に視認できる。
【0024】また、暗視野の場合には白色光のような強
い照明下では、ドット部分が十分に明るく周辺が暗くな
り十分な明暗差が得られるため、同じく優れた視認性が
確保できるが、LEDのような弱照明の場合にはドット
マークと周辺との明暗差が小さくなり、視認性に劣る。
【0025】一方、隆起部を有するドットマークにあっ
ては、上述のとおりアスペクト比が小さくても、暗視野
であれば照明の強弱に関わらず十分な視認性が得られる
が、明視野ではドットマークと周辺との明暗差が小さく
なり、視認性に劣ったものとなる。
【0026】従って、暗視野で照明強度を強くすれば、
CCDカメラの受光感度の上限に達するため、視認性に
関して隆起部を有するドットマークと凹穴型のドットマ
ークとの優位性に差は生じないが、ウェハへの影響を考
慮すると白色光源のような発熱体を光源として使用する
ことは好ましくなく、可能であればLEDのような弱照
明下での読取りができる機器構成を採用することが望ま
しい。
【0027】請求項2に係る発明は、ウェハ面の一部に
請求項1記載の方法により形成された凹穴型のドットマ
ークを有してなることを特徴とする半導体ウェハを構成
としている。上述のごとき微小ではあっても、アスペス
ト比が大きく且つ酸化膜や窒化膜等の絶縁膜で被覆され
た凹穴型のドットマークであれば、その形態変化が少な
く視認性も確保できることから、かかる形態と構造をも
つドットマークが形成された半導体ウェハであれば、半
導体の全製造工程における加工履歴とその特性等を十分
に把握することが可能である。
【0028】請求項3に係る発明は、半導体ウェハの一
部領域に前記凹穴型ドットマークの他に、上記隆起部を
有するドットマークを有していることを規定している。
その理由は上述のとおりである。
【0029】請求項4に係る発明は、前記凹穴型のドッ
トマークがウェハの外周ベベル面及び/又はノッチベベ
ル面に形成されていることを規定するものである。半導
体の製造工程にあって、キャパシタやトランジスタの製
造工程ではウェハ表面には透明な酸化膜や窒化膜等の絶
縁膜が形成され、配線の形成工程では導電膜が形成され
る。そして、絶縁膜はウェハ周面やノッチ内面の各ベベ
ル部にも形成されるが、配線時のウェハ表面に形成され
る導電膜はせいぜいウェハ周面やノッチ内面の各表面側
のベベル部に僅かに形成されるに過ぎず、その裏面側に
は形成されない。
【0030】また、仮に凹穴型のドットマークに絶縁膜
が堆積しても、膜自体が透明であるため視認性に影響が
ないが、凹穴型のドットマークに導電膜が形成されると
照明光の反射が大きすぎて、周辺との明暗差が生じない
ため視認性は極端に低下する。一方、隆起状のドットマ
ークにあっては、その表面に各種の成膜がなされても、
その成膜処理によって隆起状が崩れることがないため視
認性が低下するようなことはない。
【0031】しかしながら、配線工程にあっては回路が
多層に形成されるたびに各層間に絶縁膜が形成され、こ
のときの表面には配線による段差が生じることから、イ
オン注入時に形成される膜厚と比べる絶縁膜の膜厚が格
段に厚く形成され、しかもその絶縁膜の形成後には前記
段差をなくすためウェハ表面に化学的機械研磨(CM
P)による平滑化処理がなされる。その結果、前記隆起
状の微小なドットマークは消失してしまう。
【0032】それに引換え、上記ウェハ周面やノッチ内
面の各ベベル部に形成される各種の膜は、後の上記平滑
化処理の影響を受けることがなく、膜が残された状態で
も隆起状の形態は残り、凹穴型では例え絶縁膜によって
被覆されても、絶縁膜が透明であるため、その視認性は
確保される。従って、この極めて狭小なベベル面領域に
ドットマークを形成することができるのであれば、例え
配線工程後であってもドットマークを読み取ることがで
きる。その点、本発明による凹穴型及び隆起状のドット
マークともに、その最大幅が1〜15μmであることか
ら極めて狭小なノッチのベベル面領域であっても十分な
情報量をもつドットマークを形成することができる。
【0033】しかも、形成されたドットマークは、隆起
状のドットマークは言うに及ばす、例え微小な凹穴型の
ドットマークであってもそのアスペクト比が大きいた
め、既述したとおり十分な視認性が確保される。更に、
一旦形成された凹穴型のドットマークに絶縁膜が堆積し
たとしても、絶縁膜は透明であるため視認性が低下せ
ず、複数の工程を経ても確実に読み取ることができるた
め、半導体製造の全工程における加工履歴とその物性が
半導体の実装後も的確に把握でき、各種電子製品のメン
テナンスにも的確に対応できる。
【0034】
【発明の実施形態】以下、本発明の好適な実施形態を図
面を参照しながら具体的に説明する。先ず、本発明の凹
穴型のドットマークを形成する前に半導体ウェハの一部
に形成されるドット状の隆起マーク形態を形成するため
に使用されるマーカの好適な例を、本発明者等により先
に提案した上記先願に開示されたレーザマーカに基づい
て簡単に説明する。
【0035】図1において、レーザマーカ1は、レーザ
発振器2と、前記レーザ発振器2から照射されるレーザ
ビームのエネルギー分布を平滑化するビームホモジナイ
ザ3と、パターンの表示に合わせて前記レーザビームを
透過/非透過駆動される液晶マスク4と、前記液晶マス
ク4の1画素に対応レーザビームのエネルギー密度分布
を所要の分布形状に成形変換するビームプロファイル変
換手段5と、前記液晶マスク4の透過ビームをドット単
位で半導体ウェハ表面に結像させるレンズユニット6と
を備えている。
【0036】上記レーザマーカ1にあって、レーザ発振
器2から出射されるガウシアン形状のエネルギー密度分
布を有するレーザビームを、まずビームホモジナイザ3
を通して、尖頭値がほぼ均一なトップハット型のエネル
ギー密度分布形状に成形する。こうしてエネルギー密度
分布が均一に成形されたレーザビームは、次いで液晶マ
スク4の表面に照射される。このとき、液晶マスク4は
広く知られているように所要のマーキングパターンをマ
スク上に駆動表示することが可能であり、前記レーザビ
ームは同パターン表示領域内の光透過可能な状態にある
画素部分を透過する。この各画素ごとに分割されて透過
したのちの各透過光のエネルギー密度分布も、前記ビー
ムホモジナイザ3により成形された形状と同一であって
均一に分布されている。
【0037】上記ビームホモジナイザ3は、例えばガウ
シアン形状のエネルギー密度分布をもつレーザ光を、平
滑化されたエネルギー密度分布の形状に成形するための
光学部品を総称する。この光学部品としては、例えばフ
ライアイレンズやバイナリーオプティクス、シリンドリ
カルレンズを使用して、そのマスク面上に一括照射する
か或いはポリゴンミラーやミラースキャナなどのアクチ
ュエータによるミラー駆動によってマスク面上を走査さ
せる方式がある。
【0038】本実施形態にあって、前記液晶マスク4に
レーザビームをもって一括照射するが、液晶マスク4の
ドット数では必要とする全てのドットマーク数を満足し
得ないことが多いため、マークパターンを数区画に分割
して順次液晶マスクに表示させ、これを切り換えながら
組み合わせて全体のマークパターンをウェハ表面に形成
するようにすることもできる。この場合、ウェハ表面に
結像させるときはウェハ又は照射位置を当然に制御移動
させる必要がある。かかる制御手法としては従来から公
知とされている様々な手法が採用できる。
【0039】上記液晶マスク4を通過したドット単位の
レーザビームを、続いてビームプロファイル変換器5に
照射する。このビームプロファイル変換器5は前記液晶
マスク4のマトリックス状に配された個々の液晶に対応
して同じくマトリックス状に配列されている。従って、
液晶マスク4を透過したレーザビームは、1対1に対応
してドットごとに前記ビームプロファイル変換器5を通
過して、ビームホモジナイザ3によりそれぞれに平滑化
されたエネルギー密度分布へと変換される。本実施形態
では前述のごとく液晶マスク4を通過した後のレーザビ
ームを、ビームプロファイル変換器5を通過させて、そ
のエネルギー密度分布形状を変換しているが、ビームプ
ロファイル変換器5によるエネルギー密度分布のプロフ
ァイルを変換させることなく、次のレンズユニット6に
直接導入することもある。
【0040】ミクロン単位のマーキングを複数のウェハ
表面に均一に形成しようとする場合には、そのマーキン
グ面と集光レンズとの間の距離や光軸合わせをミクロン
単位で調節する必要がある。本実施形態によれば、焦点
検出はレーザ顕微鏡などで一般に使用されている共焦点
方式で高さ計測を行い、この値からレンズの縦方向の微
小位置決め機構にフィードバックさせて、自動的に焦点
の位置決めがなされる。また、光軸合わせや光学構成部
品の位置決め及び調整は、一般的に知られた方法が採用
され、例えばHe−Neレーザなどのガイド光を通じ
て、予め設定されている基準スポットに適合させるべく
ネジ調整機構などによって調整する。この調整は組立時
に一回だけ行えばよい。
【0041】図2及び図3は、上記レーザマーカにより
半導体ウェハWの表面に当初形成されるドットマーク
M′の典型的な形状例と配列状況とを示している。な
お、図2はAFMにより観察した立体図であり、図3は
断面図である。本実施形態によれば、半導体ウエハWの
表面に結像される各光像の大きさは3.6μmの方形で
あり、各ドット間隔は4.5μmとした。これらの図か
らも理解できるように、半導体ウエハWの表面には液晶
マスク4の各画素に対応して分割されたレーザビームご
との略円錐状のドットマークM′が形成され、しかも、
そのドットマークM′は11個×10個に整然と並んで
おり、それぞれの高さもほぼ揃っている。これは、液晶
マスク4に照射されるレーザビームのエネルギー分布を
ビームホモジナイザ3により均一に平滑化されたがため
である。
【0042】図4及び図5は、本実施形態により採用さ
れた上記レーザマーカ1により形成される特有のドット
マーク形態を示している。これらの図に示されたドット
マークM′は、一辺が4μm及び9μmの方形状の光像
により得られ、周辺に浅いリング状の凹部が形成され、
その中央部が上方に高く隆起した略円錐状の隆起部を備
えている。このドット形態にあっては、その隆起部に極
めて輝度の高い部分が生じて周辺との輝度差は大きくな
り、充分な視認性が確保される。本実施形態における絶
縁膜IFが形成される前のドットマーク形態及びドット
マーキング方法は、半導体ウェハ表面の各ドット単位ご
との領域に正確に且つ整然と従来の3/20〜1/10
0の大きさの均一な形態をもつ単一の微小なドットマー
クM′を形成することができる上に、そのドット状のマ
ーク形態が従来にない中央部が隆起した特異な形態を有
している。
【0043】また、本実施形態によるドットマークM′
が前述のごとく従来のドットマークの大きさよりも大幅
に微小化され、しかも隣接するドットマークM′との境
界が判然と区別できるため、同一領域に多くのドットマ
ークM′が形成でき、そのマーキング領域が大幅に増大
するばかりでなく、同時にマーキング領域の選定にも自
由度が増える。
【0044】本実施形態にあっては、以上のようにして
得られるドットマークM′を、図7に示すごとく半導体
ウェハのノッチNの近傍外周面及びノッチNの表裏側の
それぞれ4か所に形成したのち、同マークM′を含むウ
ェハ面に酸化膜を形成する。次いで、前記ドットマーク
M′が形成された領域に機械部品の一部を軽く接触させ
たのちに、ウェットエンチング液をもってエッチング処
理を行った。その結果、図8(a)及び(b)に示す本
発明による凹穴型の形態をもつドットマークMが形成さ
れた。
【0045】本発明にあって、前記凹穴型のドットマー
クMは通常の半導体製造工程を利用しても形成すること
ができる。既述したとおり、一般に半導体製造工程はキ
ャパシタ形成工程、トランジスタ形成工程及び配線工程
に分けられる。従来にあっては、この種のドットマーク
は半導体ウェハWのオリフラ近傍の表面に形成される
が、前記工程にあって少なくとも配線工程を経ると、導
電膜の形成により凹穴型ドットマークが被覆されてしま
い、読み取りのために光を照射しても全体が強く光って
しまい、全く読み取れなくなることが知られている。
【0046】そこで、半導体の製造工程に入る前に、前
記導電膜による影響が少ないか、全く影響がない上記4
か所のベベル面領域に上記隆起状ドットマークM′を予
め形成し、全ての半導体装置の各製造工程終了後に抜き
取って読み取りを行ったところ、ウェハ裏面側の周面ベ
ベル面とノッチNの内面ベベル面に上述のごとき本発明
の凹穴型のドットマークが形成されていることが判明し
た。これは、絶縁膜IFで被覆された隆起状ドットマー
クM′の頂点部に形成された絶縁膜IFが途中で機械的
な干渉を受けてピンホール状に切除され、その後のエッ
チング工程により隆起状から凹穴型に変換したものと推
定できる。一方、ウェハ表面側の周面ベベル面とノッチ
Nの内面ベベル面には絶縁膜IFにより被覆された隆起
状のドットマークM′がその形態を維持したまま残され
ていた。
【0047】こうして得られた凹穴型及び隆起状の微小
なドットマークM,M′を読み取るには、ウェハへの影
響を考慮したとき、白色光源のような発熱体を光源とし
て使用することは好ましくなく、可能であればLEDの
ような弱照明下での読取りができる機器構成を採用する
ことが望ましい。既述したとおり、暗視野では強力な光
源を使って照明すれば凹穴型であっても隆起状であって
もドットマークの視認性は確保されるが、白色光のよう
な加熱体による照明ではウェハの電気的特性に影響を与
えやすく、且つ周辺温度の制御が難しいことから回避す
べきである。
【0048】一方、上記隆起状のドットマークM′の場
合には、その形態から暗視野でLEDなどの弱い照明に
よっても視認性は十分に確保できることが判明してい
る。また、凹穴型のドットマークMにあっても、明視野
では同じくLEDなどの弱い照明によっても視認性は十
分に確保できる。そこで、本発明による凹穴型及び隆起
状の微小なドットマークM,M′を読み取るには、ウェ
ハ裏面側のベベル面に形成された凹穴型のドットマーク
Mに対して明視野で読み取り、表面側のベベル面に形成
される隆起状ドットマークM′に対しては暗視野で読み
取ることが好ましい。
【図面の簡単な説明】
【図1】本発明の特異な形態をもつドットマークM′を
形成するレーザマーカの一例を模式的に示す説明図であ
る。
【図2】前記マーカにより形成された典型的な隆起状の
ドットマークM′の形態とその配列状態を示すAFMに
より観察した立体図である。
【図3】同断面図である。
【図4】本発明の実施形態による隆起状のドットマーク
M′の一例を示すAFMによる観察斜視図である。
【図5】他の実施形態による隆起状のドットマークM′
の一例を示すAFMによる観察斜視図である。
【図6】前記隆起状ドットマークM′から凹穴型のドッ
トマークMに変換する変換機構の説明図である。
【図7】本発明の実施形態によるドットマークの形成領
域例を示す半導体ウェハの部分斜視図である。
【図8】本発明による凹穴型のドットマークMの形態例
を示す断面図である。
【符号の説明】
1 レーザマーカ 2 レーザ発振器 3 ビームホモジナイザ 4 液晶マスク 5 ビームプロファイル変換器 6 縮小レンズユニット W 半導体ウェハ M′ 隆起状ドットマーク M 凹穴型のドットマーク IF 絶縁膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 灘原 壮一 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内 (72)発明者 千葉 貞一郎 神奈川県平塚市万田1200 株式会社小松製 作所研究本部内 (72)発明者 森 彰 神奈川県平塚市万田1200 株式会社小松製 作所研究本部内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体ウェハの表面又は裏面にウェハ面
    から一部が隆起する隆起部を有するドットマークを所要
    数形成すること、 前記半導体ウェハに絶縁膜を形成すること、 前記ドットマークの隆起部表面に形成された絶縁膜の一
    部を除去して、前記隆起部の一部表面を外部に露呈させ
    ること、及びウェットエッチング液により前記隆起部の
    一部露呈部からエッチングして、隆起部を有する前記ド
    ットマークを凹穴型ドットマークに変換させること、を
    含んでなることを特徴とする微小な凹穴型ドットマーク
    の形成方法。
  2. 【請求項2】 ウェハ面の一部に請求項1記載の方法に
    より形成された凹穴型のドットマークを有してなること
    を特徴とする半導体ウェハ。
  3. 【請求項3】 前記凹穴型ドットマークの他に、上記隆
    起部を有するドットマークを有してなる請求項2記載の
    半導体ウェハ。
  4. 【請求項4】 前記凹穴型のドットマークがウェハの外
    周ベベル面及び/又はノッチベベル面に形成されてなる
    請求項2又は3記載の半導体ウェハ。
JP2000172404A 2000-06-08 2000-06-08 凹穴型ドットマークの形成方法と同ドットマークを有する半導体ウェハ Expired - Fee Related JP4614502B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000172404A JP4614502B2 (ja) 2000-06-08 2000-06-08 凹穴型ドットマークの形成方法と同ドットマークを有する半導体ウェハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000172404A JP4614502B2 (ja) 2000-06-08 2000-06-08 凹穴型ドットマークの形成方法と同ドットマークを有する半導体ウェハ

Publications (2)

Publication Number Publication Date
JP2001351835A true JP2001351835A (ja) 2001-12-21
JP4614502B2 JP4614502B2 (ja) 2011-01-19

Family

ID=18674811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000172404A Expired - Fee Related JP4614502B2 (ja) 2000-06-08 2000-06-08 凹穴型ドットマークの形成方法と同ドットマークを有する半導体ウェハ

Country Status (1)

Country Link
JP (1) JP4614502B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005526386A (ja) * 2002-05-17 2005-09-02 ジーエスアイ ルモニックス コーポレイション 半導体ウエーハワークピースをマーキングするための方法、システム、及びそれらに使用されるレーザマーカ
US7015566B2 (en) 2002-10-21 2006-03-21 Kabushiki Kaisha Toshiba Semiconductor wafer and a method for manufacturing a semiconductor wafer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196513A (ja) * 1985-02-26 1986-08-30 Nec Corp 半導体装置の製造方法
JPH03211717A (ja) * 1990-01-16 1991-09-17 Fujitsu Ltd 半導体ウェハー識別記号の付与方法
JPH10106905A (ja) * 1996-09-27 1998-04-24 Sanyo Electric Co Ltd 半導体装置
JPH11260675A (ja) * 1998-03-11 1999-09-24 Komatsu Ltd 半導体ウエハのレーザマーキング方法
JPH11260676A (ja) * 1998-03-13 1999-09-24 Nikon Corp 半導体ウエハ、露光装置、露光方法及び半導体ウエハの位置決め方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196513A (ja) * 1985-02-26 1986-08-30 Nec Corp 半導体装置の製造方法
JPH03211717A (ja) * 1990-01-16 1991-09-17 Fujitsu Ltd 半導体ウェハー識別記号の付与方法
JPH10106905A (ja) * 1996-09-27 1998-04-24 Sanyo Electric Co Ltd 半導体装置
JPH11260675A (ja) * 1998-03-11 1999-09-24 Komatsu Ltd 半導体ウエハのレーザマーキング方法
JPH11260676A (ja) * 1998-03-13 1999-09-24 Nikon Corp 半導体ウエハ、露光装置、露光方法及び半導体ウエハの位置決め方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005526386A (ja) * 2002-05-17 2005-09-02 ジーエスアイ ルモニックス コーポレイション 半導体ウエーハワークピースをマーキングするための方法、システム、及びそれらに使用されるレーザマーカ
US7015566B2 (en) 2002-10-21 2006-03-21 Kabushiki Kaisha Toshiba Semiconductor wafer and a method for manufacturing a semiconductor wafer
US7253500B2 (en) 2002-10-21 2007-08-07 Kabushiki Kaisha Toshiba Semiconductor wafer and a method for manufacturing a semiconductor wafer
US7268053B2 (en) 2002-10-21 2007-09-11 Kabushiki Kaisha Toshiba Semiconductor wafer and a method for manufacturing a semiconductor wafer

Also Published As

Publication number Publication date
JP4614502B2 (ja) 2011-01-19

Similar Documents

Publication Publication Date Title
JP5554838B2 (ja) レーザ加工方法
US6248973B1 (en) Laser marking method for semiconductor wafer
US4522656A (en) Method of making reference surface markings on semiconductor wafers by laser beam
TWI829703B (zh) 雷射加工設備、其操作方法以及使用其加工工件的方法
JP5146948B2 (ja) 金属表面加工方法
JP3242632B2 (ja) レーザビームによる微小ドットマーク形態、そのマーキング方法
EP0404340B1 (en) Lithographic technique using laser scanning for fabrication of electronic components and the like
US6774340B1 (en) Shape of microdot mark formed by laser beam and microdot marking method
JPH04288988A (ja) レーザ加工方法とその装置並びに透過型液晶素子、配線パターン欠陥修正方法とその装置
JP2000252176A (ja) 半導体ダイ
JP2001118757A (ja) 微小ドットマークを有する半導体基材
JPH0471792A (ja) マーキング方法
US6097420A (en) Method and apparatus for marking patterns by a scanning laser beam, a mask applied to the same apparatus
JP2005279659A (ja) レーザマーキング方法、レーザマーキング装置、マーク読取方法
KR101942110B1 (ko) 레이저 가공방법
JPH11156563A (ja) レーザ光による微小マーキング装置とそのマーキング方法
JPH11214299A (ja) ドットマークの読み取り装置と読み取り方法
JP2001351835A (ja) 凹穴型ドットマークの形成方法と同ドットマークを有する半導体ウェハ
JP2001101337A (ja) ドットマークの読取り装置と読取り方法
JP2000042763A (ja) レーザビームによるドットマーク形態と、そのマーキング装置及びマーキング方法
JP3191918B2 (ja) 微小ドットマークが刻印されてなる半導体ウェハ
US6436842B2 (en) Semiconductor wafer including a dot mark of a peculiar shape and method of forming the dot mark
JP4719131B2 (ja) レーザビームによる微小マーキング方法
JP2006315035A (ja) レーザーマーキング方法及びその装置
JPS60206130A (ja) 半導体基板のマ−キング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101019

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees