JP2001350127A - 半導体光変調器及びモノリシック集積半導体光素子 - Google Patents

Abstract

(57)【要約】 【課題】光通信用に用いる場合においても優れた伝送特
性を有し、または内部損失の小さい、または駆動電子回
路を簡易化できる、または製造の容易な半導体光変調器
ならびにモノリシック集積半導体光素子を提供する。 【解決手段】面方位が｛３１１｝Ａ面のｎ型ＩｎＰ半導
体基板１０１の上にＥＡ−ＭＤ用ＭＱＷ１０３を挟み込
んでｎ型ＩｎＰ１０２及びｐ型ＩｎＰ１０５を形成する
と共に、電圧印加用の裏面電極１０８及びＥＡ−ＭＤ用
電極１０９を設ける。また、上記ｎ型ＩｎＰ半導体基板
１０１の上に、ＤＦＢ−ＬＤ用ＭＱＷ１０４及びＤＦＢ
−ＬＤ用電極１１０が形成されてモノリシック集積半導
体光素子が構成される。上記ＥＡ−ＭＤ用ＭＱＷ１０３
は、障壁層１１２及び井戸層１１３が交互に積層されて
形成される。そして、障壁層１１２に伸張歪を付与し、
且つ井戸層１１３に圧縮歪を付与している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板上に量
子井戸構造が形成されてなる半導体光変調器、並びにそ
の半導体光変調器を含むモノシリック集積半導体光素子
に関するものである。

【０００２】

【従来の技術】従来の技術による、半導体電界吸収型光
変調器（以下、半導体光変調器をＥＡ−ＭＤと呼ぶ場合
がある）、及びその半導体光変調器を含むモノシリック
集積半導体光素子である分布帰還型半導体レーザーダイ
オード（以下、ＤＦＢ−ＬＤと呼ぶ場合がある）光素子
の例を図４（ａ）〜図４（ｃ）に示す。図４（ａ）は上
記モノリシック集積半導体光素子の概観図（部分断面
図）、図４（ｂ）はＥＡ−ＭＤ部分の断面図、図４
（ｃ）は図４（ｂ）におけるＭＱＷ部分の拡大図であ
る。

【０００３】図４中、符号４０１は面方位が｛１００｝
面であるｎ型ＩｎＰ（導電型がｎ型であってＩｎＰから
なることを表す。以下の表現でも同様である）の半導体
基板を、符号４０２はｎ型ＩｎＰを、符号４０３はＥＡ
−ＭＤ用ＭＱＷを、符号４０４はＤＦＢ−ＬＤ用ＭＱＷ
を、符号４０５はｐ型ＩｎＰを、符号４０６はｐ型コン
タクト層を、符号４０７は半絶縁ＩｎＰを、符号４０８
は裏面電極を、符号４０９はＥＡ−ＭＤ用電極を、符号
４１０はＤＦＢ−ＬＤ用電極を、符号４１１は絶縁膜
を、それぞれ表している。すなわち、半導体基板４０１
の上に、ＥＡ−ＭＤ用ＭＱＷ４０３を挟み込んでｐｎ接
合４０２、４０５が形成されると共に、電圧印加用の電
極４０９、４０８が設けられている。また、上記ＥＡ−
ＭＤ用ＭＱＷ４０３は、図４（ｃ）に示すように、複数
の障壁層４１２と井戸層４１３とが交互に積層してなる
多重量子井戸構造となっている。

【０００４】上記モノリシック集積半導体光素子では、
ＤＦＢ−ＬＤから出射された光線は、ＥＡ−ＭＤの電極
に加えられた電気信号によりその強度が変調され、モノ
リシック集積半導体光素子の出力端より光信号として出
射される。ここで、ＥＡ−ＭＤの光導波路を構成する半
導体層には通常、量子閉じこめシュタルク効果を利用す
るために上述のような多重量子井戸構造が用いられる。

【０００５】また、上記モノリシック集積半導体光素子
中のＥＡ−ＭＤ部分における印加電圧に対する光吸収特
性は、ｐｎ接合４０２、４０５の逆バイアス側に印加す
る電圧を大きくするにつれて、ＥＡ−ＭＤ内における光
吸収は増加する一方、光出力は減少するようになってい
る。

【０００６】

【発明が解決しようとする課題】上記ＥＡ−ＭＤ部分に
おいては、外部印加電圧が０ボルトの場合であっても、
ＭＱＷ４０３にはｐｎ接合４０２、４０５のビルトイン
電圧による内部電界が作用しており、この内部電界によ
って一定量の光吸収が発生している。この光吸収を減少
させて光信号ＯＮの状態における光出力を増大させるた
めには、上記ビルトイン電圧を打ち消す順方向の電圧を
印加することが考えられる。しかし、順方向電圧を印加
すると、駆動電圧が両極性となったり、順方向電流が発
生させない程度に印加する順方向電圧を制御する必要が
あるなど、駆動電気回路が複雑になるという問題点があ
る。

【０００７】また、上記モノリシック集積半導体光素子
を長距離光通信用に用いる場合には、光信号の強度変調
時の波長変動を意味するチャーピングを極力抑制する
か、光ファイバーの分散を補償する負のチャーピングを
発生させる必要がある。この場合、従来の対策として
は、次のような及びの手法が用いられている。 ＤＦＢ−ＬＤの波長とＥＡ−ＭＤの吸収端波長の差
（ディチューニング波長）を小さくする。

【０００８】ＥＡ−ＭＤに対しｐｎ接合の逆バイアス
側にあらかじめ印加する直流バイアス電圧（プリバイア
ス）を大きくする。しかしながら、の手法では、ディ
チューニング波長の下限に限界があることから負のチャ
ーピングを有効に発生させることが困難であるという問
題がある。また、の手法では、ＥＡ−ＭＤの変調信号
に直流バイアス電圧を重畳させるために、たとえばバイ
アスＴと呼ばれる電気回路を別途使用しなければならな
いなど、光素子のコストアップや当該光素子を有するシ
ステムの大型化に繋がるといった問題がある。

【０００９】さらに、従来の半導体光変調器では、光通
信用に用いる際その伝送特性を向上させるために、量子
井戸構造中の障壁層にバンドギヤップの小さい材料を使
用し、かつ伸張歪を内蔵させた量子井戸構造を採用する
ことがある（たとえばＭａｔｓｕｄａ他、ＩＥＥＥ Ｐ
ＨＯＴＯＮＩＣＳ ＴＥＣＨＮＯＬＯＧＹ ＬＥＴＴＥ
ＲＳ、Ｖｏｌ．１０、Ｎｏ．３、ｐｐ．３６４−３６６
を参照）。この場合、特に障壁層を構成する混晶半導体
層の材料としてＩｎＧａＡｓＰを用いる場合には、その
熱力学的不安定性から組成変調、あるいは膜厚のうねり
が発生することがあり、素子の歩留まりを低下させる要
因となっていた。

【００１０】本発明は、上記のような問題点に着目して
なされたものであり、光通信用に用いる場合においても
優れた伝送特性を有し、または内部損失の小さい、また
は駆動電子回路を簡易化できる半導体光変調器ならびに
モノリシック集積半導体光素子を提供することを課題と
している。

【００１１】

【課題を解決するための手段】本発明は、半導体光変調
器において閃亜鉛鉱構造の半導体による圧電効果を利用
して量子井戸構造の内部電界を所望の状態に調整するこ
とで、半導体光変調器を含むモノリシック集積半導体光
素子を用いたシステムの小型、低価格化を可能とする直
流バイアスの印加を必要としない半導体光変調器の提供
や、各種の光信号制御システム設計を容易にするためそ
の目的に応じ、信号電圧無印加時に光出力がゼロとなる
ノーマリーオフ動作の半導体光変調器、あるいは逆に信
号電圧無印加時における挿入損失が極力小さい半導体光
変調器などの提供を可能とするものである。

【００１２】すなわち、上記課題を解決するために、請
求項１に記載した発明は、閃亜鉛鉱構造の半導体基板上
に量子井戸構造を形成してなる半導体光変調器におい
て、上記半導体基板の面方位を、｛１００｝面から１０
度以上８０度以下の範囲で傾斜した面とし、且つ、上記
量子井戸構造中の井戸層に伸張歪及び圧縮歪の一方を付
与すると共に上記量子井戸構造中の障壁層に伸張歪及び
圧縮歪の他方を付与することを特徴とするものである。

【００１３】次に、請求項２に記載した発明は、閃亜鉛
鉱構造の半導体基板上に量子井戸構造を形成してなる半
導体光変調器において、上記半導体基板の面方位を、
｛ｘ１１｝Ａ面若しくは｛ｘ１１｝Ｂ面（但し、１≦ｘ
≦５、ｘ：整数）からプラスマイナス５度の範囲内にあ
る面とし、且つ、上記量子井戸構造中の井戸層に伸張歪
及び圧縮歪の一方を付与すると共に上記量子井戸構造中
の障壁層に伸張歪及び圧縮歪の他方を付与することを特
徴とするものである。

【００１４】ここで、例えば｛ｘ１１｝Ａ面からプラス
マイナス５度の範囲内にある面とは、｛ｘ１１｝Ａ面及
び当該｛ｘ１１｝Ａ面からプラスマイナス５度の範囲で
傾斜した面をいう。以下同様である。次に、請求項３に
記載した発明は、請求項２に記載した構成に対し、上記
半導体基板をIII −Ｖ族化合物半導体とし、その半導体
基板が導電性基板の場合には当該半導体基板の導電型を
ｎ型とし、半導体基板が半絶縁性基板の場合には半導体
基板と量子井戸構造との間に介挿される半導体層の導電
型をｎ型とし、且つ、上記半導体基板の面方位を｛ｘ１
１｝Ａ面からプラスマイナス５度の範囲内にある面とす
ると共に、上記量子井戸構造の井戸層に圧縮歪を上記量
子移動構造の障壁層に伸張歪を付与したことを特徴とす
るものである。

【００１５】次に、請求項４に記載した発明は、請求項
２に記載した構成に対し、上記半導体基板をIII −Ｖ族
化合物半導体とし、その半導体基板が導電性基板の場合
には当該半導体基板の導電型をｎ型とし、半導体基板が
半絶縁性基板の場合には半導体基板と量子井戸構造との
間に介挿される半導体層の導電型をｎ型とし、且つ、上
記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイ
ナス５度の範囲内にある面とすると共に、上記量子井戸
構造の井戸層に伸張歪を上記量子井戸構造の障壁層に圧
縮歪を付与したことを特徴とするものである。

【００１６】次に、請求項５に記載した発明は、請求項
２に記載した構成に対し、上記半導体基板をIII −Ｖ族
化合物半導体とし、その半導体基板が導電性基板の場合
には当該半導体基板の導電型をｐ型とし、半導体基板が
半絶縁性基板の場合には半導体基板と量子井戸構造との
間に介挿される半導体層の導電型をｐ型とし、且つ、上
記半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマイ
ナス５度の範囲内にある面とすると共に、上記量子井戸
構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧
縮歪を付与したことを特徴とするものである。

【００１７】次に、請求項６に記載した発明は、請求項
２に記載した構成に対し、上記半導体基板をIII −Ｖ族
化合物半導体とし、その半導体基板が導電性基板の場合
には当該半導体基板の導電型をｐ型とし、半導体基板が
半絶縁性基板の場合には半導体基板と量子井戸構造との
間に介挿される半導体層の導電型をｐ型とし、且つ、上
記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイ
ナス５度の範囲内にある面とすると共に、上記量子井戸
構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸
張歪を付与したことを特徴とするものである。

【００１８】次に、請求項７に記載した発明は、請求項
２に記載した構成に対し、上記半導体基板をII−VI族化
合物半導体とし、その半導体基板が導電性基板の場合に
は当該半導体基板の導電型をｎ型とし、半導体基板が半
絶縁性基板の場合には半導体基板と量子井戸構造との間
に介挿される半導体層の導電型をｎ型とし、且つ、上記
半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマイナ
ス５度の範囲内にある面とすると共に、上記量子井戸構
造の井戸層に伸張歪を上記量子移動構造の障壁層に圧縮
歪を付与したことを特徴とするものである。

【００１９】次に、請求項８に記載した発明は、請求項
２に記載した構成に対し、上記半導体基板をII−VI族化
合物半導体とし、その半導体基板が導電性基板の場合に
は当該半導体基板の導電型をｎ型とし、半導体基板が半
絶縁性基板の場合には半導体基板と量子井戸構造との間
に介挿される半導体層の導電型をｎ型とし、且つ、上記
半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイナ
ス５度の範囲内にある面とすると共に、上記量子井戸構
造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張
歪を付与したことを特徴とするものである。

【００２０】次に、請求項９に記載した発明は、請求項
２に記載した構成に対し、上記半導体基板をII−VI族化
合物半導体とし、その半導体基板が導電性基板の場合に
は当該半導体基板の導電型をｐ型とし、半導体基板が半
絶縁性基板の場合には半導体基板と量子井戸構造との間
に介挿される半導体層の導電型をｐ型とし、且つ、上記
半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマイナ
ス５度の範囲内にある面とすると共に、上記量子井戸構
造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸張
歪を付与したことを特徴とするものである。

【００２１】次に、請求項１０に記載した発明は、請求
項２に記載した構成に対し、上記半導体基板をII−VI族
化合物半導体とし、その半導体基板が導電性基板の場合
には当該半導体基板の導電型をｐ型とし、半導体基板が
半絶縁性基板の場合には半導体基板と量子井戸構造との
間に介挿される半導体層の導電型をｐ型とし、且つ、上
記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイ
ナス５度の範囲内にある面とすると共に、上記量子井戸
構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧
縮歪を付与したことを特徴とするものである。

【００２２】次に、請求項１１に記載した発明は、請求
項２に記載した構成に対し、上記半導体基板をIII −Ｖ
族化合物半導体とし、その半導体基板が導電性基板の場
合には当該半導体基板の導電型をｎ型とし、半導体基板
が半絶縁性基板の場合には半導体基板と量子井戸構造と
の間に介挿される半導体層の導電型をｎ型とし、且つ、
上記半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマ
イナス５度の範囲内にある面とすると共に、上記量子井
戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に
圧縮歪を付与したことを特徴とするものである。

【００２３】次に、請求項１２に記載した発明は、請求
項２に記載した構成に対し、上記半導体基板をIII −Ｖ
族化合物半導体とし、その半導体基板が導電性基板の場
合には当該半導体基板の導電型をｎ型とし、半導体基板
が半絶縁性基板の場合には半導体基板と量子井戸構造と
の間に介挿される半導体層の導電型をｎ型とし、且つ、
上記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマ
イナス５度の範囲内にある面とすると共に、上記量子井
戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に
伸張歪を付与したことを特徴とするものである。

【００２４】次に、請求項１３に記載した発明は、請求
項２に記載した構成に対し、上記半導体基板をIII −Ｖ
族化合物半導体とし、その半導体基板が導電性基板の場
合には当該半導体基板の導電型をｐ型とし、半導体基板
が半絶縁性基板の場合には半導体基板と量子井戸構造と
の間に介挿される半導体層の導電型をｐ型とし、且つ、
上記半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマ
イナス５度の範囲内にある面とすると共に、上記量子井
戸構造の井戸層に圧縮歪を上記量子移動構造の障壁層に
伸張歪を付与したことを特徴とするものである。

【００２５】次に、請求項１４に記載した発明は、請求
項２に記載した構成に対し、上記半導体基板をIII −Ｖ
族化合物半導体とし、その半導体基板が導電性基板の場
合には当該半導体基板の導電型をｐ型とし、半導体基板
が半絶縁性基板の場合には半導体基板と量子井戸構造と
の間に介挿される半導体層の導電型をｐ型とし、且つ、
上記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマ
イナス５度の範囲内にある面とすると共に、上記量子井
戸構造の井戸層に伸張歪を上記量子移動構造の障壁層に
圧縮歪を付与したことを特徴とするものである。

【００２６】次に、請求項１５に記載した発明は、請求
項２に記載した構成に対し、上記半導体基板をII−VI族
化合物半導体とし、その半導体基板が導電性基板の場合
には当該半導体基板の導電型をｎ型とし、半導体基板が
半絶縁性基板の場合には半導体基板と量子井戸構造との
間に介挿される半導体層の導電型をｎ型とし、且つ、上
記半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマイ
ナス５度の範囲内にある面とすると共に、上記量子井戸
構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸
張歪を付与したことを特徴とするものである。

【００２７】次に、請求項１６に記載した発明は、請求
項２に記載した構成に対し、上記半導体基板をII−VI族
化合物半導体とし、その半導体基板が導電性基板の場合
には当該半導体基板の導電型をｎ型とし、半導体基板が
半絶縁性基板の場合には半導体基板と量子井戸構造との
間に介挿される半導体層の導電型をｎ型とし、且つ、上
記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイ
ナス５度の範囲内にある面とすると共に、上記量子井戸
構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧
縮歪を付与したことを特徴とするものである。

【００２８】次に、請求項１７に記載した発明は、請求
項２に記載した構成に対し、上記半導体基板をII−VI族
化合物半導体とし、その半導体基板が導電性基板の場合
には当該半導体基板の導電型をｐ型とし、半導体基板が
半絶縁性基板の場合には半導体基板と量子井戸構造との
間に介挿される半導体層の導電型をｐ型とし、且つ、上
記半導体基板の面方位を｛ｘ１１｝Ａ面からプラスマイ
ナス５度の範囲内にある面とすると共に、上記量子井戸
構造の井戸層に伸張歪を上記量子移動構造の障壁層に圧
縮歪を付与したことを特徴とするものである。

【００２９】次に、請求項１８に記載した発明は、請求
項２に記載した構成に対し、上記半導体基板をII−VI族
化合物半導体とし、その半導体基板が導電性基板の場合
には当該半導体基板の導電型をｐ型とし、半導体基板が
半絶縁性基板の場合には半導体基板と量子井戸構造との
間に介挿される半導体層の導電型をｐ型とし、且つ、上
記半導体基板の面方位を｛ｘ１１｝Ｂ面からプラスマイ
ナス５度の範囲内にある面とすると共に、上記量子井戸
構造の井戸層に圧縮歪を上記量子移動構造の障壁層に伸
張歪を付与したことを特徴とするものである。

【００３０】次に、請求項１９に記載した発明は、請求
項３〜請求項１０のいずれかに記載した構成に対し、上
記量子井戸構造が半導体ｐｎ接合のｐ層とｎ層との間に
介挿されると共に、上記ｐｎ接合に電圧を印加する電極
を有する半導体光変調器において、上記ｐｎ接合の順方
向側に電圧を印加して動作させることを特徴とするもの
である。

【００３１】次に、請求項２０に記載した発明は、請求
項１〜請求項１９のいずれかに記載の半導体光変調器を
含むことを特徴とするモノシリック集積半導体光素子を
提供するものである。 ［作用］通常、半導体光変調器を形成する半導体基板の
面方位としては｛１００｝面が使用されているため、結
晶に歪が加えられても対称性により圧電効果による内部
電界は発生しない。

【００３２】これに対し、本発明は、いずれも半導体基
板として｛１００｝面から面方位を傾けた傾斜半導体基
板を採用しているので、結晶層中の歪みにより剪断応力
成分が作用し、大きな内部電界が発生する。そして、井
戸層と障壁層とが相互に反対方向の歪を持った歪量子井
戸構造を採用することで、当該反対方向の歪による剪断
応力が初期応力として歪量子井戸構造中の井戸層と障壁
層に与えられて、上記圧電効果による内部電界がより有
効に発生し、その圧電効果による内部電界が光変調器の
特性向上に寄与する。

【００３３】この圧電効果による内部電界の向き及び大
きさを調整することで、ビルトイン電圧を打ち消すこと
が可能になるなど、半導体光変調器のゼロバイアス時に
おける内部電界が所望の状態に調整可能となり、直流バ
イアスを印加しなくても所望の内部電界を得ることが可
能となる。上記圧電効果による内部電界は、半導体基板
の面方位及び井戸層及び障壁層に与える歪の方向及び大
きさを変更することで、調整が可能である。したがっ
て、例えばｐ層とｎ層との間に量子井戸構造を介挿した
構造を想定すると、半導体光変調器のチャーピング特性
を向上させるため、あるいはノーマリーオフ動作の半導
体光変調器を得るためには、内部電界を増強させる方向
に、また、逆に信号電圧無印加時における挿入損失を低
減させる場合には、内部電界を削減するように、上記半
導体基板の面方位と歪の方向を決定すれば良い。

【００３４】そして、請求項３〜請求項１９のいずれか
の発明の半導体光変調器を採用することで、半導体基板
側から量子井戸構造側に向かう内部電界、若しくは量子
井戸構造側から半導体基板側に向かう内部電界を、圧電
効果によって有効に付与可能となる。すなわち、量子井
戸構造を半導体ｐｎ接合のｐ層とｎ層との間に介挿した
場合に、上記請求項３〜請求項１０うちのいずれかの一
つの発明を採用すると、圧電効果によって内部電界を増
強する方向に調整可能となり、半導体光変調器のチャー
ピング特性を向上させたり、あるいはノーマリーオフ動
作の半導体光変調器を得ることが可能となる。

【００３５】特に、請求項１９の発明の場合には、ノー
マリーオフ動作の半導体光変調器を得ることが可能とな
る。また、量子井戸構造を半導体ｐｎ接合のｐ層とｎ層
との間に介挿した場合に、上記請求項１１〜請求項１８
のいずれかの発明の半導体光変調器を採用することで、
圧電効果によって内部電界を減少する方向に調整可能と
なり、信号電圧無印加時における内部損失を低減させる
ことが可能となる。

【００３６】また、量子井戸構造を半導体のｐ層とｐ層
との間若しくはｎ層とｎ層との間にに介挿した場合に、
上記請求項３〜請求項１０うちのいずれかの一つの発明
を採用すると、圧電効果によって、半絶縁性基板と量子
井戸構造との間に介挿される半導体層がｎ型の場合若し
くは半導体基板の導電型がｎ型の場合には、半導体基板
側から量子井戸構造側に向かう内部電界を付与可能とな
る。また、半絶縁性基板と量子井戸構造との間に介挿さ
れる半導体層がｐ型の場合若しくは半導体基板の導電型
がｐ型の場合には、量子井戸構造側から半導体基板側に
向かう内部電界を付与可能となる。

【００３７】また、量子井戸構造を半導体のｐ層とｐ層
との間若しくはｎ層とｎ層との間にに介挿した場合に、
上記請求項１１〜請求項１８のいずれかの発明を採用す
ることで、圧電効果によって、半絶縁性基板と量子井戸
構造との間に介挿される半導体層がｐ型の場合若しくは
半導体基板の導電型がｐ型の場合には、半導体基板側か
ら量子井戸構造側に向かう内部電界を付与可能となり、
また、半絶縁性基板と量子井戸構造との間に介挿される
半導体層がｎ型の場合若しくは半導体基板の導電型がｎ
型の場合には、量子井戸構造側から半導体基板側に向か
う内部電界を付与可能となる。

【００３８】ここで、請求項３〜請求項１０の発明と、
請求項１１〜請求項１８の発明とは、内部電界の調整方
向が逆となるので、設定する印加電圧や他の諸条件で一
方の組の発明を採用すればよい。さらに、請求項４、請
求項５、請求項７、及び請求項１０のいずれかの発明に
あって、半導体光変調器を動作させるための印加電圧の
向きが内部電界を大きくする方向である場合には、当該
印加電圧の圧電効果による新たな歪が半導体基板に発生
し、この新たな歪によって量子井戸構造中の井戸層を構
成する半導体のバンドギャップが小さい方向にシフト
（レッドシフト）する。これによって、半導体光変調器
の動作における量子閉じ込めシュタルク効果（ＱＣＳ
Ｅ）によるエキシトン吸収ピークのレッドシフトと同方
向に働くことから、半導体光変調器の駆動電圧が低減す
る。

【００３９】一方、請求項４、請求項５、請求項７、及
び請求項１０のいずれかの発明にあって、半導体光変調
器を動作させるための印加電圧の向きが内部電界を小さ
くする方向である場合には、当該印加電圧の圧電効果に
よる新たな歪が半導体基板に発生し、この新たな歪によ
って量子井戸構造中の井戸層を構成する半導体のバンド
ギャップが大きい方向にシフト（ブルーシフト）する。
これによって、半導体光変調器のノーマリオフ動作にお
ける量子閉じ込めシュタルク効果（ＱＣＳＥ）によるエ
キシトン吸収ピークのブルーシフトと同方向に働くこと
から、半導体光変調器の駆動電圧が低減する。

【００４０】このように、請求項４、請求項５、請求項
７、及び請求項１０のいずれかの発明にあっては、印加
電圧による圧電効果によって半導体光変調器の駆動電圧
が低減する。また、請求項１２、請求項１３、請求項１
５、及び請求項１８のいずれかの発明にあっては、半導
体光変調器を動作させるための印加電圧の向きが内部電
界を大きくする方向である場合には、当該印加電圧の圧
電効果による新たな歪が半導体基板に発生し、この新た
な歪によって量子井戸構造中の井戸層を構成する半導体
のバンドギャップが小さい方向にシフト（レッドシフ
ト）する。これによって、半導体光変調器の動作におけ
る量子閉じ込めシュタルク効果（ＱＣＳＥ）によるエキ
シトン吸収ピークのレッドシフトと同方向に働くことか
ら、半導体光変調器の駆動電圧が低減する。

【００４１】また、本発明においては、素子の半導体基
板として面方位が｛１００｝面から傾斜した傾斜半導体
基板を採用しているが、当該傾斜半導体基板は、｛１０
０｝面に比べ表面のステップ密度が高いために、結晶成
長時において表面エネルギーが高い面に結晶原料が搬送
されることとなり、結晶表面における結晶原料のマイグ
レーションが抑制される。この結果、従来問題となって
いた組成変調、あるいは膜厚のうねりを抑制することが
可能となり、歩留まり向上に繋がる。

【００４２】特に、｛３１１｝面や｛４１１｝面等の高
指数面を用いた場合には、｛１００｝面上の成長以上に
界面が平坦な量子井戸構造が形成可能であることも報告
されており、高指数面を採用することで高品質な量子井
戸の形成が可能となる。ここで、請求項１において、傾
きを１０度以上８０度以下としているのは、１０度以上
に設定することで上記作用が確実に得ることができるた
めであり、また、８０度を超えると、後述のように発生
する電界の方向が本発明における有効な向きではなくな
り、上記作用を得ることができなくなるおそれがあるか
らである。

【００４３】また、請求項２において、｛ｘ１１｝Ａ面
若しくは｛ｘ１１｝Ｂ面（但し、１≦ｘ≦５、ｘ：整
数）からプラスマイナス５度の範囲としているのは、当
該範囲で良質な結晶層を得ることができるためである。
なお、上記圧電効果の｛１００｝面からの傾斜角による
依存性は、｛１００｝面から傾斜角が大きくなるにつれ
て効果が大きくなって、５５度付近（｛１１１｝面近
傍）で最大となり、一方、傾斜角度が当該５５度付近か
ら９０度に向けて大きくなるにつれて、発生する電界の
方向が結晶面に垂直な方向から水平な方向に向けて徐々
に変化するため、当該効果は小さくなる。従って、圧電
効果を有効に作用させる点だけに着目すれば、面方位を
｛１１１｝面近傍、つまり｛１１１｝Ａ面若しくは｛１
１１｝Ｂ面からプラスマイナス５度の範囲とすることが
好ましい。一方、品質を高めるという点からは、上述の
ように、面方位を、｛ｘ１１｝Ａ面若しくは｛ｘ１１｝
Ｂ面（但し、２≦ｘ≦５、ｘ：整数）からプラスマイナ
ス５度の範囲の面とすることが好ましい。

【００４４】

【発明の実施の形態】［第１実施形態］次に、本発明の
実施形態について図面を参照しつつ説明する。図１
（ａ）は本実施形態に係るモノリシック集積半導体光素
子の概観図（部分断面図）、図１（ｂ）はＥＡ−ＭＤ部
分の断面図、図１（ｃ）は図１（ｂ）におけるＭＱＷ部
分の拡大図である。

【００４５】本実施形態は、本発明に係る半導体光変調
器、及びその半導体光変調器を含む集積半導体光素子の
一例を示すもので、半導体光変調器を含むモノリシック
集積半導体光素子として、本発明のＥＡ−ＭＤ及ＤＦＢ
−ＬＤの集積により光素子を実現した場合の例である。
すなわち、図１に示すように、面方位を｛３１１｝Ａ面
に設定したｎ型ＩｎＰからなる半導体基板１０１上に、
ＥＡ−ＭＤ用ＭＱＷ１０３を間に挟んでｐｎ接合である
ｎ型ＩｎＰ１０２及びｐ型ＩｎＰ１０５を形成すると共
に、上記ＥＡ−ＭＤ用ＭＱＷ１０３に電界を掛ける裏面
電極１０８及びＥＡ−ＭＤ用電極１０９からなる電圧印
加用の電極が設けられている。また、上記ｎ型ＩｎＰ半
導体基板１０１の上に、ＤＦＢ−ＬＤ用ＭＱＷ１０４及
びＤＦＢ−ＬＤ用電極１１０が形成されてモノリシック
集積半導体光素子が構成されている。、なお、符号１０
６はｐ型コンタクト層を、符号１０７は半絶縁性のＩｎ
Ｐを、符号１１１は絶縁膜を表している。

【００４６】上記ＥＡ−ＭＤ用ＭＱＷ１０３は、図１
（ｃ）に示すように、複数の障壁層１１２及び井戸層１
１３が交互に積層されて形成されている。この障壁層１
１２及び井戸層１１３は、それぞれＩｎＰ、ＩｎＧａＡ
ｓ、ＩｎＧａＡｓＰ、ＡｌＩｎＡｓ、ＡｌＩｎＧａＡ
ｓ、ＡｌＩｎＧａＡｓＰ、ＩｎＧａＡｓＳｂ、ＡｌＩｎ
ＡｓＳｂ、ＡｌＧａＡｓＳｂ、ＡｌＧａＩｎＡｓＳｂの
いずれかの材料から形成されている。そして、本実施形
態では、障壁層１１２に伸張歪を付与し、且つ井戸層１
１３に圧縮歪を付与している。

【００４７】次に、上記構成による動作や作用効果等に
ついて説明する。上記モノリシック集積半導体光素子
は、半導体基板１０１の面方位を｛１００｝面から傾斜
した｛３１１｝Ａ面に設定することで、結晶中の歪が剪
断応力成分を発生し、大きな内部電界が発生可能となっ
ている。そして、障壁層１１２に伸張歪を且つ井戸層に
圧縮歪を付与することで、当該歪量や｛１００｝面から
の面方位の傾斜に応じた内部電界が井戸層１１３内に有
効に発生する。このとき、上記半導体基板１０１をｎ型
ＩｎＰを用いて構成していることから、ＥＡ−ＭＤ用Ｍ
ＱＷ１０３を構成する井戸層１１３内には、圧電効果に
よりｐｎ接合に逆バイアス電圧を印加した場合と同方向
の内部電界が発生し、これによってゼロバイアス時にお
ける井戸層１１３での内部電界が増強する。

【００４８】この結果、本実施形態のモノリシック集積
半導体光素子においては、従来の光素子のＥＡ−ＭＤ部
にプリバイアスを印加した場合と同様の効果がゼロバイ
アス時において得ることができ、直流バイアス電圧の印
加を行わなくとも長距離光信号伝送特性に適したチャー
ピング特性を有するモノリシック集積半導体光素子とな
る。つまり、直流バイアスの印加を必要とすることな
く、伝送特性を向上させるので、上記モノリシック集積
半導体光素子を用いたシステムの小型、低価格化を図る
ことができる。

【００４９】さらに、半導体基板１０１の面方位が｛１
００｝面から傾斜していることから、｛１００｝面に比
べ表面のステップ密度が高いため、結晶成長時において
表面エネルギーが高い面に結晶原料が搬送されることに
なり、結晶表面における結晶原料のマイグレーションが
抑制される。この結果、組成変調、あるいは膜厚のうね
りを抑制される結果、歩留まり向上に繋がる。

【００５０】特に、本実施形態では、高指数面である
｛３１１｝Ａ面を用いているので、｛１００｝面上の成
長以上に界面が平坦な量子井戸構造が形成可能となり、
高品質な量子井戸構造の形成が可能となる。すなわち、
本実施形態の半導体光変調器、及び当該半導体光変調器
を含む集積光半導体素子の製造が容易となる。

【００５１】なお、面方位は｛１１１｝Ａ面、｛２１
１｝Ａ面、｛４１１｝Ａ面、又は｛５１１｝Ａ面であっ
ても良い。但し、面方位が｛１１１｝Ａ面である場合に
は、｛ｘ１１｝Ａ面（ｘは２〜５の整数）の場合に比べ
て圧電効果は大きいものの品質が劣る。ここで、本実施
形態では、面方位が｛ｘ１１｝Ａ面で導電型がｎ型のII
I −Ｖ族半導体基板（ｘは１〜５の整数）、かつ圧縮歪
を有する井戸層と伸張歪を有する障壁層を用いている
が、次の（１）〜（３）いずれかの組み合わせにおいて
も、圧電効果によって井戸層内の内部電界が増強するな
ど、上記と同様な作用効果を得ることができる。

【００５２】（１）面方位が｛ｘ１１｝Ａ面で導電型が
ｐ型のIII −Ｖ族半導体基板で、かつ伸張歪を有する井
戸層と圧縮歪を有する障壁層（ｘは１〜５の整数） （２）面方位が｛ｘ１１｝Ｂ面で導電型がｎ型のIII −
Ｖ族半導体基板かつ伸張歪を有する井戸層と圧縮歪を有
する障壁層（ｘは１〜５の整数） （３）面方位が｛ｘ１１｝Ｂ面で導電型がｐ型のIII −
Ｖ族半導体基板かつ圧縮歪を有する井戸層と伸張歪を有
する障壁層（ｘは１〜５の整数） また、半導体基板としてII−VI族化合物半導体を採用す
る場合には、次の（４）〜（７）いずれかの組み合わせ
によって、圧電効果によって井戸層内の内部電界が増強
するなど、上記と同様な作用効果を得ることができる。

【００５３】（４）面方位が｛ｘ１１｝Ａ面で導電型が
ｎ型の半導体基板かつ伸張歪を有する井戸層と圧縮歪を
有する障壁層（ｘは１〜５の整数） （５）面方位が｛ｘ１１｝Ｂ面で導電型がｎ型の半導体
基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層
（ｘは１〜５の整数） （６）面方位が｛ｘ１１｝Ａ面で導電型がｐ型の半導体
基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層
（ｘは１〜５の整数） （７）面方位が｛ｘ１１｝Ｂ面で導電型がｐ型の半導体
基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層
（ｘは１〜５の整数） このとき、上記（１）、（２）、（４）、（７）のいず
れかの構成を採用した場合には、上述の作用・効果とは
別に、印加電圧による圧電効果によって半導体光変調器
の駆動電圧を低減できるという効果も発生する。 ［第２実施形態］次に、本発明の第２実施形態について
図面を参照しつつ説明する。

【００５４】図２（ａ）は本実施形態に係るモノリシッ
ク集積半導体光素子の概観図（平面図）、図２（ｂ）は
ＥＡ−ＭＤ部分の断面図、図２（ｃ）は図２（ｂ）にお
けるＭＱＷ部分の拡大図である。本実施形態は、本発明
に基づく半導体光変調器を用いたモノリシック集積半導
体光素子の一実施例を示すもので、本発明のＥＡ−ＭＤ
及び、そのＥＡ−ＭＤと半導体アレイ導波路型分光器
（ＡＷＧ）と半導体光増幅器（ＳＯＡ）の集積により実
現するモノリシック集積半導体光素子を例にしたもので
ある。

【００５５】このモノリシック集積半導体光素子は、分
光機能を有する２個のＡＷＧ２５０間にＥＡ−ＭＤ２２
０を挿入することにより、波長多重光信号中の任意の波
長を有する信号を選択的に抜き出す波長セレクタを半導
体基板２０１上に実現したものである。同様な構成の従
来のモノリシック集積半導体光素子と異なる点は、ＥＡ
−ＭＤ２２０の動作が順バイアス電圧を印加した場合に
はじめて光信号がＯＮとなる、いわゆるノーマリーオフ
動作となっている点にある。

【００５６】そのＥＡ−ＭＤ２２０は、半導体基板の面
方位以外は上記第１実施形態と同様な構成となってい
て、面方位を｛１１１｝Ａ面から｛１００｝方向に２度
傾斜するように設定したｎ型ＩｎＰ半導体基板２０１の
上に、ＥＡ−ＭＤ用ＭＱＷ２０３を挟み込んでｎ型Ｉｎ
Ｐ２０２及びｐ型ＩｎＰ２０５を形成すると共に、上記
ＥＡ−ＭＤ用ＭＱＷ２０３に電界を掛ける裏面電極２０
８及びＥＡ−ＭＤ用電極２０９からなる電圧印加用の電
極が設けられている。

【００５７】なお、符号２３０はＳＯＡ、符号２４０は
半導体導波路、符号２５０はＡＷＧである。また、符号
１０６はｐ型コンタクト層を、符号１０７は半絶縁Ｉｎ
Ｐを、符号１１１は絶縁膜を表している。上記ＥＡ−Ｍ
Ｄ用ＭＱＷ２０３は、図２（ｃ）に示すように、障壁層
２１２及び井戸層２１３が交互に積層されて形成されて
いる。この障壁層２１２及び井戸層２１３は、それぞれ
ＩｎＰ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＡｌＩｎＡ
ｓ、ＡｌＩｎＧａＡｓ、ＡｌＩｎＧａＡｓＰ、ＩｎＧａ
ＡｓＳｂ、ＡｌＩｎＡｓＳｂ、ＡｌＧａＡｓＳｂ、Ａｌ
ＧａＩｎＡｓＳｂのいずれかの材料から形成されてい
る。そして、本実施形態では、障壁層２１２に伸張歪を
付与し、且つ井戸層２１３に圧縮歪を付与している。

【００５８】次に、本実施形態の作用・効果等について
説明する。半導体器半導体基板２０１として面方位が
｛１１１｝Ａ面近傍のｎ型ＩｎＰ半導体基板を採用し且
つ障壁層１１２に伸張歪を井戸層１１３に圧縮歪を与え
ているために、圧縮歪を有する井戸層２１３内には、圧
電効果によって、ｐｎ接合に逆バイアス電圧を印加した
場合と同方向の内部電界が発生する。但し、本実施形態
では、｛１１１｝Ａ面近傍の面方位を有する半導体基板
を用いているので第１実施形態に比べ、より大きな圧電
効果による内部電界が発生する。

【００５９】これによって、従来のモノリシック集積半
導体光素子のＥＡ−ＭＤ２２０に光信号ＯＦＦに相当す
る逆バイアス電圧を印加した場合と同様の効果がゼロバ
イアス時において得られる。この結果、ｐｎ接合の順方
向側に電圧を印加して動作させるように構成すること
で、ゼロバイアス時に光信号がＯＦＦとなり、順バイア
ス電圧を印加した場合に光信号がＯＮとなる、ノーマリ
ーオフ動作のＥＡ−ＭＤ２２０が実現される。

【００６０】さらに、従来のモノリシック集積半導体光
素子においては、Ｎ数の波長多重信号から１波長を取り
出す場合に（Ｎ−１）個のＥＡ−ＭＤに逆バイアス電圧
を印加する必要があったが、本実施形態のモノリシック
集積半導体光素子では、１個のＥＡ−ＭＤ２２０に順バ
イアス電圧を印加する動作に置き換えることができ、消
費電力の低減に寄与することができる。

【００６１】また、電気回路、あるいはモノリシック集
積半導体光素子内に障害が発生した場合、従来のモノリ
シック集積半導体光素子では、Ｎ数の波長多重信号がそ
のまま出力されて次段の通信システムに悪影響を与える
可能性があったのに対し、本実施形態におけるモノリシ
ック集積半導体光素子では、ノーマリーオフ動作により
信号が遮断されるために次段の通信システムヘの影響が
小さいという利点も有する。ここで、本実施形態では簡
単のために４波長入力のモノリシック集積半導体光素子
としたが、波長多重数が増すにつれ、上記利点は飛躍的
に増大する。

【００６２】他の作用・効果は上記第１実施形態と同様
である。ここで、本実施形態では、面方位が｛ｘ１１｝
Ａ面で導電型がｎ型のIII −Ｖ族半導体基板（ｘは１〜
５の整数）、かつ圧縮歪を有する井戸層と伸張歪を有す
る障壁層を用いているが、次の（１）〜（３）いずれか
の組み合わせにおいても、圧電効果によって井戸層内の
内部電界が増強するなど、上記と同様な作用効果を得る
ことができる。

【００６３】（１）面方位が｛ｘ１１｝Ａ面で導電型が
ｐ型のIII −Ｖ族半導体基板かつ伸張歪を有する井戸層
と圧縮歪を有する障壁層（ｘは１〜５の整数） （２）面方位が｛ｘ１１｝Ｂ面で導電型がｎ型のIII −
Ｖ族半導体基板かつ伸張歪を有する井戸層と圧縮歪を有
する障壁層（ｘは１〜５の整数） （３）面方位が｛ｘ１１｝Ｂ面で導電型がｐ型のIII −
Ｖ族半導体基板かつ圧縮歪を有する井戸層と伸張歪を有
する障壁層（ｘは１〜５の整数） また、半導体基板としてII−VI族化合物半導体を採用す
る場合には、次の（４）〜（７）いずれかの組み合わせ
によって、圧電効果によって井戸層内の内部電界が増強
するなど、上記と同様な作用効果を得ることができる。

【００６４】（４）面方位が｛ｘ１１｝Ａ面で導電型が
ｎ型の半導体基板かつ伸張歪を有する井戸層と圧縮歪を
有する障壁層（ｘは１〜５の整数） （５）面方位が｛ｘ１１｝Ｂ面で導電型がｎ型の半導体
基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層
（ｘは１〜５の整数） （６）面方位が｛ｘ１１｝Ａ面で導電型がｐ型の半導体
基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層
（ｘは１〜５の整数） （７）面方位が｛ｘ１１｝Ｂ面で導電型がｐ型の半導体
基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層
（ｘは１〜５の整数） このとき、上記（１）、（２）、（４）、（７）のいず
れかの構成を採用した場合には、上述の作用・効果とは
別に、印加電圧による圧電効果によって半導体光変調器
の駆動電圧を低減できるという効果も発生する。

【００６５】［第３実施形態］次に、本発明に係る第３
実施形態について図面を参照しつつ説明する。図３
（ａ）は本実施形態に係るモノリシック集積半導体光素
子の概観図（部分断面図）、図３（ｂ）はＥＡ−ＭＤ部
分の断面図、図３（ｃ）は図３（ｂ）におけるＭＱＷ部
分の拡大図である。

【００６６】本実施形態は、本発明に基づく半導体光変
調器を用いたモノリシック集積半導体光素子の一実施例
を示すもので、本発明のＥＡ−ＭＤと半導体光増幅器
（ＳＯＡ）の集積によりモノリシック集積半導体光素子
を実現する場合の例である。このモノリシック集積半導
体光素子は、分岐、合流回路を形成する半導体導波路３
４０にＥＡ−ＭＤ３２０を挿入することにより、空間型
光スイッチを半導体半導体基板３０１上に実現したもの
である。同様な構成の従来のモノリシック集積半導体光
素子と異なる点はＥＡ−ＭＤ３２０内における損失を低
減している点にある。

【００６７】そのＥＡ−ＭＤ３２０は、面方位を｛３１
１｝Ｂ面に設定したｎ型ＩｎＰからなる半導体基板３０
１の上に、ＥＡ−ＭＤ用ＭＱＷ３０３を挟み込んでｎ型
ＩｎＰ３０２及びｐ型ＩｎＰ３０５を形成すると共に、
上記ＥＡ−ＭＤ用ＭＱＷ３０３に電界を掛ける裏面電極
８０８及びＥＡ−ＭＤ用電極３０９からなる電圧印加用
の電極が設けられている。

【００６８】なお、符号３３０はＳＯＡ、符号３４０は
半導体導波路である。また、符号３０６はｐ型コンタク
ト層を、符号３０７は半絶縁ＩｎＰを、符号３１１は絶
縁膜を表している。上記ＥＡ−ＭＤ用ＭＱＷ３０３は、
図３（ｃ）に示すように、複数の障壁層３１２及び井戸
層３１３が交互に積層されて形成されている。この障壁
層３１２及び井戸層３１３は、それぞれＩｎＰ、ＩｎＧ
ａＡｓ、ＩｎＧａＡｓＰ、ＡｌＩｎＡｓ、ＡｌＩｎＧａ
Ａｓ、ＡｌＩｎＧａＡｓＰ、ＩｎＧａＡｓＳｂ、ＡｌＩ
ｎＡｓＳｂ、ＡｌＧａＡｓＳｂ、ＡｌＧａＩｎＡｓＳｂ
のいずれかの材料から形成されている。そして、本実施
形態では、障壁層３１２に伸張歪を付与し、且つ井戸層
３１３に圧縮歪を付与している。

【００６９】次に、本実施形態の作用・効果等について
説明する。本実施形態のモノリシック集積半導体光素子
の半導体光変調器では、面方位を｛３１１｝Ｂ面とした
ｎ型ＩｎＰ半導体基板３０１上を用いて構成し、障壁層
３１２に伸張歪を井戸層３１３に圧縮歪を与えること
で、ＥＡ−ＭＤ用ＭＱＷ３０３の井戸層３１３内には、
圧電効果によってｐｎ接合に順バイアス電圧を印加した
場合と同方向の内部電界が発生する。

【００７０】これによって、上記第１及び第２実施形態
とは異なり、本実施形態ではｐｎ接合のビルトイン電圧
に起因する内部電界を打ち消しているか小さくしてい
る。なお、例えば圧縮歪や伸張歪を調整することで圧電
効果の内部電界の絶対値をビルトイン電圧の絶対値と等
しくすることができる。これによって、本実施形態のモ
ノリシック集積半導体光素子では、従来の素子において
光信号ＯＮのゼロバイアス時において発生していたＥＡ
−ＭＤ内の損失を低減することができる。

【００７１】なお、本実施形態では、簡単のために２入
力２出力の光スイッチとしたが、入出力が増すにつれ経
路に挿入されるＥＡ−ＭＤ数は大幅に増えることから上
記利点は飛躍的に増大する。ここで、本実施形態では、
当該内部電界を大きくする方向に印加電圧を掛けること
で、半導体光変調器の駆動電圧を低減することができ
る。これは、後述の（３）、（５）及び（６）のいずれ
かの構成を採用した場合にも発生する。

【００７２】また、本実施例では面方位が｛ｘ１１｝Ｂ
面で導電型がｎ型のIII −Ｖ族半導体基板（ｘは１〜５
の整数）、かつ圧縮歪を有する井戸層と伸張歪を有する
障壁層を用いているが、同様の効果は次の（１）〜
（３）のいずれかの組み合わせにおいても実現される。 （１）面方位が｛ｘ１１｝Ｂ面で導電型がｐ型のIII −
Ｖ族半導体基板かつ伸張歪を有する井戸層と圧縮歪を有
する障壁層（ｘは１〜５の整数） （２）面方位が｛ｘ１１｝Ａ面で導電型がｎ型のIII −
Ｖ族半導体基板かつ伸張歪を有する井戸層と圧縮歪を有
する障壁層（ｘは１〜５の整数） （３）面方位が｛ｘ１１｝Ａ面で導電型がｐ型のIII −
Ｖ族半導体基板かつ圧縮歪を有する井戸層と伸張歪を有
する障壁層（ｘは１〜５の整数） また、半導体基板としてII−VI族化合物半導体を採用す
る場合には、次の（４）〜（７）のいずれかの組み合わ
せによって、上記と同様な作用効果を得ることができ
る。

【００７３】（４）面方位が｛ｘ１１｝Ａ面で導電型が
ｐ型の半導体基板かつ伸張歪を有する井戸層と圧縮歪を
有する障壁層（ｘは１〜５の整数） （５）面方位が｛ｘ１１｝Ｂ面で導電型がｐ型の半導体
基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層
（ｘは１〜５の整数） （６）面方位が｛ｘ１１｝Ａ面で導電型がｎ型の半導体
基板かつ圧縮歪を有する井戸層と伸張歪を有する障壁層
（ｘは１〜５の整数） （７）面方位が｛ｘ１１｝Ｂ面で導電型がｎ型の半導体
基板かつ伸張歪を有する井戸層と圧縮歪を有する障壁層
（ｘは１〜５の整数） ここで、上記全ての実施形態では、半導体基板１０１、
２０１、３０１の面方位を｛ｘ１１｝Ａ面若しくは｛ｘ
１１｝Ｂ面（ｘは１〜５の整数）としているが、面方位
を、当該面からプラスマイナス５度の範囲で傾斜した面
としても同じ効果を得ることができる。

【００７４】また、上述した全ての実施形態では、半導
体基板１０１、２０１、３０１の面方位を｛ｘ１１｝Ａ
面若しくは｛ｘ１１｝Ｂ面（ｘは１〜５の整数）又はそ
の近傍の面とすることで、面方位を｛１００｝面から傾
斜させた傾斜半導体基板としているが、面方位を｛１０
０｝面から１０度以上８０度以下の範囲で傾斜させるこ
とで、半導体基板を傾斜半導体基板として、上記各作用
効果を得るようにしても良い。但し、｛３１１｝面や
｛４１１｝面等の高指数面を用いる方が、界面が平坦な
量子井戸構造が形成されて、高品位な量子井戸構造の形
成が可能となる。

【００７５】また、上記全実施形態では、量子井戸構造
を半導体ｐｎ接合のｐ層とｎ層とで挟み込んで、つまり
ｐ層とｎ層との間に量子井戸構造を介挿する構造の半導
体光変調器の場合で説明しているが、これに限定されな
い。例えば、量子井戸構造をｎ層とｎ層との間に介挿し
たり、量子井戸構造をｐ層とｐ層との間に介挿した構造
の半導体光変調器に対して本発明を適用しても良い。こ
の場合であっても、量子井戸構造中の内部電界を、直流
バイアス電圧の印加等を行うことなく調整可能となる。

【００７６】また、上記実施形態では、半導体基板が１
０１、２０１、３０１が半導体半導体基板の場合で説明
しているが、半導体基板が半絶縁性基板（導電型が半絶
縁の場合）に場合には、当該半導体基板と量子井戸構造
との間に介挿される半導体層の導電型がｎ型のときに
は、半導体基板の導電型がｎ型と同様な作用を、当該半
導体基板と量子井戸構造との間に介挿される半導体層の
導電型がｐ型のときには、半導体基板の導電型がｐ型と
同様な作用を得ることができる。

【００７７】

【発明の効果】以上説明してきたように、本発明によれ
ば、直流バイアス電圧の印加などを行わなくても、圧電
効果による内部電界によって、半導体光変調器の井戸層
での内部電界を、当該半導体光変調器を含むモノリシッ
ク集積半導体光素子の用途に応じた所望の状態に設定で
きるという効果がある。このことは、装置の小型化、低
価格化及び構成の簡略化に繋がる。

【００７８】また、半導体基板の面方位を｛１００｝面
から傾斜した構造を用いることにより、量子井戸構造中
における組成変調、あるいは膜厚のうねりを抑制するこ
とが可能となる。この結果、半導体光変調器並びに当該
半導体光変調器を含むモノリシック集積半導体光素子の
品質が向上する。このとき、ｐｎ接合のｐ層とｎ層の間
に量子井戸構造を介挿させる構造の半導体光変調器に対
して、請求項１１〜請求項１８のいずれかに係る発明を
採用すると、圧電効果による内部電界によって、ゼロバ
イアス時におけるｐｎ接合のビルトイン電圧による内部
電界を打ち消し、若しくは低減することが可能となる。
すなわち、従来の素子において光信号ＯＮのゼロバイア
ス時において発生していたＥＡ−ＭＤ内の損失を低減す
ることができ、内部損失の小さい、すなわち信号ＯＮの
状態における光出力の大きい半導体光変調器を提供でき
るという効果がある。

【００７９】また、請求項１９に係る発明を採用する
と、ノーマリーオフ動作の半導体光変調器を提供するこ
とができるという効果がある。また、請求項４、請求項
５、請求項７、請求項１０、請求項１２、請求項１３、
請求項１５、及び請求項１８のいずれかに係る発明を採
用すると、印加電圧による圧電効果に起因する量子井戸
構造中の井戸層のバンドギャップ変化により、駆動電圧
を低減可能となるという効果がある。

【図面の簡単な説明】

【図１】本発明に基づく第１実施形態に係る半導体モノ
リシック集積半導体光素子の構成図であり、（ａ）はモ
ノリシック集積半導体光素子の概観図（部分断面図）、
（ｂ）はＥＡ−ＭＤ部分の断面図、（ｃ）は（ｂ）にお
けるＭＱＷ部分の拡大図をそれぞれ表す。

【図２】本発明に基づく第２実施形態に係る半導体モノ
リシック集積半導体光素子の構成図であり、（ａ）は本
実施形態に係るモノリシック集積半導体光素子の概観図
（平面図）、（ｂ）はＥＡ−ＭＤ部分の断面図、（ｃ）
は（ｂ）におけるＭＱＷ部分の拡大図をそれぞれ表す。

【図３】本発明に基づく第３実施形態に係る半導体モノ
リシック集積半導体光素子の構成図であり、（ａ）は本
実施形態に係るモノリシック集積半導体光素子の概観図
（部分断面図）、（ｂ）はＥＡ−ＭＤ部分の断面図、
（ｃ）は（ｂ）におけるＭＱＷ部分の拡大図をそれぞれ
表す。

【図４】従来の半導体モノリシック集積半導体光素子の
構成図であり、（ａ）はモノリシック集積半導体光素子
の概観図（部分断面図）、（ｂ）はＥＡ−ＭＤ部分の断
面図、（ｃ）は（ｂ）におけるＭＱＷ部分の拡大図をそ
れぞれ表す。

【符合の説明】

１０１ ： ｛３１１｝Ａ面ｎ型ＩｎＰ半導体基板 １０２ ： ｎ型ＩｎＰ、 １０３ ： ＥＡ−ＭＤ用ＭＱＷ １０４ ： ＤＦＢ−ＬＤ 用ＭＱＷ １０５ ： ｐ型ＩｎＰ １０６ ： ｐ型コンタクト層 １０７ ： 半絶縁ＩｎＰ １０８ ： 裏面電極 １０９ ： ＥＡ−ＭＤ用電極 １１０ ： ＤＦＢ−ＬＤ用電極 １１１ ： 絶縁膜 １１２ ： ＥＡ−ＭＤ用ＭＱＷを構成する伸張歪を有
する障壁層 １１３ ： ＥＡ−ＭＤ用ＭＱＷを構成する圧縮歪を有
する井戸層 ２０１ ： ｛１１１｝Ａ面から｛１００｝方向に２度
傾斜するように設定したｎ型ＩｎＰ半導体基板 ２０２ ： ｎ型ＩｎＰ ２０３ ： ＥＡ−ＭＤ用ＭＱＷ ２０５ ： ｐ型ＩｎＰ ２０６ ： ｐ型コンタクト層 ２０７ ： 半絶縁ＩｎＰ ２０８ ： 裏面電極 ２０９ ： ＥＡ−ＭＤ用電極 ２１１ ： 絶縁膜 ２１２ ： ＥＡ−ＭＤ用ＭＱＷを構成する伸張歪を有
する障壁層 ２１３ ： ＥＡ−ＭＤ用ＭＱＷを構成する圧縮歪を有
する井戸層 ２２０ ： ＥＡ−ＭＤ ２３０ ： ＳＯＡ ２４０ ： 半導体導波路 ２５０ ： ＡＷＧ ３０１ ： ｛３１１｝Ｂ面ｎ型ＩｎＰ半導体基板 ３０２ ： ｎ型ＩｎＰ ５０３ ： ＥＡ−ＭＤ用ＭＱＷ ３０５ ： ｐ型ＩｎＰ ３０６ ： ｐ型コンタクト層 ３０７ ： 半絶縁ＩｎＰ ３０８ ： 裏面電極 ３０９ ： ＥＡ−ＭＤ用電極 ３１１ ： 絶縁膜 ３１２ ： ＥＡ−ＭＤ用ＭＱＷを構成する伸張歪を有
する障壁層 ３１３ ： ＥＡ−ＭＤ用ＭＱＷを構成する圧縮歪を有
する井戸層 ３２０ ： ＥＡ−ＭＤ ３３０ ： ＳＯＡ ３４０ ： 半導体導波路 ４０１ ： ｛１００｝面ｎ型ＩｎＰ半導体基板 ４０２ ： ｎ型ＩｎＰ ４０３ ： ＥＡ−ＭＤ用ＭＱＷ ４０４ ： ＤＦＢ−ＬＤ用ＭＱＷ ４０５ ： ｐ型ＩｎＰ ４０６ ： ｐ型コンタクト層 ４０７ ： 半絶縁ＩｎＰ ４０８ ： 裏面電極 ４０９ ： ＥＡ−ＭＤ用電極 ４１０ ： ＤＦＢ−ＬＤ用電極 ４１１ ： 絶縁膜 ４１２ ： ＥＡ−ＭＤ用ＭＱＷを構成する障壁層 ４１３ ： ＥＡ−ＭＤ用ＭＱＷを構成する井戸層

フロントページの続き (72)発明者 山中 孝之 東京都千代田区大手町二丁目３番１号 日 本電信電話株式会社内 (72)発明者 関 俊司 東京都千代田区大手町二丁目３番１号 日 本電信電話株式会社内 (72)発明者 竹内 博昭 東京都千代田区大手町二丁目３番１号 日 本電信電話株式会社内 (72)発明者 八坂 洋 東京都千代田区大手町二丁目３番１号 日 本電信電話株式会社内 Ｆターム(参考） 2H079 AA02 AA13 BA01 DA16 DA22 EB04 HA12 KA20 2K002 AB09 AB30 BA06 CA13 DA08 DA12 EA28 HA17 5F073 AA74 AB01 AB21 CA06 CA07 CA12 CA13 CA17 CB02

Claims (20)

【特許請求の範囲】
1. 【請求項１】 閃亜鉛鉱構造の半導体基板上に量子井戸
   構造を形成してなる半導体光変調器において、 上記半導体基板の面方位を、｛１００｝面から１０度以
   上８０度以下の範囲で傾斜した面とし、且つ、上記量子
   井戸構造中の井戸層に伸張歪及び圧縮歪の一方を付与す
   ると共に上記量子井戸構造中の障壁層に伸張歪及び圧縮
   歪の他方を付与することを特徴とする半導体光変調器。
2. 【請求項２】 閃亜鉛鉱構造の半導体基板上に量子井戸
   構造を形成してなる半導体光変調器において、 上記半導体基板の面方位を、｛ｘ１１｝Ａ面若しくは
   ｛ｘ１１｝Ｂ面（但し、１≦ｘ≦５、ｘ：整数）からプ
   ラスマイナス５度の範囲内にある面とし、且つ、上記量
   子井戸構造中の井戸層に伸張歪及び圧縮歪の一方を付与
   すると共に上記量子井戸構造中の障壁層に伸張歪及び圧
   縮歪の他方を付与することを特徴とする半導体光変調
   器。
3. 【請求項３】 上記半導体基板をIII −Ｖ族化合物半導
   体とし、その半導体基板が導電性基板の場合には当該半
   導体基板の導電型をｎ型とし、半導体基板が半絶縁性基
   板の場合には半導体基板と量子井戸構造との間に介挿さ
   れる半導体層の導電型をｎ型とし、且つ、上記半導体基
   板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の
   範囲内にある面とすると共に、上記量子井戸構造の井戸
   層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与
   したことを特徴とする請求項２に記載した半導体光変調
   器。
4. 【請求項４】 上記半導体基板をIII −Ｖ族化合物半導
   体とし、その半導体基板が導電性基板の場合には当該半
   導体基板の導電型をｎ型とし、半導体基板が半絶縁性基
   板の場合には半導体基板と量子井戸構造との間に介挿さ
   れる半導体層の導電型をｎ型とし、且つ、上記半導体基
   板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の
   範囲内にある面とすると共に、上記量子井戸構造の井戸
   層に伸張歪を上記量子井戸構造の障壁層に圧縮歪を付与
   したことを特徴とする請求項２に記載した半導体光変調
   器。
5. 【請求項５】 上記半導体基板をIII −Ｖ族化合物半導
   体とし、その半導体基板が導電性基板の場合には当該半
   導体基板の導電型をｐ型とし、半導体基板が半絶縁性基
   板の場合には半導体基板と量子井戸構造との間に介挿さ
   れる半導体層の導電型をｐ型とし、且つ、上記半導体基
   板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の
   範囲内にある面とすると共に、上記量子井戸構造の井戸
   層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与
   したことを特徴とする請求項２に記載した半導体光変調
   器。
6. 【請求項６】 上記半導体基板をIII −Ｖ族化合物半導
   体とし、その半導体基板が導電性基板の場合には当該半
   導体基板の導電型をｐ型とし、半導体基板が半絶縁性基
   板の場合には半導体基板と量子井戸構造との間に介挿さ
   れる半導体層の導電型をｐ型とし、且つ、上記半導体基
   板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の
   範囲内にある面とすると共に、上記量子井戸構造の井戸
   層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与
   したことを特徴とする請求項２に記載した半導体光変調
   器。
7. 【請求項７】 上記半導体基板をII−VI族化合物半導体
   とし、その半導体基板が導電性基板の場合には当該半導
   体基板の導電型をｎ型とし、半導体基板が半絶縁性基板
   の場合には半導体基板と量子井戸構造との間に介挿され
   る半導体層の導電型をｎ型とし、且つ、上記半導体基板
   の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の範
   囲内にある面とすると共に、上記量子井戸構造の井戸層
   に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与し
   たことを特徴とする請求項２に記載した半導体光変調
   器。
8. 【請求項８】 上記半導体基板をII−VI族化合物半導体
   とし、その半導体基板が導電性基板の場合には当該半導
   体基板の導電型をｎ型とし、半導体基板が半絶縁性基板
   の場合には半導体基板と量子井戸構造との間に介挿され
   る半導体層の導電型をｎ型とし、且つ、上記半導体基板
   の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の範
   囲内にある面とすると共に、上記量子井戸構造の井戸層
   に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与し
   たことを特徴とする請求項２に記載した半導体光変調
   器。
9. 【請求項９】 上記半導体基板をII−VI族化合物半導体
   とし、その半導体基板が導電性基板の場合には当該半導
   体基板の導電型をｐ型とし、半導体基板が半絶縁性基板
   の場合には半導体基板と量子井戸構造との間に介挿され
   る半導体層の導電型をｐ型とし、且つ、上記半導体基板
   の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の範
   囲内にある面とすると共に、上記量子井戸構造の井戸層
   に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与し
   たことを特徴とする請求項２に記載した半導体光変調
   器。
10. 【請求項１０】 上記半導体基板をII−VI族化合物半導
    体とし、その半導体基板が導電性基板の場合には当該半
    導体基板の導電型をｐ型とし、半導体基板が半絶縁性基
    板の場合には半導体基板と量子井戸構造との間に介挿さ
    れる半導体層の導電型をｐ型とし、且つ、上記半導体基
    板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の
    範囲内にある面とすると共に、上記量子井戸構造の井戸
    層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与
    したことを特徴とする請求項２に記載した半導体光変調
    器。
11. 【請求項１１】 上記半導体基板をIII −Ｖ族化合物半
    導体とし、その半導体基板が導電性基板の場合には当該
    半導体基板の導電型をｎ型とし、半導体基板が半絶縁性
    基板の場合には半導体基板と量子井戸構造との間に介挿
    される半導体層の導電型をｎ型とし、且つ、上記半導体
    基板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度
    の範囲内にある面とすると共に、上記量子井戸構造の井
    戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付
    与したことを特徴とする請求項２に記載した半導体光変
    調器。
12. 【請求項１２】 上記半導体基板をIII −Ｖ族化合物半
    導体とし、その半導体基板が導電性基板の場合には当該
    半導体基板の導電型をｎ型とし、半導体基板が半絶縁性
    基板の場合には半導体基板と量子井戸構造との間に介挿
    される半導体層の導電型をｎ型とし、且つ、上記半導体
    基板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度
    の範囲内にある面とすると共に、上記量子井戸構造の井
    戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付
    与したことを特徴とする請求項２に記載した半導体光変
    調器。
13. 【請求項１３】 上記半導体基板をIII −Ｖ族化合物半
    導体とし、その半導体基板が導電性基板の場合には当該
    半導体基板の導電型をｐ型とし、半導体基板が半絶縁性
    基板の場合には半導体基板と量子井戸構造との間に介挿
    される半導体層の導電型をｐ型とし、且つ、上記半導体
    基板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度
    の範囲内にある面とすると共に、上記量子井戸構造の井
    戸層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付
    与したことを特徴とする請求項２に記載した半導体光変
    調器。
14. 【請求項１４】 上記半導体基板をIII −Ｖ族化合物半
    導体とし、その半導体基板が導電性基板の場合には当該
    半導体基板の導電型をｐ型とし、半導体基板が半絶縁性
    基板の場合には半導体基板と量子井戸構造との間に介挿
    される半導体層の導電型をｐ型とし、且つ、上記半導体
    基板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度
    の範囲内にある面とすると共に、上記量子井戸構造の井
    戸層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付
    与したことを特徴とする請求項２に記載した半導体光変
    調器。
15. 【請求項１５】 上記半導体基板をII−VI族化合物半導
    体とし、その半導体基板が導電性基板の場合には当該半
    導体基板の導電型をｎ型とし、半導体基板が半絶縁性基
    板の場合には半導体基板と量子井戸構造との間に介挿さ
    れる半導体層の導電型をｎ型とし、且つ、上記半導体基
    板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の
    範囲内にある面とすると共に、上記量子井戸構造の井戸
    層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与
    したことを特徴とする請求項２に記載した半導体光変調
    器。
16. 【請求項１６】 上記半導体基板をII−VI族化合物半導
    体とし、その半導体基板が導電性基板の場合には当該半
    導体基板の導電型をｎ型とし、半導体基板が半絶縁性基
    板の場合には半導体基板と量子井戸構造との間に介挿さ
    れる半導体層の導電型をｎ型とし、且つ、上記半導体基
    板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の
    範囲内にある面とすると共に、上記量子井戸構造の井戸
    層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与
    したことを特徴とする請求項２に記載した半導体光変調
    器。
17. 【請求項１７】 上記半導体基板をII−VI族化合物半導
    体とし、その半導体基板が導電性基板の場合には当該半
    導体基板の導電型をｐ型とし、半導体基板が半絶縁性基
    板の場合には半導体基板と量子井戸構造との間に介挿さ
    れる半導体層の導電型をｐ型とし、且つ、上記半導体基
    板の面方位を｛ｘ１１｝Ａ面からプラスマイナス５度の
    範囲内にある面とすると共に、上記量子井戸構造の井戸
    層に伸張歪を上記量子移動構造の障壁層に圧縮歪を付与
    したことを特徴とする請求項２に記載した半導体光変調
    器。
18. 【請求項１８】 上記半導体基板をII−VI族化合物半導
    体とし、その半導体基板が導電性基板の場合には当該半
    導体基板の導電型をｐ型とし、半導体基板が半絶縁性基
    板の場合には半導体基板と量子井戸構造との間に介挿さ
    れる半導体層の導電型をｐ型とし、且つ、上記半導体基
    板の面方位を｛ｘ１１｝Ｂ面からプラスマイナス５度の
    範囲内にある面とすると共に、上記量子井戸構造の井戸
    層に圧縮歪を上記量子移動構造の障壁層に伸張歪を付与
    したことを特徴とする請求項２に記載した半導体光変調
    器。
19. 【請求項１９】 上記量子井戸構造が半導体ｐｎ接合の
    ｐ層とｎ層との間に介挿されると共に、上記ｐｎ接合に
    電圧を印加する電極を有する半導体光変調器において、
    上記ｐｎ接合の順方向側に電圧を印加して動作させるこ
    とを特徴とする請求項３〜請求項１０のいずれか一つの
    請求項に記載の半導体光変調器。
20. 【請求項２０】 請求項１〜請求項１９のいずれかに記
    載の半導体光変調器を含むことを特徴とするモノシリッ
    ク集積半導体光素子。