JP2001343964A - 画像表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 入力同期信号が乱れても重畳される他の映像
（ＯＳＤ情報）が乱れない画像表示装置を得る。また、
入力映像信号の１水平期間当たりのドットクロック数と
表示手段の１水平期間当たりのドットクロック数が異な
る場合であっても、美しい映像を表示できる画像表示装
置を得る。 【解決手段】 入力映像信号４をデジタル画像情報とし
て一旦、記憶手段１５に記憶させ、その後、入力同期信
号５Ｖ，５Ｈから独立して発生させた第２クロック９Ｃ
を用いて信号処理手段７により映像信号１７を読み出
す。そして、映像信号１８を表示手段１に入力し、第２
クロック９Ｃに基づいて生成された同期信号１３Ｖ，１
３Ｈを用いて表示手段１において映像を表示する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、映像信号および
同期信号が入力されることにより映像を表示する、車載
用ディスプレイやパソコン端末用ディスプレイ等の画像
表示装置に関する。

【０００２】

【従来の技術】図３４に従来の画像表示装置のブロック
図の一例を示す。図３４において、この画像表示装置
は、液晶ディスプレイやＣＲＴ等の表示手段１と、ＰＬ
Ｌ（Phase Locked Loop）回路等で構成されるクロック
生成手段２と、ＯＳＤ（On ScreenDisplay）情報を発生
させるＯＳＤ発生手段３とを備えている。なお、ここで
いうＯＳＤ情報とは、例えば、テレビ放送チャネルの表
示や音量の表示、画面輝度調整メニューの表示などの文
字情報や、さらには、ナビゲーションマップやインター
ネット画面等の画像情報のことであって、入力映像信号
４に重畳して表示手段１に表示される映像情報全般のこ
とを指す。

【０００３】表示手段１は、クロック生成手段２におい
て入力水平同期信号５Ｈに基づいて生成されたクロック
２Ｃと、入力映像信号４の同期信号である入力水平同期
信号５Ｈおよび入力垂直同期信号５Ｖとを用いてアナロ
グ信号である入力映像信号４をデジタル信号に変換し、
その後、コントラスト調整や輝度調整等の信号処理を行
った上で映像を表示する。また、クロック生成手段２
は、変換後の１水平期間中のデジタル信号のドット発生
の基準タイミングとなるドットクロックたるクロック２
Ｃを、入力水平同期信号５Ｈと同期するように生成す
る。

【０００４】また、ＯＳＤ発生手段３は、クロック２
Ｃ、入力水平同期信号５Ｈおよび入力垂直同期信号５Ｖ
を用いてＯＳＤ情報６を発生させる。ＯＳＤ発生手段３
から出力されたＯＳＤ情報６は、表示手段１において電
気的な高速スイッチングが行われて入力映像信号４と重
畳される。そして重畳後の信号は、表示手段１において
クロック２Ｃによりサンプリングされ、入力水平同期信
号５Ｈ、入力垂直同期信号５Ｖを用いて映像として表示
される。

【０００５】

【発明が解決しようとする課題】上記のような従来の画
像表示装置では、入力水平同期信号５Ｈを用いてクロッ
ク生成手段２により生成したクロック２Ｃを基準として
ＯＳＤ情報６を発生している。そのため、入力映像信号
４が例えばテレビ放送である場合、受信状況の悪化で放
送電波が弱電界状態となり入力水平同期信号５Ｈおよび
入力垂直同期信号５Ｖが乱れると、ＯＳＤ情報６も乱れ
てしまうという問題がある。このような問題は、特に車
載用ディスプレイのように移動体中に設置された画像表
示装置において発生しやすい。

【０００６】また、入力映像信号４がパソコンからの出
力画像等のように弱電界状態となりにくい信号であっ
て、ＯＳＤ情報６の乱れの可能性が少ない場合であって
も、以下のような問題がある。すなわち、アナログ信号
たる入力映像信号４の取得源がパソコン出力等のデジタ
ル画像である場合、そのデジタル画像の１水平期間当た
りのドットクロック数と、表示手段１の１水平期間当た
りのドットクロック数とが異なる場合がある。

【０００７】すると、例えば１水平期間当たり３００ド
ットの入力映像信号４を例えば１水平期間当たり６００
ドットで表示する場合などのように、入力映像信号４の
各ドットの画像信号の強度をそのまま表示手段１の表示
映像中のドットに反映することができる（すなわち、上
記の場合であれば表示手段１の隣接するドット２個分の
画像信号の強度を入力映像信号４のドット１個分の画像
信号の強度に対応させる）場合もあれば、一方で、例え
ば１水平期間当たり６００ドットの入力映像信号４を例
えば１水平期間当たり５００ドットで表示する場合など
のように、入力映像信号４の各ドットの画像信号の強度
をそのまま表示手段１の表示映像中のドットに反映する
ことができない場合もある。

【０００８】すなわち、後者のような場合においては、
入力映像信号４中の各ドットのうちサンプリングされな
いドットが存在したり、あるいは、表示手段１における
サンプリング位置の採り方によっては、表示手段１の表
示映像中に、入力映像信号４のドットの画像信号の強度
をそのまま反映したドットと、入力映像信号４のうち隣
接ドット間の信号変化部分をサンプリングしてしまうド
ットとが混在することがある。

【０００９】このように、サンプリングされないドット
が存在すると入力映像信号４を正確に映像化することは
できず、また、隣接ドット間の信号変化部分をサンプリ
ングしたドットにおいては、その信号値が不安定となっ
てしまうため、入力映像信号４が表示手段１において表
示されたときに、映像にモアレや滲みが見られる場合が
ある。

【００１０】そこで、この発明の課題は、入力映像信号
の入力同期信号が乱れても重畳される他の映像が乱れな
い画像表示装置を得ること、および、入力映像信号の１
水平期間当たりのドットクロック数と表示手段の１水平
期間当たりのドットクロック数とが異なる場合であって
も、美しい映像を表示できる画像表示装置を得ることに
ある。

【００１１】

【課題を解決するための手段】請求項１に記載の発明
は、映像信号および前記映像信号の同期信号が入力され
る画像表示装置であって、前記同期信号を用いて第１ク
ロックを生成する第１クロック生成手段と、前記第１ク
ロックを用いて前記映像信号をサンプリングするサンプ
リング手段と、前記サンプリング手段によってサンプリ
ングされた前記映像信号を記憶する記憶手段と、第２ク
ロックを生成する第２クロック生成手段と、前記第２ク
ロックを用いて前記記憶手段から前記映像信号を読み出
す信号処理手段と、前記第２クロックを用いて新たな同
期信号を発生する同期信号発生手段と、前記新たな同期
信号を用いて前記信号処理手段が読み出した映像信号を
表示する表示手段とを備える画像表示装置である。

【００１２】請求項２に記載の発明は、請求項１に記載
の画像表示装置であって、前記第２クロックを基準にし
て生成した新たな映像信号を前記入力された映像信号に
重畳する画像表示装置である。

【００１３】請求項３に記載の発明は、請求項１または
請求項２に記載の画像表示装置であって、前記入力され
た同期信号のうちの垂直同期信号をも用いて前記新たな
同期信号のうちの垂直同期信号を生成する画像表示装置
である。

【００１４】請求項４に記載の発明は、請求項３に記載
の画像表示装置であって、前期記憶手段は、前期表示手
段が表示する１ラインのドット数の２以上の整数倍の記
憶容量を有する画像表示装置である。

【００１５】請求項５に記載の発明は、請求項４に記載
の画像表示装置であって、前記信号処理手段は、サンプ
リングされた前記映像信号が前記記憶手段に書き込まれ
る時点よりも遅れて前記記憶手段から前記映像信号を読
み出す画像表示装置である。

【００１６】請求項６に記載の発明は、請求項５に記載
の画像表示装置であって、前記信号処理手段が前記映像
信号を読み出す際の、サンプリングされた前記映像信号
の書き込み時点からの遅延量は、サンプリングされた前
記映像信号の書き込みタイミングが、その前後の前記信
号処理手段の読み出しタイミングの採り得る範囲の間隙
の中間に位置するように決定される画像表示装置であ
る。

【００１７】請求項７に記載の発明は、請求項５に記載
の画像表示装置であって、記憶手段への書き込み速度と
記憶手段からの読み出し速度とが異なる画像表示装置で
ある。

【００１８】請求項８に記載の発明は、請求項１または
請求項２に記載の画像表示装置であって、入力された前
記同期信号は複合同期信号であって、前記複合同期信号
のダウンエッジおよびアップエッジを検出し、検出時に
パルスを生成して、前記パルスの生成から所定の期間パ
ルス生成を防ぐマスクをかけることで前記ダウンエッジ
およびアップエッジのうち前縁に位置するものを水平同
期信号として取り出す画像表示装置である。

【００１９】請求項９に記載の発明は、請求項１または
請求項２に記載の画像表示装置であって、入力された前
記同期信号のパルスから所定の期間パルス生成を防ぐ第
１マスクをかけ、第１マスク解除後に一定期間、前記同
期信号の新たなパルスが入力されなければ欠落補償パル
スを生成し、欠落補償パルスからさらに所定の期間パル
ス生成を防ぐ第２マスクをかけ、前記同期信号のパルス
の周期からその安定性を所定の基準に基づいて判別し、
不安定から安定となったとき、一時的に前記第２マスク
を解除する画像表示装置である。

【００２０】

【発明の実施の形態】＜実施の形態１＞本実施の形態に
かかる画像表示装置は、入力映像信号をデジタル情報と
して一旦、記憶手段に書き込み、その後、入力同期信号
から独立して発生させたクロックを用いて表示手段に映
像を表示させる画像表示装置である。このような構成と
することにより、入力映像信号の入力同期信号が乱れて
も重畳される他の映像が乱れず、また、入力映像信号の
１水平期間当たりのドットクロック数と表示手段の１水
平期間当たりのドットクロック数とが異なる場合であっ
ても、美しい映像を表示できる画像表示装置を得ること
ができる。本実施の形態にかかる画像表示装置について
以下に詳説する。

【００２１】図１は本実施の形態にかかる画像表示装置
を示す図である。なお、図１では、図３４に示した従来
の画像表示装置と同様の機能を有する要素については同
一符号を付している。すなわち、図１において本実施の
形態にかかる画像表示装置は、表示手段１、第３クロッ
ク生成手段２およびＯＳＤ発生手段３を有しており、そ
れぞれの要素は、従来のものと同一の機能を有してい
る。

【００２２】また、本実施の形態にかかる画像表示装置
はさらに、入力映像信号４、入力水平同期信号５Ｈおよ
び入力垂直同期信号５Ｖのサンプリングを行うサンプリ
ング手段８と、入力水平同期信号５Ｈを用いずに第２ク
ロック９Ｃを生成する第２クロック生成手段９と、入力
水平同期信号５Ｈに同期した第１クロック１１Ｃを生成
する第１クロック生成手段１１と、サンプリング結果を
記憶する記憶手段１５と、記憶手段１５に書き込まれた
映像信号を読み出して各種の信号処理を行い、アナログ
信号の映像信号１８に変換して出力する信号処理手段７
と、表示手段１およびＯＳＤ発生手段３において用いら
れる垂直同期信号１３Ｖおよび水平同期信号１３Ｈを発
生する同期信号発生手段１０とをさらに備えている。

【００２３】なお、サンプリング手段８には第１クロッ
ク１１Ｃが入力され、このクロックを基準タイミングと
して用いて入力映像信号４、入力水平同期信号５Ｈおよ
び入力垂直同期信号５Ｖのサンプリングが行われる。そ
して、そのサンプリング結果がデジタル画像データであ
る映像信号１６として出力される。なお、入力垂直同期
信号５Ｖのサンプリング結果は、サンプリング垂直同期
信号１２Ｖとしてさらに出力される。このサンプリング
垂直同期信号１２Ｖは、入力同期信号５Ｖとほぼ同様の
波形であるが、サンプリング手段８においてサンプリン
グがなされることで入力垂直同期信号５Ｖの波形中の鈍
りが解消されている。

【００２４】また、信号処理手段７は、コントラスト調
整や輝度調整等の信号処理を行う。そのため、信号処理
手段７には同期信号発生手段１０から出力される水平同
期信号１３Ｈおよび垂直同期信号１３Ｖと第２クロック
９Ｃとが入力されて、これらの各信号を用いて記憶手段
１５からの映像信号１７の読み出しが行われる。なお、
信号処理手段７にはＯＳＤ情報６も入力される。

【００２５】また、記憶手段１５においては、サンプリ
ング手段８から出力される映像信号１６のデジタル画像
データを記憶するため、ラインメモリ等のメモリ回路が
設けられている。

【００２６】また、同期信号発生手段１０には、サンプ
リング垂直同期信号１２Ｖと第２クロック９Ｃとが入力
される。そして、サンプリング垂直同期信号１２Ｖおよ
び第２クロック９Ｃに基づいて垂直同期信号１３Ｖおよ
び水平同期信号１３Ｈが生成される。なお、垂直同期信
号１３Ｖの１垂直期間および水平同期信号１３Ｈの１水
平期間は、それぞれ入力垂直同期信号５Ｖの１垂直期間
および入力同期信号５Ｈの１水平期間にほぼ等しくなる
よう同期信号発生手段１０において制御される。そし
て、生成された垂直同期信号１３Ｖおよび水平同期信号
１３Ｈは、ＯＳＤ発生手段３および表示手段１に入力さ
れる。

【００２７】なお、ＯＳＤ発生手段３には、垂直同期信
号１３Ｖおよび水平同期信号１３Ｈとともに、第２クロ
ック９Ｃも入力される。また、水平同期信号１３Ｈは第
３クロック生成手段２にも入力される。第３クロック生
成手段２において第３クロック２Ｃは水平同期信号１３
Ｈに基づいて生成される。

【００２８】また、図２は、図１における第２クロック
生成手段９の構成例を表したものである。第２クロック
生成手段９は、一定周期で第２クロック９Ｃを出力でき
る回路であればよく、そのような回路として例えばＰＬ
Ｌ回路が存在する。図２では、第２クロック生成手段９
としてＰＬＬ回路を採用しており、第２クロック生成手
段９は、パルス状の基準信号を出力する発振器２９、１
／Ｎ分周器３０、位相比較器３１、ＶＣＯ（Voltage Co
ntrolled Oscillator）３２、１／Ｍ分周器３３および
フィルタ３４を備えている。

【００２９】このＰＬＬ回路においては、１／Ｎ分周器
３０が発振器２９からの基準信号の周波数をＮ分の１に
分周して位相比較器３１に出力する。そして、１／Ｍ分
周器３３もＶＣＯ３２で発生したパルス列ｃｌｋの周波
数をＭ分の１に分周して位相比較器３１に出力する。位
相比較器３１においては、両信号の位相を比較してその
位相差に応じて比較結果の電圧信号を出力する。そし
て、その比較結果の電圧信号がフィルタ３４により平滑
化されてＶＣＯ３２の制御信号となり、ＶＣＯで発生さ
れるパルス列ｃｌｋの発振周波数を変化させ、また、パ
ルス列ｃｌｋの位相を基準信号の位相に自動的に合わせ
る。よって、分周比Ｍ，Ｎの値並びに基準信号の位相お
よび周波数を適切に調節することで、任意のパルス列ｃ
ｌｋを第２クロック９Ｃとして採用することができる。

【００３０】そこで、第２クロック生成手段９において
は、表示手段１の１水平期間当たりのドットクロック数
に合わせて第２クロック９Ｃを生成するようにしてお
く。このように、第２クロック９Ｃを、入力水平同期信
号５Ｈから独立して生成し、表示手段１の１水平期間当
たりのドットクロック数に合わせておけば、入力同期信
号５Ｈ，５Ｖに乱れが生じたとしても、第２クロック９
Ｃにより安定した水平同期信号１３Ｈおよび垂直同期信
号１３Ｖを生成することができる。よって、ＯＳＤ発生
手段３においては、安定した水平同期信号１３Ｈおよび
垂直同期信号１３Ｖを用いてＯＳＤ情報６を発生させる
ことができる。また、表示手段１において安定してＯＳ
Ｄ情報６の映像を表示することができる。よって、入力
同期信号５Ｈ，５Ｖが乱れた場合であっても、入力映像
信号４に重畳されるＯＳＤ情報６の映像が乱れることは
ない。

【００３１】なお、第１クロック生成手段１１および第
３クロック生成手段２についても、第２クロック生成手
段９と同様のＰＬＬ回路で構成すればよい。ただしその
場合、第１クロック生成手段１１については発振器２９
からの基準信号の代わりに入力水平同期信号５Ｈが１／
Ｎ分周器３０に入力され、第３クロック生成手段２につ
いては発振器２９からの基準信号の代わりに水平同期信
号１３Ｈが１／Ｎ分周器３０に入力されることになる。
そして、各々の場合のパルス列ｃｌｋが、第１クロック
１１Ｃ、第３クロック２Ｃとなる。

【００３２】上記構成の画像表示装置の動作を説明す
る。まず、サンプリング手段８は、第１クロック１１Ｃ
をサンプリングクロックとして用いつつ、入力映像信号
４、入力水平同期信号５Ｈおよび入力垂直同期信号５Ｖ
をサンプリングする。

【００３３】なお、入力映像信号４の取得源がデジタル
画像である場合には、そのデジタル画像の１水平期間当
たりのドットクロック数の情報を予め第１クロック生成
手段１１に与えておき、第１クロック生成手段１１がそ
のドットクロック数に合わせて第１クロック１１Ｃを生
成するようにしておく。具体的には、上記のように第１
クロック生成手段１１をＰＬＬ回路を用いて構成する場
合には、分周比Ｍ，Ｎの値を適当に調節することによ
り、そのデジタル画像の１水平期間当たりのドットクロ
ック数に合わせて第１クロック１１Ｃを生成する。

【００３４】また、入力映像信号４の取得源がテレビ放
送等のアナログ画像である場合には、第１クロック１１
Ｃのクロック数を適当に（例えば表示手段１の１水平期
間当たりのドットクロック数に）設定しておけばよい。

【００３５】そして、入力映像信号４、入力垂直同期信
号５Ｖおよび入力水平同期信号５Ｈのサンプリング結果
は映像信号１６として出力され、第１クロック１１Ｃ、
入力垂直同期信号５Ｖおよび入力水平同期信号５Ｈを用
いてサンプリング手段８で生成された書き込みタイミン
グ制御信号１４Ｗに基づいて記憶手段１５に書き込まれ
る。

【００３６】そして、信号処理手段７において、コント
ラスト調整や輝度調整等の信号処理が行われる。その
後、信号処理手段７においては、映像信号１７のデジタ
ル／アナログ変換が行われ、ＯＳＤ情報６が映像信号１
７に重畳されて映像信号１８として出力される。

【００３７】そして、表示手段１は、第３クロック２
Ｃ、水平同期信号１３Ｈおよび垂直同期信号１３Ｖに基
づいて映像信号１８をサンプリングして表示する。

【００３８】なお、映像信号１７の読み出しは、第２ク
ロック９Ｃ、水平同期信号１３Ｈおよび垂直同期信号１
３Ｖを用いて信号処理手段７で生成された読み出しタイ
ミング制御信号１４Ｒに基づいて行われる。

【００３９】ここで、アナログ信号たる入力映像信号４
の取得源がデジタル画像であり、そのデジタル画像の１
水平期間当たりのドットクロック数と表示手段１の１水
平期間当たりのドットクロック数とが異なる場合には、
信号処理手段７においてさらに、画素数変換動作が行わ
れつつ映像信号１７の読み出しが行われる。

【００４０】ここでいう画素数変換動作とは、記憶手段
１５に書き込まれたデジタル画像データを、記憶時のド
ット数とは異なるドット数で読み取る動作のことを指
す。

【００４１】画素数変換動作の一例として、例えば１水
平期間当たり６００ドットで記憶されたデジタル画像デ
ータを例えば１水平期間当たり５００ドットで読み出す
場合がある。このように６００ドット分の映像を５００
ドット分の映像に変換すると、記憶されたデジタル画像
データの強度をそのまま読み出すことができるドットも
あれば、読み出し部分がデジタル画像データのうち隣接
する複数ドットにまたがってしまうドットもある。そこ
で、後者のようなドットについては、デジタル画像デー
タのうちまたがってしまう複数ドットの各信号強度の平
均値を割り出して、その値を読み出すのである。このよ
うな動作は、信号処理手段７を用いて容易に実現するこ
とができる。

【００４２】このようにすれば、記憶手段１５に記憶さ
れたデジタル画像データの全ドットの信号強度の情報を
活かすことができ、従来の技術のようにサンプリングさ
れないドットが存在する場合に比べ、入力映像信号４を
より正確に映像化することができる。また、信号処理手
段７が映像信号１７を読み取る段階で、表示手段１の１
水平期間当たりのドットクロック数に合わせた第２クロ
ック９Ｃを用いているため、表示手段１が映像信号１８
をサンプリングするときに、記憶手段１５に記憶された
デジタル画像データの隣接ドット間の信号変化部分をサ
ンプリングしてしまうことはない。よって、入力映像信
号４が表示手段１において表示されたときに、映像にモ
アレや滲みを発生させない。

【００４３】また、画素数変換動作の他の一例として、
記憶手段１５に記憶されたデジタル画像データのうち一
部を読み取る場合もある。例えば１水平期間当たり６０
０ドットで記憶されたデジタル画像データのうち、例え
ば４８０ドット分が映像の表示される部分であり、残り
の１２０ドット分には黒映像が記憶されている場合であ
って、表示手段１において１水平期間当たり５００ドッ
トで読み出すときには、映像表示部分である４８０ドッ
ト分をそのまま抜き出し、２０ドット分を黒映像部分と
する場合である。このような動作も、信号処理手段７を
用いて容易に実現することができる。この場合も、入力
映像信号４をより正確に映像化することができ、また、
映像にモアレや滲みを発生させない。

【００４４】以上に示したように、本実施の形態に係る
画像表示装置を用いれば、第２クロック９Ｃは、入力水
平同期信号５Ｈから独立して生成されるので、入力同期
信号５Ｈ，５Ｖに乱れが生じたとしても、第２クロック
９Ｃにより安定した水平同期信号１３Ｈおよび垂直同期
信号１３Ｖを生成することができる。そして、それらの
同期信号を用いて、ＯＳＤ情報６が発生され、かつ、表
示手段１が映像を表示するので、入力同期信号５Ｈ，５
Ｖが乱れた場合であっても、入力映像信号４に重畳され
るＯＳＤ情報６の映像が乱れることはない。

【００４５】また、入力映像信号４が一旦、記憶手段１
５に記憶され、入力同期信号４から独立して表示手段１
の１水平期間あたりのドットクロック数に合わせて発生
させた第２クロック９Ｃを用いて、信号処理手段７が画
素数変換動作を行いつつ映像信号１７の読み出しを行う
ので、入力映像信号４の１水平期間当たりのドットクロ
ック数と表示手段１の１水平期間当たりのドットクロッ
ク数とが異なる場合であっても、美しい映像を表示でき
る。

【００４６】＜実施の形態２＞本実施の形態にかかる画
像表示装置は、実施の形態１にかかる画像表示装置の変
形例である。具体的には、図３に示すように、実施の形
態１にかかる画像表示装置からＯＳＤ発生手段３を除去
したものである。

【００４７】このように、ＯＳＤ発生手段３が存在しな
い場合には、実施の形態１にかかる画像表示装置の有す
る効果のうち、入力映像信号４の１水平期間当たりのド
ットクロック数と表示手段１の１水平期間当たりのドッ
トクロック数とが異なる場合に美しい映像を表示でき
る、という効果が作用する。

【００４８】＜実施の形態３＞本実施の形態にかかる画
像表示装置は、実施の形態２にかかる画像表示装置の変
形例である。具体的には、図４に示すように、実施の形
態２にかかる画像表示装置からさらに第３クロック生成
手段２を除去し、表示手段１には第３クロック２Ｃの代
わりに第２クロック生成手段９の出力である第２クロッ
ク９Ｃを入力したものである。

【００４９】実施の形態１において、第３クロック２Ｃ
は水平同期信号１３Ｈに基づいて生成されていた。しか
し、水平同期信号１３Ｈは、第２クロック９Ｃに基づい
て生成されていたので、図４に示したように第２クロッ
ク９Ｃを直接、表示手段１に与えるようにしてもよい。

【００５０】なお、もちろん、図１に示した画像表示装
置から第３クロック生成手段２を除去し、第３クロック
２Ｃの代わりに第２クロック生成手段９の出力である第
２クロック９Ｃを表示手段１に入力することも可能であ
る。

【００５１】例えば、ナビゲーションシステムにおける
従来の車載用ディスプレイは、図３４に示したような、
表示手段１とクロック生成手段２とＯＳＤ発生手段３と
を有する画像表示装置であった。このような従来の画像
表示装置を、本発明にかかる画像表示装置に改造する場
合には、サンプリング手段８、第１クロック生成手段１
１、記憶手段１５、信号処理手段７、第２クロック生成
手段９および同期信号発生手段１０を追加すればよい。
そして、図３４において、入力映像信号４の代わりに映
像信号１８を、入力水平同期信号５Ｈの代わりに水平同
期信号１３Ｈを、入力垂直同期信号５Ｖの代わりに垂直
同期信号１３Ｖを、それぞれ与えるようにし、クロック
生成手段２を第３クロック生成手段２と読み替えればよ
い。また、ＯＳＤ情報６を信号処理手段７を経由して表
示手段１に入力するようにすればよい。そうすれば、図
１に示した画像表示装置が実現できる。

【００５２】しかし、表示手段１のみの機能を有する車
載用ディスプレイを製造し、サンプリングクロックの生
成を外部装置（上記の追加部分、特にそのうち第２クロ
ック生成手段９）に委ねるようにしてもよい。そして、
その外部装置とその車載用ディスプレイとを含めて一つ
の画像表示装置と考えればよい。本実施の形態は、その
ような場合を考慮したものである。そうすれば、従来の
画像表示装置を改造する場合に比べ、第３クロック生成
手段２を構成する部品が不必要となるので、コスト低下
を図ることができる。

【００５３】＜実施の形態４＞本実施の形態は、実施の
形態１〜３に係る画像表示装置のうち、同期信号発生手
段１０の構成について説明するものである。

【００５４】図５は同期信号発生手段１０の構成例を示
す図である。なお、図５において、９Ｃ，１２Ｖ，１３
Ｈ，１３Ｖの各信号は、図１、図３、図４に示した各信
号と同一のものである。

【００５５】さて、同期信号発生手段１０は、第２クロ
ック９Ｃから水平同期信号１３Ｈを発生させる第１カウ
ンタ１０Ｈ、サンプリング垂直同期信号１２Ｖを遅延さ
せて遅延垂直同期信号１２ＶＤを発生させる遅延手段１
０Ｄ、遅延垂直同期信号１２ＶＤのエッジを検出するエ
ッジ検出手段１０Ｅ、エッジ検出手段１０Ｅにおける検
出結果をフラグ情報として保持するフラグ保持手段１０
Ｌおよび垂直同期信号１３Ｖを発生させる第２カウンタ
１０Ｖを備える。なお、遅延手段１０Ｄの存在理由につ
いては後述する。

【００５６】まず、第１カウンタ１０Ｈは、入力パルス
数をカウントして所定のパルス数に達すると例えばＬｏ
ｗアクティブのパルスを水平同期信号１３Ｈとして１回
出力し、カウント数をリセットする回路として構成され
る。このような回路はＮ進カウンタを用いて容易に構成
される。そして、第２クロック９Ｃを第１カウンタ１０
Ｈに入力し、表示手段１の１水平期間のドットクロック
数を上記の所定のパルス数とする。こうすれば、水平同
期信号１３Ｈが第２クロック９Ｃに基づいて発生する。

【００５７】また、エッジ検出手段１０Ｅは、例えば図
６に示すような構成の回路である。すなわち、エッジ検
出手段１０Ｅは、遅延垂直同期信号１２ＶＤを入力とす
るＤ−ＦＦ回路１９Ａと、Ｄ−ＦＦ回路１９Ａからの出
力１９ＡＳを入力とするＤ−ＦＦ回路１９Ｂと、Ｄ−Ｆ
Ｆ回路１９Ｂからの出力１９ＢＳを入力とするインバー
タ１９Ｃと、Ｄ−ＦＦ回路１９Ａからの出力１９ＡＳお
よびインバータ１９Ｃからの出力１９ＣＳを入力とする
ＡＮＤ回路１９Ｄとを備える。このエッジ検出手段１０
Ｅによれば、遅延垂直同期信号１２ＶＤの立上がりエッ
ジを検出でき、その検出時にパルスが検出出力１０ＥＳ
として出力される。

【００５８】そして、検出出力１０ＥＳはフラグ保持手
段１０Ｌに入力される。フラグ保持手段１０Ｌは、検出
出力１０ＥＳの有無の情報をフラグとして保持し、検出
出力１０ＥＳが入力されたときにフラグ出力１０ＬＳを
ＬｏｗからＨｉｇｈに切り替える回路である（例として
Ｈｉｇｈアクティブとしている）。なお、Ｈｉｇｈとな
ったフラグ出力１０ＬＳは、第２カウンタ１０Ｖからの
リセット出力１０Ｒが入力されたときにＬｏｗに戻され
る。

【００５９】また、第２カウンタ１０Ｖは、フラグ出力
１０ＬＳがＨｉｇｈになった後、第１カウンタの出力１
３ＨがＬｏｗとなったときに垂直同期信号１３Ｖをアク
ティブにし、第１カウンタの出力１３Ｈが所定の回数入
力されるまで垂直同期信号１３Ｖをアクティブ（例えば
Ｌｏｗアクティブ）にし続ける回路である。すなわち、
第２カウンタ１０Ｖは、遅延垂直同期信号１２ＶＤのパ
ルス入力後、最初の水平同期信号１３Ｈのパルスが入力
されたときに垂直同期信号１３Ｖのパルスを生成する。
なお、垂直同期信号１３Ｖが非アクティブになったとき
には、第２カウンタ１０Ｖからフラグ保持手段１０Ｌに
対してリセット出力１０Ｒが出力される。

【００６０】このように第２カウンタ１０Ｖが、遅延垂
直同期信号１２ＶＤのパルス入力後、最初の水平同期信
号１３Ｈのパルスが入力されたときに垂直同期信号１３
Ｖのパルスを生成することで、入力垂直同期信号５Ｖと
垂直同期信号１３Ｖとを対応させることができる。

【００６１】なお、上記の同期信号発生手段１０の備え
る第１カウンタ１０Ｈ、第２カウンタ１０Ｖ、フラグ保
持手段１０Ｌ、遅延手段１０Ｄは、いずれも例えばＶＨ
ＤＬ（Very high speed integrated circuit Hardware
Description Language）等のハードウェア記述言語を援
用することで容易に回路構成できる。

【００６２】なお、図７は、入力水平同期信号５Ｈ、サ
ンプリング垂直同期信号１２Ｖ、水平同期信号１３Ｈお
よび垂直同期信号１３Ｖのタイミングチャートを示して
いる。図７に示すように、垂直同期信号１３Ｖは水平同
期信号１３Ｈに同期してアクティブとなっている。ま
た、水平同期信号１３Ｈは、入力水平同期信号５Ｈとは
別個に独立して生成されている。

【００６３】ただし、垂直同期信号１３Ｖは、図５に示
したようにサンプリング垂直同期信号１２Ｖに基づいて
生成されているので、サンプリング垂直同期信号１２Ｖ
と無関係ではない。このことを示したのが図８である。

【００６４】図８に示すように、サンプリング垂直同期
信号１２Ｖのあるパルス１２Ｖａは、図５中の遅延手段
１０Ｄにより期間ＤＬＹだけ遅延されて、遅延垂直同期
信号１２ＶＤ中のパルス１２ＶＤａとして現れる。

【００６５】ここで、図５中の第２カウンタ１０Ｖにお
いて、遅延垂直同期信号１２ＶＤのパルス入力後、最初
の水平同期信号１３Ｈのパルスが入力されたときに垂直
同期信号１３Ｖのパルスを生成していたことを考え合わ
せると、垂直同期信号１３Ｖのパルスは、パルス１２Ｖ
Ｄａの発生後、１水平期間分経過する期間のうちいつ出
力されるか特定できない。すなわち、垂直同期信号１３
Ｖのパルスは、水平同期信号１３Ｈのパルスとパルス１
２ＶＤａとの間で時間差がない場合には、パルス１２Ｖ
Ｄａと同時に発生するパルス１３Ｖａとして出力される
が、水平同期信号１３Ｈのパルスとパルス１２ＶＤａと
の間で時間差が最大となる場合には、パルス１２ＶＤａ
から１水平期間分遅れて発生するパルス１３Ｖｂとして
出力されることになる。

【００６６】これは、水平同期信号１３Ｈを、第２クロ
ック９Ｃを用いて入力水平同期信号５Ｈとは別個に独立
して生成していることに起因する。

【００６７】さて、その場合、以下のような問題が存在
する。すなわち、記憶手段１５への映像信号１６の書き
込みは、上記のように書き込みタイミング制御信号１４
Ｗに基づいて制御される。ここで、書き込みタイミング
制御信号１４Ｗは、第１クロック１１Ｃ、入力垂直同期
信号５Ｖおよび入力水平同期信号５Ｈに基づいて生成さ
れる。一方、記憶手段１５からの映像信号１７の読み出
しは、上記のように読み出しタイミング制御信号１４Ｒ
に基づいて制御される。読み出しタイミング制御信号１
４Ｒは、第２クロック９Ｃ、垂直同期信号１３Ｖおよび
水平同期信号１３Ｈに基づいて生成される。

【００６８】すると、水平同期信号１３Ｈを、第２クロ
ック９Ｃを用いて入力水平同期信号５Ｈとは別個に独立
して生成していることから、書き込みタイミング制御信
号１４Ｗの出力時点と、読み出しタイミング制御信号１
４Ｒの出力時点との関係が特定できないことになる。

【００６９】このことを図９および図１０を用いて説明
する。図９において、縦軸は記憶手段１５におけるライ
ンメモリのメモリアドレス番号を示し、横軸は時間を示
している。今、仮に１水平期間が６００ドットクロック
であり、そのうち画像表示部分が４８０ドットクロック
である（残りの１２０ドットクロックは黒映像）とする
と、１水平期間分の読み出しタイミング２１と１水平期
間分の書き込みタイミング２０との時間関係は、図９に
示すように等間隔に配置されるのが理想的である。すな
わち、読み出しタイミング２１が書き込みタイミング２
０に一定間隔で遅れて存在すれば、読み出し前に誤って
次のラインの情報を書き込んだり、あるいは逆に、１つ
前のラインの情報を読み出したりすることがない。

【００７０】しかし、上記のように書き込みタイミング
制御信号１４Ｗの出力時点と読み出しタイミング制御信
号１４Ｒの出力時点との関係が特定できないと、図１０
に示すように、書き込みタイミング２０に対して読み出
しタイミングの位置が領域２２中のどの位置に来るかが
特定できなくなる。例えば、読み出しタイミングの位置
が２２ａに来たときと２２ｂに来たときとでは、読み出
される内容が１ライン分ずれることになる。すなわち、
フィールドごとに垂直表示位置が異なる表示映像となっ
てしまう。

【００７１】以上のような各フィールドにより垂直表示
位置が異なる現象を防止するために、図５における遅延
手段１０Ｄは設けられている。また、記憶手段１５にお
けるラインメモリのメモリ容量を１水平期間の表示エリ
アのドットクロック数の２倍に設定しておく。このこと
を図１１を用いて説明する。

【００７２】図１１は、サンプリング垂直同期信号１２
Ｖと遅延垂直同期信号１２ＶＤとの時間的位置関係を遅
延手段１０Ｄにより期間ＤＬＹだけ遅延させ、記憶手段
１５におけるラインメモリのメモリ容量を１水平期間の
表示エリアのドットクロック数の２倍に設定した場合
の、書き込みタイミング２３および読み出しタイミング
２４を説明する図である。なお、この図においても、図
９及び図１０と同様、１水平期間の画像表示部分は４８
０ドットクロックとしている。また、横軸が時間、縦軸
がメモリアドレスである。

【００７３】図１１に示すように、書き込みタイミング
２３のうち、例えば奇数ラインの画像データを書き込み
タイミング２３ａに示すように１〜４８０番目のメモリ
アドレスに書き込み、偶数ラインの画像データを書き込
みタイミング２３ｂに示すように４８１〜９６０番目の
メモリアドレスに書き込むようにしておく。なお、書き
込みタイミング２３のうち、１水平期間中の画像表示部
分でない箇所の映像信号は記憶しないため書き込みアド
レスが一時停止し、折れ曲がった直線になっている。

【００７４】そして、読み出しタイミングについても書
き込みタイミング２３と同様、奇数ラインの画像データ
を例えば読み出しタイミング２４ａに示すように１〜４
８０番目のメモリアドレスから読み出し、偶数ラインの
画像データを例えば読み出しタイミング２４ｂに示すよ
うに４８１〜９６０番目のメモリアドレスから読み出す
ようにしておく。

【００７５】なお、サンプリング垂直同期信号１２Ｖと
遅延垂直同期信号１２ＶＤとの間の時間差である期間Ｄ
ＬＹを、１水平期間の半分である３００ドットクロック
に設定しておく。すると、図８からもわかるように、読
み出しタイミングの位置は、書き込みタイミング２３か
ら３００ドットクロック分の期間ＤＬＹだけ遅延させた
領域２４内に収まるようになる。なお、領域２４内で
は、１水平期間中のどこで読み出されるかはわからな
い。また、書き込みタイミング２３と同様に表示エリア
でない部分は読み出しアドレスが一時停止するため、領
域２４は２つの平行四辺形がずれて積層されたような表
示になっている。

【００７６】このようにすれば、読み出しタイミングと
書き込みタイミングとの位置関係が特定できずに、例え
ばある奇数ラインの読み出しタイミング２４ａが、１つ
後の偶数ラインの書き込みタイミング２３ｂよりも遅く
なった場合であっても、その奇数ラインの書き込みタイ
ミング２３ａで書き込まれた情報はメモリアドレス中の
１〜４８０番目のアドレスに残置しているので、読み出
し前に誤って次のラインの情報を書き込むことがない。
また、読み出しタイミング２４ａを書き込みタイミング
２３ａから期間ＤＬＹだけ遅延させていることから、１
つ前のラインの情報を読み出すこともない。すなわち、
上述したような各フィールドにより垂直表示位置が異な
る現象を防止することができる。

【００７７】なお、遅延手段１０Ｄによる遅延量を表示
手段１の１水平期間当たりのドットクロック数の半分と
したのは、以下の理由による。

【００７８】書き込みタイミング制御信号１４Ｗと読み
出しタイミング制御信号１４Ｒとは、その周波数がほぼ
等しくなるよう生成される。しかし、書き込みタイミン
グ制御信号１４Ｗの周波数と読み出しタイミング制御信
号１４Ｒの周波数とを厳密に一致させることは困難であ
り、両者の間にわずかなずれが生じやすい。そのため、
書き込みタイミングと読み出しタイミングとの間の位相
差を一定に保つことができないことがある。その場合、
最初に位相差を設けておいたとしても、読み出しタイミ
ングと書き込みタイミングとの間の位相差が徐々に縮ま
り、ついには一方が他方を追い越してしまう。

【００７９】すると、読み出されるべきラインの情報を
読み出す前に次の書き込みが行われ、誤って次のライン
の情報を読み出すことになる。または、書き込まれるべ
きラインの情報を書き込む前に次の読み出しが行われ、
誤って前のラインの情報を二重に読み出すことになる。
すなわち、このような追い越し現象が生じると、画像の
１フィールド内でラインの欠落や重複が生じてしまう。

【００８０】そこで、遅延手段１０Ｄによる遅延量を上
記のように設定して、書き込みタイミング２３がちょう
ど読み出しタイミングの領域２４の間隙の中間に位置す
るようにする。このようにすれば、書き込みタイミング
２３が読み出しタイミングの領域２４内に入る可能性が
最も低くなり、書き込みタイミングと読み出しタイミン
グとの間の位相差を一定に保つことができない場合であ
っても、追い越し現象の発生の可能性を低く抑えること
ができる。遅延量を上記のように設定するのは、このよ
うな理由からである。

【００８１】なお、記憶手段１５におけるラインメモリ
の容量は、多ければ多いほど、すなわち２以上の整数倍
だけあれば、追い越し現象や各フィールドにより垂直表
示位置が異なる現象を防ぐ効果が高いのは言うまでもな
い。上記においては、書き込みタイミング２３と読み出
しタイミング２４とが同期して現れる場合を例に採って
いたが、例えば両タイミングを非同期で出現させる場合
も考えられる。その場合には、記憶手段１５におけるラ
インメモリの容量をより多く用意して対応することも可
能である。ただし、実際には回路規模やコストの面を考
えると、１水平周期の表示部分のドットクロック数の２
倍の容量を持つラインメモリを使用することが妥当であ
る。

【００８２】＜実施の形態５＞本実施の形態は、実施の
形態４の変形例である。すなわち、実施の形態４と同様
にして同期信号発生手段１０を構成した場合であって、
入力映像信号を表示手段１の表示画面の一端から半分の
領域に２分の１に縮小して細長い映像として書き込む場
合について示すものである。以下、図１２を用いて説明
する。

【００８３】図１２は、図１１と同様、サンプリング垂
直同期信号１２Ｖと遅延垂直同期信号１２ＶＤとの時間
的位置関係を遅延手段１０Ｄにより期間ＤＬＹだけ遅延
させ、記憶手段１５におけるラインメモリのメモリ容量
を１水平期間の表示エリアのドットクロック数の２倍に
設定した場合の、書き込みタイミング２５および読み出
しタイミング２６を説明する図である。なお、この図に
おいても、図９〜図１１と同様、１水平期間中の画像表
示部分は４８０ドットクロックとしている。また、横軸
が時間、縦軸がメモリアドレスである。

【００８４】図１２に示すように、書き込みタイミング
２５のうち、例えば奇数ラインの画像データを書き込み
タイミング２５ａ，２５ｃに示すように１〜２４０番目
のメモリアドレスに書き込み、偶数ラインの画像データ
を書き込みタイミング２５ｂ、２５ｄに示すように４８
１〜７２０番目のメモリアドレスに書き込むようにして
おく。なお、書き込みタイミング２５ｃに示しているよ
うに、入力映像信号４の４８０ドットクロック分の画像
表示部分の情報は全て読み取られた上で、その情報が２
４０個のメモリアドレスに圧縮されて書き込まれている
ので、表示映像としては一端から半分の位置に細長い映
像が映し出されることとなる。

【００８５】図１２に示すように、このような２分の１
縮小時は、書き込み時のメモリアドレスの進行量が読み
出し時のメモリアドレスの進行量に対して２分の１とな
る速さで情報の書き込み及び読み出しが行われる（図１
２でいえば、書き込みタイミング２５の傾きが、読み出
しタイミング２６の傾きに対して緩やかになる）。

【００８６】よって、例えば上記の場合、１水平期間中
に読み出しアドレスが書き込みアドレスに２４０ドット
クロック分追いつくことになる。このようなとき、実施
の形態４の場合のように、遅延手段１０Ｄにおける期間
ＤＬＹを３００ドットクロック分としておくと、書き込
みタイミング２５が領域２６に侵入してしまうことがあ
る。

【００８７】よって、書き込みタイミングに対する読み
出しタイミングの遅延量を、実施の形態４で示した３０
０ドットクロックに加えて、読み出しアドレスが追いつ
く２４０ドットクロック分の２分の１の１２０ドットク
ロック多い、４２０ドットクロックとする。これによ
り、読み出しタイミング２６ａ等のアドレスの位相が１
水平期間内で変動しても、最悪条件でも１水平期間の最
初と最後で１８０ドットクロック分の余裕を得ることが
できる。よって、各フィールドにより垂直表示位置が異
なる現象を最も効果的に防ぐことができる。また、追い
越し現象の発生も効果的に抑制することができる。

【００８８】＜実施の形態６＞本実施の形態は、実施の
形態５の変形例である。すなわち、実施の形態４と同様
にして同期信号発生手段１０を構成した場合であって、
書き込まれた画像情報のうち表示手段１の表示画面の一
端から半分の領域の部分を２倍に拡大して一画面とし、
横長の映像として表示する場合について示すものであ
る。以下、図１３を用いて説明する。

【００８９】図１３は、図１２と同様、サンプリング垂
直同期信号１２Ｖと遅延垂直同期信号１２ＶＤとの時間
的位置関係を遅延手段１０Ｄにより期間ＤＬＹだけ遅延
させ、記憶手段１５におけるラインメモリのメモリ容量
を１水平期間の表示エリアのドットクロック数の２倍に
設定した場合の、書き込みタイミング２７および読み出
しタイミング２８を説明する図である。なお、この図に
おいても、図９〜図１２と同様、１水平期間中の画像表
示部分は４８０ドットクロックとしている。また、横軸
が時間、縦軸がメモリアドレスである。

【００９０】図１３に示すように、読み出しタイミング
２８のうち、例えば奇数ラインの画像データを読み出し
タイミング２８ａ，２８ｃに示すように１〜２４０番目
のメモリアドレスから読み出し、偶数ラインの画像デー
タを読み出しタイミング２８ｂ，２８ｄに示すように４
８１〜７２０番目のメモリアドレスから読み出すように
しておく。なお、読み出しタイミング２８ａに示してい
るように、入力映像信号４の４８０ドットクロック分の
画像表示部分の情報が全てラインメモリに書き込まれた
上で、その情報のうちの半分である１〜２４０番目のメ
モリアドレスに書き込まれた情報を読み取っているの
で、表示映像としては一画面に横長の映像が映し出され
ることとなる。

【００９１】図１３に示すように、このような２倍拡大
時は、読み出し時のメモリアドレスの進行量が書き込み
時のメモリアドレスの進行量に対して２分の１となる速
さで情報の書き込み及び読み出しが行われる（図１３で
いえば、読み出しタイミング２８の傾きが、書き込みタ
イミング２７の傾きに対して緩やかになる）。

【００９２】よって、例えば上記の場合、１水平期間中
に書き込みアドレスが読み出しアドレスに２４０ドット
クロック分追いつくことになる。このようなとき、実施
の形態４の場合のように、遅延手段１０Ｄにおける期間
ＤＬＹを３００ドットクロック分としておくと、書き込
みタイミング２７が領域２８に侵入してしまうことがあ
る。

【００９３】よって、書き込みタイミングに対する読み
出しタイミングの遅延量を、実施の形態４で示した３０
０ドットクロックから、書き込みアドレスが追いつく２
４０ドットクロック分の２分の１の１２０ドットクロッ
ク分減らした、１８０ドットクロックとする。これによ
り、読み出しタイミング２８ａ等のアドレスの位相が１
水平期間内で変動しても、最悪条件でも１水平期間の最
初と最後で１８０ドットクロック分の余裕を得ることが
できる。よって、各フィールドにより垂直表示位置が異
なる現象を最も効果的に防ぐことができる。また、追い
越し現象の発生も効果的に抑制することができる。

【００９４】＜実施の形態７＞本実施の形態は、入力同
期信号が図１に示したように入力水平同期信号５Ｈと入
力垂直同期信号５Ｖとに分離されているのではなく、複
合同期信号である場合に必要な同期分離手段について示
したものである。

【００９５】図１４に、複合同期信号５Ｃを入力垂直同
期信号５Ｖおよび入力水平同期信号５Ｈに分離する同期
分離手段３５のブロック図を示す。

【００９６】従来の同期分離方法としては、図１５に示
すような同期分離手段４０が用いられていた。従来の同
期分離手段４０は、カウンタ４０Ａ、反転手段４０Ｂお
よびエッジ検出手段４０Ｃを備え、エッジ検出手段４０
Ｃから入力水平同期信号５Ｈが生成されていた。また、
垂直同期分離手段３９を従来の同期分離手段４０は備
え、垂直同期分離手段３９からは入力垂直同期信号５Ｖ
が生成されていた。

【００９７】一方、本実施の形態においては、水平同期
信号の分離方法について着目するため、図１６に示すよ
うに同期分離手段３５において水平同期信号の分離に関
する部分の構成が従来の同期分離手段４０とは異なって
いる。

【００９８】まず、従来の同期分離手段４０の構成およ
び動作について説明する。複合同期信号５Ｃはカウンタ
４０Ａおよび反転手段４０Ｂに入力される。このうちカ
ウンタ４０Ａは、水平同期周期よりも小さい間隔の一定
周期で複合同期信号５ＣのＨｉｇｈまたはＬｏｗを判別
し、Ｌｏｗの時カウントダウンし、Ｈｉｇｈの時カウン
トアップする回路である。また、反転手段４０Ｂは、カ
ウンタ４０Ａからの命令がないときには複合同期信号５
Ｃをそのまま出力し、カウンタ４０Ａからの命令があっ
たときには複合同期信号５Ｃを反転して出力する回路で
ある。そしてエッジ検出手段４０Ｃは図６に示したのと
同様の回路である。

【００９９】カウンタ４０Ａは、カウント数が一定の上
限値に達すると反転手段４０Ｂを作動させて複合同期信
号５Ｃを反転させる。この従来の同期分離手段４０の動
作およびその問題点を図１８〜図２１を用いて説明す
る。

【０１００】図１８および図１９に示す信号５Ｃａおよ
び５Ｃｂは、例えばカーナビゲーションシステム等にお
いて用いられる複合同期信号である。図１８に示した複
合同期信号５Ｃａは、テレビ放送のＮＴＳＣ信号に準拠
して作られた切り込みパルスのある標準的なものであ
る。一方、図１９に示したような非標準の複合同期信号
５Ｃｂは、カーナビゲーションシステムのように信号発
生装置と画像表示装置が１対１で対応しているような閉
鎖的なシステムでしばしば用いられる信号である。非標
準の複合同期信号にすると回路が簡素ですむので、図１
９に示したような複合同期信号５Ｃｂはよく用いられ
る。

【０１０１】さて、図２０および図２１は、それぞれ図
１８、図１９に示した複合同期信号５Ｃａ，５Ｃｂから
水平同期信号を従来の同期分離手段４０を用いて分離し
た場合の信号波形を示したものである。この従来の方法
では、図２０に示すように、図１８に示した信号５Ｃａ
については水平同期信号５Ｈａをうまく分離できるが、
図１９に示したような非標準の信号５Ｃｂについては、
点Ｐにおいて１つパルスが抜けた水平同期信号５Ｈｂと
なり、うまく分離できない。

【０１０２】そこで、本実施の形態においては、点Ｐに
おいてもパルスが抜けることがない水平同期信号を発生
可能な同期分離手段を実現する。

【０１０３】図１６に示したとおり、本実施の形態にか
かる同期分離手段３５は、遅延手段３６、ＥＸＯＲ回路
３７およびマスク手段３８を備えている。複合同期信号
５Ｃは、遅延手段３６およびＥＸＯＲ回路３７のそれぞ
れに与えられる。また、ＥＸＯＲ回路３７の他方の入力
端には遅延手段３６の出力３６Ｓが与えられる。そして
ＥＸＯＲ回路３７の出力３７Ｓは、マスク手段３８に与
えられ、マスク手段３８の出力が分離された入力水平同
期信号５Ｈとなる。

【０１０４】なお、マスク手段３８は図１７に示す構成
の回路である。すなわち、マスク手段３８は、図６のエ
ッジ検出手段３８Ａと、第１クロック１１Ｃのクロック
数をカウントし、エッジ検出およびマスクフラグのＨｉ
ｇｈ時にカウントリセットするカウンタ３８Ｂと、カウ
ンタ３８Ｂのカウント数が所定の値に達するまでマスク
フラグをＬｏｗに保ち到達後はＨｉｇｈにするフラグ保
持手段３８Ｃと、マスクフラグ出力およびＥＸＯＲ回路
３７の出力３７Ｓの論理積を演算するＡＮＤ回路３８Ｄ
とを備える。このマスク手段３８によれば、ＥＸＯＲ回
路３７の出力３７Ｓのあるパルスの入力からカウンタ３
８Ｂのカウント数が所定の値に達するまでの期間は、後
続するパルスが出力されない。

【０１０５】なお、上記のマスク手段３８の備えるカウ
ンタ３８Ｂおよびフラグ保持手段３８Ｃは、いずれも例
えばＶＨＤＬ等のハードウェア記述言語を援用すること
で容易に回路構成できる。

【０１０６】図２２は、本実施の形態にかかる同期分離
手段３５の動作を示した図であり、図１８に示したよう
な非標準の複合同期信号であっても、水平同期信号を分
離することができる。すなわち、遅延手段３６およびＥ
ＸＯＲ回路３７により複合同期信号５Ｃｂのダウンエッ
ジとアップエッジの両エッジを検出し、マスク手段３８
によりマスクをかける。これにより、前縁のパルスだけ
を分離する。なお、図２３および図２４は、遅延手段３
６およびＥＸＯＲ回路３７においてダウンエッジとアッ
プエッジの両エッジが検出されることを説明する図であ
る。

【０１０７】なお、遅延手段３６およびＥＸＯＲ回路３
７を用いることによって、入力複合同期信号の極性に依
らず、出力３７Ｓのように上に凸のパルスを分離できる
ため、従来の技術のように入力複合同期信号の極性を判
別する必要がない。また、反転器を用いれば、出力３７
Ｓが下に凸のパルスを分離できるのは言うまでもない。

【０１０８】＜実施の形態８＞本実施の形態は、図１に
示した画像表示装置において、同期信号が正常なパルス
として入力されない場合に異常パルスをマスクし、欠落
したパルスを補償する入力同期信号補正手段を説明する
ものである。

【０１０９】図２５は、本実施の形態に係る入力同期信
号補正手段を表したものである。図において、５Ｈ，５
Ｖはそれぞれ外部から入力された入力水平同期信号、入
力垂直同期信号である。以降、入力水平同期信号５Ｈと
入力垂直同期信号５Ｖは同様の処理を受けるので、入力
水平同期信号５Ｈについてのみ説明する。

【０１１０】本実施の形態に係る入力同期信号補正手段
は、入力水平同期信号５Ｈのパルスから一定期間のパル
スを無視するマスク手段４１Ｈ、マスク手段４１Ｈより
出力された水平同期信号４１ＨＳのパルスから一定期間
パルスがないと水平同期信号の欠落を補償する補償パル
スを生成する補償パルス生成手段４２Ｈ、および入力水
平同期信号５Ｈが安定して出力されているかどうかを判
断する安定動作検出手段４３Ｈを備えている。なお、補
償パルス生成手段４２Ｈは補償パルス出力４２ＨＳをマ
スク手段４１Ｈに伝える。また、安定動作検出手段４３
Ｈは安定動作の情報に関する出力４３ＨＳをマスク手段
４１Ｈに伝える。そして、５０Ｈは補償パルス生成手段
４２Ｈから出力された水平同期信号である。

【０１１１】なお、マスク手段４１Ｈは図１７に示した
のと同様の回路である。また、補償パルス生成手段４２
Ｈは図２６に示す構成の回路であり、安定動作検出手段
４３Ｈは図２７に示す構成の回路である。なお、補償パ
ルス生成手段４２Ｈの出力４２ＨＳは入力水平同期信号
５Ｈに重畳してマスク手段４１Ｈに入力される。また、
安定動作検出手段４３Ｈの出力４３ＨＳはマスク手段４
１Ｈ内のフラグ保持手段に与えられ、出力４３ＨＳの値
がＨｉｇｈのときにはフラグ保持手段のフラグを一時的
かつ強制的にＬｏｗに保持させ、出力４３ＨＳの値がＬ
ｏｗのときにフラグ保持手段のフラグを一時的かつ強制
的にＨｉｇｈに保持させる。

【０１１２】補償パルス生成手段４２Ｈは、図２６に示
すとおり、図６のエッジ検出手段４２Ａと、第１クロッ
ク１１Ｃのクロック数をカウントし、エッジ検出後、カ
ウント数が所定の値に達したときにＨｉｇｈ値を出力し
て、その後カウントリセットするカウンタ４２Ｂと、カ
ウンタ４２Ｂの補償パルス出力４２ＨＳおよびマスク手
段４１Ｈの出力４１ＨＳの論理和を演算するＯＲ回路４
２Ｃとを備える。この補償パルス生成手段４２Ｈによれ
ば、マスク手段４１Ｈの出力４１ＨＳのあるパルスの入
力からカウンタ４２Ｂのカウント数が所定の値に達する
期間が過ぎたときに、補償パルスが５０Ｈに出力され
る。

【０１１３】また、安定動作検出手段４３Ｈは、図２７
に示すとおり、図６のエッジ検出手段４３Ａと、第１ク
ロック１１Ｃのクロック数をエッジ検出後からカウント
し、次のエッジの検出時におけるカウント数を出力し
て、その後カウントリセットする第１カウンタ４３Ｂ
と、第１カウンタ４３Ｂの出力に所定の値を加える加算
器４３Ｃと、第１カウンタ４３Ｂの出力から所定の値を
減じる減算器４３Ｄと、エッジ検出をイネーブル信号と
しつつ第１カウンタ４３Ｂの出力を受けてその一つ前の
エッジ検出時点での第１カウンタ４３Ｂの出力の値を出
力するＤ−ＦＦ４３Ｅとを備える。そして、さらに安定
動作検出手段４３Ｈは、加算器４３Ｃの出力とＤ−ＦＦ
４３Ｅの出力とを比較し、加算器４３Ｃの出力値がＤ−
ＦＦ４３Ｅの出力値よりも大きい場合にＨｉｇｈを出力
する比較器４３Ｆと、減算器４３Ｄの出力とＤ−ＦＦ４
３Ｅの出力とを比較し、減算器４３Ｄの出力値がＤ−Ｆ
Ｆ４３Ｅの出力値よりも小さい場合にＨｉｇｈを出力す
る比較器４３Ｇと、比較器４３Ｆおよび４３Ｇの論理積
を演算するＡＮＤ回路４３Ｉと、エッジ検出をイネーブ
ル信号としつつＡＮＤ回路４３Ｉの出力のうちＨｉｇｈ
となった回数をカウントする第２カウンタ４３Ｊと、エ
ッジ検出をイネーブル信号としつつＡＮＤ回路４３Ｉの
出力のうちＬｏｗとなった回数をカウントする第３カウ
ンタ４３Ｋと、第２カウンタ４３Ｊのカウント数がある
値以上となったときにＨｉｇｈの安定フラグを出力４３
ＨＳとして出力し、第３カウンタ４３Ｋのカウント数が
ある値以上となったときにＬｏｗの安定フラグを出力４
３ＨＳとして出力するフラグ保持手段４３Ｌとを有す
る。

【０１１４】なお、上記の補償パルス生成手段４２Ｈの
備えるカウンタ４２Ｂ並びに安定動作検出手段４３Ｈの
備える第１〜第３カウンタ４３Ｂ，４３Ｊ，４３Ｋ、お
よびフラグ保持手段４３Ｌは、いずれも例えばＶＨＤＬ
等のハードウェア記述言語を援用することで容易に回路
構成できる。

【０１１５】さて、図２８〜図３３は、本実施の形態に
係る入力同期信号補正手段の動作を説明するための図で
ある。図２８に示すように、入力パルスＰ１ａから、一
定期間マスクをかけることにより、正常周期より早い異
常入力パルスＰ１ｂを削除することができる。また、図
２９に示すように、正常周期位置にパルスが無ければ、
欠落補償パルスＣＰ２を付加する。

【０１１６】しかし、それだけでは、正常周期より遅い
パルスＰ２ｂを削除することはできない。従って、図３
０に示すように欠落補償パルスＣＰ２からも一定期間マ
スクをかけることにより、異常パルスＰ２ｂを削除す
る。これによりほぼ完全に異常パルスを削除することが
できる。

【０１１７】しかしながら、図３１に示すように、欠落
補償パルスＣＰ１，ＣＰ２からマスクをかけると、入力
同期信号が正常なパルスＰ１ａ，Ｐ２ａに戻った時、正
常なパルスＰ１ａ，Ｐ２ａと欠落補償パルスＣＰ１，Ｃ
Ｐ２との間で位相が異なると、位相が異なったまま、欠
落補償パルスを同期信号として後段の回路が動作するこ
とになり、同期のずれた映像が表示されることになる。

【０１１８】これを防ぐため、入力パルスの周期をカウ
ントすることにより、入力同期信号が安定動作を始めた
時に、図３２に示すように、マスクを一時的に解除す
る。その後、再び異常パルスの入力に備えて、図３３に
示すようにマスクをかける。入力同期信号の安定判定
は、例えば、入力パルスの周期が、Ｎ回連続ある誤差Ｍ
の範囲内であれば安定と判定すればよい。

【０１１９】このようにすれば、入力同期信号が不安定
または欠落しても、安定した同期信号を得ることができ
る。また、入力同期信号の安定性を判定し、不安定から
安定となったとき、マスクを一時的に解除することによ
り、入力同期信号が安定したときに、異なった位相で欠
落補償パルスを発生し続けることを防ぐことができる。

【０１２０】なお、上記の安定動作検出手段４３Ｈは、
この図３２、図３３の動作を実現するものであり、図２
７中の加算器４３Ｃにおける所定の値と減算器４３Ｄに
おける所定の値との和が上記の誤差Ｍに相当する。ま
た、第２カウンタ４３Ｊでのカウント数が上記の回数Ｎ
に相当する。

【０１２１】

【発明の効果】請求項１に記載の発明によれば、入力映
像信号のサンプリングに用いられる第１クロックと、記
憶された映像信号の読み出しに用いられる第２クロック
とが異なるため、入力同期信号が乱れても第２クロック
が乱れることはない。そして、第２クロックを用いて生
成された新たな同期信号が後段の表示手段において用い
られるので、表示映像が安定する。また、入力映像信号
の１水平期間あたりのドットクロック数に合わせて第１
クロックを生成し、一方、表示手段の１水平期間あたり
のドットクロック数に合わせて第２クロックを生成すれ
ば、入力映像信号中の１水平期間あたりのドットクロッ
ク数と、表示手段の１水平期間あたりのドットクロック
数とが異なる場合であっても、信号処理手段において画
素数変換動作を行うことによりモアレや滲みの少ない美
しい表示映像を得ることができる。

【０１２２】請求項２に記載の発明によれば、第２クロ
ックを基準にした新たな映像信号を生成し、入力映像信
号と重畳するので、入力同期信号が乱れた時であっても
新たな映像信号は乱れない。よって、ＯＳＤ情報や文字
情報等を新たな映像信号とし、テレビ放送等を入力映像
信号として採用すれば、テレビ放送等が弱電界状態にあ
るときでも、ＯＳＤ情報や文字情報等の重畳映像が乱れ
ることがない。

【０１２３】請求項３に記載の発明によれば、入力され
た同期信号のうちの垂直同期信号をも用いて新たな同期
信号のうちの垂直同期信号を生成するので、入力垂直同
期信号と新たな垂直同期信号とを対応させることができ
る。

【０１２４】請求項４に記載の発明によれば、記憶手段
は、表示手段が表示する１ラインのドット数の２以上の
整数倍の記憶容量を有するので、記憶手段に記憶された
入力映像信号を読み取るまで残置させることができる。
よって、各フィールドにより垂直表示位置が異なる現象
を防止することができる。

【０１２５】請求項５に記載の発明によれば、信号処理
手段は、サンプリングされた映像信号が記憶手段に書き
込まれる時点よりも遅れて記憶手段から映像信号を読み
出すので、１つ前のラインの情報を読み出すことがな
い。よって、各フィールドにより垂直表示位置が異なる
現象を防止することができる。

【０１２６】請求項６に記載の発明によれば、サンプリ
ングされた映像信号の書き込み時点からの遅延量は、サ
ンプリングされた映像信号の書き込みタイミングが、そ
の前後の前記信号処理手段の読み出しタイミングの採り
得る範囲の間隙の中間に位置するように決定されるの
で、書き込みタイミングが読み出しタイミングの採り得
る範囲内に入る可能性を最も低くすることができる。よ
って、ラインの追い越し現象の発生の可能性を低く抑え
ることができる。

【０１２７】請求項７に記載の発明によれば、記憶手段
への書き込み速度と記憶手段からの読み出し速度とが異
なるので、表示画像の拡大・縮小を行うことができる。

【０１２８】請求項８に記載の発明によれば、パルスの
生成から所定の期間マスクをかけることでダウンエッジ
およびアップエッジのうち前縁に位置するものを水平同
期信号として取り出すので、ＮＴＳＣ等以外の非標準の
複合同期信号であっても、水平同期信号を分離すること
ができる。

【０１２９】請求項９に記載の発明によれば、第１マス
ク解除後に一定期間、同期信号の新たなパルスが入力さ
れなければ欠落補償パルスを生成し、欠落補償パルスか
らさらに所定の期間パルス生成を防ぐ第２マスクをか
け、同期信号のパルスの周期からその安定性を所定の基
準に基づいて判別し、不安定から安定となったとき、一
時的に第２マスクを解除するので、入力同期信号が不安
定または欠落しても、安定した同期信号を得ることがで
きる。また、入力同期信号の安定性を判定し、不安定か
ら安定となったとき、マスクを一時的に解除することに
より、入力同期信号が安定したときに、異なった位相で
欠落補償パルスを発生し続けることを防ぐことができ
る。

【図面の簡単な説明】

【図１】 実施の形態１に係る画像表示装置のブロック
図である。

【図２】 実施の形態１に係る画像表示装置中の第２ク
ロック生成手段９Ｃを示す図である。

【図３】 実施の形態２に係る画像表示装置のブロック
図である。

【図４】 実施の形態３に係る画像表示装置のブロック
図である。

【図５】 実施の形態１〜３に係る画像表示装置中の同
期信号発生手段１０を示す図である。

【図６】 エッジ検出手段１０Ｅの構成例を示す図であ
る。

【図７】 入力水平同期信号５Ｈ、サンプリング垂直同
期信号１２Ｖ、および同期信号１３Ｖ，１３Ｈのタイミ
ングを示す図である。

【図８】 サンプリング垂直同期信号１２Ｖ、遅延垂直
同期信号１２ＶＤおよび垂直同期信号１３Ｖのタイミン
グを示す図である。

【図９】 書き込みタイミングおよび読み出しタイミン
グを示す図である。

【図１０】 書き込みタイミングおよび読み出しタイミ
ングを示す図である。

【図１１】 書き込みタイミングおよび読み出しタイミ
ングを示す図である。

【図１２】 書き込みタイミングおよび読み出しタイミ
ングを示す図である。

【図１３】 書き込みタイミングおよび読み出しタイミ
ングを示す図である。

【図１４】 実施の形態７に係る複合同期分離手段を示
す図である。

【図１５】 従来の複合同期分離手段を示す図である。

【図１６】 実施の形態７に係る複合同期分離手段の構
成を示す図である。

【図１７】 マスク手段３８の構成を示す図である。

【図１８】 複合同期信号を示す図である。

【図１９】 複合同期信号を示す図である。

【図２０】 複合同期信号と水平同期信号とを示す図で
ある。

【図２１】 複合同期信号と水平同期信号とを示す図で
ある。

【図２２】 複合同期信号と水平同期信号とを示す図で
ある。

【図２３】 ＥＸＯＲ回路３７の出力３７Ｓを示す図で
ある。

【図２４】 ＥＸＯＲ回路３７の出力３７Ｓを示す図で
ある。

【図２５】 実施の形態８に係る入力同期信号補正手段
を示す図である。

【図２６】 補償パルス生成手段を示す図である。

【図２７】 安定動作検出手段を示す図である。

【図２８】 正常入力パルスと異常入力パルスとを示す
図である。

【図２９】 正常入力パルスと異常入力パルスと欠落補
償パルスとを示す図である。

【図３０】 正常入力パルスと異常入力パルスと欠落補
償パルスとを示す図である。

【図３１】 正常入力パルスと欠落補償パルスとを示す
図である。

【図３２】 正常入力パルスを示す図である。

【図３３】 正常入力パルスを示す図である。

【図３４】 従来の画像表示装置を示すブロック図であ
る。

【符号の説明】

１ 表示手段、２ クロック生成手段（第３クロック生
成手段）、２Ｃ 第３クロック、３ ＯＳＤ発生手段、
４ 入力映像信号、５Ｈ 入力水平同期信号、５Ｖ 入
力垂直同期信号、５Ｃ 複合同期信号、６ ＯＳＤ情
報、７ 信号処理手段、８ サンプリング手段、９ 第
２クロック生成手段、９Ｃ 第２クロック、１０ 同期
信号発生手段、１１ 第１クロック生成手段、１１Ｃ
第１クロック、１２Ｖ サンプリング垂直同期信号、１
２ＶＤ 遅延垂直同期信号、１３Ｈ水平同期信号、１３
Ｖ 垂直同期信号、１４Ｒ 読み出しタイミング制御信
号、１４Ｗ 書き込みタイミング制御信号、１５ 記憶
手段、１６〜１８ 映像信号、３５ 同期分離手段、４
１Ｈ，４１Ｖ マスク手段、４２Ｈ，４２Ｖ 補償パル
ス生成手段、４３Ｈ，４３Ｖ 安定動作検出手段。

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/06 Ｈ０４Ｎ 5/06 Ｚ 5/08 5/08 Ｚ 5/14 5/14 Ｚ 5/44 5/44 Ｚ 5/45 5/45 (72)発明者 染谷 潤 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 山川 正樹 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 荒木 幹夫 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5C020 AA01 AA35 BA01 BA11 5C021 PA26 PA28 PA58 PA63 PA64 PA79 SA02 SA03 YC04 ZA00 ZA01 ZA04 5C025 BA27 BA30 CA06 CA09 DA07 DA10 5C082 AA00 AA01 AA02 BA02 BA12 BC03 BC05 CA56 CA81 CA85 DA76 MM01 MM10

Claims (9)

【特許請求の範囲】
1. 【請求項１】 映像信号および前記映像信号の同期信号
   が入力される画像表示装置であって、 前記同期信号を用いて第１クロックを生成する第１クロ
   ック生成手段と、 前記第１クロックを用いて前記映像信号をサンプリング
   するサンプリング手段と、 前記サンプリング手段によってサンプリングされた前記
   映像信号を記憶する記憶手段と、 第２クロックを生成する第２クロック生成手段と、 前記第２クロックを用いて前記記憶手段から前記映像信
   号を読み出す信号処理手段と、 前記第２クロックを用いて新たな同期信号を発生する同
   期信号発生手段と、 前記新たな同期信号を用いて前記信号処理手段が読み出
   した映像信号を表示する表示手段とを備える画像表示装
   置。
2. 【請求項２】 請求項１に記載の画像表示装置であっ
   て、 前記第２クロックを基準にして生成した新たな映像信号
   を前記入力された映像信号に重畳する画像表示装置。
3. 【請求項３】 請求項１または請求項２に記載の画像表
   示装置であって、 前記入力された同期信号のうちの垂直同期信号をも用い
   て前記新たな同期信号のうちの垂直同期信号を生成する
   画像表示装置。
4. 【請求項４】 請求項３に記載の画像表示装置であっ
   て、 前期記憶手段は、前期表示手段が表示する１ラインのド
   ット数の２以上の整数倍の記憶容量を有する画像表示装
   置。
5. 【請求項５】 請求項４に記載の画像表示装置であっ
   て、 前記信号処理手段は、サンプリングされた前記映像信号
   が前記記憶手段に書き込まれる時点よりも遅れて前記記
   憶手段から前記映像信号を読み出す画像表示装置。
6. 【請求項６】 請求項５に記載の画像表示装置であっ
   て、 前記信号処理手段が前記映像信号を読み出す際の、サン
   プリングされた前記映像信号の書き込み時点からの遅延
   量は、サンプリングされた前記映像信号の書き込みタイ
   ミングが、その前後の前記信号処理手段の読み出しタイ
   ミングの採り得る範囲の間隙の中間に位置するように決
   定される画像表示装置。
7. 【請求項７】 請求項５に記載の画像表示装置であっ
   て、 記憶手段への書き込み速度と記憶手段からの読み出し速
   度とが異なる画像表示装置。
8. 【請求項８】 請求項１または請求項２に記載の画像表
   示装置であって、 入力された前記同期信号は複合同期信号であって、 前記複合同期信号のダウンエッジおよびアップエッジを
   検出し、 検出時にパルスを生成して、前記パルスの生成から所定
   の期間パルス生成を防ぐマスクをかけることで前記ダウ
   ンエッジおよびアップエッジのうち前縁に位置するもの
   を水平同期信号として取り出す画像表示装置。
9. 【請求項９】 請求項１または請求項２に記載の画像表
   示装置であって、 入力された前記同期信号のパルスから所定の期間パルス
   生成を防ぐ第１マスクをかけ、 第１マスク解除後に一定期間、前記同期信号の新たなパ
   ルスが入力されなければ欠落補償パルスを生成し、 欠落補償パルスからさらに所定の期間パルス生成を防ぐ
   第２マスクをかけ、 前記同期信号のパルスの周期からその安定性を所定の基
   準に基づいて判別し、不安定から安定となったとき、一
   時的に前記第２マスクを解除する画像表示装置。