JP2001332598A - 半導体装置の評価方法及びこの評価方法を用いた半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 コンタクトホールにおける半導体基板の削れ
量を、半導体基板を破壊すること無く評価することがで
きる半導体装置の評価方法、及びそのような評価方法を
用いた半導体装置の製造方法を提供する。 【解決手段】 ＳＯＩウェハ１上に、評価用コンタクト
ホールを有するデバイスと、この評価用コンタクトホー
ルと同じエッチング特性を有するエミッタ用のコンタク
トホール７３を有する検査用ＮＰＮトランジスタ２とを
形成する。予め、このエミッタ用のコンタクトホール７
３におけるＳｉの削れ量とｈＦＥとの関係を求めてお
き、製造工程における製品の評価段階でｈＦＥを測定す
ることにより、評価用コンタクトホールにおけるＳｉの
削れ量を評価する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンタクトホール
における半導体基板の削れ量を評価することにより半導
体装置を評価する方法、及びこのような評価方法を用い
た半導体装置の製造方法に関する。

【０００２】

【従来の技術】半導体装置におけるコンタクトホール
は、デバイスの電極（配線）を形成するための重要な部
位である。このコンタクトホールは、半導体基板上に絶
縁膜を形成した後、フォトリソグラフィ技術によりドラ
イエッチング等を行うことで形成される。この際、絶縁
膜の厚みのばらつきや設備の経時変化によるエッチング
レートの低下により、エッチング条件に十分なマージン
がないとコンタクトホールが半導体基板に対して開口し
ないこともある。

【０００３】従来、このコンタクトホールの管理は、デ
バイスのコンタクトホールと同様のテストパターンを半
導体基板上に形成して、このコンタクトホールにおける
抵抗値から通電したかどうかを判断し、コンタクトホー
ルが半導体基板に対して開口したかどうかを確認するこ
とにより行っていた。

【０００４】しかし、この方法では、コンタクトホール
における抵抗値しか測定していないため、製品が不良に
なって始めてコンタクトホールのエッチング条件が悪い
ということが分かる。そこで、製品が不良になる前にエ
ッチング条件を変更するために、半導体基板を厚み方向
に切断し、その断面検査を行うことにより半導体基板の
削れ量を測定し、エッチングマージンの確認を行ってい
た。

【０００５】

【発明が解決しようとする課題】しかしながら、この断
面検査は非常に手間がかかる上、半導体基板を破壊して
行う検査であるため、同時期にデバイスの各製造工程を
共に経る単位（以下、ＬＯＴ単位という）ごとに断面検
査を行うことは難しく、定期的に行うに止まっていた。
しかし、製品の高い信頼性や歩留りを維持するために
は、より頻繁に半導体基板の削れ量を検査する必要があ
る。

【０００６】本発明は上記問題点に鑑み、コンタクトホ
ールにおける半導体基板の削れ量を半導体基板を破壊す
ること無く評価することができる半導体装置の評価方
法、及びそのような評価方法を用いた半導体装置の製造
方法を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明者らは、バイポー
ラトランジスタのエミッタ用のコンタクトホールにおけ
る半導体基板の削れ量により、バイポーラトランジスタ
の電流増幅率が変化する点に着目した。以下に詳しく述
べる。図２に、バイポーラトランジスタのエミッタを模
式的に示す。なお、図示例はＮＰＮ型バイポーラトラン
ジスタであるが、ＰＮＰ型バイポーラトランジスタも同
様に本発明に適用することができる。

【０００８】図２に示すように、半導体基板のベース
（Ｐ^-）領域（４３）における半導体基板の表面（１
ａ）側にエミッタ（Ｎ⁺）領域（４５）が形成されてお
り、半導体基板の表面に形成された絶縁膜（６）が、エ
ミッタ（Ｎ⁺）領域（４５）の部分でエッチングされて
エミッタ用のコンタクトホール（７３）が形成されてい
る。また、コンタクトホールにおける半導体基板との界
面が半導体基板に対して開口している。この開口した部
分においては半導体基板（エミッタ（Ｎ⁺）領域（４
５））が削れて窪んだ状態になっており、半導体基板の
表面（１ａ）から窪みの底部までの距離を半導体基板の
削れ量（Ｌ）としている。そして、このコンタクトホー
ルに配線（８３）が埋め込まれて半導体基板と接触して
いる。

【０００９】バイポーラトランジスタにおける電流増幅
率は、コレクタ電流とベース電流との比で決定される。
また、バイポーラトランジスタがオンするときに配線
（８３）からエミッタ（Ｎ⁺）領域（４５）に注入され
る電子の注入効率は、配線（８３）とエミッタ（Ｎ⁺）
領域（４５）との界面における不純物濃度で決定され
る。また、一般に、エミッタ領域（Ｎ⁺）の不純物濃度
は上層が高く下層にいくにつれ低くなる。

【００１０】従って、エミッタ用のコンタクトホール
（７３）における削れ量が大きくなる程、エミッタ（Ｎ
⁺）領域（４５）の下層で配線（８３）と接触すること
になるため、配線（８３）とエミッタ（Ｎ⁺）領域（４
５）との界面における不純物濃度が減少して、コレクタ
電流が減少し電流増幅率の値が小さくなる。このよう
に、電流増幅率を測定することにより、エミッタ用のコ
ンタクトホールにおける半導体基板の削れ量を評価する
ことができる。

【００１１】そこで、請求項１に記載の発明では、半導
体基板（１）上に絶縁膜（６）を形成し、該絶縁膜をエ
ッチングすることによりコンタクトホールを形成する半
導体装置の評価方法において、半導体基板に形成したバ
イポーラトランジスタ（２）の電流増幅率を測定するこ
とにより、コンタクトホールにおけるエッチングによる
半導体基板の削れ量を評価することを特徴としている。

【００１２】本発明によれば、上述のように、電流増幅
率を測定することにより、バイポーラトランジスタのエ
ミッタ用のコンタクトホール（７３）における半導体基
板の削れ量を評価することができるため、予め、エミッ
タ用のコンタクトホールにおける半導体基板の削れ量と
電流増幅率との関係、及び、エミッタコンタクトにおけ
る半導体基板の削れ量と評価したいコンタクトホールに
おける半導体基板の削れ量との関係を求めておけば、そ
の後は、電流増幅率を測定するだけでコンタクトホール
における半導体基板の削れ量を、半導体基板を破壊する
こと無く評価することができる。

【００１３】この請求項１の発明では、製品として用い
るデバイス中に形成したバイポーラトランジスタを利用
しても良いが、請求項２に記載の発明のように、半導体
装置を評価するためのテストパターンとして、半導体基
板に形成されるデバイスとは別に、バイポーラトランジ
スタを形成しても良い。

【００１４】また、この場合に、請求項３に記載の発明
のように、バイポーラトランジスタとして、半導体基板
の削れ量を評価したいコンタクトホールと、エッチング
特性が同様になるエミッタ用のコンタクトホール（７
３）を有するものを用いれば、予め、エミッタ用のコン
タクトホールにおける半導体基板の削れ量と電流増幅率
との関係を求めておけば、電流増幅率から半導体基板の
削れ量を評価したいコンタクトホールにおける半導体基
板の削れ量を評価することができる。

【００１５】また、請求項４に記載の発明では、請求項
１〜３のいずれか１つの発明において、バイポーラトラ
ンジスタを複数形成し、各々のバイポーラトランジスタ
における複数のエミッタ用のコンタクトホールを、その
形状、寸法、及び配置の少なくとも１つを変えて形成す
ることを特徴としている。

【００１６】本発明によれば、デバイスに形成されるコ
ンタクトホールが種々存在する場合に、その形状等の条
件に対応したエミッタ用のコンタクトホールを有する種
々のバイポーラトランジスタを形成して、デバイスのコ
ンタクトホールの評価を行うことができる。また、特に
工程の開発段階において、このような種々のバイポーラ
トランジスタを半導体基板に形成して電流増幅率を測定
することにより、コンタクトホールの形状等の条件によ
るエッチングレートの評価を半導体基板を破壊すること
無く行い、適切な製造工程を設計することができる。

【００１７】また、請求項５に記載の発明は、半導体基
板（１）にデバイスを形成するために、該半導体基板上
に絶縁膜（６）を形成し、該絶縁膜を部分的にエッチン
グすることによりデバイス用のコンタクトホールを形成
する半導体装置の製造方法において、半導体基板にバイ
ポーラトランジスタ（２）を形成し、バイポーラトラン
ジスタのエミッタ用のコンタクトホール（７３）におけ
る半導体基板の削れ量と電流増幅率との関係を求める予
備工程を行った後、半導体基板にデバイスとバイポーラ
トランジスタとを形成するために、半導体基板上に形成
された絶縁膜を部分的にエッチングして、デバイス用の
コンタクトホールとエミッタ用のコンタクトホールとを
形成するデバイス形成工程を行い、その後、バイポーラ
トランジスタの電流増幅率を測定して、予備工程におい
て求めた半導体基板の削れ量と電流増幅率との関係に基
づいて、デバイス用のコンタクトホールにおける半導体
基板の削れ量を評価するデバイス検査工程を行い、続い
て、デバイス用のコンタクトホールにおける半導体基板
の削れ量に基づいて、デバイス形成工程におけるエッチ
ングの条件を調節する工程を行うことを特徴としてい
る。

【００１８】これにより、電流増幅率を測定するだけ
で、半導体基板を破壊すること無くデバイス用のコンタ
クトホールにおける半導体基板の削れ量を判断すること
ができ、随時エッチングの条件を調節して、最適な条件
で半導体装置を製造することができる。

【００１９】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示すも
のである。

【００２０】

【発明の実施の形態】（第１実施形態）以下、本発明の
実施形態について説明する。本実施形態では、半導体基
板としてＳＯＩウェハを用い、ＳＯＩウェハに形成され
る製品としてのデバイスのコンタクトホールの評価を行
う。具体的には、ＳＯＩウェハ中に、テストパターンと
なるＮＰＮ型バイポーラトランジスタ（以下、単にＮＰ
Ｎトランジスタという）をデバイスとは別に設けること
によってコンタクトホールの評価を行う。

【００２１】このコンタクトホールの評価は、コンタク
トホールにおけるＳＯＩウェハとの界面において、ＳＯ
Ｉウェハが削られる量（以下、単にＳｉの削れ量とい
う）に基づいて行う。また、本実施形態は、トランジス
タのコンタクトホールに限らず、各種のデバイスのコン
タクトホールの評価に適用することができる。

【００２２】まず、本実施形態の半導体装置の構成につ
いて説明する。ＳＯＩウェハのデバイス形成領域には各
種の所望のデバイスが形成されており、デバイス上には
絶縁膜が形成されて、この絶縁膜にはコンタクトホール
が形成されている。このコンタクトホールはデバイスと
外部回路とを電気的に接続するためのものであり、コン
タクトホールには配線金属が配置されている。なお、こ
のコンタクトホールにおけるＳｉの削れ量を評価するこ
とによりエッチングマージンを確認し、半導体装置の評
価を行うことが本実施形態の目的であり、以下、このコ
ンタクトホールを評価用コンタクトホールという。

【００２３】また、ＳＯＩウェハにおけるデバイス形成
領域とは異なる領域にテストパターンとなるＮＰＮトラ
ンジスタが形成されている。図１は、このＮＰＮトラン
ジスタ２の模式図であって、（ａ）は上面図であり、
（ｂ）は（ａ）におけるＡ−Ａ’断面図である。

【００２４】ＳＯＩウェハ１には、埋め込み酸化膜３上
に埋め込みＮ⁺層４１が配置され、トレンチ５１によっ
てＮＰＮトランジスタを形成する領域が他の素子から絶
縁分離されている。また、ＳＯＩウェハ１上にはＬＯＣ
ＯＳ酸化膜５２が形成されている。

【００２５】トレンチ５１で絶縁分離された領域内にお
ける埋め込みＮ⁺層４１の上にコレクタ（Ｎ^-）領域４２
が形成されており、コレクタ（Ｎ^-）領域４２の表層部
にはベース（Ｐ^-）領域４３が形成されている。また、
このベース（Ｐ^-）領域４３内の表層部に、ベース
（Ｐ⁺）領域４４とエミッタ（Ｎ⁺）領域４５が形成され
ている。また、コレクタ（Ｎ^-）領域４２の表層部に
は、ベース（Ｐ⁺）領域４４と離間した位置にコレクタ
（Ｎ⁺）領域４６が形成されている。

【００２６】ＳＯＩウェハ１上には、ボロン（Ｂ）やリ
ン（Ｐ）を含むＢＰＳＧ膜等からなる絶縁膜６が堆積さ
れている。この絶縁膜６には、コレクタ（Ｎ⁺）領域４
６、ベース（Ｐ⁺）領域４４、及びエミッタ（Ｎ⁺）領域
４５上に相当する部位に、各々の電位を取るためのコレ
クタコンタクトホール７１、ベースコンタクトホール７
２、及びエミッタ用のコンタクトホール７３が形成され
ている。各々のコンタクトホール７１〜７３は１個以上
あれば良いが、図示例では、コレクタコンタクトホール
７１とベースコンタクトホール７２が各々５個、エミッ
タ用のコンタクトホール７３が１個形成されている。

【００２７】ここで、エミッタ用のコンタクトホール７
３は、上記デバイス形成領域において形成するコンタク
トホールと、形状、寸法、及び配置が同一であり、エッ
チング特性が同一になっている。

【００２８】なお、コレクタ（Ｎ⁺）領域４６とベース
（Ｐ⁺）領域４４は、コンタクト抵抗を下げるために設
けられている。また、各々の領域４１〜４６やコンタク
トホール７１〜７３は図示例では矩形であるが、どのよ
うな形状であっても良い。そして、各々のコンタクトホ
ール７１〜７３に配線金属が埋め込まれ、各々コレクタ
配線８１、ベース配線８２、及びエミッタ配線８３が形
成されている。

【００２９】次に、評価用コンタクトホールにおけるＳ
ｉの削れ量を評価する方法について説明する。図２に、
図１（ｂ）におけるエミッタ部分を拡大した模式図を示
す。図２に示すように、エミッタ用のコンタクトホール
７３におけるＳＯＩウェハ１との界面においてＳＯＩウ
ェハ１が削れて窪んだ状態になっており、ＳＯＩウェハ
１の表面１ａから窪みの底部までの距離をＳｉの削れ量
（半導体基板の削れ量）Ｌとする。

【００３０】まず、エミッタ用のコンタクトホール７３
における上記Ｓｉの削れ量Ｌが異なるＮＰＮトランジス
タ２を複数用意する。この際、上述のように、ＳＯＩウ
ェハ１にデバイスをともに形成したＮＰＮトランジスタ
２を用いても良いし、エッチングの特徴がこのＮＰＮト
ランジスタ２と同様になるＮＰＮトランジスタ２のみを
形成したものを用いても良い。

【００３１】そして、各々のＮＰＮトランジスタ２の電
流増幅率（以下、ｈＦＥとする）を測定する。以下に、
このｈＦＥの測定方法の一例を示す。エミッタをグラン
ドにして、コレクタ電位を３Ｖにし、ベース電位を０〜
１Ｖまで０．０１Ｖ間隔で変化させる。このとき、コレ
クタ電流とベース電流をモニターし、コレクタ電流を１
μＡ、１０μＡ、１００μＡ、５００μＡ、１ｍＡに変
化させたときのコレクタ電流／ベース電流をｈＦＥとす
る。

【００３２】また、各々のＮＰＮトランジスタ２のエミ
ッタ用のコンタクトホール７３におけるＳｉの削れ量Ｌ
を測定する。この測定は、例えば、エミッタにおいてＳ
ＯＩウェハ１の厚み方向に切断し、電子顕微鏡を用いる
等して行うことができる。

【００３３】そして、各エミッタ用のコンタクトホール
７３におけるＳｉの削れ量ＬとｈＦＥとの関係を求め
る。図３に、コレクタ電流が１００μＡのときのｈＦＥ
とＳｉの削れ量Ｌとの関係を示す。図３に示すように、
Ｓｉの削れ量Ｌが大きい程、ｈＦＥの値が小さくなる。
これは、エミッタ（Ｎ⁺）領域４５は上層ほど不純物濃
度が大きく下層にいくにつれ小さくなるため、Ｓｉの削
れ量Ｌが大きい程、エミッタ配線８３とエミッタ
（Ｎ⁺）領域４５との界面における不純物濃度が小さく
なり、電子の注入効率が低下してコレクタ電流が低下す
るためである。なお、ｈＦＥはエミッタ（Ｎ⁺）領域４
５自体の深さに依存するが、本実施形態ではその深さは
０．１６μｍとしている。

【００３４】その後、上述の構成のように、図３に示す
ようなｈＦＥとＳｉの削れ量Ｌとの関係を求めておいた
ＮＰＮトランジスタ（以下、検査用ＮＰＮトランジスタ
という）２と、評価用コンタクトホールとをＳＯＩウェ
ハ１に形成する。そして、ＮＰＮトランジスタ２のｈＦ
Ｅを測定し、図３に基づいて、まず、エミッタ用のコン
タクトホール７３におけるＳｉの削れ量Ｌを評価する。

【００３５】一方、エミッタ用のコンタクトホール７３
は、評価用コンタクトホールと、形状、寸法、及び配置
が同一になっているため、この評価用コンタクトホール
におけるＳｉの削れ量とエミッタ用のコンタクトホール
７３におけるＳｉの削れ量Ｌとは同一になる。

【００３６】従って、ｈＦＥを測定することにより、評
価用コンタクトホールにおけるＳｉの削れ量を評価する
ことができる。つまり、予めｈＦＥとエミッタ用のコン
タクトホール７３におけるＳｉの削れ量Ｌとの関係を求
めておけば、ＳＯＩウェハ１を破壊すること無く評価用
コンタクトホールにおけるＳｉの削れ量を評価してエッ
チングマージンを確認することができる。

【００３７】次に、本実施形態の評価方法を適用した半
導体装置の製造工程を図４に示し、図４に基づいて製造
方法を説明する。

【００３８】〔予備工程〕上述のように、検査用ＮＰＮ
トランジスタ２のエミッタ用のコンタクトホール７３に
おけるＳｉの削れ量ＬとｈＦＥとの関係を求めておく。
なお、検査用ＮＰＮトランジスタの製造方法は、以下の
〔デバイス工程〕における検査用ＮＰＮトランジスタの
製造方法と同様である。

【００３９】〔デバイス形成工程〕ＳＯＩウェハ１を用
意し、デバイス形成領域及び検査用ＮＰＮトランジスタ
２を形成する領域において、トレンチ５１を形成して周
りの素子から絶縁分離する。また、ＳＯＩウェハ１上に
ＬＯＣＯＳ酸化膜５２を形成する。そして、デバイス形
成領域においては各種の所望のデバイスを形成するため
に、ＳＯＩウェハ１内に不純物をドーピングする。この
とき、検査用ＮＰＮトランジスタ２を形成する領域にお
いても、各領域４１〜４６を形成して上述の構成になる
ように不純物をドーピングする。

【００４０】次に、ＳＯＩウェハ１上にＢＰＳＧ膜等の
酸化膜６を形成し、デバイス形成領域における評価用コ
ンタクトホールを形成する部分、及び検査用ＮＰＮトラ
ンジスタ２におけるコレクタコンタクトホール７１、ベ
ースコンタクトホール７２、エミッタ用のコンタクトホ
ール７３を形成する部分が開口するように、酸化膜６上
にレジストを形成する。そして、ドライエッチングを行
うことによって、評価用コンタクトホールと検査用ＮＰ
Ｎトランジスタ２における各コンタクトホール７１〜７
３とを同時に形成する。

【００４１】その後、デバイスを形成するための各種の
工程を経た後、デバイス形成領域における評価用コンタ
クトホールと検査用ＮＰＮトランジスタ２における各コ
ンタクトホール７１〜７３に、例えばＡｌ（アルミニウ
ム）等の金属を埋め込むことにより、配線（コレクタ配
線８１、ベース配線８２、エミッタ配線８３）を形成す
る。このようにして、デバイス及び検査用ＮＰＮトラン
ジスタ２が形成される。

【００４２】〔デバイス検査工程〕デバイスを形成した
ＳＯＩウェハ１の各種の検査を行うときに、検査用ＮＰ
Ｎトランジスタ２のｈＦＥを測定する。そして、上記予
備工程で求めておいたエミッタ用のコンタクトホール７
３におけるＳｉの削れ量ＬとｈＦＥとの関係に基づい
て、評価用コンタクトホールにおけるＳｉの削れ量を評
価する。

【００４３】〔検査結果検討工程〕上記評価用コンタク
トホールにおけるＳｉの削れ量に基づいて、〔デバイス
形成工程〕におけるドライエッチング条件を変更し、最
適な条件でエッチングを行うようにする。

【００４４】以下、〔デバイス形成工程〕、〔デバイス
検査工程〕、及び〔検査結果検討工程〕を繰り返す。

【００４５】このように、ｈＦＥを測定するだけで評価
用コンタクトホールにおけるＳｉの削れ量を評価してエ
ッチングマージンを確認することができるため、ＬＯＴ
単位若しくはウェハ単位で容易にＳｉの削れ量を評価し
てエッチングマージンを確認することができ、随時製造
工程に反映させ、最適な条件で半導体装置を製造するこ
とができる。

【００４６】なお、本実施形態では、製品として用いる
デバイスとは別に、検査用ＮＰＮトランジスタ２を形成
したが、製品として用いるデバイスに形成されたバイポ
ーラトランジスタ自身のコンタクトホールにおけるＳｉ
の削れ量を評価するために、本実施形態の評価方法を適
用しても良い。また、検査用バイポーラトランジスタを
形成するのではなく、製品として用いるバイポーラトラ
ンジスタを利用して、デバイス中に形成された他のコン
タクトホールを評価しても良い。

【００４７】（第２実施形態）第１実施形態では、エミ
ッタ用のコンタクトホール７３が１個形成された検査用
ＮＰＮトランジスタ２を用いる例について示したが、評
価用コンタクトホールの形状や寸法、配置などに対応し
て、エミッタ用のコンタクトホールを複数形成したり、
形状や寸法、配置などを変えた検査用ＮＰＮトランジス
タを用いることもできる。

【００４８】図５に、種々のＮＰＮトランジスタ２の上
面図を示す。なお、詳細な構成については、図中図１と
同一符号を付して説明を省略する。図５に示すように、
各々のＮＰＮトランジスタ２におけるエミッタ用のコン
タクトホール７３が、（ａ）では、小さいものが１２
個、（ｂ）では、大きいものが１個、（ｃ）では、長細
いものが２個各々形成されている。

【００４９】コンタクトエッチングは、コンタクトホー
ルの形状、寸法及び配置などにより、エッチングレート
が変化する。従って、本実施形態のように、評価用コン
タクトホールの形状等に対応したエミッタ用のコンタク
トホール７３を用いて評価することにより、より正確に
評価用コンタクトホールにおけるＳｉの削れ量を評価す
ることができる。

【００５０】また、検査用ＮＰＮトランジスタは１種類
のみ用いるのではなく、図５に示すような種々のエミッ
タ用のコンタクトホール７３を有する検査用ＮＰＮトラ
ンジスタ２を複数種類、同時に形成しても良い。

【００５１】（第３実施形態）上記第１及び第２実施形
態では、ＳＯＩウェハ１に形成されたデバイスの製品検
査の段階で、評価用コンタクトホールにおけるＳｉの削
れ量を評価するものであったが、バイポーラトランジス
タを用いた評価方法を、製造工程の開発段階で活用する
こともできる。以下に、この活用方法について一例を示
す。

【００５２】上記図５に示したような、エミッタ用のコ
ンタクトホール７３の形状等が異なる種々の検査用ＮＰ
Ｎトランジスタ２を用い、予め、これらのエミッタ用の
コンタクトホール７３のうちの形状や寸法が異なるもの
について、Ｓｉの削れ量とｈＦＥとの関係を求めてお
く。そして、あるエッチング条件でこれらの種々の検査
用ＮＰＮトランジスタ２をＳＯＩウェハ上の全面に形成
するか、又は必要数の検査用ＮＰＮトランジスタ２を形
成する。その後、このＳＯＩウェハにおいて、個々のエ
ミッタ用のコンタクトホール７３を用いてｈＦＥを測定
することにより、各々のエミッタ用のコンタクトホール
７３におけるＳｉの削れ量を評価する。

【００５３】その結果、このエッチング条件において、
エッチングレートのコンタクトホールの形状等に対する
依存を確認することができる。また、ＳＯＩウェハの全
面に検査用ＮＰＮトランジスタ２を形成した場合は、ウ
ェハ面内におけるエッチングレートの偏りを確認するこ
とができる。また、複数のウェハを同一工程で形成する
場合は、ウェハ間でのエッチングレートの違いも確認す
ることができる。

【００５４】従って、エッチング条件を様々に変えて同
様にエッチングレートを確認することにより、最適なエ
ッチング条件を選定することができる。

【００５５】（他の実施形態）上記第１及び第２実施形
態は、検査用ＮＰＮトランジスタ２におけるＳｉの削れ
量Ｌと、評価用コンタクトホールにおけるＳｉの削れ量
とが同一になる場合について示した。しかし、必ずしも
この２つのＳｉの削れ量が同一にならなくても、ｈＦＥ
を測定することにより評価用コンタクトホールにおける
Ｓｉの削れ量を評価することができる。

【００５６】一般に、ｈＦＥの値は、エミッタ（Ｎ⁺）
領域の深さと濃度に依存する。また、配線にバリアメタ
ルを用いたり、追加のイオン注入を行ったりしてもｈＦ
Ｅの値は変化する。また、エミッタ（Ｎ⁺）領域の濃度
により、Ｓｉの削れ量が変化する可能性もある。さら
に、コンタクトホールの形状や寸法、配置等にも、エッ
チングレートは依存する。

【００５７】しかしながら、上述のような条件が変更し
ても、バイポーラトランジスタにおけるエミッタ用のコ
ンタクトホールにおけるＳｉの削れ量とｈＦＥの値との
関係はほぼ線形、あるいは１対１になる。従って、評価
用コンタクトホールにおけるＳｉの削れ量と検査用バイ
ポーラトランジスタのエミッタ用のコンタクトホールに
おけるＳｉの削れ量との相関関係を求めておくことによ
り、製造工程において評価用コンタクトホールを評価す
る際には、ｈＦＥを測定するだけで、ＳＯＩウェハを破
壊すること無く評価用コンタクトホールにおけるＳｉの
削れ量を評価することができる。

【００５８】また、上記各実施形態では、検査用バイポ
ーラトランジスタとしてＮＰＮトランジスタ２を用いて
いるが、図６に上面図で示すようなＰＮＰ型バイポーラ
トランジスタを用いることもできる。このＰＮＰ型バイ
ポーラトランジスタは、図の右側にベース（Ｎ⁺）領域
４４が形成されており、図の左側の口字形状の部分がコ
レクタ（Ｐ⁺）領域４６となっており、その中心部分に
エミッタ（Ｐ⁺）領域４５が形成されている。その他の
構成は、図中図１と同一符号を付して説明を省略する。

【００５９】また、エピタキシャルトランジスタで、ト
ランジスタの周囲を絶縁したジャンクションアイソレー
ション型のものを、検査用バイポーラトランジスタとし
て用いることもできる。

【００６０】また、エミッタ（Ｎ⁺）領域をイオン注入
ではなく、図７に示すように、エミッタ拡散用のＰｏｌ
ｙＳｉ９から拡散させることにより形成した場合も各実
施形態の評価方法に用いることができる。

【図面の簡単な説明】

【図１】第１実施形態で用いる検査用のＮＰＮ型バイポ
ーラトランジスタの模式図である。

【図２】図１におけるエミッタコンタクトの拡大図であ
る。

【図３】バイポーラトランジスタにおけるエミッタ用の
コンタクトホールにおけるＳｉの削れ量ＬとｈＦＥとの
関係を示すグラフである。

【図４】第１実施形態の製造工程を示すフローチャート
である。

【図５】第２実施形態で用いるＮＰＮ型バイポーラトラ
ンジスタの上面図である。

【図６】ＰＮＰ型バイポーラトランジスタの上面図であ
る。

【図７】エミッタ拡散用のＰｏｌｙＳｉを用いて形成し
たＮＰＮ型バイポーラトランジスタの模式図である。

【符号の説明】

１…ＳＯＩウェハ、１ａ…ＳＯＩウェハの表面、２…Ｎ
ＰＮ型バイポーラトランジスタ、３…埋め込み酸化膜、
６…絶縁膜、９…エミッタ拡散用のＰｏｌｙＳｉ、４１
…埋め込みＮ⁺層、４２…コレクタ（Ｎ^-）領域、４３…
ベース（Ｐ^-）領域、４４…ベース（Ｐ⁺）領域、４５…
エミッタ（Ｎ⁺）領域、４６…コレクタ（Ｎ⁺）領域、５
１…トレンチ、５２…ＬＯＣＯＳ酸化膜、７１…コレク
タコンタクトホール、７２…ベースコンタクトホール、
７３…エミッタ用のコンタクトホール、８１…コレクタ
配線、８２…ベース配線、８３…エミッタ配線。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 半導体基板（１）上に絶縁膜（６）を形
   成し、該絶縁膜をエッチングすることによりコンタクト
   ホールを形成する半導体装置の評価方法において、 前記半導体基板に形成したバイポーラトランジスタ
   （２）の電流増幅率を測定することにより、前記コンタ
   クトホールにおける前記エッチングによる前記半導体基
   板の削れ量を評価することを特徴とする半導体装置の評
   価方法。
2. 【請求項２】 前記バイポーラトランジスタとして、前
   記半導体基板に形成されるデバイスとは別に、評価する
   ために形成されたものを用いることを特徴とする請求項
   １に記載の半導体装置の評価方法。
3. 【請求項３】 前記バイポーラトランジスタとして、前
   記コンタクトホールとエッチング特性が同様になるエミ
   ッタ用のコンタクトホール（７３）を有するものを用い
   ることを特徴とする請求項２に記載の半導体装置の評価
   方法。
4. 【請求項４】 前記バイポーラトランジスタを複数形成
   し、前記各々のバイポーラトランジスタにおける前記複
   数のエミッタ用のコンタクトホールを、その形状、寸
   法、及び配置の少なくとも１つを変えて形成することを
   特徴とする請求項１乃至３のいずれか１つに記載の半導
   体装置の評価方法。
5. 【請求項５】 半導体基板（１）にデバイスを形成する
   ために、該半導体基板上に絶縁膜（６）を形成し、該絶
   縁膜を部分的にエッチングすることにより、デバイス用
   のコンタクトホールを形成する半導体装置の製造方法に
   おいて、 前記半導体基板にバイポーラトランジスタ（２）を形成
   し、前記バイポーラトランジスタのエミッタ用のコンタ
   クトホール（７３）における前記半導体基板の削れ量と
   電流増幅率との関係を求める予備工程を行った後、 前記半導体基板に前記デバイスと前記バイポーラトラン
   ジスタとを形成するために、前記半導体基板上に形成さ
   れた前記絶縁膜を部分的にエッチングして、前記デバイ
   ス用のコンタクトホールと前記エミッタ用のコンタクト
   ホールとを形成するデバイス形成工程を行い、 その後、前記バイポーラトランジスタの電流増幅率を測
   定して、前記予備工程において求めた前記半導体基板の
   削れ量と電流増幅率との関係に基づいて、前記デバイス
   用のコンタクトホールにおける前記半導体基板の削れ量
   を評価するデバイス検査工程を行い、 続いて、前記デバイス用のコンタクトホールにおける前
   記半導体基板の削れ量に基づいて、前記デバイス形成工
   程におけるエッチングの条件を調節する工程を行うこと
   を特徴とする半導体基板の製造方法。