JP2001322484A - 車輌用灯具の光軸調整装置用モータ制御回路 - Google Patents

車輌用灯具の光軸調整装置用モータ制御回路

Info

Publication number
JP2001322484A
JP2001322484A JP2000140262A JP2000140262A JP2001322484A JP 2001322484 A JP2001322484 A JP 2001322484A JP 2000140262 A JP2000140262 A JP 2000140262A JP 2000140262 A JP2000140262 A JP 2000140262A JP 2001322484 A JP2001322484 A JP 2001322484A
Authority
JP
Japan
Prior art keywords
signal
bit
optical axis
motor
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000140262A
Other languages
English (en)
Inventor
Tomoyuki Ichikawa
知幸 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koito Manufacturing Co Ltd
Original Assignee
Koito Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koito Manufacturing Co Ltd filed Critical Koito Manufacturing Co Ltd
Priority to JP2000140262A priority Critical patent/JP2001322484A/ja
Priority to US09/851,114 priority patent/US6417642B2/en
Priority to FR0106240A priority patent/FR2810418B1/fr
Priority to DE10122841A priority patent/DE10122841C2/de
Publication of JP2001322484A publication Critical patent/JP2001322484A/ja
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Q—ARRANGEMENT OF SIGNALLING OR LIGHTING DEVICES, THE MOUNTING OR SUPPORTING THEREOF OR CIRCUITS THEREFOR, FOR VEHICLES IN GENERAL
    • B60Q1/00—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor
    • B60Q1/02—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor the devices being primarily intended to illuminate the way ahead or to illuminate other areas of way or environments
    • B60Q1/04—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor the devices being primarily intended to illuminate the way ahead or to illuminate other areas of way or environments the devices being headlights
    • B60Q1/18—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor the devices being primarily intended to illuminate the way ahead or to illuminate other areas of way or environments the devices being headlights being additional front lights
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Q—ARRANGEMENT OF SIGNALLING OR LIGHTING DEVICES, THE MOUNTING OR SUPPORTING THEREOF OR CIRCUITS THEREFOR, FOR VEHICLES IN GENERAL
    • B60Q1/00—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor
    • B60Q1/02—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor the devices being primarily intended to illuminate the way ahead or to illuminate other areas of way or environments
    • B60Q1/04—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor the devices being primarily intended to illuminate the way ahead or to illuminate other areas of way or environments the devices being headlights
    • B60Q1/06—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor the devices being primarily intended to illuminate the way ahead or to illuminate other areas of way or environments the devices being headlights adjustable, e.g. remotely-controlled from inside vehicle
    • B60Q1/08—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor the devices being primarily intended to illuminate the way ahead or to illuminate other areas of way or environments the devices being headlights adjustable, e.g. remotely-controlled from inside vehicle automatically
    • B60Q1/10—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor the devices being primarily intended to illuminate the way ahead or to illuminate other areas of way or environments the devices being headlights adjustable, e.g. remotely-controlled from inside vehicle automatically due to vehicle inclination, e.g. due to load distribution
    • B60Q1/115—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor the devices being primarily intended to illuminate the way ahead or to illuminate other areas of way or environments the devices being headlights adjustable, e.g. remotely-controlled from inside vehicle automatically due to vehicle inclination, e.g. due to load distribution by electric means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Q—ARRANGEMENT OF SIGNALLING OR LIGHTING DEVICES, THE MOUNTING OR SUPPORTING THEREOF OR CIRCUITS THEREFOR, FOR VEHICLES IN GENERAL
    • B60Q2300/00—Indexing codes for automatically adjustable headlamps or automatically dimmable headlamps
    • B60Q2300/10—Indexing codes relating to particular vehicle conditions
    • B60Q2300/11—Linear movements of the vehicle
    • B60Q2300/112—Vehicle speed
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Q—ARRANGEMENT OF SIGNALLING OR LIGHTING DEVICES, THE MOUNTING OR SUPPORTING THEREOF OR CIRCUITS THEREFOR, FOR VEHICLES IN GENERAL
    • B60Q2300/00—Indexing codes for automatically adjustable headlamps or automatically dimmable headlamps
    • B60Q2300/10—Indexing codes relating to particular vehicle conditions
    • B60Q2300/11—Linear movements of the vehicle
    • B60Q2300/114—Vehicle acceleration or deceleration
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Q—ARRANGEMENT OF SIGNALLING OR LIGHTING DEVICES, THE MOUNTING OR SUPPORTING THEREOF OR CIRCUITS THEREFOR, FOR VEHICLES IN GENERAL
    • B60Q2300/00—Indexing codes for automatically adjustable headlamps or automatically dimmable headlamps
    • B60Q2300/10—Indexing codes relating to particular vehicle conditions
    • B60Q2300/13—Attitude of the vehicle body
    • B60Q2300/132—Pitch
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Q—ARRANGEMENT OF SIGNALLING OR LIGHTING DEVICES, THE MOUNTING OR SUPPORTING THEREOF OR CIRCUITS THEREFOR, FOR VEHICLES IN GENERAL
    • B60Q2300/00—Indexing codes for automatically adjustable headlamps or automatically dimmable headlamps
    • B60Q2300/20—Indexing codes relating to the driver or the passengers
    • B60Q2300/21—Manual control

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Feedback Control In General (AREA)
  • Control Of Electric Motors In General (AREA)
  • Lighting Device Outwards From Vehicle And Optical Signal (AREA)

Abstract

(57)【要約】 【課題】 光軸調整用駆動源であるモータの円滑な回転
制御及び正確な停止位置の再現性を高精度で保証すると
ともに、そのために著しいコスト上昇を招かないように
する。 【解決手段】 車輌用灯具の光軸調整装置用モータ制御
回路９において、直流モータ７の位置検出部６ｂと、該
位置検出部６ｂから得られるモータ７の現時点での位置
情報と位置制御の目標値との間の誤差がゼロになるよう
にフィードバック制御を行う。そのために、比例演算部
１１、積分演算部１２、微分演算部１３を含む演算部１
４と、各部の出力に対して加重的加算値を求めることで
制御量を算出するＰＩＤ演算処理部１５を設ける。そし
て、ＰＩＤ演算処理部１５からの制御量に応じて可変さ
れるデューティーサイクルをもった制御信号をパルス幅
変調制御部１６が生成して、当該信号に基づいて直流モ
ータ７の駆動制御を行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、車輌用灯具の光軸
調整装置に使用されるモータ制御回路に関するものであ
る。
【０００２】
【従来の技術】車輌の姿勢変化に応じて車輌用灯具の光
軸調整を行う照射方向制御装置は所謂レベリング装置と
して知られており、例えば、車輌における乗車条件や積
載条件に応じて手動操作スイッチで光軸調整を行えるよ
うにした装置や、車輌の走行姿勢の変化に対して、灯具
の照射方向が常に一定の方向に保たれるように当該照射
方向を自動的に補正する装置（所謂オートレベリング装
置）等が挙げられる。
【０００３】そして、光軸調整（あるいは光軸補正）の
ための機構には、直流モータとその駆動制御回路を使っ
て灯具又は光学系構成部品の位置や姿勢を変化させるよ
うに構成したものが知られており、例えば、所望の直流
電圧をモータに印加するアナログ式駆動法を用いるとと
もに、モータ位置を検出するセンサーを設けて目標位置
と現在位置との差がゼロとなるように制御する構成が用
いられる。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
モータ制御回路にあっては、モータの滑らかな回転制御
や正確な停止位置の再現性について高い精度で保証する
ことが難しいという問題や、トランジスタ等の半導体ス
イッチング素子を使って電源電圧をモータに印加する際
に当該素子での損失が大きいため、放熱設計に工夫が必
要となったり、素子のコスト上昇を招くといった問題が
あり、車輌のあらゆる走行環境に対して正確で安定した
動作を実現することとコスト上昇の抑制とを両立させる
のが難しい。
【０００５】本発明は、光軸調整用駆動源として使用さ
れるモータの円滑な回転制御及び正確な停止位置の再現
性を高精度で保証するとともに、そのために著しいコス
ト上昇を招かないようにすることを課題とする。
【０００６】
【課題を解決するための手段】本発明は、上記した課題
を解決するために、光軸調整用駆動源としての直流モー
タ及びその位置検出部を備え、位置検出部から得られる
モータの現時点での位置情報と、位置制御の目標値との
間の誤差がゼロになるようにフィードバック制御を行う
車輌用灯具の光軸調整装置用モータ制御回路において、
誤差を算出する比例演算部と、比例演算部で算出された
誤差の積算演算を行う積分演算部と、位置検出部からの
位置情報に対して時間による１階微分を算出する微分演
算部と、比例演算部、積分演算部、微分演算部の各出力
に対して重み付けの係数を掛けて加算することで制御量
を算出するＰＩＤ演算処理部と、ＰＩＤ演算処理部から
の制御量に応じて可変されるデューティーサイクルをも
った制御信号を生成して、当該信号に基づいて直流モー
タの駆動制御を行うパルス幅変調制御部とを設けたもの
である。
【０００７】従って、本発明によれば、ＰＩＤ演算処理
部による制御量に応じたパルス幅変調信号に基づいてモ
ータ制御を行っているので、光軸調整用駆動源であるモ
ータの円滑な回転制御と正確な停止位置の再現性を高精
度で保証することができ、スイッチング損失の低減及び
コスト上昇の抑制を実現することができる。
【０００８】
【発明の実施の形態】図１は、本発明に係る光軸調整
（あるいは補正）装置の基本構成を示すものである。
尚、図示する構成は説明の便宜上、照射方向の自動制御
と手動制御の両方を包含する装置として示したものであ
る。
【０００９】車輌用灯具の光軸調整装置１は、車輌姿勢
検出部２、車速検出部３、照射方向制御部４、手動設定
部５、モータ制御部６を有する。
【００１０】そして、モータ制御部６は、照射方向制御
部４から駆動回路６ａに送出される制御目標値信号（こ
れを「ＴＧ」と記す。）を受けて制御信号を直流モータ
７に送出するようになっており、モータの回転角に応じ
て灯具８（車輌用前照灯等。）の光軸方向が規定され
る。尚、モータ制御部６にはモータ７の回転角あるいは
これに対応する灯具８の光軸方向を検出するための検出
部６ｂが設けられており、当該検出部６ｂによる検出信
号（現在値信号）が駆動回路６ａに送られて制御目標値
信号ＴＧと比較される。
【００１１】車輌姿勢検出部２は、車輌のピッチ角（あ
るいはピッチング角）を求めることによって、車輌の前
後方向における姿勢変化に応じて灯具８の照射方向を変
化させるために必要とされ、その検出信号は照射方向制
御部４に送出される。車輌姿勢検出部２には、例えば、
車高検出手段が設けられ、車輌の前輪又は後輪あるいは
前後両輪の車軸部について、その高さ変化を検出して、
車高検出信号に基づいて車輌の停止姿勢や走行姿勢を求
めるための基礎情報を取得する。例えば、車高検出の方
法としては、車高検出手段と路面との間の距離を超音波
やレーザー光等の検出波を使って計測する方法や、前輪
又は後輪の車軸部の上下変動を検出するための車高検出
手段として車高センサを設け、これによってサスペンシ
ョンの伸縮量を検出する方法等が挙げられる。
【００１２】車速検出部３は、自車輌の速度を１次情報
として検出したり、単位時間当たりの速度変化量を算出
することで加速度や、さらには加加速度の情報を算出す
るために設けられている。尚、車速検出部３の出力信号
は照射方向制御部４に送出される。
【００１３】手動設定部５は、操作スイッチを使って手
動操作で灯具８の光軸方向を変更するために必要とさ
れ、その指令信号は照射方向制御部４に送られる。
【００１４】照射方向制御部４は、車輌姿勢検出部２や
車速検出部３からの検出信号を受けて、車輌のピッチ角
の変化に応じた制御目標値信号ＴＧを生成してこれをモ
ータ制御部６に対して出力することで灯具の照射方向の
補正を行ったり、あるいは、手動設定部５からの指令信
号に応じた制御目標信号ＴＧを生成してこれをモータ制
御部６に出力する。
【００１５】尚、ピッチ角変化の検出については、各種
の方法が提案されていること及び本発明に関する限り方
法の如何は問わないことから説明を省略する。
【００１６】また、照射方向制御部４から駆動回路６ａ
に送出される制御目標値信号ＴＧに応じてモータの回転
制御により灯具の照射方向の制御が行われるが、その方
法には、照射光を全体的に所望の方向に向ける方法と照
射光の一部分を所望の方向に向ける方法が挙げられる。
例えば、前者の方法としては、灯具全体をその回動軸の
回りに回動させることによって、灯具の照射軸の方向を
変化させたり、灯具の構成部材、例えば、反射鏡やレン
ズ、光源、遮光部材等の姿勢を制御することによって光
学系の光軸方向を変化させる方法を挙げることができ
る。また、後者の方法としては、照射方向を部分的に変
更するために、複数の灯具から成る装置において特定の
灯具の照射軸だけを変化させる方法（例えば、自動車に
おいてヘッドランプ、フォグランプ、コーナリングラン
プが設けられている場合に、３者中のうちの一つ又は二
つのランプの照射軸だけを変化させる。）や、灯具の光
学系を構成する部材のうちの一つ又は複数の部材の姿勢
を制御する方法（例えば、反射鏡を固定反射鏡と可動反
射鏡とから構成して、可動反射鏡の光軸を所望の方向に
向ける等。）が挙げられる。
【００１７】図２は本発明に係るモータ制御回路９の基
本構成を示すものである。
【００１８】本回路はディジタル演算回路によって構成
され、直流モータ７の位置検出部１０から得られるモー
タの現時点での位置情報と、位置制御の目標値との間の
誤差がゼロになるようにフィードバック制御を行う構成
となっている。
【００１９】また、ＰＩＤ制御（「Ｐ」は比例、「Ｉ」
は積分、「Ｄ」は微分をそれぞれ意味する。）を採用す
ることでモータの円滑な回転と、目標位置への精度の良
い停止制御を実現することができるとともに、ＰＷＭ
（パルス幅変調）制御を用いて、デューティーサイクル
の変化する制御信号によりモータの速度制御を行うこと
で制御効率を高めることができる。
【００２０】各構成要素は下記の通りである（括弧内の
数字は符号を示す。）。
【００２１】・比例演算部（１１）、積分演算部（１
２）、微分演算部（１３）から構成される演算部（１
４） ・ＰＩＤ演算処理部（１５） ・パルス幅変調（ＰＷＭ）制御部（１６）。
【００２２】モータ位置の情報は位置検出部１０によっ
て検出され、検出信号（これを「Ｓｍ」と記す。）は演
算部１４に送出される。
【００２３】比例演算部１１は、信号ＴＧの示す目標値
と信号Ｓｍの示す現在値との間の誤差を算出するもので
あり、また、微分演算部１３は、位置検出部１０からの
信号位置に対して時間による１階微分（速度）を算出す
るために設けられている。そして、積分演算部１２は、
比例演算部１１で算出された誤差の積算演算を行うもの
であり、ＰＩＤ演算処理部１５は、比例演算部１１、積
分演算部１２、微分演算部１３の各出力に対して所定の
重み付けの係数を掛けて加算することで制御量を算出す
るものである。
【００２４】パルス幅変調制御部１６は、ＰＩＤ演算処
理部１５からの制御量に応じて可変されるデューティー
サイクルをもった制御信号を生成して、当該信号に基づ
いて直流モータ７の駆動制御を行うために設けられてお
り、その出力信号（ＰＷＭ波）は後段のモータドライバ
１７を構成するスイッチング素子（図示せず。）へのオ
ン／オフ制御用信号として用いられる。尚、モータドラ
イバ１７は複数組の半導体スイッチング素子を用いたハ
ーフブリッジあるいはフルブリッジ型の構成を有してい
る。
【００２５】比例演算部１１については、位置制御の目
標値と現在値との間の誤差に対して純粋に比例する制御
量を使用するよりは、誤差がゼロに近い場合において不
感帯（Ｄｅａｄ Ｂａｎｄ）を設定することが好まし
い。これは、例えば、オートレベリング装置に使用され
る直流モータ７においてブラシ摩擦を抑えるために停止
時のブレーキをかけないことが肝要となるからである。
つまり、光軸制御上問題が生じない条件の下に、誤差ゼ
ロを中心とする一定幅の不感帯を設定するとともに、比
例演算部１１によって求められた誤差値が不感帯の範囲
内に入っているか否かを比較・判断し、誤差値が不感帯
の範囲内に入っていると判断されたときに制御量をゼロ
に規定する必要がある（そうしないと、発振を惹き起こ
す可能性があり、これはブレーキ以上にブラシ摩擦を起
こす原因となる。）。
【００２６】次に、本発明における微分演算の処理方法
について説明する。
【００２７】標本化及び量子化によって離散化されたデ
ータに関する数値微分について精度を出すためには、１
階差公式では不十分であるため、次数の高い階差公式を
用いることが望ましい。
【００２８】例えば、取り扱うデータを８ビットバイナ
リとした場合では２５６段階のモータ位置を検出するこ
とができることになるが、モータが比較的がゆっくりと
回転しているときには、１階差式で位置の微分（差分）
を計算しようとすると下位２ビット程度が変化するだけ
であるため、必要な精度を得ることができないという不
都合が生じる。かといって徒らに次数を上げたのでは階
差公式が複雑になってしまうために回路構成の複雑化や
コスト上昇等を招くことになる。
【００２９】そこで、本発明では、過去の２点と現時点
を含む合計３点のデータを用いてリアルタイムで微分デ
ータを計算するためのアルゴリズムを採用する。
【００３０】図３は横軸に時間ｔをとり、縦軸にモータ
位置（これを時間ｔの関数「ｆ（ｔ）」と記す。）をと
って、所定のサンプリング間隔「ｈ」毎に検出されたデ
ータを示したものである。尚、「ｆ（ｔk）」は時刻ｔ
＝ｔkでサンプリングされた値を示し、図にはこの他、
ｔ＝ｔk-3，ｔk-2，ｔk-1，ｔk+1の各時刻でのサンプリ
ングデータを示している（ｋ、ｉを自然数変数とすると
き、「ｔk-i＝ｔk−ｉ・ｈ」である。）。
【００３１】先ず、１階微分の定義式で無限小間隔ｈを
有限間隔にして下記の階差式が得られる。
【００３２】 ｆ(1)（ｔk）＝（ｆ（ｔk）−ｆ（ｔk-1））／ｈ −（１）式 これは現時点とこれより１つ前のデータから微分データ
を求める１階差式であり、上記したように精度的に不十
分なものである。尚、「ｆ(n)（ｘ）」はｘによるｆ
（ｘ）のｎ階微分を示している。
【００３３】ｆ（ｔ）の「ｔ＝ｔk」付近でのテイラー
展開式は、下記に示す通りである。
【００３４】 ｆ（ｔk＋ｈ）＝ｆ（ｔk）＋ｈ・ｆ(1)（ｔk）＋（ｈ^２／２！）・ｆ(2)（ｔ k ）＋（ｈ^３／３！）・ｆ(3)（ｔk）＋・・・ −（２）式 尚、「ｈ^ｍ」は変数ｈのｍ乗を、「Ｍ！」はＭの階乗
をそれぞれ示している。
【００３５】ここで、上式（２）のｈを「−ｈ」で置き
換え（「ｔk-1＝ｔk−ｈ」に注意。）、第２次項までで
打ち切ると、下式（３）が得られる。
【００３６】 ｆ（ｔk-1）＝ｆ（ｔk）−ｈ・ｆ(1)（ｔk）＋（ｈ^２／２）・ｆ(2)（ｔk） −（３）式 また、上式（２）のｈを「−２・ｈ」で置き換え（「ｔ
k-2＝ｔk−２・ｈ」に注意。）、第２次項までで打ち切
ると、下式（４）が得られる。
【００３７】 ｆ（ｔk-1）＝ｆ（ｔk）−２・ｈ・ｆ(1)（ｔk）＋（２・ｈ^２）・ｆ(2)（ｔ k ） −（４）式 よって、（３）式と（４）式から２次微分項を消去する
ために、「（３）×４−（４）」の式変形を行ってｆ
(1)（ｔk）について解くことにより、下式（５）を得る
ことができる。
【００３８】 ｆ(1)（ｔk）＝（３・ｆ（ｔk）−４・ｆ（ｔk-1）＋ｆ（ｔk-2））／（２・ ｈ） −（５）式 この（５）式においてｈを有限間隔とした階差式を用い
て、１階の微分（差分）演算をリアルタイムに行うこと
ができ、上記した（１）式に比較して精度の良い計算値
が得られ、また分子（差分としての実質的な意味を持つ
部分）同士の比較から（５）式では（１）式に比して２
倍の精度になっていることが分かる。
【００３９】尚、上記の例では、現在値ｆ（ｔk）と、
１単位時間（＝ｈ）前の過去値ｆ（ｔk-1）、２単位時
間（＝２・ｈ）前の過去値ｆ（ｔk-2）の３ポイントの
検出値から１階微分を算出する公式を導出したが、これ
は定係数α（≠０）を用いた一般式「α・（ｆ（ｔk）
−ｆ（ｔk-1））／ｈ ＋ （１−α）・（ｆ（ｔk-1）
−ｆ（ｔk-2））／ｈ」で「α＝３／２」とおいた場合
に他ならない。また、上記と同様の方法を使って３ポイ
ント以上の検出値から１階微分（差分）を算出する公式
を導出することができる。例えば、４ポイントの場合に
は、第３次項までの展開式を、ｔk-1、ｔk-2、ｔk-3に
ついて得た後、これら３式から３階微分項を消去した後
さらに２階微分項を消去すれば良い。但し、徒らにポイ
ント数を増やしたのではそれだけ計算処理に負担をかけ
ることになるので、検出精度との関係において極力少な
いポイント数で計算することが望ましく、その意味で上
記（５）式の使用が最適であると言える。
【００４０】このようにして得られる時間による１階微
分量（速度）をＰＩＤ演算処理部１５に送出してこれを
制御量から引く方法が最も簡単であるが、それよりも速
度の二乗値（運動エネルギー「ｍ・Ｖ^2／２」に比例す
る量。ｍは質量、Ｖは速度を示す。）を求めてこれを制
御量から引く方法（つまり、＋Ｖのとき＋Ｖ^2とし、−
Ｖのとき−Ｖ^2として算出する。）の方が過渡特性にお
いて有利である。つまり、後者の方がモータの電源電圧
変化や負荷変動による過渡特性の違いが非常に小さくな
ることが判明し、これによって動作安定性が保証される
ようになる。
【００４１】尚、ディジタル演算を行う場合の二乗演算
のアルゴリズムには、２進数掛け算を筆算で行うように
演算する直列乗算法（各桁ずつ加算して桁上げする方
法）と、並列演算法（各桁を一気に計算する方法）とが
挙げられるが、論理ゲート素子数の軽減という観点から
は前者が好ましい。
【００４２】説明の簡単化のため、８ビット乗算につい
て図４、図５並びに下記の手順（Ｓ１）乃至（Ｓ６）に
従って説明する。
【００４３】（Ｓ１）被乗数（これを「Ａ」と記す。）
を８ビットレジスタＲａに格納し、乗数（これを「Ｂ」
と記す。）を１６ビットレジスタＲｂｃの上位８ビット
に格納する（この状態では下位８ビットデータＣは”
０”である。）。そして、ビット数を数えるためにカウ
ンタＫを用意してその初期値を「Ｋ＝８＝”１００
０”」（８ビットの場合）に設定する。
【００４４】（Ｓ２）レジスタＲｂｃについて左１ビッ
トの論理シフトを行う。これによってＢの最上位ビット
がレジスタ「ＣＹ」に得られる。尚、Ｃの最下位ビット
には”０”を補う。
【００４５】（Ｓ３）レジスタＣＹの内容が「ＣＹ＝”
０”」であれば何もせずに手順（Ｓ５）に進むが、「Ｃ
Ｙ＝”１”」であれば手順（Ｓ４）に進む（図５参
照。）。
【００４６】（Ｓ４）レジスタＲｂｃの内容とレジスタ
Ｒａの内容を加算して結果をレジスタＲｂｃに格納する
（ＢＣ＋Ａ→ＢＣ）。
【００４７】（Ｓ５）手順（Ｓ４）での加算には関係な
くカウンタＫのデクリメントを行う（Ｋ−１→Ｋ）。
【００４８】（Ｓ６）「Ｋ＝０」ならば計算を終了する
が、そうでなければ手順（Ｓ２）に戻る。
【００４９】尚、手順（Ｓ４）については、図５の等価
回路で示すようにフルアダー「ＦＡ」とインクリメンタ
（丸中に「＋１」で示す。）を使って容易に説明するこ
とができる。即ち、フルアダーＦＡのＸ入力としてレジ
スタＲａの内容（Ａ）が送出され、Ｙ入力としてレジス
タＲｂｃの下位８ビット（Ｃ）が送出され、加算結果
「Ｓ」がレジスタＲｂｃの下位８ビットに戻される。そ
して、キャリ「ＣＲ＝１」はインメンタを介してレジス
タＲｂｃの上位８ビットに「＋１」加算されて（Ｂ＋１
→Ｂ）、桁上げ処理が行われる。
【００５０】また、手順（Ｓ５）、（Ｓ６）について
は、図５の下の図に示すようにデクリメンタ（丸中に
「−１」で示す。）と論理ゲートＧを使って説明でき、
カウンタＫの内容を取り出して１を引く演算（Ｋ−１→
Ｋ）と、「Ｋ＝０」のとき論理ゲートＧがＨレベル信号
を出力して計算終了を告げる処理が示されている。
【００５１】以上の手続により乗算結果（Ａ・Ｂ）がレ
ジスタＲｂｃに得られることになる。例えば、４ビット
計算にレベルを落として（Ｋ＝４＝”１００”に設定す
る。）、Ａ＝１１０１（＝１３）とＢ＝１０１１（＝１
１）との乗算を例示すると、下記の手順で計算が進行し
ていくことが分かる。
【００５２】 （１）ＢＣ＝１０１１００００、ＣＹ＝０、Ｋ＝１００ （２）ＢＣ＝０１１０００００、ＣＹ＝１、Ｋ＝１００ （３）ＢＣ＝０１１０１１０１、ＣＹ＝１、Ｋ＝０１１ （４）ＢＣ＝１１０１１０１０、ＣＹ＝０、Ｋ＝０１１ （５）ＢＣ＝１１０１１０１０、ＣＹ＝０、Ｋ＝０１０ （６）ＢＣ＝１０１１０１００、ＣＹ＝１、Ｋ＝０１０ （７）ＢＣ＝１１０００００１、ＣＹ＝１、Ｋ＝００１ （８）ＢＣ＝１０００００１０、ＣＹ＝１、Ｋ＝００１ （９）ＢＣ＝１０００１１１１、ＣＹ＝１、Ｋ＝０００ 尚、自乗計算では勿論「Ａ＝Ｂ」として計算する。
【００５３】次に、本発明に係る積分演算についての説
明する。
【００５４】本発明では、過渡制御において積分動作を
一様に行うのではなく、位置制御（光軸制御）の目標値
と現在値について変化の状況を常に検出し、当該状況に
応じて積分の動作周波数やＰＷＭ波の周波数を適正に制
御する。
【００５５】図６は実線で示すランプ状の目標値（グラ
フ線Ｇｔを参照。）の時間的変化に対して、これに追従
して変化する現在値（グラフ線Ｇｃを参照。）の時間的
変化を概略的に示したものである。
【００５６】図示するように、横軸に示す時間軸「ｔ」
については信号の立ち上がり時点（ｔ＝ｔ１）から「目
標値＝現在値」となった時点（ｔ＝ｔ５）までの間が、
下記に示す４つの期間に区分けされている。
【００５７】・期間ＴＡ（ｔ＝ｔ１〜ｔ２） ・期間ＴＢ（ｔ＝ｔ２〜ｔ３） ・期間ＴＣ（ｔ＝ｔ３〜ｔ４） ・期間ＴＤ（ｔ＝ｔ４〜ｔ５）。
【００５８】先ず、期間ＴＡにおける運動状態は、目標
値に変化がみられるものの現在値が未だ変化していない
ことを示しいる。これは、「静止摩擦力＞動摩擦係数」
の関係により動き出し時には動作中よりも大きなエネル
ギーを必要とすることに起因する。よって、この状況で
は予め定められたサンプリングレートの周波数に従って
積分演算を行うことで積分値を速やかに増加させ、制御
量を大きくして動き出しをスムーズに行うことが好まし
い。
【００５９】次に来る期間ＴＢでは、目標値、現在値と
もに変化が認められる。つまり、動き出した後の慣性に
よって動き続けようとする運動状態となっているので、
期間ＴＡに示す動き出しのときよりも制御量を減らす必
要がある。そのために、積分量として制御量に加算する
誤差量をゼロに規定し、時間経過につれて積分量を減少
させることが好ましい。
【００６０】次の期間ＴＣでは、目標値が一定となった
が、現在値は未だ変化しているので、定常偏差を小さく
するために再び積分を開始する。但し、期間ＴＡの場合
と同じサンプリングレートの周波数で積分を行ったので
は制御量が急激に増えるために目標値を超えてオーバー
シュートを惹き起こすことになるので、周波数を規定値
よりも落とす（例えば、１／５から１／１０程度）こと
によって、徐々に積分量を増加させて現在値を目標値に
近づけることが好ましい。
【００６１】最終期間ＴＤでは、目標値と現在値との誤
差が小さいため、パルス幅変調制御部１６の出力するＰ
ＷＭ波のデューティーサイクルが小さくなる。そこで、
それまで一定とされていたＰＷＭ周波数（あるいはスイ
ッチング周波数）を、例えば、１／２、１／４、１／
８、…という具合に段階的に落としていったり、あるい
は連続的に低下させて、１パルスの幅を大きくすること
で現在値がゆっくりと目標値に近づくように制御を行
う。但し、誤差が不感帯の範囲に入った時点で積分量を
ゼロとし、現在値の行きすぎを抑える。
【００６２】尚、現在値が目標値に近づいたために制御
量が小さくなると、ＰＷＭ周波数を一定としたデューテ
ィーサイクルの制御のみでは、ＰＷＭ波のデューティー
サイクルが小さくなるので、やがては制御量（デッドハ
ンドの範囲外）に追従してモータが動けなくなってしま
うといった状況が生じる。
【００６３】そこで、対策としてはモータが動けるよう
にＰＷＭ波のデューティーサイクルを上げることが考え
られるが、これではせっかく算出しているＰＩＤ演算結
果が制御に反映されなくなってしまい、例えば、現在値
が目標値を大きく上回ってオーバーシュートが生じる等
の問題が惹き起こされる虞がある。
【００６４】このような不都合を回避するには、ＰＷＭ
波のデューティーサイクルについては変更することな
く、ＰＷＭ周波数を下げていけば、１パルス間隔当たり
のパルス幅が大きくなるのでモータを回転させることが
できるようになる。つまり、この方法では、モータに供
給するエネルギーの平均値がＰＩＤ演算結果そのものに
対応することになり、負荷や電源電圧のバラツキ等を吸
収して現在値を目標値に向けて滑らかに漸近させていく
ことができるという利点が得られる。
【００６５】以上のように、位置制御の目標値と現在値
について時間的変化の状況を常に検出し、目標値だけに
変化が認められる場合と、現在値だけに変化が認められ
る場合とでは、後者の場合の方が積分の動作周波数が低
くなるように制御することがモータの円滑な回転制御に
とって好ましい。そして、目標値及び現在値の両者に変
化が小さくなり又は変化が認められなくなった場合に
は、ＰＷＭ波の周波数が時間経過に伴って次第に低くな
るように制御することが、位置決め精度を高める上で望
ましい。
【００６６】
【実施例】図７乃至図２０は、本発明を自動車用灯具の
光軸調整装置に適用した実施の一例を示すものである。
【００６７】尚、車輌姿勢の変化に対して機敏に照射光
軸の方向を制御するダイナミックオートレベリング装置
への適用においては、例えば、図１の照射方向制御部４
を、ＥＣＵ（電子制御ユニット）で構成するとともに、
車高センサとして電子制御エアサスペンション用に設け
られたセンサを用い、車速センサにはＡＢＳ（Ａｎｔｉ
−ｓｋｉｄ Ｂｒａｋｅ Ｓｙｓｔｅｍ）用に設けられ
たセンサを用いることができる。
【００６８】図７はモータ制御回路１８の全体的な構成
について一例を示した回路ブロック図であり、下記に示
す構成要素を備えている（括弧内の数字は符号を示
す。）。
【００６９】・ラッチ回路（１９） ・ラッチ回路（２０） ・誤差演算部（２１） ・微分演算回路（２２） ・二乗演算回路（２３） ・積分演算回路（２４） ・目標値及び現在値状況判定部（２５） ・積分条件決定部（２６） ・比較回路（２７） ・デッドバンド設定部(２８） ・２入力ＯＲ（論理和）回路（２９） ・オシレータ（３０） ・ＰＷＭ周波数決定部（３１） ・タイミング信号発生部（３２） ・ＰＩＤ制御量演算部（３３） ・ＰＷＭ演算部（３４） ・モータドライバ（３５） ・直流モータ（３６） ・位置検出器（３７） ・Ａ／Ｄ（アナログ→ディジタル）変換回路（３８）。
【００７０】先ず、目標値データＴＧ（８ビット信号）
は、ラッチ回路２０を経て誤差演算部２１及び目標値及
び現在値状況判定部２５に送られる。
【００７１】光軸方向の制御は直流モータ３６の位置及
び速度制御によって行われ、例えば、モータの回転角に
応じて反射鏡の鉛直面内における傾動角が変化すること
により、反射光の照射方向が制御される。そして、モー
タ位置の位置検出器３７としては、例えば、ポテンシオ
メータが使用され、その検出電圧が８ビットのＡ／Ｄ変
換回路３８によってディジタル化された（ポテンシオメ
ータのフルスケールが８ビット二進数で表現される。）
後、ラッチ回路１９を経て誤差演算部２１、微分演算回
路２２、目標値及び現在値状況判定部２５に送られる。
【００７２】誤差演算部２１は、ラッチ回路２０からの
目標値とラッチ回路１９からの現在値との間の誤差を求
めるために設けられており、誤差データ（８ビットデー
タ）は積分演算回路２４、ＰＩＤ制御量演算部３３、比
較回路２７に送られる。
【００７３】微分演算回路２２はラッチ回路１９からの
現在値データについて時間による１階微分（正確には差
分）を計算することで速度データを得るために設けられ
ており、その出力（８ビットデータ）は後段の二乗回路
２３によって自乗された上で１６ビットデータとしてＰ
ＩＤ制御量演算部３３に送出される。
【００７４】積分演算回路２４は、誤差演算部２１から
の８ビットデータを時間積分した結果を１２ビットデー
タとしてＰＩＤ制御量演算部３３に送出するものであ
る。尚、積分の動作周波数は後述する積分条件決定部２
６からのクロック信号によって規定され、また、ＯＲ回
路２９からの信号（CLR）を受けて積分値がゼロにクリ
アされる。
【００７５】比較回路２７は誤差演算部２１からの８ビ
ットデータとデッドバンド設定部２８によって設定され
た不感帯の設定値（８ビットデータ）とを比較すること
により、誤差データが不感帯に入ったか否かを判断する
ための回路である。本回路は判断結果を示す２値データ
をＯＲ回路２９に送出するとともに、誤差データが不感
帯に入った場合にＰＩＤ制御量演算部３３に対するクリ
ア信号（CLR）を送出することで制御量がゼロにクリア
される。
【００７６】目標値及び現在値状況判定部２５は、目標
値及び現在値の時間的変化を監視することによって積分
条件を決定するための指示信号を積分条件決定部２６及
びＰＷＭ周波数決定部３１に送出する。つまり、上記し
たように、目標値だけに変化が認められる場合には積分
の動作周波数を規定値とし、また、目標値及び現在値に
変化が認められる場合には積分量として加算される誤差
量をゼロに規定し、現在値だけに変化が認められる場合
には積分の動作周波数を規定値より低くするための制御
指令を積分条件決定部２６に対して送出する。そして、
目標値及び現在値に変化が小さくなった場合には両者の
変化量の減少につれてＰＷＭ波の周波数を徐々に低下さ
せるための制御指令をＰＷＭ周波数決定部３１に対して
送出する。
【００７７】オシレータ３０はＰＷＭ制御の基本周波数
信号を発生させるための回路であり、当該信号はＰＷＭ
周波数決定部３１に送られ、ここでＰＷＭ周波数（スイ
ッチング周波数）が決定される。
【００７８】タイミング信号発生部３２は、ＰＷＭ周波
数決定部３１からの信号に基づく信号を生成してラッチ
回路１９、２０にクロック信号を送出するとともに、積
分条件決定部２６やＰＷＭ演算部３４に制御クロック信
号を送出する。
【００７９】ＰＩＤ制御量演算部３３は、誤差演算部２
１、二乗回路２３、積分演算回路２４からそれぞれ送ら
れてくるデータ値について予め決められた係数値を各別
に掛けた上で加減算を行う加重処理により制御量を算出
するものであり、その出力はＰＷＭ演算部３４に送出さ
れる。
【００８０】ＰＷＭ演算部３４はＰＩＤ制御量演算部３
３からの制御指令に応じてデューティーサイクルが可変
制御される２５６階調（あるいは２５６段階）のＰＷＭ
波を生成してこれをモータドライバ３５に制御信号とし
て送出する。
【００８１】モータドライバ３５は、１組の半導体スイ
ッチング素子（ＦＥＴ等）を用いたハーフブリッジ型構
成を有しており、ＰＷＭ演算部３４からの制御信号を受
けて各スイッチング素子が相反的にスイッチング制御さ
れることでモータ電流を制御する。
【００８２】図８は回路動作の要部について説明するた
めのタイミングチャート図であり、各信号の意味は下記
に示す通りである。
【００８３】・「ＣＫ」＝オシレータ３０によって生成
される基準クロック信号 ・「ＣＮＴ」＝ＰＷＭ演算部３４内に設けられたカウン
タ（後述する）の計数内容 ・「ＣＮＴ０」＝ＣＮＴの計数内容がゼロであるか否か
の検知信号（Ｈレベル信号がゼロ検知を示す。）」 ・「ＰＩＤ＿ｓｔａｔ」＝ＰＩＤ演算状態（演算中、制
御量決定） ・「ＳＳ＿ｌｔｃｈ」＝制御量のラッチ用信号 ・「ＳＳ」＝制御量の内容(ＳＳn-1、ＳＳn）。
【００８４】尚、「制御量」とはＰＩＤ演算後に決定さ
れてからＰＷＭ演算部３４に送出される指令量を意味す
る。
【００８５】図示するように、ＣＮＴの計数内容が「２
５５」から「０」となって振りだしに戻った場合に、信
号ＣＫの立ち上がり時点に同期して信号ＣＮＴ０がＨレ
ベルとなり、この時点からＰＩＤ制御量演算部３３にお
いてデータ取り込みが開始され、上記した加重演算後に
制御量が決定される。
【００８６】そして、制御量については信号ＳＳ＿ｌｔ
ｃｈの立ち上り時点で、それまでのＳＳn-1から新たな
ＳＳnになる（添え字ｎは時間経過につれて増大する自
然数指標を示す。）。尚、信号ＳＳ＿ｌｔｃｈは信号Ｃ
ＮＴ０の反転信号（論理否定信号）である。
【００８７】図９はＰＷＭ演算部３４の構成例を示すも
のである。
【００８８】信号ＣＫはＰＷＭカウンタ（８ビット・バ
イナリカウンタ）３９のクロック信号入力端子（CLK）
に送られ、当該カウンタの出力信号（その計数内容が上
記した「ＣＮＴ」である。）は一致比較用のコンパレー
タ（Ｉｄｅｎｔｉｔｙ Ｃｏｍｐａｒａｔｏｒ）４０の
一方の８ビット入力端子「Ｐ」に送出されるとともに、
Ｌアクティブ８入力Ｌアクティブ１出力のＡＮＤ（論理
積）ゲート４１に送出される。
【００８９】コンパレータ４０の他方の８ビット入力端
子「Ｑ」には、ＰＩＤ制御量演算部３３から制御量ＳＳ
（８ビットデータ）が８ビット入出力Ｄフリップフロッ
プ（Ｏｃｔａｌ Ｄ−ｔｙｐｅ Ｆｌｉｐ−Ｆｌｏｐ）
４２を介して入力されるようになっており、該コンパレ
ータ４０は、「Ｐ」と「Ｑ」の各ビット同士を桁毎に比
較してそれらが全て等しい場合にＬレベル信号となる出
力信号（図には「Ｐ＝Ｑ」の上にオーバーラインを付し
て示す。）をＬアクティブ２入力Ｌアクティブ１出力Ｏ
Ｒゲート４３に送出する。
【００９０】尚、ＰＩＤ制御量演算部３３から制御量Ｓ
Ｓは、Ｌアクティブ８入力Ｌアクティブ１出力のＡＮＤ
ゲート４４に送出されることで制御量のゼロ検出（つま
り、各ビットがゼロとなっているか否かを検出するこ
と。）が行われ、検出信号は上記ＯＲゲート４３の残り
の入力端子に送られる。
【００９１】ＡＮＤゲート４１についてはＰＷＭカウン
タ３９の計数内容がゼロのときその全入力がＬレベルと
なり、よってこのとき出力信号がＬレベルとなる。本信
号が上記「ＣＮＴ０」に相当しており、ＰＩＤ演算の開
始時点を決める信号である。但し、演算開始の時点はＨ
レベルからＬレベルへの変化時点であるので、図示する
ようにＬアクティブ入力ＮＯＴゲート４５を介して反転
させれば、ＬレベルからＨレベルへの変化時点で演算開
始を示す信号（これを「ＳＴＴ」と記す。）を得ること
ができる。尚、ＡＮＤゲート４１の出力信号は後段のＤ
フリップフロップ４６のクロック信号入力端子（CLK）
に送られる。
【００９２】Ｄフリップフロップ４６については、その
Ｄ入力端子にＨレベル信号が供給され、Ｑ出力端子の出
力信号（これを「Ｓ＿ＰＷＭ」と記す。）がＰＷＭ波と
して得られる。そして、この信号から作られる信号がモ
ータドライバ３５を構成する図示しないスイッチング素
子への制御信号（例えば、ＦＥＴのゲート駆動信号）と
なる。尚、Ｄフリップフロップ４６にはＬアクティブ入
力のクリア端子（図には「ＣＬＲ」の上にバー記号を付
して示す。）があり、上記ＯＲゲート４３からのＬレベ
ル信号を受けてクリア動作が行われる（つまり、コンパ
レータ４０による一致検出時又はＡＮＤゲート４４によ
るゼロ検出時にクリアされる。）。
【００９３】尚、図示は省略するが、ＰＷＭカウンタ３
９、コンパレータ４０、Ｄフリップフロップ４２、４６
は電源投入直後に発生されるパワーオン・リセット信号
によってクリアされるようになっている。
【００９４】図１０はＰＷＭ演算部３４の動作説明のた
めのタイミングチャート図であり、各信号の意味は既述
した通りである。尚、計数内容を示す「ＣＮＴ」におい
て「Ｑｎ」は制御量ＳＳｎに対応するカウンタ値を示し
ている。
【００９５】本図では、制御量ＳＳについて、これがゼ
ロでない場合と、ゼロである場合との相違を明らかにす
るために両者を併せて示している。
【００９６】即ち、制御量がゼロでない場合には信号Ｃ
ＮＴ０のＨレベルへの立ち上り時点から信号Ｓ＿ＰＷＭ
がＨレベルに立ち上がった後、制御量ＳＳｎに対応する
計数内容「Ｑｎ」への変化時点でＬレベルに立ち下がる
幅をもった信号が得られる。尚、これは上記したＤフリ
ップフロップ４６へのクロック信号入力について信号Ｃ
ＮＴ０がＬレベルからＨレベルに変化する時点で当該フ
リップフロップのＱ出力が立ち上がり、また、コンパレ
ータ４０がＰＷＭカウンタ３９の計数内容と制御量との
一致を検出したときのＬレベル信号よって当該フリップ
フロップがクリアされることに依る。
【００９７】また、制御量がゼロである場合には、ＡＮ
Ｄゲート４４の出力がＬレベルであって、これがＤフリ
ップフロップ４６へのクリア信号となるため、信号Ｓ＿
ＰＷＭはＬレベルのままとなる。これによって、制御量
ゼロに対してＰＷＭ波のレベルを正確にＬレベルにする
ことができる。
【００９８】次に、回路各部の構成について説明する。
【００９９】図１１は誤差演算部２１の構成例を示した
ものである。
【０１００】８ビットの目標値データＴＧは、先ず、レ
ジスタ回路４７に入力される。尚、この回路には８ビッ
ト入出力のＤフリップフロップ（Ｏｃｔａｌ Ｄ−ｔｙ
ｐｅＦｌｉｐ−Ｆｌｏｐ）を使っており、そのクロック
信号入力端子（CLK）には上記演算開始信号ＳＴＴが供
給され、８ビットのＱ出力は８ビット・フルアダー（全
加算器）４８のＡ入力端子（Ａ0乃至Ａ7）に送出され
る。
【０１０１】他方、８ビットの現在値データ（以下、こ
れを「ＣＶ」と記す。）はレジスタ回路４９に入力され
る。尚、この回路には８ビット入出力のＤフリップフロ
ップ（Ｏｃｔａｌ Ｄ−ｔｙｐｅ Ｆｌｉｐ−Ｆｌｏ
ｐ）を使っており、そのクロック信号入力端子（CLK）
には上記演算開始信号ＳＴＴが供給される。そして、８
ビットのＱ出力はビット反転回路（８つのＮＯＴゲート
で構成される。）５０を経た後、８ビット・フルアダー
４８のＢ入力端子（Ｂ0乃至Ｂ7）に送出される。
【０１０２】８ビット・フルアダー４８による加算結果
は８ビット出力端子（Σ0乃至Σ7）から論理回路５１の
８ビット入力端子に送られる。そして、キャリーアウト
端子「Ｃｏ」の出力信号はＮＯＴゲート５２を介して論
理回路５１の制御入力端子「Ｘ」に供給されるとともに
８ビット・フルアダー５３のキャリーイン端子「Ｃｉ」
に送出される。尚、８ビット・フルアダー４８のキャリ
ーイン端子「Ｃｉ」はＬレベルとされている。
【０１０３】論理回路５１では、その８ビット出力端子
「Ｙ」から得られるデータが「Ｘ」の信号レベルに応じ
て決定され、「Ｘ＝１」のとき（つまり、ＮＯＴゲート
５２の出力信号がＨレベルのとき）に８ビット入力のビ
ット反転データが「Ｙ」に得られ（インバータ「ＩＮ
Ｖ」として機能する。）、また、「Ｘ＝０」のときに８
ビット入力のデータがそのまま「Ｙ」に得られるように
なっている（バッファ「Ｂｕｆｆ」として機能する）。
尚、本回路は、例えば、８つの２入力排他的論理和（Ｅ
x−ＯＲ）ゲートを用いて構成され、ＮＯＴゲート５２
とともに負数処理に必要な回路である（減算に２の補数
を用いていることに依る。）。また、８ビット・フルア
ダー４８のキャリーアウト端子「Ｃｏ」から得られる信
号はモータの回転方向を示す信号（これを「ＣＷ／ＣＣ
Ｗ」と記す。）として用いられる。
【０１０４】８ビット・フルアダー５３において、入力
端子（Ａ0乃至Ａ7）には上記論理回路５１の出力端子
「Ｙ」からの８ビットデータが入力されるが、Ｂ入力端
子（Ｂ0乃至Ｂ7）については全てＬレベルとされてい
る。そして、その８ビット出力端子（Σ0乃至Σ7）から
得られるデータは大小比較用のマグニチュード・コンパ
レータ５４（このコンパレータが上記した比較回路２７
を構成している。）の一方の８ビット入力端子「Ｐ」及
び論理回路５５の８ビット入力端子にそれぞれ供給され
る。
【０１０５】マグニチュード・コンパレータ５４の他方
の８ビット入力端子「Ｑ」には、デッドバンド設定部２
８からの８ビットデータが供給される。尚、デッドバン
ド設定部２８では、光軸制御上許容されるデッドバンド
の設定範囲が予め規定されている。
【０１０６】マグニチュード・コンパレータ５４は、Ｐ
入力のデータ値がＱ入力のデータ値よりも小さい場合、
つまり、誤差が不感帯に入っていない場合にＨレベルと
なる信号を出力し、これはＮＯＴゲート５６を介して論
理回路５５の制御入力端子「Ｘ」に送出される。尚、Ｎ
ＯＴゲート５６の出力信号は誤差値が不感帯に入ってい
る場合にＬレベルとなる信号であることに注意して、図
では「ＤＢ」の上にバー記号を付して示している。
【０１０７】論理回路５５については、その８ビット出
力端子「Ｙ」から得られるデータが「Ｘ」の信号レベル
の如何に応じて決定され、「Ｘ＝１」のとき（つまり、
ＮＯＴゲート５６の出力信号がＨレベルのとき）に８ビ
ット入力データがそのまま「Ｙ」に得られ（バッファ
「Ｂｕｆｆ」として機能する。）、また、「Ｘ＝０」の
ときには「Ｙ」のデータがゼロとされる（Ｙ＝０）。
尚、本回路は、例えば、８つの２入力ＡＮＤゲートを使
って、各ゲートの一方の入力端子にフルアダー５３の８
ビット出力端子（Σ0乃至Σ7）からの各桁信号をそれぞ
れ供給し、他方の入力端子はＮＯＴゲート５６の出力信
号を供給すれば良い。
【０１０８】論理回路５５の出力端子「Ｙ」から得られ
る８ビットデータが誤差データ「Ｅr」（但し、不感帯
域では誤差ゼロ）である。
【０１０９】図１２及び図１３は微分演算回路２２の構
成例を示したものであり、位置検出器３７からＡ／Ｄ変
換回路３８を経てディジタル化された８ビットの現在値
データ「ＣＶ」が８ビットレジスタ５７や、１２ビット
・フルアダー５９に送出される。
【０１１０】８ビットレジスタ５７には、８個のＤフリ
ップフロップを備えたＩＣ（例えば、Ｏｃｔａｌ Ｄ−
ｔｙｐｅ Ｆｌｉｐ−Ｆｌｏｐｓ ｗｉｔｈ Ｃｌｅａ
ｒ：７４ＨＣ２７３相当品等。）が使用され、各Ｄフリ
ップフロップが並列に配置されることで、各ビットのデ
ータがＤ入力端子にそれぞれ入力される。そして、上記
した演算開始信号（ＳＴＴ）がクロック信号入力端子
（CLK）に供給される。
【０１１１】８ビットレジスタ５７の後段には、さらに
８ビットレジスタ５８が設けられており、これには８ビ
ットレジスタ５７のＱ出力が入力される。この８ビット
レジスタ５８にも７４ＨＣ２７３相当品が使用され、各
ＤフリップフロップのＤ入力端子に各ビットのデータが
それぞれ入力されるようになっている。そして、演算開
始信号（ＳＴＴ）が本レジスタのクロック信号入力端子
（CLK）に供給される。
【０１１２】よって、時刻「ｔk」におけるモータの現
在値データの示す内容を関数表示により「ｆ（ｔk）」
と記すと、当該データを初段の８ビットレジスタが受け
て、その出力として１単位時間前のデータ「ｆ
（ｔk-1）」（括弧内は「ｔ」に対して離散時間の指標
「k-1」を付したものである。）が得られ、さらに次段
の８ビットレジスタの出力として２単位時間前のデータ
「ｆ（ｔk-2）」（括弧内は「ｔ」に対して離散時間の
指標「k-2」を付したものである。）が得られる。
【０１１３】１２ビット・フルアダー５９（例えば、４
ｂｉｔ ｂｉｎａｒｙ ＦｕｌｌＡｄｄｅｒ：７４ＨＣ
２８３相当品を３つ並設した構成等。）には、そのＡ入
力端子（Ａ0乃至Ａ11）のうちの第１乃至第８ビットの
端子「Ａ1」乃至「Ａ8」、そして、Ｂ入力端子のうちの
第０乃至第７ビットの端子「Ｂ0」乃至「Ｂ7」に現在値
データＣＶが入力される。つまり、Ａ入力についてはデ
ータＣＶを右シフトにより２倍した「２・ｆ（ｔk）」
が入力され、Ｂ入力についてはデータＣＶがそのまま
（つまり、「ｆ（ｔk）」）入力されるので、フルアダ
ー５９の出力端子（Σ0乃至Σ11）からは「２・ｆ
（ｔk）＋ｆ（ｔk）＝３・ｆ（ｔk）」の１２ビットデ
ータが出力される。尚、キャリーイン端子「Ｃi」や
「Ａ0」端子、端子「Ａ9」乃至「Ａ11」（上位３ビッ
ト）、端子「Ｂ8」乃至「Ｂ11」（上位４ビット）には
Ｌレベル信号が供給される。
【０１１４】次段に位置する１２ビット・フルアダー６
０は、上記「３・ｆ（ｔk）」と「ｆ（ｔk-2）」との加
算用に設けられたものであり、そのＡ入力端子のうち端
子「Ａ0」乃至「Ａ7」に８ビットレジスタ５８からの８
ビットデータ（「ｆ（ｔk- 2）」）が入力されるととも
に、Ｂ入力のうち端子「Ｂ0」乃至「Ｂ11」に上記フル
アダー５９の出力する１２ビットデータが入力される。
尚、端子「Ｃｉ」や端子「Ａ8乃至Ａ11」（上位４ビッ
ト）にはＬレベル信号が供給される。
【０１１５】１２ビット・フルアダー６０がその出力端
子（Σ0〜Σ11）から出力する演算結果「３・ｆ（ｔk）
＋ｆ（ｔk-2）」の１２ビットデータについては、さら
に次段に位置する１２ビット・フルアダー６１（図１３
参照）のＡ入力端子「Ａ0」乃至「Ａ11」に送出され
る。
【０１１６】フルアダー６１において、Ｂ入力端子のう
ち端子「Ｂ2」乃至「Ｂ9」には８ビットレジスタ５７か
らのＱ出力（「ｆ（ｔk-1）」を示す。）がビット反転
（論理否定）回路６２を経た後で入力される。つまり、
「ｆ（ｔk-1）」に対して係数「−１」を乗ずるため
に、１の補数を求めた（全ビット反転）後、Ｂ入力段で
の２ビットの右シフトにより４倍したもの（つまり、
「−４・ｆ（ｔk-1）」）が得られ、これと上記「３・
ｆ（ｔk）＋ｆ（ｔk-2）」との加算処理が行われ、演算
結果が出力端子（Σ0〜Σ11）から出力される。尚、端
子「Ｃｉ」にはＬレベル信号が供給され、Ｂ入力に係る
端子「Ｂ0」、「Ｂ1」、「Ｂ10」、「Ｂ11」にはＨレベ
ル信号が供給される。
【０１１７】フルアダー６１の後段に設けられた論理回
路６３は負数処理のために必要とされ、フルアダー６１
のキャリーアウト端子「Ｃｏ」から出力される（サイン
ビット）信号の論理値が「１」か「０」かによって補数
処理の有無を決定している。つまり、演算結果が負数の
場合には端子「Ｃｏ」から「０」の信号が得られるの
で、これをＮＯＴゲート６４によって反転することで
「１」とした信号（Ｘ＝１）が論理回路６３の制御入力
端子に送出される。これによって「Ｘ＝１」の場合には
全ビットの反転（インバート「ＩＮＶ」）を施した結果
を次段の１２ビット・フルアダー６５のＡ入力端子（Ａ
0乃至Ａ11）に送出するとともに、ＮＯＴゲート６４の
出力する論理値「１」の信号をフルアダー６５の端子
「Ｃｉ」に送出することで負値に対する２の補数を求め
ている。また、演算結果が正数の場合には端子「Ｃｏ」
から「１」の信号が得られるので、これをＮＯＴゲート
６４によって反転することで「０」とした信号（Ｘ＝
０）が論理回路６３の制御入力端子に送出される。これ
によって「Ｘ＝０」の場合には全ビットをそのまま次段
の１２ビット・フルアダー６５のＡ入力端子（Ａ0乃至
Ａ11）に送出するとともに（つまり、この場合には論理
回路６３が単なるバッファ「Ｂｕｆｆ」として機能す
る。）、ＮＯＴゲート６４の出力する論理値「０」の信
号をフルアダー６５の端子「Ｃｉ」に送出する。尚、本
回路は全ビット分の２入力Ｅｘ−ＯＲ（排他的論理和）
ゲートを用いて構成できる（各ゲートの一方の入力端子
に対してフルアダー６１の端子Σ0乃至Σ11をそれぞれ
接続するとともに、他方の入力端子に対してＮＯＴゲー
ト６４の出力端子を接続する。）。
【０１１８】最終段に位置するフルアダー６５におい
て、そのＢ入力端子（Ｂ0乃至Ｂ11）にはそれぞれＬレ
ベル信号が供給されるので、上記回路からの出力には何
等の影響はなく、正値についてはそのままとし、負値に
ついては端子「Ｃｉ」からの論理値「１」を加算する処
理（１の補数の処理は論理回路６３で計算済みであ
る。）だけが行われた後、出力端子（Σ0乃至Σ11）か
らは「３・ｆ（ｔk）−４・ｆ（ｔk-1）＋ｆ
（ｔk-2）」の演算結果に相当する１２ビットデータ
（これを「Ｄｉｆ」と記す。）が得られることになる。
尚、これは、前記した（５）式の分子に相当している
（あるいはサンプリング時間を「Δｈ＝１／２」と考え
れば良い。）。
【０１１９】図１４及び図１５は二乗回路２３の構成例
を示すものであり、下記の構成要素を具備する（括弧内
の数字は符号を示す。）。
【０１２０】・クロック信号生成部（６６） ・Ｄフリップフロップ（６７乃至７０） ・カウンタ（７１） ・２入力ＡＮＤゲート（７２） ・Ｌアクティブ２入力Ｌアクティブ１出力ＡＮＤゲート
（７３乃至７５） ・ＮＯＴゲート（７６） ・Ｌアクティブ入力ＮＯＴゲート（７７）。
【０１２１】尚、クロック信号生成部６６から得られる
信号（これを「ｃｋ２」と記す。）は、Ｄフリップフロ
ップ６９のクロック信号入力端子（CLK）に供給され
る。尚、各ＤフリップフロップにはＬアクティブ入力の
プリセット端子（図には記号「ＰＲ」の上にバー記号
「￣」を付して示す。）やＬアクティブ入力のクリア端
子（図には記号「ＣＬＲ」の上にバー記号「￣」を付し
て示す。）を有するものが使用され、また、カウンタ７
１には、４ビット・バイナリカウンタ（例えば、７４Ｈ
Ｃ１６３相当品）が使用される（前記したカウンタ
「Ｋ」に相当する。）。
【０１２２】Ｄフリップフロップ６７は、そのＤ入力が
Ｈレベルとされ、そのクリア端子に信号ｃｋ２が供給さ
れる。そして、そのＱバー出力端子（図には記号「Ｑ」
の上にバー記号「￣」を付して示す。）から得られる信
号は、後段のＤフリップフロップ６８のクロック信号入
力端子（CLK）やＤフリップフロップ６９のクリア端子
に供給されるとともに、後述する回路へのクリア信号
（「Ｃｌｅａｒ」の上にオーバーラインを付して示
す。）として用いられる。尚、Ｄフリップフロップ６７
のプリセット端子についてはＨレベルとされる。
【０１２３】Ｄフリップフロップ６８は、そのＤ入力が
Ｈレベルとされ、Ｑ出力信号が乗数セット用信号（これ
を「Ｓｅｔ」と記す。）として用いられる。尚、Ｄフリ
ップフロップ６８のプリセット端子についてはＨレベル
とされる。
【０１２４】Ｄフリップフロップ６９は、そのＤ入力端
子がＱバー出力端子に接続されており、Ｑバー出力信号
はＤフリップフロップ６８のクリア端子に供給されると
ともに、後述するシフトレジスタ（８３、８４）に対す
る制御信号（シフト／ロード用信号であり、これを「Ｓ
ｉｆ」と記す。）として使用される。また、Ｑ出力信号
は２入力ＡＮＤゲート７２の一方の入力端子に供給され
る。尚、Ｄフリップフロップ６９のプリセット端子につ
いてはＨレベルとされる。
【０１２５】Ｄフリップフロップ７０は、そのＤ入力が
Ｈレベルとされ、クロック信号入力端子（CLK）にはＡ
ＮＤゲート７２の出力信号が供給されるとともに、クリ
ア端子には信号ｃｋ２が供給される。そして、そのＱバ
ー出力信号はラッチ用クロック信号（これを「ｃｋ３」
と記す。）として用いられる。
【０１２６】カウンタ７１のクロック信号入力端子（CL
K）にはＤフリップフロップ６９のＱバー出力信号（Ｓ
ｉｆ）が供給され、データ入力端子（Ａ乃至Ｄ）につい
ては全てＬレベルとされる。そして、４つの出力端子
（ＱA、ＱB、ＱC、ＱD）については、ＱA、ＱBがＡＮＤ
ゲート７３の各入力端子に接続され、ＱC、ＱDがＡＮＤ
ゲート７４の各入力端子に接続されている。尚、端子Ｑ
Dの出力はＡＮＤゲート７２に送出されるとともに、Ｎ
ＯＴゲート７６を介してカウンタ７１のクリア端子（図
には「ＣＬＲ」の上にバー記号「￣」を付して示す。)
に供給される。尚、ＡＮＤゲート７３乃至７５は、Ｌア
クティブ２入力１出力のＡＮＤゲートである。
【０１２７】ＡＮＤゲート７３の出力信号はＡＮＤゲー
ト７５の一方の入力端子に供給され、ＡＮＤゲート７４
の出力信号はＡＮＤゲート７５の他方の入力端子に供給
される。そして、ＡＮＤゲート７５の出力信号はＮＯＴ
ゲート７７を介してＤフリップフロップ６７のクロック
信号入力端子（CLK）に供給される。
【０１２８】図１５は自乗計算を行う部分の回路構成を
示しており、以下の構成要素を具備する（括弧内の数字
は符号を示す。）。
【０１２９】・Ｄフリップフロップ（７８） ・ＡＮＤ回路（７９、８０） ・８ビット・フルアダー（８１、８２） ・８ビット・シフトレジスタ（８３、８４） ・８ビット・レジスタ（８５、８６）。
【０１３０】尚、前に示した微分演算回路２２では１２
ビットデータ「Ｄｉｆ」が算出されたので、本回路では
当該ビット数に応じた自乗演算を本来行うべきである
が、図４、図５に係る説明と合わせた方が回路構成が簡
単で理解し易いことを考慮して以下ではビット数を
「８」として説明する（あるいは図１２、図１３の微分
演算回路２２を８ビット構成にしたと考えれば良
い。）。
【０１３１】先ず、図１５の左側部分から説明すると、
微分演算回路２２により算出された８ビットの速度デー
タは、ＡＮＤ回路７９を経た後、８ビット・フルアダー
８１のＡ入力端子（Ａ0乃至Ａ7）に供給される。尚、Ａ
ＮＤ回路７９は８個の２入力ＡＮＤゲートを用いて構成
され、各ゲートの一方の入力端子には速度データの各ビ
ット信号がそれぞれ供給され、他方の入力端子にはＤフ
リップフロップ７８のＱ出力信号が供給される。
【０１３２】Ｄフリップフロップ７８については、その
クロック信号入力端子（CLK）に上記信号ｃｋ２が供給
される。そして、このフリップフロップはＬアクティブ
入力のプリセット端子やクリア端子を有しており（図に
は各端子記号にバー記号を付して示す。）、プリセット
端子についてはＨレベルとされるが、クリア端子には上
記したクリア信号（「Ｃｌｅａｒ」の上にオーバーライ
ンを付して示す。)が供給される。尚、Ｄ入力端子には
後述するシフトレジスタ８４の最上位ビット出力が供給
されるようになっている。
【０１３３】フルアダー８１のＢ入力端子（Ｂ0乃至Ｂ
7）には、シフトレジスタ８３の出力する８ビットデー
タが供給され、フルアダー８１の８ビット出力端子（Σ
0乃至Σ7）から得られる加算結果がシフトレジスタ８３
のデータ入力端子（Ａ乃至Ｈ）へと送られる。尚、フル
アダー８１のキャリーイン端子「Ｃｉ」についてはＬレ
ベルとされ、また、キャリーアウト端子「Ｃｏ」がフル
アダー８２のキャリーイン端子「Ｃｉ」に接続されてい
る。
【０１３４】シフトレジスタ８３については、そのモー
ドコントロール端子「Ｓ０」、「Ｓ１」のうちの一方
「Ｓ０」がＨレベルとされ、他方の「Ｓ１」には上記信
号Ｓｉｆが供給される。これにより、信号ＳｉｆがＨレ
ベルかＬレベルかに応じてデータロード又は右シフトの
動作が制御される。そして、出力端子（ＱA乃至ＱH）か
ら得られる８ビットデータは８ビット・レジスタ８５の
Ｄ入力端子（Ｄ0乃至Ｄ7）に供給される。尚、ＱA乃至
ＱHについてはＱAが最下位ビットであり、ＱB、ＱC、Ｑ
D、…の順（アルファベット順）に桁位置が上がってい
くので、右シフト操作が前述した数値演算の左シフト
（図４及びその関連説明を参照。）に相当する。また、
シフトレジスタ８３や８４を両方向シフトが可能な素子
（例えば、７４ＨＣ１９４相当品）で構成する場合に、
シフトレジスタ８３における左シフトや右シフトのシリ
アル入力端子（Ｌ、Ｒ）をＬレベルとして、最上位端子
ＱHを、後述するシフトレジスタ８４の右シフトのシリ
アル入力端子（Ｒ）に接続することで右シフト時の桁移
動を処理する必要がある。シフトレジスタ８３のクリア
端子には上記したクリア信号（「Ｃｌｅａｒ」の上にオ
ーバーラインを付して示す。)が供給されており、この
ことはシフトレジスタ８４、８ビット・レジスタ８５、
８６についても同様である。
【０１３５】８ビット・レジスタ８５のクロック信号入
力端子（CLK）には、上記の信号ｃｋ３が供給され、当
該信号の立ち上がり時に８ビットＤ入力データが出力端
子（Ｑ0乃至Ｑ7）に取り出される。これらは速度の二乗
値データ（これを「Ｄｉｆ2」と記す。）の下位８ビッ
トを構成するものである。
【０１３６】図１５の右側部分については、微分演算回
路２２により算出された８ビットの速度データが、ＡＮ
Ｄ回路８０を経た後、８ビット・フルアダー８２のＡ入
力端子（Ａ0乃至Ａ7）に供給される。尚、ＡＮＤ回路８
０は８個の２入力ＡＮＤゲートを用いて構成され、各ゲ
ートの一方の入力端子には速度データの各ビット信号が
それぞれ供給され、他方の入力端子には上記した乗数セ
ット信号Ｓｅｔが供給される。
【０１３７】フルアダー８２のＢ入力端子（Ｂ0乃至Ｂ
7）には、シフトレジスタ８４の出力する８ビットデー
タが供給され、フルアダー８２の８ビット出力端子（Σ
0乃至Σ7）から得られる加算結果がシフトレジスタ８４
のデータ入力端子（Ａ乃至Ｈ）へと送られる。尚、フル
アダー８２のキャリーアウト端子「Ｃｏ」は使用しな
い。
【０１３８】シフトレジスタ８４については、そのモー
ドコントロール端子「Ｓ０」、「Ｓ１」への信号供給状
態がシフトレジスタ８３の場合と同じとされ、信号Ｓｉ
ｆがＨレベルかＬレベルかに応じてデータロード又は右
シフトの動作が制御される。そして、出力端子（ＱA乃
至ＱH）から得られるデータは８ビット・レジスタ８６
のＤ入力端子(Ｄ0乃至Ｄ7）に供給される。尚、最上位
ビット端子ＱHがＤフリップフロップ７８のＤ入力端子
に接続されている。また、右シフトシリアル入力端子
（Ｒ）がシフトレジスタ８３の最上位ビット端子ＱHに
接続され、左シフトシリアル入力端子（Ｌ）はＬレベル
とされる。
【０１３９】８ビット・レジスタ８６のクロック信号入
力端子（CLK）には、信号ｃｋ３が供給され、当該信号
の立ち上がり時に８ビットＤ入力データが出力端子（Ｑ
0乃至Ｑ7）に取り出される。これらは速度の二乗値デー
タ「Ｄｉｆ2」の上位８ビットを構成するものである。
【０１４０】しかして、本回路における構成部分と、図
４、図５の説明で使用した要素との対応関係は以下のよ
うになる。
【０１４１】 ・カウンタ７１ ＜＝＞ カウンタ「Ｋ」 ・シフトレジスタ８４ ＜＝＞ Ｂ格納用レジスタ（Ｒｂｃの上位レジス タ） ・シフトレジスタ８３ ＜＝＞ Ｃ格納用レジスタ（Ｒｂｃの下位レジス タ） ・Ｄフリップフロップ７８ ＜＝＞ 「ＣＹ＝１」のチェック部 ・フルアダー８１ ＜＝＞ フルアダー「ＦＡ」。
【０１４２】次に、目標値及び現在値状況判定部２５及
び積分条件決定部２６の構成について説明する。
【０１４３】図１６は目標値及び現在値状況判定部２５
の構成例を示すものであり、下記の回路部を有する（括
弧内の数字は符号を示す。）。
【０１４４】・目標値の時間変化検出回路（８７） ・現在値の時間変化検出回路（８８）。
【０１４５】目標値の時間変化検出回路８７は、８ビッ
トの目標値データＴＧを受けてその時間的変化（の有
無）を検出するものであり、８ビット・レジスタ８７ａ
と一致比較・検出用のコンパレータ（Ｉｄｅｎｔｉｔｙ
Ｃｏｍｐａｒａｔｏｒ）８７ｂ、フィルタ８７ｃを備
えている。
【０１４６】８ビット・レジスタ８７ａは、８ビット入
出力Ｄフリップフロップ（Ｏｃｔａｌ Ｄ−ｔｙｐｅ
Ｆｌｉｐ−Ｆｌｏｐ）を用いて構成され、その８ビット
Ｄ入力に目標値データが供給される。そして、そのクロ
ック信号入力端子（CLK）には上記した演算開始信号
（ＳＴＴ）が供給され、８ビットＱ出力がコンパレータ
８７ｂへの８ビットＱ入力として送出される。
【０１４７】コンパレータ８７ｂ（例えば、７４ＨＣ６
８８相当品）の８ビットＰ入力には目標値データＴＧが
供給され、Ｐ入力の各ビットとＱ入力の各ビットがそれ
ぞれ等しいときにＬレベルとなる一致検出信号が出力端
子から得られ（図では「Ｐ＝Ｑ」の上にオーバーライン
を付して示す。）、この信号がフィルタ８７ｃに送られ
る。
【０１４８】フィルタ８７ｃについては、例えば、Ｄフ
リップフロップが使用され、そのクロック信号入力端子
（CLK）に演算開始信号（ＳＴＴ）が供給され、Ｄ入力
端子にコンパレータ８７ｂからの一致検出信号が入力さ
れる。そして、そのＱ出力信号は目標値の時間的変化が
認められたときにＨレベルとなり、当該信号は２入力Ｎ
ＡＮＤ（否定論理積）ゲート８９の一方の入力端子及び
２入力ＡＮＤゲート９０の一方の入力端子（Ｌアクティ
ブ入力端子）に供給される。現在値の時間変化検出回路
８８は、８ビットの現在値データＣＶを受けてその時間
的変化（の有無）を検出するものであり、上記した目標
値の時間変化検出回路８７と同様に、８ビットレジスタ
８８ａ、一致比較・検出用のコンパレータ（Ｉｄｅｎｔ
ｉｔｙ Ｃｏｍｐａｒａｔｏｒ）８８ｂ、フィルタ８８
ｃを備えている。
【０１４９】即ち、８ビット・レジスタ８８ａがＤフリ
ップフロップ（Ｏｃｔａｌ Ｄ−ｔｙｐｅ Ｆｌｉｐ−
Ｆｌｏｐ）を用いて構成され、その８ビットＤ入力端子
に現在値データＣＶが供給される。そして、そのクロッ
ク信号入力端子（CLK）には上記した演算開始信号（Ｓ
ＴＴ）が供給され、８ビットＱ出力がコンパレータ８８
ｂへの８ビットＱ入力として送出される。
【０１５０】コンパレータ８８ｂ（例えば、７４ＨＣ６
８８相当品）の８ビットＰ入力には現在値データが供給
され、Ｐ入力の各ビットとＱ入力の各ビットがそれぞれ
等しいときにＬレベルとなる一致検出信号が出力端子か
ら得られ（図では「Ｐ＝Ｑ」の上にオーバーラインを付
して示す。）、この信号がフィルタ８８ｃに送られる。
【０１５１】フィルタ８８ｃについては、Ｄフリップフ
ロップが使用され、そのクロック信号入力端子（CLK）
に演算開始信号（ＳＴＴ）が供給され、Ｄ入力端子にコ
ンパレータ８８ｂからの一致検出信号が入力される。そ
して、そのＱ出力信号は現在値の時間的変化が認められ
たときにＨレベルとなり、当該信号は２入力ＮＡＮＤゲ
ート８９や２入力ＡＮＤゲート９０の一方の入力端子に
供給される。
【０１５２】ＮＡＮＤゲート８９の出力信号はＬアクテ
ィブ２入力Ｌアクティブ１出力のＯＲゲート９１の一方
の入力端子に供給される（他方の入力端子には後述する
ＯＲゲート９６の出力信号が供給される。）。また、Ａ
ＮＤゲート９０の出力信号は、データセレクタ９２の制
御端子「Ｃ」に供給される。
【０１５３】データセレクタ９２への入力信号は、演算
開始信号（ＳＴＴ）及び当該信号を分周回路９３に通し
た後の分周信号であり、前者の信号は入力端子「Ａ」に
供給され、後者の信号は入力端子「Ｂ」に供給される。
データセレクタ９２では、制御端子「Ｃ」の信号レベル
がＨレベルのときにその出力端子「Ｙ」から端子「Ｂ」
の入力信号（つまり、ＳＴＴの分周信号）を出力し、ま
た、制御端子「Ｃ」の信号レベルがＬレベルのときにそ
の出力端子「Ｙ」から端子「Ａ」の入力信号（つまり、
ＳＴＴ）を出力する。そして、この出力端子「Ｙ」から
得られる出力信号が積分用クロック信号（これを「Ｉc
k」と記す。）として用いられる。
【０１５４】積分条件決定部２６については、図１７に
示すように、前記したモータの回転方向に係る信号ＣＷ
／ＣＣＷ（図１１参照。）がＤフリップフロップ９４の
Ｄ入力端子に供給されるとともに、２入力排他的論理和
ゲート９５の一方の入力端子に送られる。
【０１５５】Ｄフリップフロップ９４のクロック信号入
力端子（CLK）には、演算開始から所定時間の経過後に
クロック信号「Ｓｃｋ」が供給され、Ｑ出力信号が排他
的論理和ゲート９５の残りの入力端子に供給される。
尚、このクロック信号Ｓｃｋについては、後述するよう
にＰＷＭ周波数決定部３１で生成され、そのクロック出
力信号と演算開始信号（ＳＴＴ）との論理積信号がＤフ
リップフロップ９４のクロック信号入力端子（CLK）に
供給される。
【０１５６】排他的論理和ゲート９５のＬアクティブ出
力端子から得られる信号は、Ｌアクティブ２入力Ｌアク
ティブ１出力ＯＲゲート９６の一方の入力端子に送ら
れ、当該ゲートの他方の入力端子には前記した不感帯の
判定信号ＤＢ（バー記号を付して示す。）が供給され
る。そして、ＯＲゲート９６の出力信号は、積分クリア
信号（図には「Ｉclr」の上にオーバーラインを付して
示す。）として利用される。
【０１５７】尚、ＯＲゲート９６の出力信号は、図１６
のＯＲゲート９１の入力端子に供給され、ここで上記Ｎ
ＡＮＤゲート８９の出力信号との間で論理和演算が行わ
れる。そして、ＯＲゲート９１の出力信号は積分休止用
信号（図には「Ｉstp」の上にオーバーラインを付して
示す。）として利用される。
【０１５８】しかして、本構成において、目標値や現在
値の時間変化検出回路８７、８８の出力信号がともにＬ
レベルであるときにはＡＮＤゲート９０の出力信号がＬ
レベルとなり、データセレクタ９２では信号ＳＴＴが積
分用クロックとして選択される。また、時間変化検出回
路８７、８８の出力信号がともにＨレベルであるときに
はＮＡＮＤゲート８９の出力信号がＬレベルとなるので
信号ＩstpがＬレベルとなって積分休止の指令が発生さ
れる。そして、時間変化検出回路８７の出力信号がＬレ
ベルであって、かつ時間変化検出回路８８の出力信号が
Ｈレベルのときには、ＡＮＤゲート９０の出力信号がＨ
レベルとなるので、データセレクタ９２では信号ＳＴＴ
の分周信号が積分用クロックとして選択されることにな
る。
【０１５９】尚、積分クリア信号ＩclrがＬレベルとな
るのは、信号ＣＷ／ＣＣＷとＤフリップフロップ９４の
Ｑ出力信号とのレベル不一致が検知された場合又は信号
ＤＢがＬレベルの場合（誤差が不感帯に入った時）であ
る。また、Ｄフリップフロップ９４及び排他的論理和ゲ
ート９５は、モータの現在位置が目標値を飛び越えてし
まったか否かを判定するものである。つまり、現在位置
が目標値を越えてしまった状況で積分動作を続行すると
僅かな誤差量に対して積分値が非常に大きい値になって
しまい、発振の虞が生じるからである。そこで、現在位
置が目標値を越えてしまった場合には積分量をゼロにク
リアする。
【０１６０】図１８は積分演算部２４の構成例を示すも
のである。
【０１６１】先ず、現在の誤差データ「Ｅｒ」はＡＮＤ
回路９７に供給される。この回路は８つの２入力ＡＮＤ
ゲート（例えば、７４ＨＣ０８相当品）を用いて構成さ
れ、各ゲートの一方の入力端子に誤差データの各ビット
信号が入力されるとともに、他方の入力端子には上記し
た積分休止信号Ｉstp（図にはオーバーラインを付して
示す。）がそれぞれ供給される。
【０１６２】遅延処理部９８は、ｎ個の８ビット・レジ
スタ９８＿１、９８＿２、…、９８＿ｎを縦列接続した
構成とされており、各レジスタには、クリア端子を備え
た８ビット入出力Ｄフリップフロップ（Ｏｃｔａｌ Ｄ
−ｔｙｐｅ Ｆｌｉｐ−Ｆｌｏｐｓ ｗｉｔｈ Ｃｌｅ
ａｒ）が使用される。そして、各Ｄフリップフロップの
クロック信号入力端子（CLK）には積分用クロックＩck
がそれぞれ供給されるとともに、各クリア端子には積分
クリア信号Ｉclrがそれぞれ供給される。尚、各Ｄフリ
ップフロップの接続については、前段のフリップフロッ
プの８ビットＱ出力データが次段に位置するフリップフ
ロップの８ビットＤ入力として次々と送出される。
【０１６３】そして、各Ｄフリップフロップの８ビット
Ｑ出力データは、データセレクタ９９に送られ、ここで
選ばれた１つのＱ出力データ（８ビットデータ）だけが
ビット反転回路１００に送出される。例えば、Ｄフリッ
プフロップの数をｎ＝１４個とした場合には、現在の誤
差データよりも単位時間（積分用クロックの周波数によ
り規定される時間）の１倍乃至１４倍だけ以前の誤差デ
ータを得ることができ、そのうちの１つ、例えば、最終
段に位置するＤフリップフロップからの８ビットＱ出力
を選択してビット反転回路１００に送出することができ
る。つまり、データセレクタ９９は積分時間の設定に使
用されるので（例えば、車輌の走行状態や適用車種の違
い等に応じて積分時間を設定するのに使用される。）、
その設定時間が予め決まっていて全く設定変更の必要が
ない場合には不要である（∵設定時間に対応する遅延時
間が得られる数のＤフリップフロップを縦列接続して、
最終段に位置するフリップフロップの８ビットＱ出力を
ビット反転回路１００に供給すれば良いから。）。
【０１６４】ＡＮＤ回路９７の出力する８ビットデータ
は、遅延処理部９８を構成する初段のレジスタ（Ｄフリ
ップフロップ）のＤ入力に供給されるとともに、１２ビ
ット・フルアダー１０１のＡ入力端子（Ａ0乃至Ａ11）
のうち、下位８ビットの入力端子（Ａ0乃至Ａ7）に供給
される。尚、上位４ビットの入力端子（Ａ8乃至Ａ11）
については全てＬレベルとされている。
【０１６５】そして、フルアダー１０１のＢ入力端子
（Ｂ0乃至Ｂ11）には、１２ビット・レジスタ１０２か
らの出力データが供給され、加算結果が１２ビット出力
端子（Σ0乃至Σ11）から次段の１２ビット・フルアダ
ー１０３のＢ入力端子（Ｂ0乃至Ｂ11）に送られる。
尚、フルアダー１０１のキャリーイン端子「Ｃｉ」につ
いてはＬレベルとされている。
【０１６６】フルアダー１０３のＡ入力端子（Ａ0乃至
Ａ11）のうち、下位８ビットの入力端子（Ａ0乃至Ａ7）
には上記ビット反転回路１００からの８ビットデータが
入力され、上位４ビットの入力端子（Ａ8乃至Ａ11）に
ついては全てＨレベルとされている。
【０１６７】そして、フルアダー１０３の１２ビット出
力端子（Σ0乃至Σ11）からは、積分データ（これを
「Ｉｎｔ」と記す。）が得られ、当該データは１２ビッ
ト・レジスタ１０２（のＤ入力端子）に送出される。
尚、フルアダー１０３のキャリーイン端子「Ｃｉ」につ
いてはＨレベルとされる。
【０１６８】このように、フルアダー１０３では、遅延
処理部９８から選ばれた過去の誤差データを前段のフル
アダー１０１の出力データから引き算することで所定の
積分時間内で誤差積算が行われるよう保証している。
【０１６９】尚、１２ビット・レジスタ１０２について
は、クリア端子付きのＤフリップフロップが使用され、
そのクロック信号入力端子（CLK）には積分用クロック
Ｉckが供給され、クリア端子には積分クリア信号Ｉclr
が供給される。そして、１２ビットＤ入力端子に上記積
分データＩｎｔが入力され、１２ビットＱ出力データが
フルアダー１０１のＢ入力端子（Ｂ0乃至Ｂ11）に供給
される。
【０１７０】しかして、本回路において積分休止信号Ｉ
stpがＨレベルのときには、積分用クロックＩckに従っ
て積分動作が行われる（つまり、積分の動作周波数がク
ロックＩckにより規定される。）が、信号ＩstpがＬレ
ベルのときには、ＡＮＤ回路９７の出力信号がゼロ（全
てＬレベル）に規定されることが分かる。
【０１７１】図１９はＰＩＤ制御量演算部３３の構成例
を示すものである。
【０１７２】１２ビット・フルアダー１０４のＡ入力端
子（Ａ0乃至Ａ11）のうち、例えば、下位８ビットの入
力端子（Ａ0乃至Ａ8）に誤差データＥｒが供給され、ま
た、Ｂ入力端子（Ｂ0乃至Ｂ11）には積分データＩｎｔ
が供給される。そして、出力端子（Σ0乃至Σ11）から
得られるデータが論理回路１０５に送出され、キャリー
アウト端子「Ｃｏ」の出力信号が論理回路１０５の制御
端子「Ｘ」に供給される。尚、キャリーイン端子「Ｃ
ｉ」についてはＬレベルとされる。
【０１７３】論理回路１０５では、その制御端子「Ｘ」
への信号レベルがＨレベルのとき（Ｘ＝１）に、出力端
子「Ｙ」から１６進「ＦＦＦ」、つまり、全ビットを立
てたデータを出力し、また、制御端子「Ｘ」への信号レ
ベルがＬレベルのとき（Ｘ＝０）に、入力データがその
まま出力端子「Ｙ」に得られる（バッファ「Ｂｕｆｆ」
として機能する。）。尚、本回路は、例えば、１２個の
２入力ＯＲゲートを使って構成され、各ゲートの一方の
入力端子にはフルアダー１０４の出力データの各ビット
信号が供給され、他方の入力端子にキャリーアウト端子
「Ｃｏ」の出力信号が供給される。
【０１７４】論理回路１０５の出力信号は１２ビット・
フルアダー１０６のＡ入力端子（Ａ0乃至Ａ11）に供給
され、また、当該フルアダーのＢ入力端子（Ｂ0乃至Ｂ1
1）には二乗演算後の微分データＤｉｆ2（１２ビットデ
ータとして自乗計算されたもの）がビット反転回路１０
７を介して供給される。
【０１７５】そして、フルアダー１０６の１２ビット出
力端子（Σ0乃至Σ11）のうち下位８ビットデータ（端
子Σ0乃至Σ7の出力データ）が論理回路１０８に送出さ
れ、上位４ビットデータ（端子Σ8乃至Σ11の出力デー
タ）はＯＲ回路１０９に送出される。尚、フルアダー１
０６のキャリーアウト端子「Ｃｏ」の出力信号は、Ｌア
クティブ２入力１出力ＯＲゲート１１０や２入力ＡＮＤ
ゲート１１１に送出され、また、キャリーイン端子「Ｃ
ｉ」についてはＨレベルとされる。
【０１７６】ＯＲゲート１１０には前記した信号ＤＢ
（バー記号を付して示す。）が入力され、その出力信号
が論理回路１０８の制御端子「Ｘ」に供給される。
【０１７７】論理回路１０８は、制御端子「Ｘ」への信
号レベルがＨレベルのとき（Ｘ＝１）に、入力データを
そのまま出力端子「Ｙ」から出力し（バッファ「Ｂｕｆ
ｆ」として機能する。）、また、制御端子「Ｘ」への信
号レベルがＬレベルのとき（Ｘ＝０）に、出力端子
「Ｙ」からゼロを出力する（Ｙ＝０）ように構成されて
いる。尚、本回路は、例えば、８個の２入力ＡＮＤゲー
トを使って構成され、各ゲートの一方の入力端子にはフ
ルアダー１０６の出力データの各ビット信号が供給さ
れ、他方の入力端子にＯＲゲート１１０の出力信号が供
給される。
【０１７８】ＯＲ回路１０９は、フルアダー１０６の出
力端子Σ8乃至Σ11についての論理和信号を求めてこれ
を２入力ＡＮＤゲート１１１に送出する。
【０１７９】論理回路１０８の出力データはさらに論理
回路１１２に送出されるが、この論理回路１１２の構成
は前記した論理回路１０５とほぼ同じである。但し、論
理回路１０８の制御端子「Ｘ」には上記ＡＮＤゲート１
１１の出力信号が供給され、「Ｘ＝１」のときに端子
「Ｙ」から１６進「ＦＦ」が出力される。
【０１８０】論理回路１１２の出力端子「Ｙ」から得ら
れる８ビットデータが制御量ＳＳに相当している。尚、
以上の説明から分かるように制御量ＳＳは、誤差データ
Ｅｒ、積分データＩｎｔ、微分データＤｉｆ2について
の加重的加算（つまり、実験データやシミュレーション
結果等に基づいて重み付け係数ａ、ｂ、ｃを予め決定し
ておいてから「ａ・Ｅｒ＋ｂ・Ｉｎｔ＋ｃ・Ｄｉｆ2＝
ＳＳ」あるいはａ≠０として「Ｅｒ＋（ｂ／ａ）・Ｉｎ
ｔ＋（ｃ／ａ）・Ｄｉｆ2＝ＳＳ」から制御量を算出す
ること）により得られるが、加重処理のための重み付け
についてはビットシフト（２のべき乗倍又は２のべき乗
分の１）の設定だけで行うことが回路規模の拡大防止の
観点から好ましい。つまり、加算器や乗算器等を使って
重み付け係数を任意に設定する方法では回路素子数の増
加を余儀なくされるからである。
【０１８１】図２０はＰＷＭ周波数決定部３１の構成例
を示すものである。
【０１８２】前記したオシレータ３０の出力信号ＣＫ
は、８ビット・バイナリカウンタ１１３のクロック信号
入力端子（CLK）に供給されるとともに、データセレク
タ１１６の入力端子「Ｂ」に供給される。
【０１８３】８ビット・バイナリカウンタ１１３の８ビ
ット出力は一致比較・検出用のコンパレータ（Ｉｄｅｎ
ｔｉｔｙ Ｃｏｍｐａｒａｔｏｒ）１１４のＰ入力端子
に送出される。
【０１８４】３ビット・バイナリカウンタ１１７は、そ
のクロック信号入力端子（CLK）に供給される演算開始
信号ＳＴＴを計数して、そのカウント出力を３−８デコ
ーダ１１９に送出する。尚、そのクリア端子には、下記
に示す信号がＬアクティブ４入力１出力ＯＲゲート１１
８を介して供給される。
【０１８５】・「ＴＭ」＝目標値の時間変化が検出され
たか否かを示す信号 ・「ＣＭ」＝現在値の時間変化が検出されたか否かを示
す信号 ・「ＤＢ」＝前記した通り誤差が不感帯に入ったか否か
を示す信号 ・「ＥＤ」＝誤差の符号が変化したか否かを示す信号。
【０１８６】尚、各信号の上にバー記号を付して図示す
るように、信号レベルがＬレベルのときに肯定的検出結
果が得られ、このときに３ビット・バイナリカウンタ１
１７がクリアされる。また、「ＴＭ」や「ＣＭ」につい
ては前記した時間変化検出回路８７、８８（図１６参
照。）の出力に基づいて容易に得ることができ、また、
「ＥＤ」については誤差データＥｒの符号ビット（サイ
ンビット）から得ることができる。
【０１８７】３ビット・バイナリカウンタ１１７の出力
信号はＬアクティブ３入力ＮＡＮＤゲート１２０に送出
され、当該ゲートの出力信号はデータセレクタ１１６の
制御端子「Ｃ」に送られる。尚、図示は省略するが３ビ
ット・バイナリカウンタ１１７のイネーブル端子には制
御量ＳＳの有無を示す信号が供給され、制御量ＳＳがゼ
ロでない場合に当該カウンタが機能するようになってい
る。
【０１８８】３−８デコーダ１１９は３ビット信号に対
応した８ビットデータ（あるビットだけが「１」とされ
る。)を上記コンパレータ１１４のＱ入力端子に送出す
る。
【０１８９】コンパレータ１１４では、Ｐ入力端子、Ｑ
入力端子の各データについて一致を検出したときにＬレ
ベルとなる出力信号が得られ（「Ｐ＝Ｑ」の上にオーバ
ーラインを付して示す。）、当該信号は８ビット・バイ
ナリカウンタ１１３のクリア端子（「ＣＬＲ」の上にバ
ー記号を付して示す。）に供給されるとともに、Ｌアク
ティブ入力ＮＯＴゲート１１５を介してデータセレクタ
１１６の入力端子「Ａ」に送られる。
【０１９０】データセレクタ１１６は、その制御端子
「Ｃ」への信号レベルがＨレベルのときに入力端子
「Ｂ」の信号を選択してこれを出力端子「Ｙ」に取り出
し（Ｙ＝Ｂ）、また、制御端子「Ｃ」への信号レベルが
Ｌレベルのときに入力端子「Ａ」の信号を選択してこれ
を出力端子「Ｙ」に取り出す（Ｙ＝Ａ）ように構成され
ている。そして、ここで選択された信号がクロック信号
「Ｓck」である。
【０１９１】しかして、本回路では、信号ＣＫが８ビッ
ト・バイナリカウンタ１１３でカウントされ、その計数
データと、３ビット・バイナリカウンタ１１７から３−
８デコーダ１１９を経た設定データとがコンパレータ１
１４において比較される。そして、３ビット・バイナリ
カウンタの出力がゼロの場合にクロック信号ＣＫが選択
され、それ以外のときには、上記設定データにより規定
されるパルス幅をもった信号が選択される。
【０１９２】尚、図８や図１０では、説明の便宜上、オ
シレータ３０によるクロック信号ＣＫを使って動作説明
を行ったが（クロック周波数を一定と仮定した。）、実
際には信号ＳckがＰＷＭ周波数を規定する（例えば、図
９において信号ＣＫを信号Ｓckに置き換えれば良
い。）。
【０１９３】また、タイミング信号発生部３２について
は、信号ＳckをＰＷＭ演算部３４や積分条件決定部２６
に送出する等、各回路部の動作に必要な信号を単に供給
しているだけであるので、その説明及び図示を省略す
る。
【０１９４】尚、ディジタル量Ａ、Ｂの減算処理「Ａ−
Ｂ」に関して、例えば、図１１に示す構成（フルアダー
４８、５３、論理回路５１、ＮＯＴゲート５２を参
照。）を採った場合には、２の補数による加算部と、２
の補数から真数への変換部とで加算器がそれぞれ必要に
なり、ゲートの使用効率が良くないので、これを改善す
るには、図２１に示す構成を採用することが好ましい。
即ち、８ビットデータ（Ａ0乃至Ａ7）については、マグ
ニチュードコンパレータ（ｍ−ｃｏｍｐ）１２１の一方
の８ビット入力端子に供給するとともに、各ビットデー
タを排他的論理和回路１２２を構成する８つのＥｘ−Ｏ
Ｒゲートの一方の入力端子にそれぞれ供給する。また、
８ビットデータ（Ｂ0乃至Ｂ7）については、マグニチュ
ードコンパレータ１２１の他方の８ビット入力端子に供
給するとともに、各ビットデータを排他的論理和回路１
２３を構成する８つのＥｘ−ＯＲゲートの一方の入力端
子にそれぞれ供給する。そして、マグニチュードコンパ
レータ１２１は各入力データの大小比較を行って「Ａ＜
Ｂ」の場合にＨレベル信号となる信号を出力する。この
出力信号は、排他的論理和回路１２２の残りの入力端子
にそれぞれ供給されるとともに、当該出力信号がＮＯＴ
ゲート１２４を通して論理否定されてから排他的論理和
回路１２３の残りの入力端子にそれぞれ供給される。
【０１９５】排他的論理和回路１２２を構成するＥｘ−
ＯＲゲートのうちＡ0乃至Ａ3のビット入力を受ける各ゲ
ートの出力信号は後段の４ビット・フルアダー１２５に
送出される。つまり、Ａi（i=0,1,2,3）のビット入力を
受けるＥｘ−ＯＲゲートの出力信号がフルアダー１２５
の入力端子「Ａi+1」に供給される。
【０１９６】また、排他的論理和回路１２３を構成する
Ｅｘ−ＯＲゲートのうちＢ0乃至Ｂ3のビット入力を受け
る各ゲートの出力信号は４ビット・フルアダー１２５に
送出される。つまり、Ｂi（i=0,1,2,3）のビット入力を
受けるＥｘ−ＯＲゲートの出力信号がフルアダー１２５
の入力端子「Ｂi+1」に供給される。
【０１９７】尚、フルアダー１２５において、電圧ＶCC
が供給された端子「Ｃｉ」はキャリーイン端子であり、
「Ｃｏ」がキャリーアウト端子、「ＳＵＭ１乃至４」が
加算結果を示す４ビット出力端子である。
【０１９８】排他的論理和回路１２２を構成するＥｘ−
ＯＲゲートのうちＡ4乃至Ａ7のビット入力を受ける各ゲ
ートの出力信号は４ビット・フルアダー１２６に送出さ
れる。つまり、Ａi（i=4,5,6,7）のビット入力を受ける
Ｅｘ−ＯＲゲートの出力信号がフルアダー１２６の入力
端子「Ａi-3」に供給される。
【０１９９】また、排他的論理和回路１２３を構成する
Ｅｘ−ＯＲゲートのうちＢ4乃至Ｂ7のビット入力を受け
る各ゲートの出力信号は４ビット・フルアダー１２６に
送出される。つまり、Ｂi（i=4,5,6,7）のビット入力を
受けるＥｘ−ＯＲゲートの出力信号がフルアダー１２６
の入力端子「Ｂi-3」に供給される。
【０２００】尚、フルアダー１２６において、キャリー
イン端子「Ｃｉ」にはフルアダー１２５のキャリーアウ
ト端子「Ｃｏ」からの信号が供給されるようになってお
り、「ＳＵＭ１乃至４」が加算結果を示す４ビット出力
端子である。
【０２０１】しかして、この回路では、ディジタル減算
「Ａ−Ｂ」を行う際に、マグニチュードコンパレータ１
２１においてＡとＢとの大小比較を予め行い、その結
果、大きいものについてはそのままフルアダー１２５、
１２６に入力し、小さいものについては１の補数をとっ
てからフルアダーに入力する。例えば、「Ａ＜Ｂ」の場
合には、マグニチュードコンパレータ１２１がＨレベル
信号を出力するので、Ａについては当該信号との排他的
論理和演算によってビット反転後にフルアダーに供給さ
れ、また、ＢについてはＮＯＴゲート１２４の出力する
Ｌレベル信号との排他的論理和演算によって各ビットが
そのままフルアダーに供給される。よって、この場合、
フルアダー１２５、１２６の加算出力を１つにまとめて
８ビットデータとしたもの（図の「Ｓｍ０〜Ｓｍ７」を
参照。）は、減算結果「Ｂ−Ａ」であり、また、符号ビ
ット（図の「Ｓｇｎ」を参照。）としてＮＯＴゲート１
２４から得られる信号はＬレベル信号であり、これは負
値を意味する。
【０２０２】このようにフルアダーに得られる減算結果
は常に正値となり、符号ビットにより正負を得ることが
でき、加算器を一ヶ所に配置するだけ済むので、２の補
数から真数への変換用に加算器を設ける必要がなくな
る。
【０２０３】最後に、以上に説明した回路動作に関し
て、マイクロコンピュータを用いてモータの駆動制御を
行う場合の制御手順の一例を、図２２乃至図２４に示す
フローチャート図に従って簡単に説明する。
【０２０４】先ず、図２２のステップＳ１では、モータ
位置の現在値及び目標値を取得した後、次ステップＳ２
では誤差量（エラー量）の大きさ（＝｜目標値−現在値
｜）及び移動方向（あるいは誤差量の符号）を算出す
る。
【０２０５】そして、次ステップＳ３で微分量（Ｄ）を
算出してその二乗値「Ｄ^2」を計算する。尚、微分計算
については、前記（５）式に示す差分公式を用いて計算
を行えば良いが、より簡易には「（Ｎ回前のサンプリン
グ値−現在値）／（Ｎ・サンプリング周期）」から算出
しても良い。
【０２０６】ステップＳ４では移動方向が変化したか否
かを判断し、変化が認められた場合にはステップＳ５に
進んで積分量（Ｉ）をゼロにクリアし、また、変化が認
められない場合にはステップＳ６に進んで積分量（Ｉ）
を算出する（つまり、Ｎ回前までの誤差量の総和に対し
て現在の誤差量を加算してこれを新たな積分量とす
る。）。
【０２０７】ステップＳ５、Ｓ６の後、図２３のステッ
プＳ７に進んで、現時点の目標値や現在値に動きが認め
られるか、あるいは止まったままであるかについて判定
を行う。そして、次ステップＳ８において目標値が変化
したか否かを判断し、変化が認められた場合にはステッ
プＳ９に進むが、変化が認められない場合にはステップ
Ｓ１０に進む。
【０２０８】ステップＳ９では現在値に変化が認められ
るか否かを判断し、そうであればステップＳ１１に進ん
で積分量（Ｉ）を徐々に減らすように制御を行ってか
ら、図２４のステップＳ１３に進むが、現在値に変化が
ない場合には図２４のステップ１３に進む。
【０２０９】また、ステップＳ１０において現在値に変
化が認められるか否かを判断し、そうであればステップ
Ｓ１２に進んで積分量（Ｉ）を増やす制御を行ってか
ら、図２４のステップＳ１３に進むが、現在値に変化が
ない場合には図２４のステップ１４に進む。
【０２１０】図２４のステップＳ１３では誤差量の大き
さがデッドバンドの範囲を超えているか否かを判断し、
そうであればステップＳ１５に進むが、誤差量の大きさ
がデッドバンドの範囲内であれば、ステップＳ１８に進
む。
【０２１１】また、ステップＳ１４において誤差量の大
きさがデッドバンドの範囲を超えているか否かを判断
し、そうであればステップＳ１６に進むが、誤差量の大
きさがデッドバンドの範囲内であれば、ステップＳ１８
に進む。
【０２１２】ステップＳ１５では、誤差量「Ｐ」、積分
量「Ｉ」、微分量の二乗値「Ｄ^2」に対して、定係数
「α」、「β」、「−γ」をそれぞれ掛け合わせて加重
的総和計算を行って得られる制御量（＝α・Ｐ＋β・Ｉ
−γ・Ｄ^2）が正値であるか否かを判断する。そして、
制御量が正値であればステップＳ１７に進んで、当該制
御量をそのまま採用した上でステップＳ１９に進むが、
制御量が正値でない場合にはステップＳ１８に進む。
【０２１３】ステップＳ１６では積分量（Ｉ）を増や
す。つまり、ＰＷＭ波のオン・デューティーを大きくす
るために、周波数を変化させるのではなく、制御ループ
毎に所定量（＝「ループ回数×Ｎ（サンプリング回数）
×一定量」）だけ積分量を増やしていく。そして、ステ
ップＳ１５に進む。
【０２１４】ステップＳ１８では制御量をゼロに規定し
た後、ステップＳ１９に進む。
【０２１５】ステップＳ１９では、制御量に応じてＰＷ
Ｍ波を生成してこれをモータドライバに対して出力する
ことでモータの駆動制御を行う。そして、再び図２２の
ステップＳ１に戻る。
【０２１６】
【発明の効果】以上に記載したところから明らかなよう
に、請求項１に係る発明によれば、ＰＩＤ制御及びＰＷ
Ｍ制御によって、光軸調整用駆動源であるモータの円滑
な回転制御と正確な停止位置の再現性を高い精度で保証
することができ、スイッチング損失を低減してコスト上
昇を抑えることができる。
【０２１７】請求項２に係る発明によれば、誤差ゼロを
中心とする一定幅の不感帯を設定して、誤差が不感帯の
範囲内に入っているときには制御量をゼロに規定するこ
とによって、モータのブラシ摩擦を低減し、発振を防ぐ
ことができる。
【０２１８】請求項３に係る発明によれば、モータの現
在位置、１単位時間前の過去位置、２単位時間前の過去
位置の３ポイントに基づいて微分量（速度）を算出する
ことにより、光軸の方向制御に必要十分な精度を保証す
るとともに、そのために回路構成の複雑化を余儀なくさ
れることがない。
【０２１９】請求項４に係る発明によれば、時間による
１階の微分演算後にその二乗値を算出してこれをＰＩＤ
演算処理部に送出することによって、電源電圧変化や負
荷変動による過渡特性の違いを小さくすることができ、
１階微分量を用いる場合に比較して過渡特性をさらに改
善することが可能になる。
【０２２０】請求項５に係る発明によれば、慣性の影響
を考慮して、目標値及び現在値の両者に変化が認められ
る場合、積分量として加算される誤差量をゼロに規定す
ることで、モータの動き出し時より制御量を減らすこと
ができる。
【０２２１】請求項６に係る発明によれば、位置制御の
目標値だけに変化が認められる場合に比べて、現在値だ
けに変化が認められる場合の方が積分の動作周波数が低
くなるように制御することで、オーバーシュートの防止
及び目標値への漸近制御を保証することができる。
【０２２２】請求項７に係る発明によれば、位置制御の
目標値及び現在値の変化が小さくなり又は変化が認めら
れなくなった場合に、ＰＷＭ波の周波数を時間経過に伴
って次第に低くすることで、正確な位置決め（停止制
御）を実現することができる。
【図面の簡単な説明】
【図１】車輌用灯具の光軸調整装置の基本構成を示すブ
ロック図である。
【図２】本発明に係るモータ制御回路の基本構成を示す
ブロック図である。
【図３】微分演算処理について説明するためのグラフ図
である。
【図４】図５とともに、自乗演算に係るアルゴリズムに
ついて説明するための図であり、本図は手順の前半部を
示す説明図である。
【図５】手順の後半部を示す説明図である。
【図６】積分演算処理について説明するためのグラフ図
である。
【図７】図８乃至図２０とともに、本発明の実施の一例
を示すものであり、本図は全体の構成を示すブロック図
である。
【図８】動作説明のためのタイミングチャート図であ
る。
【図９】図１０とともにＰＷＭ演算部について説明する
ための図であり、本図は構成例を示す図である。
【図１０】回路動作を説明するためのタイミングチャー
ト図である。
【図１１】誤差演算部の構成例を示す図である。
【図１２】図１３とともに微分演算部の構成例を示す図
であり、本図は演算処理の前半部に係る構成を示す図で
ある。
【図１３】演算処理の後半部に係る構成を示す図であ
る。
【図１４】図１５とともに二乗演算回路の構成例を示す
図であり、本図は演算処理に必要な信号生成等に係る構
成を示す図である。
【図１５】演算処理に係る構成を示す図である。
【図１６】目標値及び現在値状況判定部の構成例を示す
図である。
【図１７】積分条件決定部の構成例を示す図である。
【図１８】積分演算部の構成例を示す図である。
【図１９】ＰＩＤ制御量演算部の構成例を示す図であ
る。
【図２０】ＰＷＭ周波数決定部の構成例を示す図であ
る。
【図２１】ディジタル減算処理の回路構成例を示す回路
図である。
【図２２】図２３及び図２４とともにモータ駆動制御の
手順例を示すフローチャート図であり、本図は処理の始
まり部分を示す。
【図２３】処理の中盤部を示す。
【図２４】処理の終り部分を示す。
【符号の説明】
１…車輌用灯具の光軸調整装置、７…直流モータ、８…
車輌用灯具、９…モータ制御回路、１０…位置検出部、
１１…比例演算部、１２…積分演算部、１３…微分演算
部、１５…ＰＩＤ演算処理部、１６…パルス幅変調制御
部

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 光軸調整用駆動源としての直流モータ及
    びその位置検出部を備え、位置検出部から得られるモー
    タの現時点での位置情報と、位置制御の目標値との間の
    誤差がゼロになるようにフィードバック制御を行う、車
    輌用灯具の光軸調整装置用モータ制御回路において、 上記誤差を算出する比例演算部と、 上記比例演算部で算出された誤差の積算演算を行う積分
    演算部と、 上記位置検出部からの位置情報に対して時間による１階
    微分を算出する微分演算部と、 上記比例演算部、積分演算部、微分演算部の各出力に対
    して重み付けの係数を掛けて加算することで制御量を算
    出するＰＩＤ演算処理部と、 上記ＰＩＤ演算処理部からの制御量に応じて可変される
    デューティーサイクルをもった制御信号を生成して、当
    該信号に基づいて直流モータの駆動制御を行うパルス幅
    変調制御部とを設けたことを特徴とする車輌用灯具の光
    軸調整装置用モータ制御回路。
  2. 【請求項２】 請求項１に記載した車輌用灯具の光軸調
    整装置用モータ制御回路において、 誤差ゼロを中心とする一定幅の不感帯を設定し、比例演
    算部によって求められた誤差値が不感帯の範囲内に入っ
    ていると判断されたときに制御量をゼロに規定すること
    を特徴とする車輌用灯具の光軸調整装置用モータ制御回
    路。
  3. 【請求項３】 請求項１又は請求項２に記載した車輌用
    灯具の光軸調整装置用モータ制御回路において、 微分演算部が、モータの現在位置、１単位時間前の過去
    位置、２単位時間前の過去位置に基づいて時間による１
    階の微分量として速度を算出することを特徴とする車輌
    用灯具の光軸調整装置用モータ制御回路。
  4. 【請求項４】 請求項１、請求項２又は請求項３に記載
    した車輌用灯具の光軸調整装置用モータ制御回路におい
    て、 微分演算部が時間による１階の微分演算後にその二乗値
    を算出してこれをＰＩＤ演算処理部に送出することを特
    徴とする車輌用灯具の光軸調整装置用モータ制御回路。
  5. 【請求項５】 請求項１、請求項２、請求項３又は請求
    項４に記載した車輌用灯具の光軸調整装置用モータ制御
    回路において、 位置制御の目標値と現在値について変化の状況を常に検
    出し、目標値及び現在値の両者に変化が認められる場
    合、積分量として加算される誤差量をゼロに規定するこ
    とを特徴とする車輌用灯具の光軸調整装置用モータ制御
    回路。
  6. 【請求項６】 請求項１、請求項２、請求項３、請求項
    ４又は請求項５に記載した車輌用灯具の光軸調整装置用
    モータ制御回路において、 位置制御の目標値と現在値について変化の状況を常に検
    出し、目標値だけに変化が認められる場合に比べて、現
    在値だけに変化が認められる場合の方が積分の動作周波
    数が低くなるようにしたことを特徴とする車輌用灯具の
    光軸調整装置用モータ制御回路。
  7. 【請求項７】 請求項１、請求項２、請求項３、請求項
    ４、請求項５又は請求項６に記載した車輌用灯具の光軸
    調整装置用モータ制御回路において、 位置制御の目標値と現在値について変化の状況を常に検
    出し、目標値及び現在値の変化が小さくなり又は変化が
    認められなくなった場合には、パルス幅変調制御部の出
    力するＰＷＭ波の周波数が時間経過に伴って次第に低く
    なるように制御することを特徴とする車輌用灯具の光軸
    調整装置用モータ制御回路。
JP2000140262A 2000-05-12 2000-05-12 車輌用灯具の光軸調整装置用モータ制御回路 Pending JP2001322484A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000140262A JP2001322484A (ja) 2000-05-12 2000-05-12 車輌用灯具の光軸調整装置用モータ制御回路
US09/851,114 US6417642B2 (en) 2000-05-12 2001-05-09 Motor-controlling circuit for an optical-axis-adjusting unit of a vehicle illuminating device
FR0106240A FR2810418B1 (fr) 2000-05-12 2001-05-11 Circuit de commande d'ajustement d'axe optique d'un dispositif d'eclairage de vehicule
DE10122841A DE10122841C2 (de) 2000-05-12 2001-05-11 Motorsteuerungsschaltung für eine Justiereinheit einer optischen Achse eines Fahrzeugbeleuchtungselements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000140262A JP2001322484A (ja) 2000-05-12 2000-05-12 車輌用灯具の光軸調整装置用モータ制御回路

Publications (1)

Publication Number Publication Date
JP2001322484A true JP2001322484A (ja) 2001-11-20

Family

ID=18647585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000140262A Pending JP2001322484A (ja) 2000-05-12 2000-05-12 車輌用灯具の光軸調整装置用モータ制御回路

Country Status (4)

Country Link
US (1) US6417642B2 (ja)
JP (1) JP2001322484A (ja)
DE (1) DE10122841C2 (ja)
FR (1) FR2810418B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005132358A (ja) * 2003-10-31 2005-05-26 Valeo Vision 自動車用ヘッドライトの仰角を修正する方法
CN112590658A (zh) * 2020-11-25 2021-04-02 浙江合众新能源汽车有限公司 车辆大灯的调节方法及装置
WO2022227515A1 (zh) * 2021-04-28 2022-11-03 一巨自动化装备（上海）有限公司 一种驻车执行器软开关控制方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794836B2 (en) * 2001-02-06 2004-09-21 Invacare Corporation Electric motor drive controller with voltage control circuit operative in different modes
US7078872B2 (en) * 2003-05-30 2006-07-18 Caterpillar Inc System and method for conditioning a signal
DE102004008063B4 (de) * 2004-02-19 2018-10-11 Automotive Lighting Reutlingen Gmbh Verfahren zum Ansteuern eines elektrischen Schrittmotors zur Variation der Charakteristik eines von einem Kraftfahrzeugscheinwerfer ausgesandten Lichtbündels
US7541766B1 (en) * 2004-06-01 2009-06-02 Sato Jeffrey S System and method for the intelligent use of software deadband control in a control system
DE102004037540B4 (de) * 2004-08-03 2008-05-29 Micromotion Gmbh Getriebering eines Spannungswellengetriebes
US20070241712A1 (en) * 2006-04-17 2007-10-18 Aim Controls, Inc. Method and apparatus for digital control of a motor
DE102008022879A1 (de) * 2007-05-10 2008-11-20 Atmel Germany Gmbh Radelektronik und Reifenkontrollsystem zur Messung einer Messgröße
JP5761982B2 (ja) * 2010-12-15 2015-08-12 株式会社小糸製作所 車両用灯具の制御装置
JP5850646B2 (ja) * 2011-05-30 2016-02-03 株式会社アイエイアイ 制御装置、アクチュエータシステム、及び制御方法
FR3008047B1 (fr) * 2013-07-05 2015-09-04 Renault Sa Dispositif et procede de pilotage de l'inclinaison des phares d'un vehicule automobile
CN109842345A (zh) * 2017-11-27 2019-06-04 深圳市优必选科技有限公司 一种驱动舵机的方法及装置
CN108773318A (zh) * 2018-05-28 2018-11-09 武汉理工大学 一种基于pid控制的智能前照灯传动系统及方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59195442A (ja) * 1983-04-21 1984-11-06 Ichikoh Ind Ltd 前照灯の光軸調整装置
JPS6467439A (en) * 1987-09-08 1989-03-14 Koito Mfg Co Ltd Cornering lamp system for vehicle
IT1237749B (it) * 1989-12-29 1993-06-15 Carello Spa Proiettore orientabile per veicoli
DE69104938T2 (de) * 1990-08-15 1995-03-23 Honda Motor Co Ltd Steuereinrichtung für Zweiradfahrzeug.
JP3230831B2 (ja) * 1992-01-28 2001-11-19 オークマ株式会社 モータ駆動制御装置
JP3084929B2 (ja) * 1992-06-01 2000-09-04 株式会社デンソー スロットル基準開度検出装置
JP2633169B2 (ja) * 1992-11-19 1997-07-23 株式会社小糸製作所 車輌用コーナリングランプシステム
JP3128611B2 (ja) 1996-04-26 2001-01-29 株式会社小糸製作所 車輌用灯具の照射方向制御装置
JPH09315214A (ja) * 1996-05-29 1997-12-09 Honda Motor Co Ltd 車両用前照灯装置
DE69705921T2 (de) * 1996-12-13 2001-12-06 Denso Corp Einrichtung zur Regelung der Leuchtweite von Scheinwerfern von Fahrzeugen
JP3128619B2 (ja) * 1997-05-27 2001-01-29 株式会社小糸製作所 灯具の照射方向制御装置
JP3681259B2 (ja) * 1997-07-23 2005-08-10 光洋精工株式会社 電動パワーステアリング装置
DE19743260C2 (de) * 1997-09-30 1999-10-21 Siemens Ag Verfahren und Schaltungsanordnung zur Leuchtweitenregulierung eines Scheinwerfers
GB9824162D0 (en) * 1998-11-04 1998-12-30 Rue De Int Ltd Sheet transport system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005132358A (ja) * 2003-10-31 2005-05-26 Valeo Vision 自動車用ヘッドライトの仰角を修正する方法
JP4699003B2 (ja) * 2003-10-31 2011-06-08 ヴァレオ ビジョン 自動車用ヘッドライトの仰角を修正する方法
CN112590658A (zh) * 2020-11-25 2021-04-02 浙江合众新能源汽车有限公司 车辆大灯的调节方法及装置
WO2022227515A1 (zh) * 2021-04-28 2022-11-03 一巨自动化装备（上海）有限公司 一种驻车执行器软开关控制方法

Also Published As

Publication number Publication date
DE10122841C2 (de) 2003-06-12
DE10122841A1 (de) 2001-11-22
FR2810418A1 (fr) 2001-12-21
US20020008487A1 (en) 2002-01-24
FR2810418B1 (fr) 2004-11-26
US6417642B2 (en) 2002-07-09

Similar Documents

Publication Publication Date Title
JP2001322484A (ja) 車輌用灯具の光軸調整装置用モータ制御回路
JP2633169B2 (ja) 車輌用コーナリングランプシステム
JP2004201421A (ja) 車両駆動制御装置、車両駆動制御方法及びそのプログラム
JP3131919B2 (ja) 非同期三相電気モータのための印加電圧ファジー制御プロセスおよびその装置
JPH02141670A (ja) メータ駆動装置
KR100437538B1 (ko) 차량용 등기구의 광축 조정 장치용 모터 제어 회로
JP3745154B2 (ja) 自動操舵装置
JPH0579536B2 (ja)
JPH10164701A (ja) 電気自動車のモーター駆動制御装置
JP2005333792A (ja) パルス発生方法及びパルス発生装置、並びにこれを利用するモータ制御システム
JP3198797B2 (ja) 車両運動制御装置
JP7340991B2 (ja) 電気車制御装置及びその方法
WO2022030205A1 (ja) モータ制御装置
JPS62173993A (ja) モ−タの位置決め制御装置
JP3812916B2 (ja) 車両用ヨーレート算出装置
SU708304A1 (ru) Устройство дл разгона и замедлени привода систем программного управлени станками
SU1064458A1 (ru) Преобразователь код-ШИМ
KR100201956B1 (ko) 엘리베이터용 인버터에서의 디지탈 속도센서를 이용한 위치 제어장치
CN113954999A (zh) 两轮车的定速巡航控制方法、装置、两轮车及可读介质
SU960735A1 (ru) Устройство дл разгона и торможени двигател исполнительного механизма
KR890001478Y1 (ko) 모우터의 최소 단위위치 결정회로
JPS61177504A (ja) 非常停止装置
JP2751128B2 (ja) モータ制御装置
JPS6035978A (ja) モ−タの制御装置
JPS6070984A (ja) 直流モ−タの制御回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050610

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051206