JP2001320282A - 高速ターボデコーダ - Google Patents

高速ターボデコーダ

Info

Publication number
JP2001320282A
JP2001320282A JP2000139493A JP2000139493A JP2001320282A JP 2001320282 A JP2001320282 A JP 2001320282A JP 2000139493 A JP2000139493 A JP 2000139493A JP 2000139493 A JP2000139493 A JP 2000139493A JP 2001320282 A JP2001320282 A JP 2001320282A
Authority
JP
Japan
Prior art keywords
stages
metric
input
gamma
acs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000139493A
Other languages
English (en)
Other versions
JP3613134B2 (ja
Inventor
Tsugio Maru
次夫 丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000139493A priority Critical patent/JP3613134B2/ja
Priority to EP01111572.2A priority patent/EP1154578B1/en
Priority to CA002347446A priority patent/CA2347446C/en
Priority to US09/853,968 priority patent/US7133472B2/en
Publication of JP2001320282A publication Critical patent/JP2001320282A/ja
Application granted granted Critical
Publication of JP3613134B2 publication Critical patent/JP3613134B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H03M13/3922—Add-Compare-Select [ACS] operation in forward or backward recursions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/395—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using a collapsed trellis, e.g. M-step algorithm, radix-n architectures with n>2
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 高速性とインタラクティブ性が要求される通
信において、強力な誤り訂正手段を回路規模の増加を生
じることなく更にタイムラグの少ないターボデコーダを
提供する。 【解決手段】 ターボデコーダは、ＢＣＪＲ（Ｂａｈ
ｌ、Ｃｏｃｋｅ、Ｊｅｌｉｎｅｋ、ａｎｄ Ｒａｖｉ
ｖ）或いはＡＣＳ演算（Ａｄｄ、Ｃｏｍｐａｒｅ、Ｓｅ
ｌｅｃｔ演算）によって近似したＢＣＪＲアルゴリズム
におけるアルファメトリック演算及びベータメトリック
演算の内少なくとも一方の演算において、パイプライン
化された複数段のガンマメトリックを供給する手段を有
し、該ガンマメトリックを入力として複数段の縦続構成
からなるＡＣＳ演算手段を有し、該演算結果を入力とし
てステートメトリックを複数段毎に更新する手段を有
し、該Ｋ段毎のステートメトリックを蓄積する手段を有
することを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ターボデコーダに
関し、特にタイムラグの小さい高速動作で特性劣化の少
ないターボデコーダに関する。
【０００２】
【従来の技術】ターボコードと呼ばれるシャノン限界に
近い復号誤り率を達成する新しい符号化法がＢｅｒｒｏ
ｕらによって提案されている。その詳しい記載が「１９
９３年５月、プロシーディング・オブ・インタナショナ
ル・コンファレンス・オブ・コミュニケーション、１０
６４〜１０７０頁、Ｐｒｏｃｅｅｄｉｎｇ ｏｆ Ｉｎ
ｔａｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｆ
ｃｏｍｍｕｎｉｃａｔｉｏｎ、ｐｐ１０６４〜１０７
０」に開示されている。
【０００３】このターボコードの復号は復号複雑度が高
い符号を複雑度の小さい複数の要素に分解し、それらの
間の相互作用により特性を逐次的に向上させる点に特徴
がある。その小さい要素に分解した復号器はＭＡＰ（Ｍ
ａｘｉｍｕｍ ｐｏｓｔｅｒｉｏｒｉ Ｌｉｋｅｌｉｈ
ｏｏｄ）復号器で構成されており、軟入力軟出力復号と
なっている。このＭＡＰ復号を忠実に実現するＢＣＪＲ
（Ｂａｈｌ，Ｃｏｃｋｅ、Ｊｅｌｉｎｅｋ、ａｎｄ Ｒ
ａｖｉｖ）アルゴリズムが知られているが、必要とされ
る計算量が大きく、近似による計算量を軽減する手法と
してＭａｘ―ＬｏｇＭＡＰやＳＯＶＡといったアルゴリ
ズムが知られている。ここで、Ｍａｘ―ＬｏｇＭＡＰは
ＢＣＪＲにおける演算過程を対数領域で近似したもので
あり、ＳＯＶＡは、Ｖｉｔｅｒｂｉアルゴリズムをベー
スに軟入力軟出力を得られる様にしたものである。
【０００４】
【発明が解決しようとする課題】ターボコードの復号は
復号複雑度が高い符号を複雑度の小さい複数の要素に分
解し、それらの間の相互作用により特性を逐次的に向上
させる点に特徴があるが、そのための繰り返し動作が必
要になり、高速動作が困難であるという欠点が存在す
る。
【０００５】この欠点を克服するため、二種類の方法が
考えられる。まず図１５に示す方法は、Ｎ回の繰り返し
機能を持つターボデコーダを複数個用いてスウィッチに
より切り替えながら並列動作させるもので平均処理能力
としては並列動作させた分向上が見込める。しかしなが
ら同図に示す様に入力から出力迄のタイムラグが有り、
インタラクティブな動作が要求される通信には適さない
という欠点がある。更に、同図に示す様に各ターボデコ
ーダは軟判定データの繰り返し動作に必要なメモリを必
要とし、全体の処理に対するメモリの比率が高く、その
結果回路規模の大きなものとなるといった欠点がある。
【０００６】もう一方の方法を図１６に示す。この方法
は、一回の繰り返し動作を有するターボデコーダを複数
個縦続接続してパイプライン動作をさせようというもの
である。しかしその場合も入力から出力迄のタイムラグ
が存在し、インタラクティブな動作が要求される通信に
は適さないといった欠点がある。また同様に各デコーダ
に軟判定情報の受け渡しの為のメモリを必要とし、回路
規模の大きなものとなるといった欠点がある。
【０００７】ところで、Ｖｉｔｅｒｂｉアルゴリズムを
ベースに軟入力軟出力を得られる様に近似したＳＯＶＡ
を用いれば高速動作は可能であるが、近似の代償として
特性劣化を引き起こすといった欠点がある。
【０００８】［発明の目的］次世代移動通信システムに
おいて、要求されるサービスはＱｏｓ（Ｑｕａｌｉｔｙ
ｏｆ Ｓｅｒｖｉｃｅ）によってクラス分けされてお
り、インタアクティブ性の高いＶｏＩＰ（Ｖｏｉｃｅ
ｏｖｅｒ ＩＰ）やテレコンファレンスといったクラス
ではタイムラグが非常に重要になってくる。
【０００９】本発明の高速ターボデコーダは、この様な
高速性とインタラクティブ性が要求される通信に用いら
れる強力な誤り訂正手段を提供するというものであり、
並列化で生じた軟判定情報のやりとりの為のメモリの増
大といった回路規模の増加を生じることなく、強力な誤
り訂正能力を有する高速ターボデコーダを実現するもの
である。
【００１０】
【課題を解決するための手段】本発明の高速ターボデコ
ーダは、ＢＣＪＲ（Ｂａｈｌ、Ｃｏｃｋｅ、Ｊｅｌｉｎ
ｅｋ、ａｎｄ Ｒａｖｉｖ）アルゴリズム或いはＡＣＳ
演算（Ａｄｄ、Ｃｏｍｐａｒｅ、Ｓｅｌｅｃｔ演算）に
よって近似したＢＣＪＲアルゴリズムを用い、該ＢＣＪ
Ｒアルゴリズムにおけるアルファメトリック演算及びベ
ータメトリック演算の内少なくとも一方の演算におい
て、パイプライン化された複数段のガンマメトリックを
供給する手段を有し、該パイプライン化されたガンマメ
トリックを入力として複数段の縦続構成からなるＡＣＳ
演算手段を有し、該演算結果を入力としてステートメト
リックを複数段（Ｋ段）毎に更新する手段を有し、該Ｋ
段毎のステートメトリックを蓄積する手段を有すること
を特徴とする。
【００１１】また、本発明の高速ターボデコーダは、前
記ステートメトリック更新手段においてスライディング
ウィンドウ型とし、該ウィンドウ内で前記Ｋ段毎のステ
ートメトリックを蓄積することを特徴として構成され
る。
【００１２】更に本発明の高速ターボデコーダは、ＢＣ
ＪＲ（Ｂａｈｌ、Ｃｏｃｋｅ、Ｊｅｌｉｎｅｋ、ａｎｄ
Ｒａｖｉｖ）アルゴリズム或いはＡＣＳ演算（Ａｄ
ｄ、Ｃｏｍｐａｒｅ、Ｓｅｌｅｃｔ演算）によって近似
したＢＣＪＲアルゴリズムを用い、該ＢＣＪＲアルゴリ
ズムにおけるアルファメトリック演算及びベータメトリ
ック演算の内少なくとも一方の演算において、パイプラ
イン化された複数段のガンマメトリックを供給する手段
を有し、該パイプライン化されたガンマメトリックを入
力として複数段の縦続構成からなるＡＣＳ演算手段を有
し、該演算結果を入力としてステートメトリックを複数
段（Ｋ段）毎に更新する手段を有し、該Ｋ段毎のステー
トメトリック更新結果とパイプライン化された複数段の
ガンマメトリックを入力とした複数段の縦続構成からな
るＡＣＳ演算手段を有し、該縦続構成からなるＡＣＳ演
算手段の各段の演算結果を元に尤度演算を行うことを特
徴とする。
【００１３】また本発明の高速ターボデコーダは、前記
Ｋ段毎のステートメトリック更新結果とパイプライン化
されたガンマメトリックを入力とした複数段の縦続構成
からなるＡＣＳ演算手段の各段の演算結果は該ＡＣＳ演
算に用いられたステートメトリックとガンマメトリック
の演算結果であって、その演算結果を元に尤度演算を行
うことを特徴として構成される。
【００１４】更に本発明の高速ターボデコーダは、ＢＣ
ＪＲ（Ｂａｈｌ、Ｃｏｃｋｅ、Ｊｅｌｉｎｅｋ、ａｎｄ
Ｒａｖｉｖ）アルゴリズム或いはＡＣＳ演算（Ａｄ
ｄ、Ｃｏｍｐａｒｅ、Ｓｅｌｅｃｔ演算）によって近似
したＢＣＪＲアルゴリズムを用い、該ＢＣＪＲアルゴリ
ズムにおけるアルファメトリック演算及びベータメトリ
ック演算の内少なくとも一方の演算において蓄積された
ステートメトリックの複数段（Ｋ段）毎の値を第一の入
力とし、パイプライン化された複数段のガンマメトリッ
クを供給する手段を有し、該パイプライン化されたガン
マメトリックを第二の入力として複数段の縦続構成から
なるＡＣＳ演算手段を有し、該縦続構成からなるＡＣＳ
演算手段の各段の演算結果を元に尤度演算を行うことを
特徴とする。
【００１５】更に本発明の高速ターボデコーダは、ＢＣ
ＪＲ（Ｂａｈｌ、Ｃｏｃｋｅ、Ｊｅｌｉｎｅｋ、ａｎｄ
Ｒａｖｉｖ）アルゴリズム或いはＡＣＳ演算（Ａｄ
ｄ、Ｃｏｍｐａｒｅ、Ｓｅｌｅｃｔ演算）によって近似
したＢＣＪＲアルゴリズムを用い、該ＢＣＪＲアルゴリ
ズムにおけるアルファメトリック演算及びベータメトリ
ック演算の内少なくとも一方の演算において、パイプラ
イン化された複数段のガンマメトリックを供給する手段
を有し、該パイプライン化されたガンマメトリックを入
力として複数段の縦続構成からなるＡＣＳ演算手段を有
し、該演算結果を入力としてステートメトリックを複数
段（Ｋ段）毎に更新する手段を有し、該Ｋ段毎のステー
トメトリックを蓄積する手段を有することを特徴として
構成し、該ＢＣＪＲアルゴリズムにおけるアルファメト
リック演算及びベータメトリック演算の内のもう一方の
演算は、パイプライン化された複数段のガンマメトリッ
クを供給する手段を有し、該パイプライン化されたガン
マメトリックを入力として複数段の縦続構成からなるＡ
ＣＳ演算手段を有し、該演算結果を入力としてステート
メトリックを複数段（Ｋ段）毎に更新する手段を有し、
該Ｋ段毎のステートメトリック更新結果とパイプライン
化されたガンマメトリックを入力とした複数段の縦続構
成からなるＡＣＳ演算手段を有して構成し、該縦続構成
からなるＡＣＳ演算手段の各段の演算結果を尤度演算の
為の第一の入力として構成され、パイプライン化された
複数段のガンマメトリックを供給する手段を有し、前記
蓄積されたＫ段毎のステートメトリックの値を第一の入
力とし、該パイプライン化されたガンマメトリックを第
二の入力として複数段の縦続構成からなるＡＣＳ演算手
段を有し、該縦続構成からなるＡＣＳ演算手段の各段の
演算結果を元に尤度演算の為の第二の入力として構成さ
れ、該尤度演算は、前記尤度演算の為の第一の入力及び
第二の入力に対し遅延手段を用いて同期を合わせて尤度
演算を行うことを特徴とする。
【００１６】更に本発明の高速ターボデコーダは、前記
パイプライン化された複数段のガンマメトリックを供給
する手段を有し、該パイプライン化されたガンマメトリ
ックを入力として複数段の縦続構成からなるＡＣＳ演算
手段を有し、該演算結果を入力としてステートメトリッ
クを複数段（Ｋ段）毎に更新する手段を有し、該Ｋ段毎
のステートメトリックを蓄積する手段であって、該複数
段の縦続構成からなるＡＣＳ演算手段の内、初段の演算
を加算演算とし、二段目以降を並列成分からなるトレリ
ス構造で構成されたＡＣＳ演算手段を特徴として構成さ
れる。
【００１７】更に本発明の高速ターボデコーダは、前記
パイプライン化された複数段のガンマメトリックを供給
する手段を有し、該パイプライン化されたガンマメトリ
ックを入力として複数段の縦続構成からなるＡＣＳ演算
手段を有し、該演算結果を入力としてステートメトリッ
クを複数段（Ｋ段）毎に更新する手段を有し、該Ｋ段毎
のステートメトリックを蓄積する手段であって、該ステ
ートメトリックを複数段（Ｋ段）毎に更新する手段は、
更新前のステートを示す全てのノードから更新後のステ
ートを示す各ノードへの第一の入力し、前記複数段の縦
続構成からなるＡＣＳ演算結果を第二の入力として構成
され、ステートを示すノード数分の入力によるＡＣＳ演
算（Ａｄｄ、Ｃｏｍｐａｒｅ、Ｓｅｌｅｃｔ演算）を特
徴として構成される。
【００１８】更に本発明の高速ターボデコーダは、前記
パイプライン化された複数段のガンマメトリックを供給
する手段を有し、該パイプライン化されたガンマメトリ
ックを入力として複数段の縦続構成からなるＡＣＳ演算
手段を有し、該演算結果を入力としてステートメトリッ
クを複数段（Ｋ段）毎に更新する手段を有し、該Ｋ段毎
のステートメトリック更新結果とパイプライン化された
複数段のガンマメトリックを入力とした複数段の縦続構
成からなるＡＣＳ演算手段を有し、該縦続構成からなる
ＡＣＳ演算手段の各段の演算結果を元に尤度演算を行う
ことを特徴とする構成であって、前記パイプライン化さ
れたガンマメトリックを入力として複数段の縦続構成か
らなるＡＣＳ演算手段の内、初段の演算を加算演算と
し、二段目以降を並列成分からなるトレリス構造で構成
されたＡＣＳ演算手段を特徴として構成される。
【００１９】更に本発明の高速ターボデコーダは、前記
パイプライン化された複数段のガンマメトリックを供給
する手段を有し、該パイプライン化されたガンマメトリ
ックを入力として複数段の縦続構成からなるＡＣＳ演算
手段を有し、該演算結果を入力としてステートメトリッ
クを複数段（Ｋ段）毎に更新する手段を有し、該Ｋ段毎
のステートメトリック更新結果とパイプライン化された
複数段のガンマメトリックを入力とした複数段の縦続構
成からなるＡＣＳ演算手段を有し、該縦続構成からなる
ＡＣＳ演算手段の各段の演算結果を元に尤度演算を行う
ことを特徴とする構成であって、該ステートメトリック
を複数段（Ｋ段）毎に更新する手段は、更新前のステー
トを示す全てのノードから更新後のステートを示す各ノ
ードへの第一の入力し、前記複数段の縦続構成からなる
ＡＣＳ演算結果を第二の入力として構成され、ステート
を示すノード数分の入力によるＡＣＳ演算（Ａｄｄ、Ｃ
ｏｍｐａｒｅ、Ｓｅｌｅｃｔ演算）を特徴として構成さ
れる。
【００２０】更に本発明の高速ターボデコーダはその符
号化方法を並列連接型としたことを特徴とする。
【００２１】更に本発明の高速ターボデコーダはその符
号化方法を直列連接型としたことを特徴とする。
【００２２】更に本発明の高速ターボデコーダは、ＡＣ
Ｓ演算においてヤコビアンロガリズムによる補正値を加
算したことを特徴とする。
【００２３】［作用］本発明は、インタラクティブ性の
高いサービスを要求するＱｏｓに適する形で、高速でタ
イムラグの短い強力な誤り訂正能力を持つターボデコー
ダを提供するものである。
【００２４】更に、軟判定データの繰り返し使用に必要
なメモリが小さく、従って回路規模の小さい高速ターボ
デコーダを提供するものである。
【００２５】更に本発明は、Ｖｉｔｅｒｂｉアルゴリズ
ムをベースに軟入力軟出力を得られる様に近似したＳＯ
ＶＡを用いることなく高速動作が可能なので、近似の代
償として特性劣化を引き起こすといった欠点の少ない高
速ターボデコーダを提供できるのである。
【００２６】更に、各ＡＣＳ演算にヤコビアンロガリズ
ムを適用すれば、ＭＡＰを用いたＢＤＪＲアルゴリズム
と等価な演算になるので特性劣化を引き起こすことがな
く高速でタイムラグの短い強力な誤り訂正能力を持つタ
ーボデコーダを提供できる。
【００２７】
【発明の実施の形態】次に、本発明の実施形態について
式と図面を参照しながら説明する。
【００２８】図１はＡＣＳ演算によって近似したＢＣＪ
Ｒアルゴリズムを用いた例で、高速ターボデコーダの内
アルファメトリック演算を行った実施例である。本実施
例を説明するに当たり、半環（ｓｅｍｉｒｉｎｇ）の概
念をまず説明する。何故ならばＡＣＳ演算による更新過
程が２種類の演算で定義された抽象代数系である半環
（ｓｅｍｉｒｉｎｇ）で表すことが出来ることが知られ
ているのである。例えば、この様な記載が「１９９６年
７月、アイ・イー・イー・イー・トランザクション・オ
ン・インフォメーション・セオリ、第４２巻、第４号、
１０７２〜１０９２頁(IEEE Transactions on informat
ion theory, Vol.42 ,No.4, pp.1072-1092)」 に開
示されている。
【００２９】半環（ｓｅｍｉｒｉｎｇ）は２種類の演算 が定義された集合ｓｅｍｉＲｉｎｇで構成され、任意の
３つの元 の間で以下の関係を満たす。 注） 半環（ｓｅｍｉｒｉｎｇ）は環（ｒｉｎｇ）と異
なり逆元を有しない。
【００３０】（閉包則） （結合則） （単位元） （ゼロ元） （分配則） 以上の性質を持つ半環（ｓｅｍｉｒｉｎｇ）を次のよう
にしてＡＣＳ演算に当てはめる。
【００３１】即ち加法を大きい方を選択する演算に置き
換え、乗法を通常の加算に置き換える。これによって上
述のｍは に相当し、 は通常のゼロに相当することになる。この置き換えによ
ってＡＣＳ演算が半環（ｓｅｍｉｒｉｎｇ）であること
が容易に理解出来る。
【００３２】次に、この半環の演算子を用いてステート
メトリックの更新過程をて表してみると以下のようにな
る。
【００３３】ここでＳはステートメトリックを表しサフ
ィックスは状態で［ ］内は遷移の順番を、またΓはガ
ンマメトリックを表しサフィックスは遷移の順番と各遷
移における取りうる値を示す。上記をマトリクス表記で
表す。 として、 となる。さらにＡＣＳ演算による更新過程を進めると、 となる。
【００３４】一方、 であり、従って であるから結局、 を得ることが出来る。
【００３５】同様に、 を続ければ、 として表すことが出来る。以降この関係は任意の数に対
して成り立つ。即ち、上式の意味する処は、ステートメ
トリックからガンマメトリックにより順次更新して得た
ステートメトリックも、始めにガンマメトリックによる
演算 を行い、その結果に対してステートメトリックの更新演
算を行っても得られる結果は同じということである。
【００３６】ところで、ＡＣＳ演算のスピードのボトル
ネックはそのフィードバック処理にあり、その他のフィ
ードフォワード処理に対してはパイプライン構成により
処理速度を上げることが可能である。上式のガンマメト
リックによる演算 はフィードフォワード処理である為、高速に演算するこ
とが出来、それによって得られた結果をステートメトリ
ックの更新に用いれば一回の遷移でＫ番目のステートメ
トリックを得ることが出来るのである。本実施例の場合
Ｋ＝３としているが、任意の値をＫとしても本発明は適
用可能である。以下Ｋ＝３の場合について本実施例を説
明する。上述のフィードフォワード処理で得られた演算
結果を次のように表す。
【００３７】アルファメトリックの更新過程は次の様に
なる。 と置くと、
【００３８】図１のアルファメトリック更新回路１０１
が上式の演算の相当する。尚、図中の は通常の加算を表しており上述の半環における比較選択
とは異なるものである。図１に示すように、アルファメ
トリックはＫ＝３段毎に更新されていくことになり、そ
の演算結果はアルファメトリック用メモリ１０２に蓄積
される。この時の蓄積されるメモリアドレスはアドレス
制御用のアップダウンカウンタ１０３で指定される。
【００３９】尚、この実施例では、１フレームに相当す
るアルファメトリックを蓄積しているが、スライディン
グウィンドウ型としてウィンド内でＫ段毎のアルファメ
トリックを蓄積する様に本発明を適用出来るのはいうま
でもない。
【００４０】即ちこれによって、アルファメトリック用
メモリ容量を１／Ｋに削減出来、更新速度をＫ倍に向上
することができるのである。
【００４１】次にアルファメトリック更新回路１０１の
動作を説明する。更新前のアルファメトリックα００
［[K・（ｎ−２）]、α０１［[K・（ｎ−２）]、α１０
［[K・（ｎ−２）]、及びα１１［[K・（ｎ−２）]、は
レジスタ構成となっており、更新後のアルファメトリッ
クα００［[K・（ｎ−１）]、α０１［[K・（ｎ−
１）]、α１０［[K・（ｎ−１）]、及びα１１［[K・
（ｎ−１）]、へは全てのアルファメトリックを示すノ
ードからＡＣＳ演算処理を介して接続されており、新た
に生じたアルファメトリックをまた更新前のアルファメ
トリックとして用いるためフィードバック接続がなわれ
ている。各ＡＣＳ演算処理は、この実施例の場合４ステ
ート型の符号化を用いているので４入力構成となってお
り、その入力は更新前の全てのアルファメトリックα０
０［[K・（ｎ−２）]、α０１［[K・（ｎ−２）]、α１
０［[K・（ｎ−２）]、及びα１１［[K・（ｎ−２）]と
この後説明するガンマメトリックを入力として複数段の
縦続接続構成からなるＡＣＳ演算結果a11〜a14,a21〜a2
4,a31〜a34,a41〜a44の加算結果である。
【００４２】図中最上部のＡＣＳ演算を例として説明す
ると、上式における に相当することになる。図と式の対応関係は、図中の加
算機 を式の に、また四入力の比較選択回路を式の中の四項を演算す
る となる。
【００４３】他の項α０１［[K・（ｎ−１）]、α１０
［[K・（ｎ−１）]、及びα１１［[K・（ｎ−１）]につ
いても同様である。
【００４４】また図中のガンマメトリック演算結果１０
４はa11〜a14,a21〜a24,a31〜a34,a41〜a44をベクトル
表記したもので、以下の関係になっている。 また次のアルファメトリックの更新のためA1[n-1], A2
[n-1], A3[n-1],及びA4[n-1]が待機して淀みなく供給さ
れる様になっている。
【００４５】次にガンマメトリックを入力として複数段
の縦続接続構成からなるＡＣＳ演算結果a11〜a14,a21〜
a24,a31〜a34,a41〜a44を得る手段について図２を参照
しながら説明する。
【００４６】図中初段２０１はガンマメトリックの加算
演算を示し、その詳細な構成を図３にしめす。即ちこれ
は、 を行っており、これを とおくと、図３の最上部を例として示すと、 に相当することになる。図と式の対応関係は、図中の加
算機 を式の となる。
【００４７】また図中のベクトル表記との関係は、以下
の様になっている。
【００４８】他のA2,A3,及びA4についても上述の関係と
同様である。この様にしてえられた結果は、図２に示す
二段目以降の並列成分からなるトレリス構造で構成され
たＡＣＳ演算手段２０２へと入力する。この実施例では
並列成分からなるトレリス構造で構成されたＡＣＳ演算
手段を一段としているが、それはＫ＝３の場合であるた
めでそれ以上の値のＫを用いた場合この部分は複数段の
構成となる。並列成分からなるトレリス構造で構成され
たＡＣＳ演算手段の詳細な構成を図４に示す。
【００４９】図４の動作は、 に相当し、これを と置くと、例えば図４の最上部の演算を例として示す
と、 に相当することになる。図と式の対応関係は、図中の加
算機 を式の となる。また二入力の比較選択回路を式の中の二項を演
算する となる。
【００５０】また図２のベクトル表記との関係は、以下
の様になっている。
【００５１】他のA2(n-1),A3(n-1),及びA4(n-1)につい
ても上述の関係と同様である。この様にしてえられた結
果が、図２の出力となる。即ち、図２の全体を通して、 に相当する演算を行っているのである。
【００５２】尚、この例ではＫ＝３の場合を示したが、
並列成分からなるトレリス構造で構成されたＡＣＳ演算
手段２０２を縦続構成で増やすことにより容易に段数を
増やせることはいうまでもない。
【００５３】この様な構成へのガンマメトリックの供給
方法を図２の２０３に示す。同図に示す様にガンマメト
リックの供給は各段毎にパイプライン化されており、初
段については上述の説明の様に加算演算のみですむ為並
列に供給され、後段については段が進む毎に１ステップ
遅らせて供給するようになっており、これによって、処
理が淀みなく進むことが出来るようになっている。
【００５４】以上説明したように、図１によるＫ段毎の
アルファメトリック更新と蓄積動作、及び図２に示した
ように、そのＫ段毎のアルファメトリック更新動作を実
現す為のＡＣＳ縦続構成からなるガンマメトリック演算
手段により動作速度をＫ倍に、且つアルファメトリック
用メモリ容量を１／Ｋに削減出来るのである。
【００５５】以上の関係をマトリクスで表すと以下の様
になる。 以上はアルファメトリックについて記したがこれをベー
タメトリックに置き換えて、即ちベータメトリックとア
ルファメトリックを置き換えても本発明が適用出来るこ
とはいうまでもない。
【００５６】次にベータメトリックの更新過程について
図５を参照しながら説明をする。
【００５７】アルファメトリックが前方演算処理に対し
てベータメトリックは後方演算処理になる。従って、ト
レリス線図に対応するマトリクスが以下の様になる。
【００５８】また更新が後方演算処理になる為、ガンマ
メトリックの演算はＫ＝３で記すると、
【００５９】アルファメトリックと同様に、 と置くと、
【００６０】図５のベータメトリック更新回路５０１が
上式の演算の相当する。尚、図中の は通常の加算を表しており上述の半環における比較選択
とは異なるものである。図５に示すように、ベータトリ
ックはＫ＝３段毎に更新されていくことになり、その演
算結果は複数段の縦続接続構成からなるＡＣＳ演算処理
部５０２へと入力される。このＡＣＳ演算は通常のベー
タメトリック更新で使用される処理を多段構成したもの
で、例えば、この様な方法については特願平１１−１９
２４６６７に記載がある。従って、 を初期値として後方演算処理を縦続的に行うことにな
り、後方演算処理に必要なガンマメトリック供給５０３
も各段毎にパイプライン化されており、段が進む毎に１
ステップ遅らせて（後方演算なので時間的には逆にな
る）供給するようになっており、これによって処理が淀
みなく進むことが出来る様になっている。この様に動作
した結果、縦続接続構成からなるＡＣＳ演算処理部５０
２の各段からベータメトリックとガンマメトリックの加
算結果５０４をえることが出来る。図中はベクトル表記
になっているので対応関係の一例を以下に示す。
【００６１】縦続接続構成からなるＡＣＳ演算処理部５
０２の各段からのベータメトリックとガンマメトリック
の加算結果５０４はパイプライン化されて出力され各段
が進むにしたがって１ステップずつ遅れるようになって
いる。従ってこの例の場合３個の値が平行して淀みなく
出力され、この為、例えば特願平１１−１９２４６７に
開示されている通常の方法に比べ３倍の処理速度を有す
ることになる。またＫの値を増やすように構成すること
により任意の処理速度の向上を図れることはいうまでも
ない。
【００６２】また図中のガンマメトリック演算結果５０
５はアルファメトリックの時に説明した内容と同様であ
るので説明を省略するが、更新方向がアルファメトリッ
クが増加の方向であるのに対しベータメトリックは減少
の方向である点がことなる。
【００６３】このガンマメトリック演算結果５０５を得
る手段は図６の様になっており、図中初段６０１はガン
マメトリックの加算演算を示し、その詳細な構成を図７
に示す。アルファメトリック同様に構成出来るが、ガン
マメトリックのステップの方向と後方演算によるトレリ
スの違いが有り、以下の様になる。 これを と置く。図７の最上部を例として示すと、 に相当することになる。図と式の対応関係は、図中の加
算機 を式の となる。他も同様である。
【００６４】この様にしてえられた結果は、図６に示す
二段目以降の並列成分からなるトレリス構造で構成され
たＡＣＳ演算手段６０２へと入力する。この実施例では
並列成分からなるトレリス構造で構成されたＡＣＳ演算
手段を一段としているが、それはＫ＝３の場合であるた
めでそれ以上の値のＫを用いた場合この部分は複数段の
構成となる。並列成分からなるトレリス構造で構成され
たＡＣＳ演算手段の詳細な構成を図８に示す。
【００６５】図８の動作は、ベータメトリックが後方演
算処理のためトレリス線図に対応するマトリクスがアル
ファメトリックと変わり、以下のようになる。 これを と置くと、例えば図８の最上部の演算を例として示す
と、 に相当することになる。図と式の対応関係は、図中の加
算機 を式の となる。また二入力の比較選択回路を式の中の二項を演
算する となる。
【００６６】他も同様である。この様にしてえられた結
果が、図６の出力となる。即ち、図６の全体を通して、 に相当する演算を行っているのである。
【００６７】尚、この例ではＫ＝３の場合を示したが、
並列成分からなるトレリス構造で構成されたＡＣＳ演算
手段６０２を縦続構成で増やすことにより容易に段数を
増やせることはいうまでもない。
【００６８】この様な構成へのガンマメトリックの供給
方法を図６の６０３に示す。同図に示す様にガンマメト
リックの供給は各段毎にパイプライン化されており、初
段については上述の説明の様に加算演算のみですむ為並
列に供給され、後段については段が進む毎に１ステップ
遅らせて供給するようになっており、これによって、処
理が淀みなく進むことが出来るようになっている。
【００６９】以上説明したように、図５によるＫ段毎の
ベータメトリックの更新とＫ倍の速度を持つベータメト
リックとガンマメトリックの加算結果５０４と、そのＫ
段毎のベータメトリック更新動作を実現す為のＡＣＳ縦
続構成からなるガンマメトリック演算手段により動作速
度をＫ倍する事が出来るのである。
【００７０】ベータメトリックの更新過程をマトリクス
で表すと以下の様になる。 尚、以上はベータトリックについて記したがこれをアル
ファメトリックに置き換えても本発明が適用出来ること
はいうまでもない。
【００７１】この様にして得られた高速動作用アルファ
メトリックとベータメトリックを元に尤度演算を高速に
行う方法について説明する。
【００７２】先ず前述した様にＫ段毎に蓄積されたアル
ファメトリック用メモリ１０２から高速にアルファメト
リックを復帰される手段について図９を参照しながら説
明する。同図には説明の都合上既に説明したアルファメ
トリック用メモリ１０２とそのアドレスを制御するＵ／
Ｄカウンタ１０３も再記している。このアドレスを制御
するＵ／Ｄカウンタ１０３は図１で示したＫ段毎に蓄積
動作ではアップカウンタ動作を行ってアドレスをインク
リメントしていくが、図９では読み出し処理で、ダウン
カウント動作になり、デクリメントして行くことにな
る。この読み出されたアルファメトリックを例としてα
00[K・(n-1)], α01[K・(n-1)], α10[K・(n-1)], 及び
α11[K・(n-1)],とする。この読み出されたアルファメ
トリックは複数段の縦続接続構成からなるＡＣＳ演算処
理部９０１へと入力される。このＡＣＳ演算は通常のア
ルファメトリック更新で使用されている処理を多段構成
したもので、例えばこの様な方法については特願平１１
−１９２４６６７に記載がある。従って、 を初期値として前方演算処理を縦続的に行うことにな
り、前方演算処理に必要なガンマメトリック供給９０２
も各段毎にパイプライン化されており、段が進む毎に１
ステップ進ませて供給するようになっており、これによ
って処理が淀みなく進むことが出来る様になっている。
尚図中で記しているガンマメトリック供給９０２はベク
トル表記になっており例えば以下の様な関係にある。
【００７３】また、ガンマメトリック供給は段毎に１ス
テップ進ませて供給するが、時刻に対してはＫずつ遅ら
せる様になっておりこれは尤度演算時にベータメトリッ
クの後方処理にタイミングを合わせる為である。
【００７４】この様に動作した結果、縦続接続構成から
なるＡＣＳ演算処理部９０１の各段からアルファメトリ
ック９０３を得ることが出来る。
【００７５】この出力結果である９０３もパイプライン
化されて出力され各段が進むにしたがって１ステップず
つ進むようになっている。従ってこの例の場合３個の値
が平行して淀みなく出力され、この為、例えば特願平１
１−１９２４６７に開示されている通常の方法に比べ３
倍の処理速度を有することになる。またＫの値を増やす
ように構成することにより任意の処理速度の向上を図れ
ることはいうまでもない。
【００７６】図１０はこの様にして得られたアルファメ
トリックとベータメトリックを元に行う尤度演算処理を
示した図である。図中１００１は図５のベータメトリッ
クとガンマメトリックの加算結果を生み出す処理を示
し、１００２は上記で説明した図９のアルファメトリッ
クを再生する手段を示す。図中１００３は尤度演算を行
う処理を示し、１００１と１００２から遅延手段１００
４と１００５を介してベータメトリックとガンマメトリ
ックの加算結果及びアルファメトリックがそれぞれＫの
パラレル構成で供給されている。この遅延手段によって
尤度演算に必要な処理の同期合わせが行われ、Ｋ個同時
に各情報ビットに対する対数尤度比１００６を得ること
が出来る様になっている。図１１は尤度演算処理を示し
たもので、例えば特願平１１−１９２４６７に開示され
ている通常の方法である。本実施例の場合、この尤度演
算処理をＫ個用いて１００３を構成している。従ってＫ
倍の処理速度を実現出来るのである。
【００７７】次に、本発明を並列連接型と直列連接型の
ターボ符号化に適用した場合について説明する。図１２
は、並列連接型のターボ符号化を、図１３は直列連接型
のターボ符号化を示す。両図から分かる様にコンポーネ
ント符号化は並列連接型も直列連接型も同じ構造を取
る。従って、本発明のＢＣＪＲアルゴリズムについてみ
れば同様な方法で本発明が適用出来ることが分かる。詳
細な方法が特願平１１−１９２４６７に開示されてい
る。
【００７８】また、ヤコビアンロガリズムにより補正項
を加算したＡＣＳ演算を図１３に示す。本発明のＡＣＳ
演算を図１４に示す手段に置き換えることによりヤコビ
アンロガリズムを適用したターボデコーダが実現可能で
ある。
【００７９】以下ヤコビアンロガリズムにより補正項を
加算したＡＣＳ演算が半環（ｓｅｍｉｒｉｎｇ）をなる
ことを説明する。ヤコビアンロガリズムは補正項 を の関数としてテーブルで参照することでＢＣＪＲアルゴ
リズムと等価な演算を対数領域で行うものであり、 なる演算を基本としている。これを上述の半環（ｓｅｍ
ｉｒｉｎｇ）に当てはめると、以下の様になる。例え
ば、 また同様に、 従って、ヤコビアンロガリズムが半環（ｓｅｍｉｒｉｎ
ｇ）における分配則を満足することがわかる。また、演
算 における結合則は、 となる。
【００８０】即ち、 と置くと、上式左辺は、 なる演算をすることに相当し、 と置くと、上式右辺は、 なる演算をすることになる。従って、ともに となるのである。
【００８１】また、演算 における単位元ｍ（＝―∞）は、 となって、上述の論理をそのまま用いることが出来る。
【００８２】その他は自明なので説明を省略する。
【００８３】この様に半環（ｓｅｍｉｒｉｎｇ）の性質
を持つヤコビアンロガリズムの演算を実際に用いてみる
と、
【００８４】例えば、ｎ＝４を例にとってみると、
【００８５】ここで、上式における は以下の方法で逐次的に演算出来、上述のハードウェア
構成に図１４を用いて実現出来る。
【００８６】今、 を演算するに当たって、先ず、 を計算し、次に、 を計算する。最後に、 を計算すれば、 となる。従って、逐次的に計算しても同じ結果が得られ
ることになる。一方、
【００８７】従って、ｉ、ｊを入れ替えれば上式を同じ
になり、結局、ヤコビアンロガリズムにおいても、 が成り立ち、この関係を逐次的に用いれば、上述のＡＣ
Ｓ演算の順序変更による高速手法である、 をそのままヤコビアンロガリズムに適用することが出
来、同じ論理で項の数を幾らでも拡大することが可能で
ある。
【００８８】即ち、図１４のヤコビアンロガリズムにお
けるＡＣＳを用いたとしても本発明の適用が可能であ
る。
【００８９】
【発明の効果】以上説明した様に、本発明の高速ターボ
デコーダを用いれば、高速性とインタラクティブ性が要
求される通信において、強力な誤り訂正手段を提供する
ことが出来、その為のメモリ容量の増大といった回路規
模の増加を生じることなく、タイムラグの少ない誤り訂
正手段を提供することが出来る。
【００９０】更に本発明は、並列連接型のターボ符号化
にも直列連接型のターボ符号化にも適用が可能であり、
要求されるＱｏｓによって柔軟に構成することが出来
る。
【００９１】更に本発明は、ヤコビアンロガリズムの適
用が可能であり、更に誤り訂正能力の向上を図ることが
出来る。
【図面の簡単な説明】
【図１】本発明の高速ターボデコーダを適用した実施例
で、アルファメトリック演算を示した図である。
【図２】アルファメトリック演算用のガンマメトリック
を入力として複数段の縦続接続構成からなるＡＣＳ演算
を示した図である。
【図３】アルファメトリック演算用のガンマメトリック
を入力として複数段の縦続接続構成からなるＡＣＳ演算
の内の初段構成例を示した図である。
【図４】アルファメトリック演算用のガンマメトリック
を入力として複数段の縦続接続構成からなるＡＣＳ演算
の内の次段以降で並列成分からなるトレリス構造で構成
されたＡＣＳ演算手段を示した図である。
【図５】本発明の高速ターボデコーダを適用した実施例
で、ベータメトリック演算を示した図である。
【図６】ベータメトリック演算用のガンマメトリックを
入力として複数段の縦続接続構成からなるＡＣＳ演算を
示した図である。
【図７】ベータメトリック演算用のガンマメトリックを
入力として複数段の縦続接続構成からなるＡＣＳ演算の
内の初段構成例を示した図である。
【図８】ベータメトリック演算用のガンマメトリックを
入力として複数段の縦続接続構成からなるＡＣＳ演算の
内の次段以降で並列成分からなるトレリス構造で構成さ
れたＡＣＳ演算手段を示した図である。
【図９】アルファメトリック再生回路を示した図であ
る。
【図１０】尤度演算処理部を示した図である。
【図１１】尤度演算処理回路を示した図である。
【図１２】並列連接型のターボ符号化処理を示した図で
ある。
【図１３】直列連接型のターボ符号化処理を示した図で
ある。
【図１４】並列連接型のターボ符号化処理のヤコビアン
ロガリズム構成例を示した図である。
【図１５】スウィッチ切り替え型の並列動作例を示した
図である。
【図１６】パイプライン型の縦続構成例を示した図であ
る。
【符号の説明】
１０１ アルファメトリック更新回路 １０２ アルファメトリック用メモリ １０３ アドレス制御用のアップダウンカウンタ １０４ ガンマメトリック演算結果 ２０１ アルファメトリック演算用のガンマメトリッ
クを入力として複数段の縦続接続構成からなるＡＣＳ演
算の内の初段 ２０２ アルファメトリック演算用のガンマメトリッ
クを入力として複数段の縦続接続構成からなるＡＣＳ演
算の内の次段以降で並列成分からなるトレリス構造で構
成されたＡＣＳ演算手段 ２０３ ガンマメトリック供給手段 ５０１ ベータメトリック更新回路 ５０２ 複数段の縦続接続構成からなるＡＣＳ演算処
理部 ５０３ ガンマメトリック供給手段 ５０４ ベータメトリックとガンマメトリックの加算
結果 ５０５ ガンマメトリック演算結果 ６０１ ベータメトリック演算用のガンマメトリック
を入力として複数段の縦続接続構成からなるＡＣＳ演算
の内の初段 ６０２ ベータメトリック演算用のガンマメトリック
を入力として複数段の縦続接続構成からなるＡＣＳ演算
の内の次段以降で並列成分からなるトレリス構造で構成
されたＡＣＳ演算手段 ６０３ ガンマメトリック供給手段 ９０１ 複数段の縦続接続構成からなるＡＣＳ演算処
理部 ９０２ ガンマメトリック供給手段 ９０３ アルファメトリック再生結果 １００１ ベータメトリックとガンマメトリックを加
算結果生成処理 １００２ アルファメトリック再生部 １００３ 尤度演算処理部 １００４、１００５ 遅延手段 １００６ 情報ビット対数尤度比出力

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 ＢＣＪＲ（Ｂａｈｌ、Ｃｏｃｋｅ、Ｊｅ
    ｌｉｎｅｋ、ａｎｄＲａｖｉｖ）アルゴリズム或いはＡ
    ＣＳ演算（Ａｄｄ、Ｃｏｍｐａｒｅ、Ｓｅｌｅｃｔ演
    算）によって近似したＢＣＪＲアルゴリズムを用いたタ
    ーボデコーダであって、 該ＢＣＪＲアルゴリズムにおけるアルファメトリック演
    算及びベータメトリック演算の内少なくとも一方の演算
    において、パイプライン化された複数段のガンマメトリ
    ックを供給する手段を有し、該パイプライン化されたガ
    ンマメトリックを入力として複数段の縦続構成からなる
    ＡＣＳ演算手段を有し、該演算結果を入力としてステー
    トメトリックを複数段（Ｋ段）毎に更新する手段を有
    し、該Ｋ段毎のステートメトリックを蓄積する手段を有
    することを特徴とする高速ターボデコーダ。
  2. 【請求項２】 前記ステートメトリック更新手段におい
    てスライディングウィンドウ型とし、該ウィンドウ内で
    前記Ｋ段毎のステートメトリックを蓄積することを特徴
    として構成される請求項１に記載の高速ターボデコー
    ダ。
  3. 【請求項３】 ＢＣＪＲ（Ｂａｈｌ、Ｃｏｃｋｅ、Ｊｅ
    ｌｉｎｅｋ、ａｎｄＲａｖｉｖ）アルゴリズム或いはＡ
    ＣＳ演算（Ａｄｄ、Ｃｏｍｐａｒｅ、Ｓｅｌｅｃｔ演
    算）によって近似したＢＣＪＲアルゴリズムを用いたタ
    ーボデコーダであって、 該ＢＣＪＲアルゴリズムにおけるアルファメトリック演
    算及びベータメトリック演算の内少なくとも一方の演算
    において、パイプライン化された複数段のガンマメトリ
    ックを供給する手段を有し、該パイプライン化されたガ
    ンマメトリックを入力として複数段の縦続構成からなる
    ＡＣＳ演算手段を有し、該演算結果を入力としてステー
    トメトリックを複数段（Ｋ段）毎に更新する手段を有
    し、該Ｋ段毎のステートメトリック更新結果とパイプラ
    イン化された複数段のガンマメトリックを入力とした複
    数段の縦続構成からなるＡＣＳ演算手段を有し、該縦続
    構成からなるＡＣＳ演算手段の各段の演算結果を元に尤
    度演算を行うことを特徴とする高速ターボデコーダ。
  4. 【請求項４】 前記Ｋ段毎のステートメトリック更新結
    果とパイプライン化されたガンマメトリックを入力とし
    た複数段の縦続構成からなるＡＣＳ演算手段の各段の演
    算結果は該ＡＣＳ演算に用いられたステートメトリック
    とガンマメトリックの演算結果であって、その演算結果
    を元に尤度演算を行うことを特徴として構成される請求
    項３に記載の高速ターボデコーダ。
  5. 【請求項５】 ＢＣＪＲ（Ｂａｈｌ、Ｃｏｃｋｅ、Ｊｅ
    ｌｉｎｅｋ、ａｎｄＲａｖｉｖ）アルゴリズム或いはＡ
    ＣＳ演算（Ａｄｄ、Ｃｏｍｐａｒｅ、Ｓｅｌｅｃｔ演
    算）によって近似したＢＣＪＲアルゴリズムを用いたタ
    ーボデコーダであって、 該ＢＣＪＲアルゴリズムにおけるアルファメトリック演
    算及びベータメトリック演算の内少なくとも一方の演算
    において蓄積されたステートメトリックの複数段（Ｋ
    段）毎の値を第一の入力とし、パイプライン化された複
    数段のガンマメトリックを供給する手段を有し、該パイ
    プライン化されたガンマメトリックを第二の入力として
    複数段の縦続構成からなるＡＣＳ演算手段を有し、該縦
    続構成からなるＡＣＳ演算手段の各段の演算結果を元に
    尤度演算を行うことを特徴とする高速ターボデコーダ。
  6. 【請求項６】 ＢＣＪＲ（Ｂａｈｌ、Ｃｏｃｋｅ、Ｊｅ
    ｌｉｎｅｋ、ａｎｄＲａｖｉｖ）アルゴリズム或いはＡ
    ＣＳ演算（Ａｄｄ、Ｃｏｍｐａｒｅ、Ｓｅｌｅｃｔ演
    算）によって近似したＢＣＪＲアルゴリズムを用いたタ
    ーボデコーダであって、 該ＢＣＪＲアルゴリズムにおけるアルファメトリック演
    算及びベータメトリック演算の内少なくとも一方の演算
    において、パイプライン化された複数段のガンマメトリ
    ックを供給する手段を有し、該パイプライン化されたガ
    ンマメトリックを入力として複数段の縦続構成からなる
    ＡＣＳ演算手段を有し、該演算結果を入力としてステー
    トメトリックを複数段（Ｋ段）毎に更新する手段を有
    し、該Ｋ段毎のステートメトリックを蓄積する手段を有
    することを特徴として構成し、 該ＢＣＪＲアルゴリズムにおけるアルファメトリック演
    算及びベータメトリック演算の内のもう一方の演算は、
    パイプライン化された複数段のガンマメトリックを供給
    する手段を有し、該パイプライン化されたガンマメトリ
    ックを入力として複数段の縦続構成からなるＡＣＳ演算
    手段を有し、該演算結果を入力としてステートメトリッ
    クを複数段（Ｋ段）毎に更新する手段を有し、該Ｋ段毎
    のステートメトリック更新結果とパイプライン化された
    ガンマメトリックを入力とした複数段の縦続構成からな
    るＡＣＳ演算手段を有して構成し、該縦続構成からなる
    ＡＣＳ演算手段の各段の演算結果を尤度演算の為の第一
    の入力として構成され、 パイプライン化された複数段のガンマメトリックを供給
    する手段を有し、前記蓄積されたＫ段毎のステートメト
    リックの値を第一の入力とし、該パイプライン化された
    ガンマメトリックを第二の入力として複数段の縦続構成
    からなるＡＣＳ演算手段を有し、該縦続構成からなるＡ
    ＣＳ演算手段の各段の演算結果を元に尤度演算の為の第
    二の入力として構成され、 該尤度演算は、前記尤度演算の為の第一の入力及び第二
    の入力に対し遅延手段を用いて同期を合わせて尤度演算
    を行うことを特徴とする高速ターボデコーダ。
  7. 【請求項７】 前記パイプライン化された複数段のガン
    マメトリックを供給する手段を有し、該パイプライン化
    されたガンマメトリックを入力として複数段の縦続構成
    からなるＡＣＳ演算手段を有し、該演算結果を入力とし
    てステートメトリックを複数段（Ｋ段）毎に更新する手
    段を有し、該Ｋ段毎のステートメトリックを蓄積する手
    段であって、 該複数段の縦続構成からなるＡＣＳ演算手段の内、初段
    の演算を加算演算とし、二段目以降を並列成分からなる
    トレリス構造で構成されたＡＣＳ演算手段を特徴として
    構成された請求項１または２に記載の高速ターボデコー
    ダ。
  8. 【請求項８】 前記パイプライン化された複数段のガン
    マメトリックを供給する手段を有し、該パイプライン化
    されたガンマメトリックを入力として複数段の縦続構成
    からなるＡＣＳ演算手段を有し、該演算結果を入力とし
    てステートメトリックを複数段（Ｋ段）毎に更新する手
    段を有し、該Ｋ段毎のステートメトリックを蓄積する手
    段であって、 該ステートメトリックを複数段（Ｋ段）毎に更新する手
    段は、更新前のステートを示す全てのノードから更新後
    のステートを示す各ノードへの第一の入力し、前記複数
    段の縦続構成からなるＡＣＳ演算結果を第二の入力とし
    て構成され、ステートを示すノード数分の入力によるＡ
    ＣＳ演算（Ａｄｄ、Ｃｏｍｐａｒｅ、Ｓｅｌｅｃｔ演
    算）を特徴として構成された請求項１、２または７に記
    載の高速ターボデコーダ。
  9. 【請求項９】 前記パイプライン化された複数段のガン
    マメトリックを供給する手段を有し、該パイプライン化
    されたガンマメトリックを入力として複数段の縦続構成
    からなるＡＣＳ演算手段を有し、該演算結果を入力とし
    てステートメトリックを複数段（Ｋ段）毎に更新する手
    段を有し、該Ｋ段毎のステートメトリック更新結果とパ
    イプライン化された複数段のガンマメトリックを入力と
    した複数段の縦続構成からなるＡＣＳ演算手段を有し、
    該縦続構成からなるＡＣＳ演算手段の各段の演算結果を
    元に尤度演算を行うことを特徴とする構成であって、 前記パイプライン化されたガンマメトリックを入力とし
    て複数段の縦続構成からなるＡＣＳ演算手段の内、初段
    の演算を加算演算とし、二段目以降を並列成分からなる
    トレリス構造で構成されたＡＣＳ演算手段を特徴として
    構成された請求項３または４に記載の高速ターボデコー
    ダ。
  10. 【請求項１０】 前記パイプライン化された複数段のガ
    ンマメトリックを供給する手段を有し、該パイプライン
    化されたガンマメトリックを入力として複数段の縦続構
    成からなるＡＣＳ演算手段を有し、該演算結果を入力と
    してステートメトリックを複数段（Ｋ段）毎に更新する
    手段を有し、該Ｋ段毎のステートメトリック更新結果と
    パイプライン化された複数段のガンマメトリックを入力
    とした複数段の縦続構成からなるＡＣＳ演算手段を有
    し、該縦続構成からなるＡＣＳ演算手段の各段の演算結
    果を元に尤度演算を行うことを特徴とする構成であっ
    て、 該ステートメトリックを複数段（Ｋ段）毎に更新する手
    段は、更新前のステートを示す全てのノードから更新後
    のステートを示す各ノードへの第一の入力し、前記複数
    段の縦続構成からなるＡＣＳ演算結果を第二の入力とし
    て構成され、ステートを示すノード数分の入力によるＡ
    ＣＳ演算（Ａｄｄ、Ｃｏｍｐａｒｅ、Ｓｅｌｅｃｔ演
    算）を特徴として構成された請求項３、４または９に記
    載の高速ターボデコーダ。
  11. 【請求項１１】 該ターボコードの符号化方法は並列連
    接型を用いたことを特徴とする請求項１ないし１０のう
    ちのいずれか１項に記載の高速ターボデコーダ。
  12. 【請求項１２】 該ターボコードの符号化方法は直列連
    接型を用いたことを特徴とする請求項１ないし１０のう
    ちのいずれか１項に記載の高速ターボデコーダ。
  13. 【請求項１３】 ＡＣＳ演算においてヤコビアンロガリ
    ズムによる補正値を加算したことを特徴とする請求項１
    ないし１２のうちのいずれか１項に記載の高速ターボデ
    コーダ。
JP2000139493A 2000-05-12 2000-05-12 高速ターボデコーダ Expired - Fee Related JP3613134B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000139493A JP3613134B2 (ja) 2000-05-12 2000-05-12 高速ターボデコーダ
EP01111572.2A EP1154578B1 (en) 2000-05-12 2001-05-11 High-speed turbo decoder
CA002347446A CA2347446C (en) 2000-05-12 2001-05-11 High-speed turbo decoder
US09/853,968 US7133472B2 (en) 2000-05-12 2001-05-11 High-speed turbo decoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000139493A JP3613134B2 (ja) 2000-05-12 2000-05-12 高速ターボデコーダ

Publications (2)

Publication Number Publication Date
JP2001320282A true JP2001320282A (ja) 2001-11-16
JP3613134B2 JP3613134B2 (ja) 2005-01-26

Family

ID=18646926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000139493A Expired - Fee Related JP3613134B2 (ja) 2000-05-12 2000-05-12 高速ターボデコーダ

Country Status (4)

Country Link
US (1) US7133472B2 (ja)
EP (1) EP1154578B1 (ja)
JP (1) JP3613134B2 (ja)
CA (1) CA2347446C (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006523985A (ja) * 2003-04-17 2006-10-19 イセラ・インコーポレーテッド ターボデコーダの反復の早期終了
JPWO2005117273A1 (ja) * 2004-05-26 2008-04-03 日本電気株式会社 空間多重信号検出方法及びそれを用いる時空間反復復号器
JP2010239491A (ja) * 2009-03-31 2010-10-21 Nec Corp 超高速ターボデコーダ及び超高速ターボ検出器
JP2013141300A (ja) * 2005-01-28 2013-07-18 Agere Systems Inc 複数ステップ・トレリスを使用するソフト出力ビタビ検出の方法および装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG113431A1 (en) 2002-08-30 2005-08-29 Oki Techno Ct Singapore Pte Improved turbo decoder
US7107509B2 (en) * 2002-08-30 2006-09-12 Lucent Technologies Inc. Higher radix Log MAP processor
GB2416967B (en) * 2004-07-29 2007-01-31 Toshiba Res Europ Ltd Turbo equalization in a MIMO digital wireless wideband system
US7917834B2 (en) 2005-12-08 2011-03-29 Electronics And Telecommunications Research Institute Apparatus and method for computing LLR
KR100850744B1 (ko) 2005-12-08 2008-08-06 한국전자통신연구원 Ｌｌｒ 계산 장치 및 계산 방법
JP2009246474A (ja) * 2008-03-28 2009-10-22 Fujitsu Ltd ターボデコーダ
JP5523970B2 (ja) * 2010-07-28 2014-06-18 三洋電機株式会社 メトリック計算装置及び復号器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2729491B2 (ja) 1988-09-13 1998-03-18 株式会社リコー 可変長文字列検出装置
JP2880199B2 (ja) 1989-10-18 1999-04-05 株式会社日立製作所 記号列検索方法および検索装置
US5606690A (en) 1993-08-20 1997-02-25 Canon Inc. Non-literal textual search using fuzzy finite non-deterministic automata
US6028899A (en) * 1995-10-24 2000-02-22 U.S. Philips Corporation Soft-output decoding transmission system with reduced memory requirement
JP2798123B2 (ja) 1995-11-17 1998-09-17 日本電気株式会社 ビタビ復号装置
US5933462A (en) * 1996-11-06 1999-08-03 Qualcomm Incorporated Soft decision output decoder for decoding convolutionally encoded codewords
US6161209A (en) * 1997-03-28 2000-12-12 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communications Research Centre Joint detector for multiple coded digital signals
CA2228714A1 (en) 1997-04-03 1998-10-03 At&T Corp. Method and apparatus for spectral efficient transmission of cdma modulated signals
JP3277856B2 (ja) 1997-08-29 2002-04-22 日本電気株式会社 ビタビデコーダ
JP3900637B2 (ja) * 1997-12-19 2007-04-04 ソニー株式会社 ビタビ復号装置
EP0945989A1 (en) * 1998-03-12 1999-09-29 Hitachi Micro Systems Europe Limited Viterbi decoding
JP4178752B2 (ja) * 1998-05-28 2008-11-12 ソニー株式会社 畳み込み符号の軟出力復号装置及び軟出力復号方法
JP2000049625A (ja) 1998-07-30 2000-02-18 Jisedai Digital Television Hoso System Kenkyusho:Kk 誤り訂正方式
US6192501B1 (en) * 1998-08-20 2001-02-20 General Electric Company High data rate maximum a posteriori decoder for segmented trellis code words
DE69908820T2 (de) 1998-12-18 2004-04-15 Telefonaktiebolaget L M Ericsson (Publ) Verfahren und system zur schnellen maximale-a-posteriori-dekodierung
US6343368B1 (en) * 1998-12-18 2002-01-29 Telefonaktiebolaget Lm Ericsson (Publ) Method and system for fast maximum a posteriori decoding
US6484283B2 (en) * 1998-12-30 2002-11-19 International Business Machines Corporation Method and apparatus for encoding and decoding a turbo code in an integrated modem system
US6304995B1 (en) * 1999-01-26 2001-10-16 Trw Inc. Pipelined architecture to decode parallel and serial concatenated codes
US6304996B1 (en) * 1999-03-08 2001-10-16 General Electric Company High-speed turbo decoder
JP3246484B2 (ja) 1999-07-07 2002-01-15 日本電気株式会社 ターボデコーダ
US6980605B2 (en) 2000-01-31 2005-12-27 Alan Gatherer MAP decoding with parallelized sliding window processing
US6606725B1 (en) * 2000-04-25 2003-08-12 Mitsubishi Electric Research Laboratories, Inc. MAP decoding for turbo codes by parallel matrix processing
US6718504B1 (en) * 2002-06-05 2004-04-06 Arc International Method and apparatus for implementing a data processor adapted for turbo decoding

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006523985A (ja) * 2003-04-17 2006-10-19 イセラ・インコーポレーテッド ターボデコーダの反復の早期終了
JP4777876B2 (ja) * 2003-04-17 2011-09-21 イセラ・インコーポレーテッド ターボデコーダの反復の早期終了
JPWO2005117273A1 (ja) * 2004-05-26 2008-04-03 日本電気株式会社 空間多重信号検出方法及びそれを用いる時空間反復復号器
US7734990B2 (en) 2004-05-26 2010-06-08 Nec Corporation Spatial-multiplexed signal detection method and spatial and temporal iterative decoder that uses this method
JP4803384B2 (ja) * 2004-05-26 2011-10-26 日本電気株式会社 空間多重信号検出方法及びそれを用いる時空間反復復号器
JP2013141300A (ja) * 2005-01-28 2013-07-18 Agere Systems Inc 複数ステップ・トレリスを使用するソフト出力ビタビ検出の方法および装置
JP2010239491A (ja) * 2009-03-31 2010-10-21 Nec Corp 超高速ターボデコーダ及び超高速ターボ検出器

Also Published As

Publication number Publication date
US20020062471A1 (en) 2002-05-23
JP3613134B2 (ja) 2005-01-26
EP1154578A3 (en) 2003-07-23
CA2347446C (en) 2007-07-10
CA2347446A1 (en) 2001-11-12
US7133472B2 (en) 2006-11-07
EP1154578A2 (en) 2001-11-14
EP1154578B1 (en) 2015-01-21

Similar Documents

Publication Publication Date Title
Zhang et al. Reduced-latency SC polar decoder architectures
CA2352206C (en) Component decoder and method thereof in mobile communication system
EP1127411B1 (en) Efficient trellis state metric normalization
JP3246484B2 (ja) ターボデコーダ
JP2001320282A (ja) 高速ターボデコーダ
JP5075642B2 (ja) トレリス線図のバタフライ構造を用いたｍａｐ復号化のためのメトリック計算
CN109547035B (zh) 流水bp极化译码器硬件架构的建立方法及译码器硬件架构
US20010044921A1 (en) Viterbi decoder with high speed processing function
US6560749B1 (en) Apparatus and method for implementing a decoder for convolutionally encoded symbols
He et al. A fast ACSU architecture for viterbi decoder using T-algorithm
CN111431543A (zh) 可变码长可变码率qc-ldpc译码方法及装置
Han et al. High performance Viterbi decoder using modified register exchange methods
Lee et al. A new architecture for the fast Viterbi algorithm
JP5229062B2 (ja) 超高速ターボデコーダ及び超高速ターボ検出器
US20240157933A1 (en) Acceleration of s-polar ecc throughput by scheduler
Perez et al. Vlsi architecture for the M algorithm suited for detection and source coding applications
JP2798647B2 (ja) 最尤復号器
KR20030013013A (ko) 리드-솔로몬 복호기의 고속 수정 유클리드 알고리즘 연산방법 및 연산회로
JP2798648B2 (ja) 最尤復号器
Datta et al. A high throughput non-uniformly quantized binary SOVA detector on FPGA
JP4078941B2 (ja) ビタビ復号方法、ビタビ復号装置及びプログラム
Zezza et al. A feasible VLSI engine for soft-input-soft-output for joint source channel codes
LATHA et al. Design Of High Speed &Low Power Viterbi Decoder For Treelis Coded Modulation (TCM)
Asatani et al. Reduced complexity iterative decoding using a sub-optimum minimum distance search
KR20070050716A (ko) 복호기의 상태 메트릭 정규화 장치 및 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041018

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071105

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081105

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081105

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101105

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111105

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111105

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121105

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121105

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees