JP5523970B2 - メトリック計算装置及び復号器 - Google Patents

メトリック計算装置及び復号器 Download PDF

Info

Publication number
JP5523970B2
JP5523970B2 JP2010169813A JP2010169813A JP5523970B2 JP 5523970 B2 JP5523970 B2 JP 5523970B2 JP 2010169813 A JP2010169813 A JP 2010169813A JP 2010169813 A JP2010169813 A JP 2010169813A JP 5523970 B2 JP5523970 B2 JP 5523970B2
Authority
JP
Japan
Prior art keywords
metric
state
input
output
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010169813A
Other languages
English (en)
Other versions
JP2012034059A (ja
Inventor
達夫 平松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2010169813A priority Critical patent/JP5523970B2/ja
Publication of JP2012034059A publication Critical patent/JP2012034059A/ja
Application granted granted Critical
Publication of JP5523970B2 publication Critical patent/JP5523970B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Error Detection And Correction (AREA)

Description

本発明は、メトリックを計算するメトリック計算装置及びそれを用いた復号器に関する。
<<ビタビ復号の概略説明>>
ビタビ復号ではメトリック計算装置を必要とする(例えば、特許文献1参照)。以下、ビタビ復号について図8〜図13を参照して説明する。
<状態及び状態遷移>
ここでは、「状態」と「状態遷移」の各概念について説明する。まず、「状態」の概念について図8を参照して説明する。図8は状態レジスタを示している。図8に示す状態レジスタS0及びS1はそれぞれ例えばDフリップフロップで構成される。ここで、状態Sは、状態レジスタS0のレジスタ値s0及び状態レジスタS1のレジスタ値s1を用いて、次のように定義される。
S=(s1,s0)
(s1,s0)の4つの組合せについて状態Sは次のように定まる。s1=0,s0=0であれば、S=0となる。また、s1=0,s0=1であれば、S=1となる。また、s1=1,s0=0であれば、S=2となる。また、s1=1,s0=1であれば、S=3となる。
なお、上記の説明では状態Sは2ビットであるが、一般的には状態Sは(N+1)個の状態レジスタのレジスタ値s0〜sNを用いて、次のように定義でき、(N+1)ビットとなる。
S=(sN,・・・,s1,s0)
続いて、「状態遷移」の概念について図8〜図10を参照して説明する。或る状態Sにおいて入力aがあると、次の状態S’に遷移する。次の状態S’は、入力aと或る状態Sの時点における状態レジスタS1のレジスタ値s1とを用いて、次のように表すことができる。
S=(s1,s0) → S’=(a,s1)
従って、或る状態Sにおいて入力aがあって次の状態S’に遷移した場合、入力aが0か1かに従って、次の状態S’は(0,s1)か(1,s1)のいずれかになる。逆に、或る状態へ遷移する場合、s0が0か1かに従って、2つの状態のいずれかから遷移する。これにより、状態が2ビットの場合のトレリス線図は図9に示すようになる。
また、時間的に前後する2つの状態の遷移を図9から抜き出すと図10に示すようになる。時間的に一つ前の状態と入力とによって次の状態が決まるのは、上記で説明した通りである。
<枝メトリック及びメトリック>
次に、「枝メトリック」と「メトリック」の各概念について説明する。まず、「枝メトリック」の概念について図11を参照して説明する。枝メトリックは、入力が0または1にどの程度近いかを表す指標である。
例として、図11のように、2値が1か−1のいずれかで送出されているとし、値が1のときに送出符号が1であり、値が−1のときに送出符号が0であるとする。送出符号が0に近いことを表す枝メトリックをbm_0、送出符号が1に近いことを表す枝メトリックをbm_1とすると、枝メトリックは入力信号の値xを用いて下記の(1)式及び(2)式のように表すことができる。
bm_0=(x+1) …(1)
bm_1=(x−1) …(2)
ここで、bm_0に着目すると、x=−1でbm_0=0になる。同様に、bm_1に着目すると、x=1でbm_1=0になる。また、x=0(中間値)では、bm_0=bm_1となる。
これにより、入力信号の値xが最も符号0に近いときにbm_0は最小になり、入力信号の値xが最も符号1に近いときにbm_1は最小になる。つまり、或る瞬間だけを見ると、bm_0とbm_1とを比較し、小さい方を選択すれば、送出符号が0か1かを判定できることになる。
なお、bm_0及びbm_1を下記の(3)式及び(4)式のように表すと、入力信号の値xが最も符号0に近いときにbm_0は最大になり、入力信号の値xが最も符号1に近いときにbm_1は最大になるが、今後の説明ではすべて枝メトリックは上記の(1)式及び(2)式のように表すこととする。
bm_0=−(x+1) …(3)
bm_1=−(x−1) …(4)
また、ハードウェアの観点からも、枝メトリックは上記の(1)式及び(2)式のように表す方式のみを考慮すれば良い。なぜなら、上記の(3)式及び(4)式から上記の(1)式及び(2)式への変更は、枝メトリックの正負を反転するだけで可能であり、このような処置は例えばビタビ復号の前段でインバータにより対応可能だからである。
続いて、「メトリック」の概念について図12を参照して説明する。メトリックは、或る状態から見て、一つ前の状態のメトリックと経路で発生する枝メトリックとの和である。ただし、或る状態には一つ前の2つの状態からの入力が有り得る。従って、2つの入力それぞれでメトリックを求め、それらを比較演算し小さい方を選択する。なぜなら、上記の説明から明らかなように、メトリックの値が小さい方が正解に近いからである。このようなメトリック計算の概略を図12に示す。なお、図12中のm00_0,m01_0,m00_1はそれぞれメトリックを示している。
<ビタビ復号>
ビタビ復号の概略説明の最後に、ビタビ復号自体について図13を参照して説明する。
ビタビ復号は、
(I)各時刻における各状態のメトリックの計算、
(II)メトリック計算時に選択された枝メトリックの記憶、
(III)終端符号より選択された枝メトリックを逆にたどるトレースバック、
からなる。
ここではまず、終端符号について説明する。ビタビ復号では、開始状態と終端の状態を特定するために、定期的に終端符号を入れる。終端符号を00とすると、一連のデータは、
00AA・・・AA00AA・・・AA
となる。なお、Aは、任意の信号である。
従って、一連のデータの状態遷移は状態00から始まり、00で終了する。このビタビ復号の例を図13に示す。受信データはノイズ無しに受信されるものとする。従って、符号0が送出されたときは、bm_0=0,bm_1=1となり、符号1が送出されたときは、bm_0=1,bm_1=0となる。
いま送出符号を101とし、終端符号は00とする。図13において、各状態の円の中の数値はメトリックであり、各枝のa:bは符号aが送出されたときの枝メトリックbを示している。また、図13において、実線の枝は選択された枝、破線の枝は選択されなかった枝を示している。尚、各状態に入る2つの枝のメトリックが同じ場合は、任意の枝を選択する。
開始時刻の状態00は既知であるので、状態00のメトリックを0とし、それ以外の状態のメトリックを大きな数値(図13では5)とする。また、終了時刻の状態00も既知なので、トレースバックはこの状態からおこなう。太線の矢印がトレースバックで選択された枝である。各状態は、入力の重なりであるので、入力符号は、10100であると推定され、最後の00は終端符号であるので、送出符号は101である。
<<従来のメトリック計算装置>>
上述したビタビ復号等で用いられる従来のメトリック計算装置の概略構成を図14に示す。
図14に示す従来のメトリック計算装置は、状態数8のメトリック計算装置であって、8個の状態レジスタと、16個のメトリック加算部と、8個の比較選択部とを備えている。なお、状態数が8である場合のトレリス線図は図15に示すようになる。
8個の状態レジスタS000、S001、S010、S011、S100、S101、S110、S111はそれぞれ、一般的にはDフリップフロップで構成されるが、処理時間に余裕がある仕様であればメモリ等を用いてもよい。
16個中の8個のメトリック加算部BM0_0〜BM0_7はそれぞれ、入力が0の場合のメトリックを算出するメトリック加算部であり、図16に示すように、状態レジスタの出力と、入力が0である確からしさ(枝メトリックbm_0)とを加算する。
残り8個のメトリック加算部BM1_0〜BM1_7はそれぞれ、入力が1の場合のメトリックを算出するメトリック加算部であり、図16に示すように、状態レジスタの出力と、入力が1である確からしさ(枝メトリックbm_1)とを加算する。
8個の比較選択部CS0〜CS7はそれぞれ2つのメトリックを比較し、小さい方を選択する。尚、2つのメトリックが同じ値であれば任意に選択する。
例えば、現在の状態が000で入力が0の場合は、入力された0が状態レジスタS000のMSB(Most Significant Bit)に入り現在の状態のLSB(Least Significant Bit)の0は無くなり、次の状態000の候補となる。同様に、現在の状態が001で入力が0の場合は、入力された0が状態レジスタS001のMSBに入り現在の状態のLSBの1は無くなり、次の状態000の候補となる。比較選択部CS0は、メトリック加算部BM0_0から送出されるメトリックと、メトリック加算部BM0_1から送出されるメトリックとを比較部COM0で比較し、最小値を選択部SEL0で選択して出力することにより、上記の2つの候補から正解を選択している(図17参照)。尚、枝メトリックの定義が上記の(3)式及び(4)式である場合は、逆に最大値を選択することになる。
特開平11−186918号公報
従来のメトリック計算装置は、状態の数に比例して、メトリック加算部と比較選択部の数が増える構成である。例えば、国内外のデジタル放送では拘束長7の畳み込み符号がよく用いられており、その場合の状態数は64である。状態数が64であれば、従来のメトリック計算装置は、128個のメトリック加算部と、64個の比較選択部とを備えなければならない。このように、従来のメトリック計算装置は、状態数が増えた場合に、回路規模が大きくなり過ぎてしまうという問題を有していた。
本発明は、上記の状況に鑑み、回路規模の小さいメトリック計算装置及びそれを用いた復号器を提供することを目的とする。
上記目的を達成するために本発明に係るメトリック計算装置は、状態のメトリックを保持する状態レジスタと、前記状態レジスタの出力と、入力データに応じて生成した枝メトリックとを加算するメトリック加算部と、2つの前記メトリック加算部の出力を比較していずれかを選択する比較選択部とをそれぞれ複数備え、前記状態レジスタの入力と前記比較選択部の出力との接続状態及び前記状態レジスタの入出力間の接続状態を切り替える第1切替部と、前記状態レジスタの出力と前記メトリック加算部の入力との接続状態を切り替える第2切替部と、前記メトリック加算部の出力と前記比較選択部の入力との接続状態を切り替える第3切替部とを備える構成とする。
このような構成によると、前記メトリック加算部及び前記比較選択部において実行されるACS(Add Compare Select)処理を時分割で行うことができるので、前記メトリック加算部及び前記比較選択部の個数を減らすことができる。したがって、回路規模を小さくすることができる。
したがって、状態数Nのメトリック計算装置である場合、前記状態レジスタをN個備え、前記メトリック加算部の個数を2Nより少なくし、前記比較選択部の個数をNより少なくするとよい。
また、所定の期間において、前記第1切替部が前記状態レジスタの入力と前記比較選択部の出力との接続状態及び前記状態レジスタの入出力間の接続状態を切り替えることにより、全ての前記状態レジスタの入力と全ての前記比較選択部の出力との接続を遮断するとともに、互いの入出力間同士を接続して保持値を入れ替える2つの異なる前記状態レジスタが少なくとも一組存在するとよい。これにより、仮保持したレジスタ値を適切な状態レジスタに書き込むことができる。
また、省電力化の観点から、前記所定の期間において、前記第1切替部が前記状態レジスタの入力と前記比較選択部の出力との接続状態及び前記状態レジスタの入出力間の接続状態を切り替えることにより、自己の入出力間同士を接続して保持値を書き換える前記状態レジスタが一つも存在しないようにすることが好ましい。
上記目的を達成するために本発明に係る復号器は、上記いずれかの構成のメトリック計算装置を備えるようにする。
本発明によると、メトリック計算装置がACS処理を時分割で行うことができる構成であるので、メトリック計算装置が備えるメトリック加算部及び前記比較選択部の個数を減らすことができる。したがって、メトリック計算装置の回路規模を小さくすることができる。
本発明の一実施形態に係るメトリック計算装置の概略構成を示す図である。 図1に示す本発明の一実施形態に係るメトリック計算装置の動作タイミングを示す図である。 第1期間における図1に示す本発明の一実施形態に係るメトリック計算装置の各部接続状態を示す図である。 第2期間における図1に示す本発明の一実施形態に係るメトリック計算装置の各部接続状態を示す図である。 第3期間における図1に示す本発明の一実施形態に係るメトリック計算装置の各部接続状態を示す図である。 第3期間における図1に示す本発明の一実施形態に係るメトリック計算装置の各部接続状態の変形例を示す図である。 ビタビ復号器の一般的な概略構成を示す図である。 状態レジスタを示す図である。 状態が2ビットの場合のトレリス線図である。 時間的に前後する2つの状態の遷移を示す図である。 符号の伝送例を示す図である。 メトリック計算の概略を示す図である。 ビタビ復号の例を示す図である。 従来のメトリック計算装置の概略構成を示す図である。 状態数が8である場合のトレリス線図である。 メトリック加算部の概略構成を示す図である。 比較選択部の概略構成を示す図である。
本発明の実施形態について図面を参照して以下に説明する。本発明の一実施形態に係るメトリック計算装置の概略構成を図1に示す。尚、図1において図14と同一の部分には同一の符号を付す。
図1に示す本発明の一実施形態に係るメトリック計算装置は、状態数8のメトリック計算装置であって、8個の状態レジスタと、8個のメトリック加算部と、4個の比較選択部と、3個の切替部とを備えている。図1に示す本発明の一実施形態に係るメトリック計算装置は、図14に示す従来のメトリック計算装置に比べて、メトリック加算部の個数と比較選択部の個数がそれぞれ半減しており、回路規模が小さくなっている。
8個の状態レジスタS000、S001、S010、S011、S100、S101、S110、S111はそれぞれ、一般的にはDフリップフロップで構成されるが、処理時間に余裕がある仕様であればメモリ等を用いてもよい。
8個中の4個のメトリック加算部BM0_0〜BM0_3はそれぞれ、入力が0の場合のメトリックを算出するメトリック加算部であり、状態レジスタの出力と、入力が0である確からしさ(枝メトリックbm_0)とを加算する(図16参照)。
残り4個のメトリック加算部BM1_0〜BM1_3はそれぞれ、入力が1の場合のメトリックを算出するメトリック加算部であり、状態レジスタの出力と、入力が1である確からしさ(枝メトリックbm_1)とを加算する(図16参照)。
4個の比較選択部CS0〜CS3はそれぞれ2つのメトリックを比較し、小さい方を選択する。尚、2つのメトリックが同じ値であれば任意に選択する。
第1切替部SW1は、状態レジスタの入力と比較選択部の出力との接続状態及び状態レジスタの入出力間の接続状態を切り替える。また、第2切替部SW2は、状態レジスタの出力とメトリック加算部の入力との接続状態を切り替える。また、第3切替部SW3はメトリック加算部の出力と比較選択部の入力との接続状態を切り替える。
図1に示す本発明の一実施形態に係るメトリック計算装置は、クロック信号に基づく動作タイミングで動作しており、例えば図2に示す動作タイミングで動作する。図2に示す例では、3クロック用いて1回のメトリック計算を行っている。
図2中の第1期間T1における図1に示す本発明の一実施形態に係るメトリック計算装置の各部接続状態は、図3に示すようになる。また、図2中の第2期間T2における図1に示す本発明の一実施形態に係るメトリック計算装置の各部接続状態は、図4に示すようになる。また、図2中の第3期間T3における図1に示す本発明の一実施形態に係るメトリック計算装置の各部接続状態は、図5に示すようになる。
第1期間T1において、図1に示す本発明の一実施形態に係るメトリック計算装置は、状態が000,001,010,011のメトリック計算を行う(図3参照)。
状態000に関して、状態レジスタS000の出力は、第2切替部SW2を介して、メトリック加算部BM0_0とメトリック加算部BM1_0とにそれぞれ入力される。また、メトリック加算部BM0_0の出力は、第3切替部SW3を介して、図14に示す従来のメトリック計算装置と同様に、比較選択部CS0に入力される。しかし、メトリック加算部BM1_0の出力は、図14に示す従来のメトリック計算装置では比較選択部CS4に入力されていたが、図1に示す本発明の一実施形態に係るメトリック計算装置には比較選択部CS4が存在しないため、第3切替部SW3を介して比較選択部CS2に入力される。
状態001に関して、状態レジスタS001の出力は、第2切替部SW2を介して、メトリック加算部BM0_1とメトリック加算部BM1_1とにそれぞれ入力される。また、メトリック加算部BM0_1の出力は、第3切替部SW3を介して、図14に示す従来のメトリック計算装置と同様に、比較選択部CS0に入力される。しかし、メトリック加算部BM1_1の出力は、図14に示す従来のメトリック計算装置では比較選択部CS4に入力されていたが、図1に示す本発明の一実施形態に係るメトリック計算装置には比較選択部CS4が存在しないため、第3切替部SW3を介して比較選択部CS2に入力される。
また、選択比較部CS2の出力は、本来状態レジスタS100で保持すべきであるが、現在(第1期間T1)の状態レジスタS100の保持している値が次のタイミング(第2期間T2)で使用すべきものであるので、第1切替部SW1を介して状態レジスタS010に入力し、状態レジスタS010で仮保持しておく。
状態010に関して、状態レジスタS010の出力は、第2切替部SW2を介して、メトリック加算部BM0_2とメトリック加算部BM1_2とにそれぞれ入力される。また、メトリック加算部BM0_2の出力は、第3切替部SW3を介して、図14に示す従来のメトリック計算装置と同様に、比較選択部CS1に入力される。しかし、メトリック加算部BM1_2の出力は、図14に示す従来のメトリック計算装置では比較選択部CS5に入力されていたが、図1に示す本発明の一実施形態に係るメトリック計算装置には比較選択部CS5が存在しないため、第3切替部SW3を介して比較選択部CS3に入力される。
状態011に関して、状態レジスタS011の出力は、第2切替部SW2を介して、メトリック加算部BM0_3とメトリック加算部BM1_3とにそれぞれ入力される。また、メトリック加算部BM0_3の出力は、第3切替部SW3を介して、図14に示す従来のメトリック計算装置と同様に、比較選択部CS1に入力される。しかし、メトリック加算部BM1_3の出力は、図14に示す従来のメトリック計算装置では比較選択部CS5に入力されていたが、図1に示す本発明の一実施形態に係るメトリック計算装置には比較選択部CS5が存在しないため、第3切替部SW3を介して比較選択部CS3に入力される。
また、選択比較部CS3の出力は、本来状態レジスタS011で保持すべきであるが、現在(第1期間T1)の状態レジスタS011の保持している値が次のタイミング(第2期間T2)で使用すべきものであるので、第1切替部SW1を介して状態レジスタS011に入力し、状態レジスタS011で仮保持しておく。
第2期間T2において、図1に示す本発明の一実施形態に係るメトリック計算装置は、状態が100,101,110,111のメトリック計算を行う(図4参照)。
状態100に関して、状態レジスタS100の出力は、第2切替部SW2を介して、メトリック加算部BM0_0(図14に示す従来のメトリック計算装置におけるメトリック加算部BM0_4に対応)とメトリック加算部BM1_0(図14に示す従来のメトリック計算装置におけるメトリック加算部BM1_4に対応)とにそれぞれ入力される。また、メトリック加算部BM1_0の出力は、第3切替部SW3を介して、比較選択部CS2(図14に示す従来のメトリック計算装置における比較選択部CS6に対応)に入力される。しかし、メトリック加算部BM0_0の出力は、図14に示す従来のメトリック計算装置における比較選択部CS2に対応するものがないため、第3切替部SW3を介して比較選択部CS0(図14に示す従来のメトリック計算装置における比較選択部CS4に対応)に入力される。
状態101に関して、状態レジスタS101の出力は、第2切替部SW2を介して、メトリック加算部BM0_1(図14に示す従来のメトリック計算装置におけるメトリック加算部BM0_5に対応)とメトリック加算部BM1_1(図14に示す従来のメトリック計算装置におけるメトリック加算部BM1_5に対応)とにそれぞれ入力される。また、メトリック加算部BM1_1の出力は、第3切替部SW3を介して、比較選択部CS2(図14に示す従来のメトリック計算装置における比較選択部CS6に対応)に入力される。しかし、メトリック加算部BM0_1の出力は、図14に示す従来のメトリック計算装置における比較選択部CS2に対応するものがないため、第3切替部SW3を介して比較選択部CS0(図14に示す従来のメトリック計算装置における比較選択部CS4に対応)に入力される。
また、選択比較部CS0の出力は、本来状態レジスタS010で保持すべきであるが、第1切替部SW1を介して状態レジスタS100に入力し、状態レジスタS100で仮保持しておく。
状態110に関して、状態レジスタS110の出力は、第2切替部SW2を介して、メトリック加算部BM0_2(図14に示す従来のメトリック計算装置におけるメトリック加算部BM0_6に対応)とメトリック加算部BM1_2(図14に示す従来のメトリック計算装置におけるメトリック加算部BM1_6に対応)とにそれぞれ入力される。また、メトリック加算部BM1_2の出力は、第3切替部SW3を介して、比較選択部CS3(図14に示す従来のメトリック計算装置における比較選択部CS7に対応)に入力される。しかし、メトリック加算部BM0_2の出力は、図14に示す従来のメトリック計算装置における比較選択部CS3に対応するものがないため、第3切替部SW3を介して比較選択部CS1(図14に示す従来のメトリック計算装置における比較選択部CS5に対応)に入力される。
状態111に関して、状態レジスタS111の出力は、第2切替部SW2を介して、メトリック加算部BM0_3(図14に示す従来のメトリック計算装置におけるメトリック加算部BM0_7に対応)とメトリック加算部BM1_3(図14に示す従来のメトリック計算装置におけるメトリック加算部BM1_7に対応)とにそれぞれ入力される。また、メトリック加算部BM1_3の出力は、第3切替部SW3を介して、比較選択部CS3(図14に示す従来のメトリック計算装置における比較選択部CS7に対応)に入力される。しかし、メトリック加算部BM0_3の出力は、図14に示す従来のメトリック計算装置における比較選択部CS3に対応するものがないため、第3切替部SW3を介して比較選択部CS1(図14に示す従来のメトリック計算装置における比較選択部CS5に対応)に入力される。
また、選択比較部CS1の出力は、本来状態レジスタS011で保持すべきであるが、第1切替部SW1を介して状態レジスタS101に入力し、状態レジスタS101で仮保持しておく。
上記の第1期間T1及び第2期間T2におけるメトリック計算では、状態レジスタS010の保持値と状態レジスタS100の保持値との入れ替わり、状態レジスタS110の保持値と状態レジスタS010の保持値との入れ替わりが発生している。そこで、第3期間T3において、図1に示す本発明の一実施形態に係るメトリック計算装置は、上記の入れ替わりを修正する(図5参照)。そして、第3期間T3において、各メトリック(比較選択部CS0〜CS3の各出力)を読み出し、例えばメトリック装置外部のメモリに記憶する。
なお、図5に示す接続状態では、全ての状態レジスタが書き換えを実施することになるが、これに代えて、図6に示す接続状態のように、上記の入れ替わりが発生していない状態レジスタ(状態レジスタS000、状態レジスタS001、状態レジスタS110、及び状態レジスタS111)については、書き換えを行わないようにし、省電力化を図るようにしてもよい。
上述した本発明の一実施形態に係るメトリック計算装置は、例えばビタビ復号器に用いることができる。ビタビ復号器の一般的な概略構成は図7に示すようになる。図7に示すビタビ復号器は、メトリック計算装置1と、経路情報メモリ2と、経路選択回路3と、最尤系列決定回路4とを備えている。
メトリック計算装置1は、或る状態へと遷移する2つの経路のうちで尤度の高い方の経路を選択し、その選択した経路を特定するための情報(メトリック)を、経路情報メモリ2及び最尤系列決定回路4に出力する。経路情報メモリ2は、メトリック計算装置1から出力されたメトリックを記憶している。また、最尤系列決定回路4は、終端符号を認識すると、再も尤度が高い状態(最もメトリックが小さい状態)を判定し、経路選択回路3は、再も尤度が高い状態から、選択した経路を逆にたどるトレースバックを行って、復号した符号系列を得ている。
以上、本発明に係る実施形態について説明したが、本発明の範囲はこれに限定されるものではなく、発明の主旨を逸脱しない範囲で種々の変更を加えて実行することができる。例えば、上述した実施形態では、メトリック計算の対象となる全状態を2つのグループに分け、各グループに属する状態の数を同数にしているが、各グループに割り当てられている状態の数は同数でなくてもよい。また、グループ数も2つに限らない。
BM0_0〜BM0_7 メトリック加算部
BM1_0〜BM1_7 メトリック加算部
COM0 比較部
CS0〜CS7 比較選択部
S000 状態レジスタ
S001 状態レジスタ
S010 状態レジスタ
S011 状態レジスタ
S100 状態レジスタ
S101 状態レジスタ
S110 状態レジスタ
S111 状態レジスタ
SEL0 選択部
SW1 第1切替部
SW2 第2切替部
SW3 第3切替部
1 メトリック計算装置
2 経路情報メモリ
3 経路選択回路
4 最尤系列決定回路

Claims (4)

  1. 状態のメトリックを保持する状態レジスタと、
    前記状態レジスタの出力と、入力データに応じて生成した枝メトリックとを加算するメトリック加算部と、
    2つの前記メトリック加算部の出力を比較していずれかを選択する比較選択部とをそれぞれ複数備え、
    前記状態レジスタの入力と前記比較選択部の出力との接続状態及び前記状態レジスタの入出力間の接続状態を切り替える第1切替部と、
    前記状態レジスタの出力と前記メトリック加算部の入力との接続状態を切り替える第2切替部と、
    前記メトリック加算部の出力と前記比較選択部の入力との接続状態を切り替える第3切替部とを備え
    前記状態レジスタがN個、
    前記メトリック加算部の個数が2Nより少なく、
    前記比較選択部の個数がNより少ない
    ことを特徴とするメトリック計算装置。
  2. 所定の期間において、
    前記第1切替部が前記状態レジスタの入力と前記比較選択部の出力との接続状態及び前記状態レジスタの入出力間の接続状態を切り替えることにより、
    全ての前記状態レジスタの入力と全ての前記比較選択部の出力との接続を遮断するとともに、互いの入出力間同士を接続して保持値を入れ替える2つの異なる前記状態レジスタが少なくとも一組存在することを特徴とする請求項1に記載のメトリック計算装置。
  3. 前記所定の期間において、
    前記第1切替部が前記状態レジスタの入力と前記比較選択部の出力との接続状態及び前記状態レジスタの入出力間の接続状態を切り替えることにより、
    自己の入出力間同士を接続して保持値を書き換える前記状態レジスタが一つも存在しないことを特徴とする請求項に記載のメトリック計算装置。
  4. 請求項1〜のいずれか1項に記載のメトリック計算装置を備えることを特徴とする復器。
JP2010169813A 2010-07-28 2010-07-28 メトリック計算装置及び復号器 Active JP5523970B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010169813A JP5523970B2 (ja) 2010-07-28 2010-07-28 メトリック計算装置及び復号器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010169813A JP5523970B2 (ja) 2010-07-28 2010-07-28 メトリック計算装置及び復号器

Publications (2)

Publication Number Publication Date
JP2012034059A JP2012034059A (ja) 2012-02-16
JP5523970B2 true JP5523970B2 (ja) 2014-06-18

Family

ID=45846967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010169813A Active JP5523970B2 (ja) 2010-07-28 2010-07-28 メトリック計算装置及び復号器

Country Status (1)

Country Link
JP (1) JP5523970B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024526A (ja) * 1999-07-07 2001-01-26 Nec Corp ビタビ復号装置
JP3613134B2 (ja) * 2000-05-12 2005-01-26 日本電気株式会社 高速ターボデコーダ
JP4815228B2 (ja) * 2006-02-09 2011-11-16 富士通株式会社 ビタビ復号回路および無線機

Also Published As

Publication number Publication date
JP2012034059A (ja) 2012-02-16

Similar Documents

Publication Publication Date Title
AU652896B2 (en) Arithmetic apparatus
EP0923197A1 (en) Processor and processing method
JPH10107651A (ja) ビタビ復号装置
JP2001156651A (ja) ビタビ復号器
US20050157823A1 (en) Technique for improving viterbi decoder performance
JP3264855B2 (ja) トーレス削除方法を用いるビタビ復号器における生存者メモリ
WO2005011129A1 (ja) ビタビ復号器
US6697442B1 (en) Viterbi decoding apparatus capable of shortening a decoding process time duration
US5878060A (en) Viterbi decoding apparatus and viterbe decoding method
JP5523970B2 (ja) メトリック計算装置及び復号器
US7225393B2 (en) Viterbi decoder and Viterbi decoding method
JP2018207248A (ja) ビタビ復号装置、及び、ビタビ復号方法
KR100262303B1 (ko) 비터비알고리즘을적용하는복호과정에서의생존경로역추적방법및그장치
Chandel et al. Viterbi decoder plain sailing design for TCM decoders
JP4082158B2 (ja) ビタビ復号方法、ビタビ復号装置及びプログラム
JP3191442B2 (ja) ビタビ復号用演算装置
JPS63129714A (ja) ビタビ復号器
KR20000049852A (ko) 비터비복호기
JP3235333B2 (ja) ビタビ復号方法およびビタビ復号化装置
JPH0722969A (ja) 演算装置
JP3351414B2 (ja) ビタビ復号装置
JP3996858B2 (ja) 演算処理装置
JP3383661B2 (ja) 演算処理装置
KR100359805B1 (ko) 비터비 디코더 및 비터비 디코더의 디코딩 방법
TWI383596B (zh) 維特比解碼器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140409

R150 Certificate of patent or registration of utility model

Ref document number: 5523970

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03