JP2001297053A - Ｄｍａリクエスト発行回路およびｄｍａリクエスト発行方法 - Google Patents
Ｄｍａリクエスト発行回路およびｄｍａリクエスト発行方法Info
- Publication number
- JP2001297053A JP2001297053A JP2000111433A JP2000111433A JP2001297053A JP 2001297053 A JP2001297053 A JP 2001297053A JP 2000111433 A JP2000111433 A JP 2000111433A JP 2000111433 A JP2000111433 A JP 2000111433A JP 2001297053 A JP2001297053 A JP 2001297053A
- Authority
- JP
- Japan
- Prior art keywords
- dma
- request
- continuous
- issuing
- local
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 連続ＤＭＡリクエスト発行時の処理効率を向
上して、ＤＭＡ転送リクエストの発行を連続して行う場
合のタイムロスを無くし、ＤＭＡ転送処理を高速化し
て、ＤＭＡ転送処理全体の性能を向上することができる
ＤＭＡリクエスト発行回路およびＤＭＡリクエスト発行
方法を提供する。 【解決手段】 ＤＭＡコントローラ１０２におけるＤＭ
Ａリクエストがキューフルの場合には、ＤＭＡリクエス
ト１１１の発行を抑止させ、ＤＭＡコントローラ１０２
からのバス開放信号１１５を受け付けた後、例えばロー
カルエージェント（０）１０３に対し例えばローカルエ
ージェント・アクノリッジ１２４を返し、その後のデー
タ開始信号１１６によってＤＭＡ転送を開始することに
より、ＤＭＡコントローラ１０２に対して連続的にＤＭ
Ａリクエスト１１１を発行する。
上して、ＤＭＡ転送リクエストの発行を連続して行う場
合のタイムロスを無くし、ＤＭＡ転送処理を高速化し
て、ＤＭＡ転送処理全体の性能を向上することができる
ＤＭＡリクエスト発行回路およびＤＭＡリクエスト発行
方法を提供する。 【解決手段】 ＤＭＡコントローラ１０２におけるＤＭ
Ａリクエストがキューフルの場合には、ＤＭＡリクエス
ト１１１の発行を抑止させ、ＤＭＡコントローラ１０２
からのバス開放信号１１５を受け付けた後、例えばロー
カルエージェント（０）１０３に対し例えばローカルエ
ージェント・アクノリッジ１２４を返し、その後のデー
タ開始信号１１６によってＤＭＡ転送を開始することに
より、ＤＭＡコントローラ１０２に対して連続的にＤＭ
Ａリクエスト１１１を発行する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＤＭＡコントロー
ラによるＤＭＡ制御を連続的に要求するための連続ＤＭ
Ａリクエストを発行するＤＭＡリクエスト発行回路およ
びＤＭＡリクエスト発行方法に関するものである。
ラによるＤＭＡ制御を連続的に要求するための連続ＤＭ
Ａリクエストを発行するＤＭＡリクエスト発行回路およ
びＤＭＡリクエスト発行方法に関するものである。
【０００２】
【従来の技術】従来から、例えばコンピュータやコンピ
ュータ利用機器などで、情報データをその記憶媒体であ
る半導体メモリ等に対して記録あるいは再生処理する際
に、その半導体メモリをアクセスするための構成とし
て、メモリとそのメモリに対するＤＭＡ（ダイレクト・
メモリ・アクセス処理）をバスを通じて制御するＤＭＡ
コントローラとを備えたＤＭＡシステムがあり、このＤ
ＭＡシステムにおいては、通常、ＤＭＡコントローラに
よるＤＭＡ制御を要求するためのＤＭＡリクエストを発
行するＤＭＡリクエスト発行回路が設けられている。
ュータ利用機器などで、情報データをその記憶媒体であ
る半導体メモリ等に対して記録あるいは再生処理する際
に、その半導体メモリをアクセスするための構成とし
て、メモリとそのメモリに対するＤＭＡ（ダイレクト・
メモリ・アクセス処理）をバスを通じて制御するＤＭＡ
コントローラとを備えたＤＭＡシステムがあり、このＤ
ＭＡシステムにおいては、通常、ＤＭＡコントローラに
よるＤＭＡ制御を要求するためのＤＭＡリクエストを発
行するＤＭＡリクエスト発行回路が設けられている。
【０００３】ここで、例えばＤＭＡコントローラを連続
的なＤＭＡリクエストの受付けが可能なように構成した
場合に、このＤＭＡコントローラに対して連続的にＤＭ
Ａリクエストを発行するＤＭＡリクエスト発行回路につ
いて、その従来技術を以下に説明する。
的なＤＭＡリクエストの受付けが可能なように構成した
場合に、このＤＭＡコントローラに対して連続的にＤＭ
Ａリクエストを発行するＤＭＡリクエスト発行回路につ
いて、その従来技術を以下に説明する。
【０００４】ＤＭＡリクエスト発行回路からＤＭＡコン
トローラに対して行われるＤＭＡリクエストの連続的な
発行処理において、ＤＭＡコントローラに対して、ＤＭ
Ａリクエスト発行回路より、先のＤＭＡリクエストを発
行した後に次のＤＭＡリクエストを発行する場合に、そ
の発行処理は、ＤＭＡコントローラのリクエストキュー
受け付け解放のタイミングか、または受け付け解放経過
後に処理実行されるＤＭＡコントローラからのバス解放
信号の発行タイミングで実行されている。
トローラに対して行われるＤＭＡリクエストの連続的な
発行処理において、ＤＭＡコントローラに対して、ＤＭ
Ａリクエスト発行回路より、先のＤＭＡリクエストを発
行した後に次のＤＭＡリクエストを発行する場合に、そ
の発行処理は、ＤＭＡコントローラのリクエストキュー
受け付け解放のタイミングか、または受け付け解放経過
後に処理実行されるＤＭＡコントローラからのバス解放
信号の発行タイミングで実行されている。
【０００５】上記のように、ＤＭＡリクエスト発行回路
は、先のＤＭＡリクエストを発行した後の次のＤＭＡリ
クエストの発行処理を行う際には、ＤＭＡコントローラ
からのバス解放信号を受け付けた時に、ＤＭＡコントロ
ーラとのハンドシェイク認識を行うことにより、次のＤ
ＭＡリクエストの発行を行っている。
は、先のＤＭＡリクエストを発行した後の次のＤＭＡリ
クエストの発行処理を行う際には、ＤＭＡコントローラ
からのバス解放信号を受け付けた時に、ＤＭＡコントロ
ーラとのハンドシェイク認識を行うことにより、次のＤ
ＭＡリクエストの発行を行っている。
【０００６】
【発明が解決しようとする課題】しかしながら上記のよ
うな従来の構成および方法では、ＤＭＡコントローラの
リクエストキューが受け付け可能なリクエストキュー受
け付け解放状態時になっても、ＤＭＡリクエスト発行回
路は、ＤＭＡコントローラからのバス解放信号を受け付
けない限り、次のＤＭＡリクエストの発行処理ができな
いため、ＤＭＡ転送リクエストの発行を連続して行う場
合にタイムロスが発生してＤＭＡ転送の処理速度が低下
し、ＤＭＡ転送処理全体の性能を劣化させてしまうとい
う問題点を有していた。
うな従来の構成および方法では、ＤＭＡコントローラの
リクエストキューが受け付け可能なリクエストキュー受
け付け解放状態時になっても、ＤＭＡリクエスト発行回
路は、ＤＭＡコントローラからのバス解放信号を受け付
けない限り、次のＤＭＡリクエストの発行処理ができな
いため、ＤＭＡ転送リクエストの発行を連続して行う場
合にタイムロスが発生してＤＭＡ転送の処理速度が低下
し、ＤＭＡ転送処理全体の性能を劣化させてしまうとい
う問題点を有していた。
【０００７】本発明は、上記従来の問題点を解決するも
ので、ＤＭＡコントローラへの連続的なＤＭＡリクエス
ト発行時の処理効率を向上して、ＤＭＡ転送リクエスト
の発行を連続して行う場合のタイムロスを無くし、ＤＭ
Ａ転送処理を高速化することができ、ＤＭＡ転送処理全
体の性能を向上することができるＤＭＡリクエスト発行
回路およびＤＭＡリクエスト発行方法を提供する。
ので、ＤＭＡコントローラへの連続的なＤＭＡリクエス
ト発行時の処理効率を向上して、ＤＭＡ転送リクエスト
の発行を連続して行う場合のタイムロスを無くし、ＤＭ
Ａ転送処理を高速化することができ、ＤＭＡ転送処理全
体の性能を向上することができるＤＭＡリクエスト発行
回路およびＤＭＡリクエスト発行方法を提供する。
【０００８】
【課題を解決するための手段】上記の課題を解決するた
めに本発明のＤＭＡリクエスト発行回路およびＤＭＡリ
クエスト発行方法は、ＤＭＡリクエストがキューフルの
場合には、ＤＭＡリクエストの発行を抑止させ、ＤＭＡ
コントローラからのバス開放信号を受け付けた後、ロー
カルエージェントに対しアクノリッジを返し、その後の
データ開始信号によってＤＭＡ転送を開始することによ
り、ＤＭＡコントローラに対して連続ＤＭＡリクエスト
を発行することを特徴とする。
めに本発明のＤＭＡリクエスト発行回路およびＤＭＡリ
クエスト発行方法は、ＤＭＡリクエストがキューフルの
場合には、ＤＭＡリクエストの発行を抑止させ、ＤＭＡ
コントローラからのバス開放信号を受け付けた後、ロー
カルエージェントに対しアクノリッジを返し、その後の
データ開始信号によってＤＭＡ転送を開始することによ
り、ＤＭＡコントローラに対して連続ＤＭＡリクエスト
を発行することを特徴とする。
【０００９】以上により、ＤＭＡコントローラへの連続
的なＤＭＡリクエスト発行時の処理効率を向上して、Ｄ
ＭＡ転送リクエストの発行を連続して行う場合のタイム
ロスを無くし、ＤＭＡ転送処理を高速化することがで
き、ＤＭＡ転送処理全体の性能を向上することができ
る。
的なＤＭＡリクエスト発行時の処理効率を向上して、Ｄ
ＭＡ転送リクエストの発行を連続して行う場合のタイム
ロスを無くし、ＤＭＡ転送処理を高速化することがで
き、ＤＭＡ転送処理全体の性能を向上することができ
る。
【００１０】
【発明の実施の形態】本発明の請求項１に記載のＤＭＡ
リクエスト発行回路は、メモリと前記メモリに対するＤ
ＭＡをバスを通じて制御するＤＭＡコントローラとを有
するＤＭＡシステムにおいて、前記ＤＭＡコントローラ
によるＤＭＡ制御を連続的に要求するための連続ＤＭＡ
リクエストを発行するＤＭＡリクエスト発行回路であっ
て、複数のローカルエージェントからの各ローカルリク
エストを受け付け、それらのローカルリクエストに基づ
いて、前記ＤＭＡコントローラに対する前記連続ＤＭＡ
リクエストの発行を制御する連続ＤＭＡリクエスト発行
制御手段を備え、前記連続ＤＭＡリクエスト発行制御手
段を、前記ＤＭＡコントローラから、前記バスの所有権
を許可するバス解放信号およびＤＭＡによるデータ転送
の開始を通達するデータ開始信号を受け付けて、各ロー
カルエージェントに対して、そのＤＭＡ転送の許可要求
に対する応答信号であるローカルアクノリッジを出力す
るよう構成する。
リクエスト発行回路は、メモリと前記メモリに対するＤ
ＭＡをバスを通じて制御するＤＭＡコントローラとを有
するＤＭＡシステムにおいて、前記ＤＭＡコントローラ
によるＤＭＡ制御を連続的に要求するための連続ＤＭＡ
リクエストを発行するＤＭＡリクエスト発行回路であっ
て、複数のローカルエージェントからの各ローカルリク
エストを受け付け、それらのローカルリクエストに基づ
いて、前記ＤＭＡコントローラに対する前記連続ＤＭＡ
リクエストの発行を制御する連続ＤＭＡリクエスト発行
制御手段を備え、前記連続ＤＭＡリクエスト発行制御手
段を、前記ＤＭＡコントローラから、前記バスの所有権
を許可するバス解放信号およびＤＭＡによるデータ転送
の開始を通達するデータ開始信号を受け付けて、各ロー
カルエージェントに対して、そのＤＭＡ転送の許可要求
に対する応答信号であるローカルアクノリッジを出力す
るよう構成する。
【００１１】請求項２に記載のＤＭＡリクエスト発行回
路は、請求項１記載の連続ＤＭＡリクエスト発行制御手
段を、ＤＭＡリクエストの発行時にカウントを開始し、
そのカウント値が前記ＤＭＡリクエストが発行可能とな
る期間としてタイマに設定されたタイマ設定値に到達し
たことを認識する連続リクエスト発行タイマ部と、ＤＭ
ＡコントローラのＤＭＡ転送処理中のＤＭＡリクエスト
キュー貯留状態をモニターするリクエストキューカウン
タ部と、前記連続リクエスト発行タイマ部および前記リ
クエストキューカウンタ部からの各情報を受けて、連続
ＤＭＡリクエストの発行を制御するＤＭＡリクエスト発
行制御回路とで構成する。
路は、請求項１記載の連続ＤＭＡリクエスト発行制御手
段を、ＤＭＡリクエストの発行時にカウントを開始し、
そのカウント値が前記ＤＭＡリクエストが発行可能とな
る期間としてタイマに設定されたタイマ設定値に到達し
たことを認識する連続リクエスト発行タイマ部と、ＤＭ
ＡコントローラのＤＭＡ転送処理中のＤＭＡリクエスト
キュー貯留状態をモニターするリクエストキューカウン
タ部と、前記連続リクエスト発行タイマ部および前記リ
クエストキューカウンタ部からの各情報を受けて、連続
ＤＭＡリクエストの発行を制御するＤＭＡリクエスト発
行制御回路とで構成する。
【００１２】請求項３に記載のＤＭＡリクエスト発行方
法は、請求項２記載のＤＭＡリクエスト発行回路によ
り、ＤＭＡコントローラによるＤＭＡ制御を連続的に要
求するための連続ＤＭＡリクエストを発行するＤＭＡリ
クエスト発行方法であって、複数のローカルエージェン
トからの各ローカルリクエストを受け付け、それらのロ
ーカルリクエストに基づいて、前記ＤＭＡコントローラ
に対する前記連続ＤＭＡリクエストの発行を制御する際
に、前記ＤＭＡコントローラから、前記バスの所有権を
許可するバス解放信号およびＤＭＡによるデータ転送の
開始を通達するデータ開始信号を受け付けて、各ローカ
ルエージェントに対して、そのＤＭＡ転送の許可要求に
対する応答信号であるローカルアクノリッジを出力し、
前記連続ＤＭＡリクエストの発行を制御するに際し、連
続リクエスト発行タイマ部により、前記ＤＭＡコントロ
ーラに対するＤＭＡリクエストの発行時にカウントを開
始し、そのカウント値が、タイマ設定値として設定され
たＤＭＡコントローラにおけるＤＭＡリクエストの受け
付け禁止期間値に達して、前記ＤＭＡリクエストの発行
可能となる期間に到達したことを認識する工程と、リク
エストキューカウンタ部により、前記ＤＭＡコントロー
ラへのＤＭＡリクエストの発行数を、リクエスト発行時
にはインクリメントし、ＤＭＡリクエスト完了時にはデ
クリメントする工程と、ＤＭＡリクエスト発行制御回路
により、前記連続リクエスト発行タイマ部からのリクエ
スト発行可能認識信号、および前記リクエストキューカ
ウンタ部からのリクエストキューフル信号を受け付け、
前記ＤＭＡリクエストの連続発行の開始および抑止を制
御管理する工程とを実行する方法とする。
法は、請求項２記載のＤＭＡリクエスト発行回路によ
り、ＤＭＡコントローラによるＤＭＡ制御を連続的に要
求するための連続ＤＭＡリクエストを発行するＤＭＡリ
クエスト発行方法であって、複数のローカルエージェン
トからの各ローカルリクエストを受け付け、それらのロ
ーカルリクエストに基づいて、前記ＤＭＡコントローラ
に対する前記連続ＤＭＡリクエストの発行を制御する際
に、前記ＤＭＡコントローラから、前記バスの所有権を
許可するバス解放信号およびＤＭＡによるデータ転送の
開始を通達するデータ開始信号を受け付けて、各ローカ
ルエージェントに対して、そのＤＭＡ転送の許可要求に
対する応答信号であるローカルアクノリッジを出力し、
前記連続ＤＭＡリクエストの発行を制御するに際し、連
続リクエスト発行タイマ部により、前記ＤＭＡコントロ
ーラに対するＤＭＡリクエストの発行時にカウントを開
始し、そのカウント値が、タイマ設定値として設定され
たＤＭＡコントローラにおけるＤＭＡリクエストの受け
付け禁止期間値に達して、前記ＤＭＡリクエストの発行
可能となる期間に到達したことを認識する工程と、リク
エストキューカウンタ部により、前記ＤＭＡコントロー
ラへのＤＭＡリクエストの発行数を、リクエスト発行時
にはインクリメントし、ＤＭＡリクエスト完了時にはデ
クリメントする工程と、ＤＭＡリクエスト発行制御回路
により、前記連続リクエスト発行タイマ部からのリクエ
スト発行可能認識信号、および前記リクエストキューカ
ウンタ部からのリクエストキューフル信号を受け付け、
前記ＤＭＡリクエストの連続発行の開始および抑止を制
御管理する工程とを実行する方法とする。
【００１３】これらの構成および方法によると、ＤＭＡ
リクエストがキューフルの場合には、ＤＭＡリクエスト
の発行を抑止させ、ＤＭＡコントローラからのバス開放
信号を受け付けた後、ローカルエージェントに対しアク
ノリッジを返し、その後のデータ開始信号によってＤＭ
Ａ転送を開始することにより、ＤＭＡコントローラに対
して連続ＤＭＡリクエストを発行する。
リクエストがキューフルの場合には、ＤＭＡリクエスト
の発行を抑止させ、ＤＭＡコントローラからのバス開放
信号を受け付けた後、ローカルエージェントに対しアク
ノリッジを返し、その後のデータ開始信号によってＤＭ
Ａ転送を開始することにより、ＤＭＡコントローラに対
して連続ＤＭＡリクエストを発行する。
【００１４】以下、本発明の実施の形態を示すＤＭＡリ
クエスト発行回路およびＤＭＡリクエスト発行方法につ
いて、図面を参照しながら具体的に説明する。図１は本
実施の形態のＤＭＡリクエスト発行回路における関連要
素を含む構成を示すブロック図である。図１に示すよう
に、本実施の形態のＤＭＡリクエスト発行回路１０１
は、データバス１２２を通じて接続された４個のローカ
ルエージェント（０）１０３からローカルエージェント
（３）１０６およびメモリ１２１と、ローカルエージェ
ント数に対応させた４チャネル分のＣＨ（０）１０７か
らＣＨ（３）１１０のＤＭＡコントローラ１０２とに、
各接続線により接続されており、これらの要素によって
ＤＭＡシステムが構築されている。
クエスト発行回路およびＤＭＡリクエスト発行方法につ
いて、図面を参照しながら具体的に説明する。図１は本
実施の形態のＤＭＡリクエスト発行回路における関連要
素を含む構成を示すブロック図である。図１に示すよう
に、本実施の形態のＤＭＡリクエスト発行回路１０１
は、データバス１２２を通じて接続された４個のローカ
ルエージェント（０）１０３からローカルエージェント
（３）１０６およびメモリ１２１と、ローカルエージェ
ント数に対応させた４チャネル分のＣＨ（０）１０７か
らＣＨ（３）１１０のＤＭＡコントローラ１０２とに、
各接続線により接続されており、これらの要素によって
ＤＭＡシステムが構築されている。
【００１５】このＤＭＡシステムにおいて、ＤＭＡリク
エスト発行回路１０１は、ローカルエージェント１０３
〜１０６とＤＭＡコントローラ１０２と間で、ＤＭＡリ
クエスト１１１の発行処理と、ローカルエージェント１
０３〜１０６からのローカルリクエスト１２３に対する
要求および許可処理とを、制御するように構成されてい
る。
エスト発行回路１０１は、ローカルエージェント１０３
〜１０６とＤＭＡコントローラ１０２と間で、ＤＭＡリ
クエスト１１１の発行処理と、ローカルエージェント１
０３〜１０６からのローカルリクエスト１２３に対する
要求および許可処理とを、制御するように構成されてい
る。
【００１６】また、４個のローカルエージェント１０３
〜１０６の各ローカルエージェントは、それぞれ独立し
た動作を行うが、それらの動作は同期したタイミングで
処理実行されている。
〜１０６の各ローカルエージェントは、それぞれ独立し
た動作を行うが、それらの動作は同期したタイミングで
処理実行されている。
【００１７】以上のように構成されたＤＭＡリクエスト
発行回路１０１において、その内部の構成要素である連
続リクエスト発行タイマ１１２、リクエストキューカウ
ンタ１１３およびＤＭＡリクエスト発行制御回路１１４
について、それぞれ以下に説明する。
発行回路１０１において、その内部の構成要素である連
続リクエスト発行タイマ１１２、リクエストキューカウ
ンタ１１３およびＤＭＡリクエスト発行制御回路１１４
について、それぞれ以下に説明する。
【００１８】まず、連続リクエスト発行タイマ１１２の
構成を図２および図３に示す。図２は連続リクエスト発
行タイマ１１２のカウンタ値不一致時を示すブロック図
であり、図３は連続リクエスト発行タイマ１１２のカウ
ンタ値一致時を示すブロック図である。
構成を図２および図３に示す。図２は連続リクエスト発
行タイマ１１２のカウンタ値不一致時を示すブロック図
であり、図３は連続リクエスト発行タイマ１１２のカウ
ンタ値一致時を示すブロック図である。
【００１９】連続リクエスト発行タイマ１１２は、初期
設定されたタイマ設定値２０７を出力するタイマ設定部
２０１、実カウンタ値２０４をインクリメント計算して
出力する実カウンタ部２０２、クロック２０３に同期動
作して出力したインクリメント信号２０６により実カウ
ンタ部２０２でのインクリメント計算を制御するインク
リメント制御部２０５、タイマ設定部２０１からのタイ
マ設定値２０７と実カウンタ部２０２からの実カウンタ
値２０４とを、ＤＭＡリクエスト発行信号１１７に従っ
てクロック２０３に同期動作してそのサイクル毎に比較
し、それらのカウンタ値が一致した場合、カウンタ一致
信号としてリクエスト発行タイマ一致信号１１８を出力
するカウンタ比較部２０８を有している。
設定されたタイマ設定値２０７を出力するタイマ設定部
２０１、実カウンタ値２０４をインクリメント計算して
出力する実カウンタ部２０２、クロック２０３に同期動
作して出力したインクリメント信号２０６により実カウ
ンタ部２０２でのインクリメント計算を制御するインク
リメント制御部２０５、タイマ設定部２０１からのタイ
マ設定値２０７と実カウンタ部２０２からの実カウンタ
値２０４とを、ＤＭＡリクエスト発行信号１１７に従っ
てクロック２０３に同期動作してそのサイクル毎に比較
し、それらのカウンタ値が一致した場合、カウンタ一致
信号としてリクエスト発行タイマ一致信号１１８を出力
するカウンタ比較部２０８を有している。
【００２０】次にリクエストキューカウンタ１１３の構
成を図４および図５に示す。図４はリクエストキューカ
ウンタ１１３のカウンタ値不一致時を示すブロック図で
あり、図５はリクエストキューカウンタ１１３のカウン
タ値一致時を示すブロック図である。
成を図４および図５に示す。図４はリクエストキューカ
ウンタ１１３のカウンタ値不一致時を示すブロック図で
あり、図５はリクエストキューカウンタ１１３のカウン
タ値一致時を示すブロック図である。
【００２１】リクエストキューカウンタ１１３は、初期
設定されたキューカウンタ設定値４０５を出力するキュ
ーカウンタ設定部４０１、ＤＭＡリクエスト１１１の発
行に対応するＤＭＡリクエスト発行信号１１７に従って
インクリメント回路部４０３から出力されるキューカウ
ンタ・インクリメント信号４０８により、実キューカウ
ンタ値４０６をインクリメントし、データ開始信号１１
６の受け付けに対応するＤＭＡリクエスト完了信号１１
９に従ってデクリメント回路部４０４から出力されるキ
ューカウンタ・デクリメント信号４０９により、実キュ
ーカウンタ値４０６をデクリメントして、その実キュー
カウンタ値４０６を出力する実キューカウンタ部４０
２、キューカウンタ設定部４０１からのキューカウンタ
設定値４０５と実キューカウンタ部４０２からの実キュ
ーカウンタ値４０６との一致により、キュー数がフルに
なったことを認識して、キューフル信号１２０を出力す
るキューカウンタ比較部４０７を有している。
設定されたキューカウンタ設定値４０５を出力するキュ
ーカウンタ設定部４０１、ＤＭＡリクエスト１１１の発
行に対応するＤＭＡリクエスト発行信号１１７に従って
インクリメント回路部４０３から出力されるキューカウ
ンタ・インクリメント信号４０８により、実キューカウ
ンタ値４０６をインクリメントし、データ開始信号１１
６の受け付けに対応するＤＭＡリクエスト完了信号１１
９に従ってデクリメント回路部４０４から出力されるキ
ューカウンタ・デクリメント信号４０９により、実キュ
ーカウンタ値４０６をデクリメントして、その実キュー
カウンタ値４０６を出力する実キューカウンタ部４０
２、キューカウンタ設定部４０１からのキューカウンタ
設定値４０５と実キューカウンタ部４０２からの実キュ
ーカウンタ値４０６との一致により、キュー数がフルに
なったことを認識して、キューフル信号１２０を出力す
るキューカウンタ比較部４０７を有している。
【００２２】次にＤＭＡリクエスト発行制御回路１１４
の構成を示すブロック図を図６に示す。ＤＭＡリクエス
ト発行制御回路１１４は、ローカルエージェント（０〜
３）１０３〜１０６からのローカルリクエスト６０４、
６０５を受け付けて、それらローカルリクエスト６０
４、６０５に対するアクノリッジ６０６、６０７の返却
を制御管理し、ＤＭＡリクエスト１１１の発生数も管理
するローカルエージェント／ローカルリクエスト制御部
６０１と、連続リクエスト発行タイマ１１２とリクエス
トキューカウンタ１１３とからの各種情報であるＤＭＡ
リクエスト発行信号１１７、リクエスト発行タイマ一致
信号１１８、ＤＭＡリクエスト完了信号１１９、キュー
フル信号１２０に基づいて、ＤＭＡコントローラ１０２
に対するＤＭＡリクエスト１１１の連続発行を制御管理
する連続ＤＭＡリクエスト生成部６０３とを有してい
る。
の構成を示すブロック図を図６に示す。ＤＭＡリクエス
ト発行制御回路１１４は、ローカルエージェント（０〜
３）１０３〜１０６からのローカルリクエスト６０４、
６０５を受け付けて、それらローカルリクエスト６０
４、６０５に対するアクノリッジ６０６、６０７の返却
を制御管理し、ＤＭＡリクエスト１１１の発生数も管理
するローカルエージェント／ローカルリクエスト制御部
６０１と、連続リクエスト発行タイマ１１２とリクエス
トキューカウンタ１１３とからの各種情報であるＤＭＡ
リクエスト発行信号１１７、リクエスト発行タイマ一致
信号１１８、ＤＭＡリクエスト完了信号１１９、キュー
フル信号１２０に基づいて、ＤＭＡコントローラ１０２
に対するＤＭＡリクエスト１１１の連続発行を制御管理
する連続ＤＭＡリクエスト生成部６０３とを有してい
る。
【００２３】以上のように構成されたＤＭＡリクエスト
発行回路１０１によるＤＭＡリクエスト発行方法につい
て、以下に説明する。まず、図２に示すように、連続リ
クエスト発行タイマ１１２は、予めタイマ設定値２０７
が設定可能なタイマ設定部２０１を備えており、そのカ
ウンタタイマ数として１６クロック分の“００００１１
１１（０ＦＨ）”の設定が行われており、この後にＤＭ
Ａ転送が開始されたとき、ＤＭＡコントローラ１０２へ
のＤＭＡリクエスト１１１の発行と同時にＤＭＡリクエ
スト発行信号１１７をインクリメント制御部２０５が受
け取る。
発行回路１０１によるＤＭＡリクエスト発行方法につい
て、以下に説明する。まず、図２に示すように、連続リ
クエスト発行タイマ１１２は、予めタイマ設定値２０７
が設定可能なタイマ設定部２０１を備えており、そのカ
ウンタタイマ数として１６クロック分の“００００１１
１１（０ＦＨ）”の設定が行われており、この後にＤＭ
Ａ転送が開始されたとき、ＤＭＡコントローラ１０２へ
のＤＭＡリクエスト１１１の発行と同時にＤＭＡリクエ
スト発行信号１１７をインクリメント制御部２０５が受
け取る。
【００２４】そして、インクリメント制御部２０５が、
クロック２０３に同期して、実カウンタ部２０２に対し
てインクリメント信号２０６を出力し、このインクリメ
ント信号２０６の出力により、実カウンタ部２０２の実
カウンタ値２０４を“００００００００（００Ｈ）”よ
り“０００００００１（０１Ｈ）”へとインクリメント
する。
クロック２０３に同期して、実カウンタ部２０２に対し
てインクリメント信号２０６を出力し、このインクリメ
ント信号２０６の出力により、実カウンタ部２０２の実
カウンタ値２０４を“００００００００（００Ｈ）”よ
り“０００００００１（０１Ｈ）”へとインクリメント
する。
【００２５】ここで、カウンタ比較部２０８において、
クロック２０３に同期して、タイマ設定値２０７と実カ
ウンタ値２０４とを比較しているが、実カウンタ部２０
２の実カウンタ値２０４に対するインクリメントが続
き、実カウンタ値２０４が“０ＦＨ”である実カウンタ
部３０１となり、実カウンタ部３０１からの実カウンタ
値２０４がタイマ設定部２０１からのタイマ設定値２０
７と一致した場合に、次のＤＭＡリクエスト１１１が発
行可能な状態になったことを認識したため、ＤＭＡリク
エスト発行制御回路１１４に対してリクエスト発行タイ
マ一致信号１１８を通知出力する。
クロック２０３に同期して、タイマ設定値２０７と実カ
ウンタ値２０４とを比較しているが、実カウンタ部２０
２の実カウンタ値２０４に対するインクリメントが続
き、実カウンタ値２０４が“０ＦＨ”である実カウンタ
部３０１となり、実カウンタ部３０１からの実カウンタ
値２０４がタイマ設定部２０１からのタイマ設定値２０
７と一致した場合に、次のＤＭＡリクエスト１１１が発
行可能な状態になったことを認識したため、ＤＭＡリク
エスト発行制御回路１１４に対してリクエスト発行タイ
マ一致信号１１８を通知出力する。
【００２６】以上のように、連続リクエスト発行タイマ
１１２において、実カウンタ部３０１の実カウンタ値２
０４がタイマ設定部２０１のタイマ設定値２０７と一致
した状態を図３に示す。
１１２において、実カウンタ部３０１の実カウンタ値２
０４がタイマ設定部２０１のタイマ設定値２０７と一致
した状態を図３に示す。
【００２７】次に、図４に示すように、リクエストキュ
ーカウンタ１１３は、予め設定可能なキューカウンタ設
定部４０１に対して、接続可能な４チャネル分に対応す
るキューカウンタ設定値４０５として“１１１１（Ｆ
Ｈ）”のカウンタ設定が行われており、この後、ＤＭＡ
リクエスト１１１の発行に対応して、ＤＭＡリクエスト
発行制御回路１１４からのＤＭＡリクエスト発行信号１
１７を、インクリメント回路部４０３が受け付け、この
インクリメント回路部４０３が、クロック２０３に同期
して、キューカウンタ・インクリメント信号４０８を出
力し、実キューカウンタ部４０２の実キューカウンタ値
４０６をインクリメントする。
ーカウンタ１１３は、予め設定可能なキューカウンタ設
定部４０１に対して、接続可能な４チャネル分に対応す
るキューカウンタ設定値４０５として“１１１１（Ｆ
Ｈ）”のカウンタ設定が行われており、この後、ＤＭＡ
リクエスト１１１の発行に対応して、ＤＭＡリクエスト
発行制御回路１１４からのＤＭＡリクエスト発行信号１
１７を、インクリメント回路部４０３が受け付け、この
インクリメント回路部４０３が、クロック２０３に同期
して、キューカウンタ・インクリメント信号４０８を出
力し、実キューカウンタ部４０２の実キューカウンタ値
４０６をインクリメントする。
【００２８】また、ＤＭＡリクエスト発行制御回路１１
４が、ＤＭＡコントローラ１０２からのデータ開始信号
１１６を受け取り、ＤＭＡリクエスト完了信号１１９と
して、リクエストキューカウンタ１１３に対して出力す
る。このＤＭＡリクエスト完了信号１１９に従って、デ
クリメント回路部４０４は、クロック２０３に同期して
キューカウンタ・デクリメント信号４０９を、実キュー
カウンタ部４０２に対して出力し、その実キューカウン
タ値４０６をデクリメントする。
４が、ＤＭＡコントローラ１０２からのデータ開始信号
１１６を受け取り、ＤＭＡリクエスト完了信号１１９と
して、リクエストキューカウンタ１１３に対して出力す
る。このＤＭＡリクエスト完了信号１１９に従って、デ
クリメント回路部４０４は、クロック２０３に同期して
キューカウンタ・デクリメント信号４０９を、実キュー
カウンタ部４０２に対して出力し、その実キューカウン
タ値４０６をデクリメントする。
【００２９】そして、実キューカウンタ部４０２が“１
１１１（ＦＨ）”の実キューカウンタ値４０６である実
キューカウンタ部５０１となり、キューカウンタ比較部
４０７において、キューカウンタ設定部４０１からのキ
ューカウンタ設定値４０５と実キューカウンタ部５０１
からの実キューカウンタ値４０６とが、ともに“ＦＨ”
となって一致したことを検出した場合に、ＤＭＡコント
ローラ１０２内のキュー数がフルに到達したと認識し、
キューフル信号１２０を、ＤＭＡリクエスト発行制御回
路１１４へ出力する。
１１１（ＦＨ）”の実キューカウンタ値４０６である実
キューカウンタ部５０１となり、キューカウンタ比較部
４０７において、キューカウンタ設定部４０１からのキ
ューカウンタ設定値４０５と実キューカウンタ部５０１
からの実キューカウンタ値４０６とが、ともに“ＦＨ”
となって一致したことを検出した場合に、ＤＭＡコント
ローラ１０２内のキュー数がフルに到達したと認識し、
キューフル信号１２０を、ＤＭＡリクエスト発行制御回
路１１４へ出力する。
【００３０】以上のように、リクエストキューカウンタ
１１３において、実キューカウンタ部５０１の実キュー
カウンタ値４０６がキューカウンタ設定値４０１のキュ
ーカウンタ設定値４０５と一致して、実キューカウンタ
部５０１のキュー数がフルになった状態を図５に示す。
１１３において、実キューカウンタ部５０１の実キュー
カウンタ値４０６がキューカウンタ設定値４０１のキュ
ーカウンタ設定値４０５と一致して、実キューカウンタ
部５０１のキュー数がフルになった状態を図５に示す。
【００３１】ここで、ＤＭＡリクエスト発行制御回路１
１４においては、ローカルエージェント／ローカルリク
エスト制御部６０１が、最初にローカルエージェント
（０）１０３からのローカルエージェント（０）ローカ
ルリクエスト６０４を受け付けた場合、ローカルエージ
ェント／リクエスト発生信号６０２を連続ＤＭＡリクエ
スト生成部６０３に出力すると、この連続ＤＭＡリクエ
スト生成部６０３は、即時に、ＤＭＡリクエスト１１１
をＤＭＡコントローラ１０２に対して発行し、この時、
連続ＤＭＡリクエスト生成部６０３は、ＤＭＡリクエス
ト１１１を発行したことを認識する。
１４においては、ローカルエージェント／ローカルリク
エスト制御部６０１が、最初にローカルエージェント
（０）１０３からのローカルエージェント（０）ローカ
ルリクエスト６０４を受け付けた場合、ローカルエージ
ェント／リクエスト発生信号６０２を連続ＤＭＡリクエ
スト生成部６０３に出力すると、この連続ＤＭＡリクエ
スト生成部６０３は、即時に、ＤＭＡリクエスト１１１
をＤＭＡコントローラ１０２に対して発行し、この時、
連続ＤＭＡリクエスト生成部６０３は、ＤＭＡリクエス
ト１１１を発行したことを認識する。
【００３２】その後、連続ＤＭＡリクエスト生成部６０
３がＤＭＡコントローラ１０２からのＤＭＡリクエスト
受け付け完了信号であるバス解放信号１１５を受け取っ
た時、ローカルエージェント／ローカルリクエスト制御
部６０１が、ローカルエージェント（０）１０３に対し
て、ローカルリクエストのアクノリッジ６０６を返却す
ると同時に、ローカルエージェント（０）１０３からの
全ローカルリクエストが無くなったことを認識し、他の
ローカルエージェントからの次のローカルリクエストの
要求を待機する。
３がＤＭＡコントローラ１０２からのＤＭＡリクエスト
受け付け完了信号であるバス解放信号１１５を受け取っ
た時、ローカルエージェント／ローカルリクエスト制御
部６０１が、ローカルエージェント（０）１０３に対し
て、ローカルリクエストのアクノリッジ６０６を返却す
ると同時に、ローカルエージェント（０）１０３からの
全ローカルリクエストが無くなったことを認識し、他の
ローカルエージェントからの次のローカルリクエストの
要求を待機する。
【００３３】しかし、ＤＭＡコントローラ１０２に対し
てＤＭＡリクエスト１１１を発行した後、ＤＭＡコント
ローラ１０２からのバス解放信号１１５を受け取る前
に、ローカルエージェント／ローカルリクエスト制御部
６０１が、ローカルエージェント（１）１０４からのロ
ーカルエージェント（１）ローカルリクエスト６０５を
受け付けた場合、連続ＤＭＡリクエスト生成部６０３に
ローカルエージェント／リクエスト発生信号６０２を出
力し、連続ＤＭＡリクエスト生成部６０３は、次のＤＭ
Ａリクエスト１１１の発行可否の判断を行うが、連続リ
クエスト発行タイマ１１２からのリクエスト発行タイマ
一致信号１１８がオンであり、リクエストキューカウン
タ１１３からのキューフル信号１２０がオフであった場
合に、次のＤＭＡリクエスト１１１の発行を可能と判断
して、ＤＭＡリクエスト１１１をＤＭＡコントローラ１
０２に対して発行する。
てＤＭＡリクエスト１１１を発行した後、ＤＭＡコント
ローラ１０２からのバス解放信号１１５を受け取る前
に、ローカルエージェント／ローカルリクエスト制御部
６０１が、ローカルエージェント（１）１０４からのロ
ーカルエージェント（１）ローカルリクエスト６０５を
受け付けた場合、連続ＤＭＡリクエスト生成部６０３に
ローカルエージェント／リクエスト発生信号６０２を出
力し、連続ＤＭＡリクエスト生成部６０３は、次のＤＭ
Ａリクエスト１１１の発行可否の判断を行うが、連続リ
クエスト発行タイマ１１２からのリクエスト発行タイマ
一致信号１１８がオンであり、リクエストキューカウン
タ１１３からのキューフル信号１２０がオフであった場
合に、次のＤＭＡリクエスト１１１の発行を可能と判断
して、ＤＭＡリクエスト１１１をＤＭＡコントローラ１
０２に対して発行する。
【００３４】ここで、連続ＤＭＡリクエスト生成部６０
３による次のＤＭＡリクエスト１１１の発行可否の判断
時に、連続リクエスト発行タイマ１１２からのリクエス
ト発行タイマ一致信号１１８がオフであった場合、また
は、リクエストキューカウンタ１１３からのキューフル
信号１２０がオンであった場合は、ローカルエージェン
トからの次のＤＭＡリクエスト要求が存在した場合にお
いて、ＤＭＡコントローラ１０２に対してＤＭＡリクエ
スト１１１の発行を停止する。
３による次のＤＭＡリクエスト１１１の発行可否の判断
時に、連続リクエスト発行タイマ１１２からのリクエス
ト発行タイマ一致信号１１８がオフであった場合、また
は、リクエストキューカウンタ１１３からのキューフル
信号１２０がオンであった場合は、ローカルエージェン
トからの次のＤＭＡリクエスト要求が存在した場合にお
いて、ＤＭＡコントローラ１０２に対してＤＭＡリクエ
スト１１１の発行を停止する。
【００３５】この後に、連続リクエスト発行タイマ１１
２からのリクエスト発行タイマ一致信号が１１８がオン
となり、かつ、リクエストキューカウンタ１１３からの
キューフル信号１２０がオフとなる双方の条件が成立し
た場合に、連続ＤＭＡリクエスト生成部６０３が、次の
ＤＭＡリクエスト１１１の発行を可能な状態になったと
判断して、ＤＭＡコントローラ１０２に対しＤＭＡリク
エスト１１１を発行する。
２からのリクエスト発行タイマ一致信号が１１８がオン
となり、かつ、リクエストキューカウンタ１１３からの
キューフル信号１２０がオフとなる双方の条件が成立し
た場合に、連続ＤＭＡリクエスト生成部６０３が、次の
ＤＭＡリクエスト１１１の発行を可能な状態になったと
判断して、ＤＭＡコントローラ１０２に対しＤＭＡリク
エスト１１１を発行する。
【００３６】以上のようにして、連続ＤＭＡリクエスト
の発行をモニター管理し、連続的にＤＭＡリクエストを
効率良くＤＭＡコントローラに発行することにより、Ｄ
ＭＡ転送リクエストの連続発行の際のタイムロスを軽減
させ、しいては、ＤＭＡ転送全体の性能を高速化するこ
とができる。
の発行をモニター管理し、連続的にＤＭＡリクエストを
効率良くＤＭＡコントローラに発行することにより、Ｄ
ＭＡ転送リクエストの連続発行の際のタイムロスを軽減
させ、しいては、ＤＭＡ転送全体の性能を高速化するこ
とができる。
【００３７】
【発明の効果】以上のように本発明によれば、ＤＭＡリ
クエストがキューフルの場合には、ＤＭＡリクエストの
発行を抑止させ、ＤＭＡコントローラからのバス開放信
号を受け付けた後、ローカルエージェントに対しアクノ
リッジを返し、その後のデータ開始信号によってＤＭＡ
転送を開始することにより、ＤＭＡコントローラに対し
て連続ＤＭＡリクエストを発行することができる。
クエストがキューフルの場合には、ＤＭＡリクエストの
発行を抑止させ、ＤＭＡコントローラからのバス開放信
号を受け付けた後、ローカルエージェントに対しアクノ
リッジを返し、その後のデータ開始信号によってＤＭＡ
転送を開始することにより、ＤＭＡコントローラに対し
て連続ＤＭＡリクエストを発行することができる。
【００３８】そのため、ＤＭＡコントローラへの連続的
なＤＭＡリクエスト発行時の処理効率を向上して、ＤＭ
Ａ転送リクエストの発行を連続して行う場合のタイムロ
スを無くし、ＤＭＡ転送処理を高速化することができ、
ＤＭＡ転送処理全体の性能を向上することができる。
なＤＭＡリクエスト発行時の処理効率を向上して、ＤＭ
Ａ転送リクエストの発行を連続して行う場合のタイムロ
スを無くし、ＤＭＡ転送処理を高速化することができ、
ＤＭＡ転送処理全体の性能を向上することができる。
【図１】本発明の実施の形態のＤＭＡリクエスト発行回
路の構成を示すブロック図
路の構成を示すブロック図
【図２】同実施の形態における連続リクエスト発行タイ
マのカウンタ値不一致時を示すブロック図
マのカウンタ値不一致時を示すブロック図
【図３】同実施の形態における連続リクエスト発行タイ
マのカウンタ値一致時を示すブロック図
マのカウンタ値一致時を示すブロック図
【図４】同実施の形態におけるリクエストキューカウン
タのカウンタ値不一致時を示すブロック図
タのカウンタ値不一致時を示すブロック図
【図５】同実施の形態におけるリクエストキューカウン
タのカウンタ値一致時を示すブロック図
タのカウンタ値一致時を示すブロック図
【図６】同実施の形態におけるＤＭＡリクエスト発行制
御回路の構成を示すブロック図
御回路の構成を示すブロック図
１０１ ＤＭＡリクエスト発行回路 １０２ ＤＭＡコントローラ １０３ ローカルエージェント（０） １０４ ローカルエージェント（１） １０５ ローカルエージェント（２） １０６ ローカルエージェント（３） １０７ ＤＭＡコントローラ・チャネル（０） １０８ ＤＭＡコントローラ・チャネル（１） １０９ ＤＭＡコントローラ・チャネル（２） １１０ ＤＭＡコントローラ・チャネル（３） １１１ ＤＭＡリクエスト １１２ 連続リクエスト発行タイマ １１３ リクエストキューカウンタ １１４ ＤＭＡリクエスト発行制御回路 １１５ バス解放信号 １１６ データ開始信号 １１７ ＤＭＡリクエスト発行信号 １１８ リクエスト発行タイマ一致信号 １１９ ＤＭＡリクエスト完了信号 １２０ キューフル信号 １２１ メモリ １２２ データバス １２３ ローカルエージェント・ＤＭＡリクエスト １２４ ローカルエージェント・アクノリッジ
Claims (3)
- 【請求項１】 メモリと前記メモリに対するＤＭＡをバ
スを通じて制御するＤＭＡコントローラとを有するＤＭ
Ａシステムにおいて、前記ＤＭＡコントローラによるＤ
ＭＡ制御を連続的に要求するための連続ＤＭＡリクエス
トを発行するＤＭＡリクエスト発行回路であって、複数
のローカルエージェントからの各ローカルリクエストを
受け付け、それらのローカルリクエストに基づいて、前
記ＤＭＡコントローラに対する前記連続ＤＭＡリクエス
トの発行を制御する連続ＤＭＡリクエスト発行制御手段
を備え、前記連続ＤＭＡリクエスト発行制御手段を、前
記ＤＭＡコントローラから、前記バスの所有権を許可す
るバス解放信号およびＤＭＡによるデータ転送の開始を
通達するデータ開始信号を受け付けて、各ローカルエー
ジェントに対して、そのＤＭＡ転送の許可要求に対する
応答信号であるローカルアクノリッジを出力するよう構
成したことを特徴とするＤＭＡリクエスト発行回路。 - 【請求項２】 連続ＤＭＡリクエスト発行制御手段を、
ＤＭＡリクエストの発行時にカウントを開始し、そのカ
ウント値が前記ＤＭＡリクエストが発行可能となる期間
としてタイマに設定されたタイマ設定値に到達したこと
を認識する連続リクエスト発行タイマ部と、ＤＭＡコン
トローラのＤＭＡ転送処理中のＤＭＡリクエストキュー
貯留状態をモニターするリクエストキューカウンタ部
と、前記連続リクエスト発行タイマ部および前記リクエ
ストキューカウンタ部からの各情報を受けて、連続ＤＭ
Ａリクエストの発行を制御するＤＭＡリクエスト発行制
御回路とで構成したことを特徴とする請求項１記載のＤ
ＭＡリクエスト発行回路。 - 【請求項３】 請求項２記載のＤＭＡリクエスト発行回
路により、ＤＭＡコントローラによるＤＭＡ制御を連続
的に要求するための連続ＤＭＡリクエストを発行するＤ
ＭＡリクエスト発行方法であって、複数のローカルエー
ジェントからの各ローカルリクエストを受け付け、それ
らのローカルリクエストに基づいて、前記ＤＭＡコント
ローラに対する前記連続ＤＭＡリクエストの発行を制御
する際に、前記ＤＭＡコントローラから、前記バスの所
有権を許可するバス解放信号およびＤＭＡによるデータ
転送の開始を通達するデータ開始信号を受け付けて、各
ローカルエージェントに対して、そのＤＭＡ転送の許可
要求に対する応答信号であるローカルアクノリッジを出
力し、前記連続ＤＭＡリクエストの発行を制御するに際
し、連続リクエスト発行タイマ部により、前記ＤＭＡコ
ントローラに対するＤＭＡリクエストの発行時にカウン
トを開始し、そのカウント値が、タイマ設定値として設
定されたＤＭＡコントローラにおけるＤＭＡリクエスト
の受け付け禁止期間値に達して、前記ＤＭＡリクエスト
の発行可能となる期間に到達したことを認識する工程
と、リクエストキューカウンタ部により、前記ＤＭＡコ
ントローラへのＤＭＡリクエストの発行数を、リクエス
ト発行時にはインクリメントし、ＤＭＡリクエスト完了
時にはデクリメントする工程と、ＤＭＡリクエスト発行
制御回路により、前記連続リクエスト発行タイマ部から
のリクエスト発行可能認識信号、および前記リクエスト
キューカウンタ部からのリクエストキューフル信号を受
け付け、前記ＤＭＡリクエストの連続発行の開始および
抑止を制御管理する工程とを実行することを特徴とする
ＤＭＡリクエスト発行方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000111433A JP2001297053A (ja) | 2000-04-13 | 2000-04-13 | Ｄｍａリクエスト発行回路およびｄｍａリクエスト発行方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000111433A JP2001297053A (ja) | 2000-04-13 | 2000-04-13 | Ｄｍａリクエスト発行回路およびｄｍａリクエスト発行方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001297053A true JP2001297053A (ja) | 2001-10-26 |
Family
ID=18623760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000111433A Pending JP2001297053A (ja) | 2000-04-13 | 2000-04-13 | Ｄｍａリクエスト発行回路およびｄｍａリクエスト発行方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001297053A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006059303A (ja) * | 2004-08-24 | 2006-03-02 | Oki Electric Ind Co Ltd | コンピュータシステム |
| WO2009034730A1 (ja) * | 2007-09-13 | 2009-03-19 | Renesas Technology Corp. | ホスト負荷調整機能付周辺回路 |
-
2000
- 2000-04-13 JP JP2000111433A patent/JP2001297053A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006059303A (ja) * | 2004-08-24 | 2006-03-02 | Oki Electric Ind Co Ltd | コンピュータシステム |
| WO2009034730A1 (ja) * | 2007-09-13 | 2009-03-19 | Renesas Technology Corp. | ホスト負荷調整機能付周辺回路 |
| JP2009070122A (ja) * | 2007-09-13 | 2009-04-02 | Renesas Technology Corp | ホスト負荷調整機能付周辺回路 |
| JP4659008B2 (ja) * | 2007-09-13 | 2011-03-30 | ルネサスエレクトロニクス株式会社 | ホスト負荷調整機能付周辺回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0476990B1 (en) | Dynamic bus arbitration | |
| JPH08255124A (ja) | データ処理システムおよび方法 | |
| JPS6015765A (ja) | 共通バスのアクセス制御システム | |
| JPS6073774A (ja) | インタ−フエ−ス回路 | |
| JP2734246B2 (ja) | パイプラインバス | |
| JP2001297053A (ja) | Ｄｍａリクエスト発行回路およびｄｍａリクエスト発行方法 | |
| US6446150B1 (en) | Method of and system for managing reselection on a SCSI bus | |
| US6678749B2 (en) | System and method for efficiently performing data transfer operations | |
| JP2972491B2 (ja) | バス制御機構及び計算機システム | |
| JP3625536B2 (ja) | 複数のクロック信号を用いて回路を同期させる装置と方法 | |
| JP2000276437A (ja) | Ｄｍａ制御装置 | |
| JPH04323755A (ja) | Ｄｍａ装置 | |
| JP2556290B2 (ja) | バス調停装置 | |
| JPH03171245A (ja) | Ｄｍａ制御方式 | |
| JPH04225458A (ja) | コンピュータ | |
| JPS5930294B2 (ja) | 情報転送制御装置 | |
| JP2710706B2 (ja) | データ受信方法 | |
| JPH0666805B2 (ja) | ル−プ状通信システムにおける通信制御方法 | |
| KR100244471B1 (ko) | 다이렉트 메모리 엑세스 제어기 및 그 제어방법 | |
| JPH0448262B2 (ja) | ||
| JP2615504B2 (ja) | マイクロコントローラ | |
| JPH07182272A (ja) | Ｄｍａコントローラ回路 | |
| JP2001005742A (ja) | データ転送方式 | |
| JP2002163229A (ja) | 連続ｄｍａリクエスト発行装置 | |
| JPH03141450A (ja) | 周辺装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040318 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040423 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040521 |