JP2001296845A - 平板ディスプレイ駆動装置 - Google Patents
平板ディスプレイ駆動装置Info
- Publication number
- JP2001296845A JP2001296845A JP2001061229A JP2001061229A JP2001296845A JP 2001296845 A JP2001296845 A JP 2001296845A JP 2001061229 A JP2001061229 A JP 2001061229A JP 2001061229 A JP2001061229 A JP 2001061229A JP 2001296845 A JP2001296845 A JP 2001296845A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gate
- output
- source
- drive integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 大画面で高画質を具現すること及び駆動信号
を補償することの可能な平板ディスプレイ駆動装置を提
供する。 【解決手段】 平板ディスプレイ装置は，ソース信号を
生成して出力するメインソースドライブ集積回路１８
と，ゲート信号を生成して出力するメインゲートドライ
ブ集積回路２０と，画素の列方向の対称位置に構成さ
れ，各列の最終位置で出力されるソース信号としてソー
ス信号の歪み量を検出して，ソース信号の歪み量に対す
る第１補償信号を該当列にフィードバックするサブソー
スドライブ集積回路２２と，画素の行方向の対称位置に
構成され，各行の最終位置で出力されるゲート信号とし
てゲート信号の歪み量を検出して，ゲート信号の歪み量
に対する第２補償信号を該当行にフィードバックするサ
ブゲートドライブ集積回路２４を備える。
を補償することの可能な平板ディスプレイ駆動装置を提
供する。 【解決手段】 平板ディスプレイ装置は，ソース信号を
生成して出力するメインソースドライブ集積回路１８
と，ゲート信号を生成して出力するメインゲートドライ
ブ集積回路２０と，画素の列方向の対称位置に構成さ
れ，各列の最終位置で出力されるソース信号としてソー
ス信号の歪み量を検出して，ソース信号の歪み量に対す
る第１補償信号を該当列にフィードバックするサブソー
スドライブ集積回路２２と，画素の行方向の対称位置に
構成され，各行の最終位置で出力されるゲート信号とし
てゲート信号の歪み量を検出して，ゲート信号の歪み量
に対する第２補償信号を該当行にフィードバックするサ
ブゲートドライブ集積回路２４を備える。
Description
【０００１】
【発明の属する技術分野】本発明は，平板ディスプレイ
駆動装置に関し，より詳細には，ゲートとソースに対す
るメイン（Ｍａｉｎ）とサブ（Ｓｕｂ）ドライブ集積回
路を対称構成して，メインドライブ集積回路から出力さ
れるデータ信号の歪みをサブドライブ集積回路でフィー
ドバックして補償することで，大面積を持つ画面で発生
する画質劣化を防止できる平板ディスプレイ駆動装置に
関する。
駆動装置に関し，より詳細には，ゲートとソースに対す
るメイン（Ｍａｉｎ）とサブ（Ｓｕｂ）ドライブ集積回
路を対称構成して，メインドライブ集積回路から出力さ
れるデータ信号の歪みをサブドライブ集積回路でフィー
ドバックして補償することで，大面積を持つ画面で発生
する画質劣化を防止できる平板ディスプレイ駆動装置に
関する。
【０００２】
【従来の技術】最近，平面な画面で構成される平板ディ
スプレイ装置が開発され，これらの駆動のための多様な
技術が開発されつつある。特に，液晶表示装置は，携帯
用コンピュータまたはテレビのような分野にも適用され
ている。
スプレイ装置が開発され，これらの駆動のための多様な
技術が開発されつつある。特に，液晶表示装置は，携帯
用コンピュータまたはテレビのような分野にも適用され
ている。
【０００３】一般的に，平板ディスプレイ装置の駆動の
ための駆動信号は，陰極線管駆動方法とは異なり，画素
の明るさに比例または反比例する電圧または電流に供給
され，このような駆動信号はパネルを電気的及び光学的
に変化させる役割を果し，画面のディスプレイされるパ
ネルの周辺回路が駆動信号のパネル印加を適切に調節す
る。
ための駆動信号は，陰極線管駆動方法とは異なり，画素
の明るさに比例または反比例する電圧または電流に供給
され，このような駆動信号はパネルを電気的及び光学的
に変化させる役割を果し，画面のディスプレイされるパ
ネルの周辺回路が駆動信号のパネル印加を適切に調節す
る。
【０００４】上述した平板型パネルに画面を駆動する信
号を均等に伝達することが，平板ディスプレイ装置で解
決しなければならない重要な要素として認識されてお
り，それにより，パネルの設計や工程上の構成物質の選
定が予想される問題点を考慮してなされる。
号を均等に伝達することが，平板ディスプレイ装置で解
決しなければならない重要な要素として認識されてお
り，それにより，パネルの設計や工程上の構成物質の選
定が予想される問題点を考慮してなされる。
【０００５】
【発明が解決しようとする課題】しかしながら，実際
に，上述した設計や構成物質の選定が最適化してなされ
てもパネルが大画面で具現されるほど現実的な限界によ
って正確な画像が得られないという問題点を持ち，この
ような問題点は平板ディスプレイ装置の大画面の具現に
大きい障害となる。
に，上述した設計や構成物質の選定が最適化してなされ
てもパネルが大画面で具現されるほど現実的な限界によ
って正確な画像が得られないという問題点を持ち，この
ような問題点は平板ディスプレイ装置の大画面の具現に
大きい障害となる。
【０００６】上述した現実的障害を克服するために，パ
ネルに設計される配線の抵抗をできるだけ低くし，浮遊
容量性負荷を最小化し，周辺回路の負荷を低減する方法
を提示することができる。
ネルに設計される配線の抵抗をできるだけ低くし，浮遊
容量性負荷を最小化し，周辺回路の負荷を低減する方法
を提示することができる。
【０００７】しかしながら，上述した方法は，配線金属
材料及び合金の特性と工程上の限界のため配線抵抗を現
実的に所望の水準だけ低下させにくく，新規配線材料の
開発もそれに伴う工程技術開発と設備の必要性が問題と
なり，画素の構造も構造的な必要条件と設計及び工程の
限界性によって浮遊容量の大きさを一定の限界以下に低
減できない。
材料及び合金の特性と工程上の限界のため配線抵抗を現
実的に所望の水準だけ低下させにくく，新規配線材料の
開発もそれに伴う工程技術開発と設備の必要性が問題と
なり，画素の構造も構造的な必要条件と設計及び工程の
限界性によって浮遊容量の大きさを一定の限界以下に低
減できない。
【０００８】したがって，現在，大画面になるほど深刻
化する画質の劣化を防止するための技術が必要となり，
これに対する対策が要求されているのが実情である。
化する画質の劣化を防止するための技術が必要となり，
これに対する対策が要求されているのが実情である。
【０００９】本発明は，従来の平板ディスプレイ駆動装
置が有する上記問題点に鑑みてなされたものであり，本
発明の目的は，パネルに印加されるソース信号とゲート
信号をフィードバックして補償することで，正常な信号
に近接した信号としてパネルを駆動させることにより，
大画面で高画質を具現することの可能な，新規かつ改良
された平板ディスプレイ駆動装置を提供することであ
る。
置が有する上記問題点に鑑みてなされたものであり，本
発明の目的は，パネルに印加されるソース信号とゲート
信号をフィードバックして補償することで，正常な信号
に近接した信号としてパネルを駆動させることにより，
大画面で高画質を具現することの可能な，新規かつ改良
された平板ディスプレイ駆動装置を提供することであ
る。
【００１０】また，本発明の他の目的は，ソース信号と
ゲート信号をパネルに印加するメイン駆動ドライブ集積
回路と，パネルに印加された駆動信号をフィードバック
するサブ駆動ドライブ集積回路とをゲートとソース側に
各々構成して，駆動信号を補償することの可能な，新規
かつ改良された平板ディスプレイ駆動装置を提供するこ
とである。
ゲート信号をパネルに印加するメイン駆動ドライブ集積
回路と，パネルに印加された駆動信号をフィードバック
するサブ駆動ドライブ集積回路とをゲートとソース側に
各々構成して，駆動信号を補償することの可能な，新規
かつ改良された平板ディスプレイ駆動装置を提供するこ
とである。
【００１１】
【課題を解決するための手段】本発明による平板ディス
プレイ駆動装置は，駆動データ，駆動制御信号及び駆動
電源としてデータ，複数の階調電圧，ゲートオン／オフ
電圧，ソースコントロール信号及びゲートコントロール
信号を含む複数の信号を出力する信号処理手段；前記信
号処理手段で出力される前記データ，前記複数の階調電
圧及び前記ソース信号としてソース信号を生成して出力
するメインソースドライブ集積回路；前記信号処理手段
で出力される前記ゲートオン／オフ電圧及びゲートコン
トロール信号としてゲート信号を生成して出力するメイ
ンゲートドライブ集積回路；複数の画素が行と列を持つ
ように構成され，前記複数の画素は前記ソース信号とゲ
ート信号が印加されて動作することにより，所定画面を
ディスプレイする液晶パネル，前記複数の画素の列方向
の対称位置に構成され，各列の最終位置で出力されるソ
ース信号としてソース信号の歪み量を検出して，前記ソ
ース信号の歪み量に対する第１補償信号を該当列にフィ
ードバックすＲソースフィードバック手段；及び前記複
数の画素の行方向の対称位置に構成され，各行の終位置
で出力されるゲート信号としてゲート信号の歪み量を検
出して，前記ゲート信号の歪み量に対する第２補償信号
を該当行にフィードバックするゲートフィードバック手
段を備える。
プレイ駆動装置は，駆動データ，駆動制御信号及び駆動
電源としてデータ，複数の階調電圧，ゲートオン／オフ
電圧，ソースコントロール信号及びゲートコントロール
信号を含む複数の信号を出力する信号処理手段；前記信
号処理手段で出力される前記データ，前記複数の階調電
圧及び前記ソース信号としてソース信号を生成して出力
するメインソースドライブ集積回路；前記信号処理手段
で出力される前記ゲートオン／オフ電圧及びゲートコン
トロール信号としてゲート信号を生成して出力するメイ
ンゲートドライブ集積回路；複数の画素が行と列を持つ
ように構成され，前記複数の画素は前記ソース信号とゲ
ート信号が印加されて動作することにより，所定画面を
ディスプレイする液晶パネル，前記複数の画素の列方向
の対称位置に構成され，各列の最終位置で出力されるソ
ース信号としてソース信号の歪み量を検出して，前記ソ
ース信号の歪み量に対する第１補償信号を該当列にフィ
ードバックすＲソースフィードバック手段；及び前記複
数の画素の行方向の対称位置に構成され，各行の終位置
で出力されるゲート信号としてゲート信号の歪み量を検
出して，前記ゲート信号の歪み量に対する第２補償信号
を該当行にフィードバックするゲートフィードバック手
段を備える。
【００１２】ここで，前記ソースフィードバック手段と
ゲートフィードバック手段は，各々の画素の行と列別に
対応する基本単位要素を複数含む複数のサブソースドラ
イブ集積回路または複数のゲートドライブ集積回路から
構成されている。
ゲートフィードバック手段は，各々の画素の行と列別に
対応する基本単位要素を複数含む複数のサブソースドラ
イブ集積回路または複数のゲートドライブ集積回路から
構成されている。
【００１３】そして，前記基本単位要素は，行または列
の最終画素から出力される信号が入力され，前記第１ま
たは第２補償信号が印加されて，前記液晶パネルの該当
行または列に逆印加する混合器，前記混合器の出力を微
分する微分器，前記微分器の出力と前記混合器の出力を
加算する加算器，及び前記加算器の出力レベルを補償し
て前記第１または第２補償信号として前記混合器に印加
する増幅器を備えることが望ましい。
の最終画素から出力される信号が入力され，前記第１ま
たは第２補償信号が印加されて，前記液晶パネルの該当
行または列に逆印加する混合器，前記混合器の出力を微
分する微分器，前記微分器の出力と前記混合器の出力を
加算する加算器，及び前記加算器の出力レベルを補償し
て前記第１または第２補償信号として前記混合器に印加
する増幅器を備えることが望ましい。
【００１４】ここに，前記加算器の出力と前記混合器の
出力を比較して，その差に該当する信号を出力する減算
器，及び前記減算器の出力として前記微分器と加算器の
出力を調節する複数のゲイン調節信号を出力するゲイン
調節部をさらに備え，前記微分器，加算器及び増幅器か
らなるフィードバックループで発生する発振を抑制する
ことが望ましい。
出力を比較して，その差に該当する信号を出力する減算
器，及び前記減算器の出力として前記微分器と加算器の
出力を調節する複数のゲイン調節信号を出力するゲイン
調節部をさらに備え，前記微分器，加算器及び増幅器か
らなるフィードバックループで発生する発振を抑制する
ことが望ましい。
【００１５】
【発明の実施の形態】以下に添付図面を参照しながら，
本発明にかかる平板ディスプレイ駆動装置の好適な実施
の形態について詳細に説明する。なお，本明細書及び図
面において，実質的に同一の機能構成を有する構成要素
については，同一の符号を付することにより重複説明を
省略する。
本発明にかかる平板ディスプレイ駆動装置の好適な実施
の形態について詳細に説明する。なお，本明細書及び図
面において，実質的に同一の機能構成を有する構成要素
については，同一の符号を付することにより重複説明を
省略する。
【００１６】本実施の形態はパネル駆動のための駆動信
号を出力するメインドライブ集積回路と，歪曲された駆
動信号をフィードバックで補償するサブドライブ集積回
路とがソース側とゲート側に各々対称構成されている。
号を出力するメインドライブ集積回路と，歪曲された駆
動信号をフィードバックで補償するサブドライブ集積回
路とがソース側とゲート側に各々対称構成されている。
【００１７】本実施の形態は液晶パネルを駆動する液晶
表示装置に適用して実施され，具体的に図１を参照すれ
ば，駆動電源として各部品の動作に必要な静電圧を生成
して，タイミングコントローラ１２，階調発生部１４及
びゲートオン／オフ電圧発生部１６に出力する電源部１
０が構成されている。
表示装置に適用して実施され，具体的に図１を参照すれ
ば，駆動電源として各部品の動作に必要な静電圧を生成
して，タイミングコントローラ１２，階調発生部１４及
びゲートオン／オフ電圧発生部１６に出力する電源部１
０が構成されている。
【００１８】タイミングコントローラ１２は，駆動デー
タと駆動制御信号としてＲ，Ｇ，Ｂに該当する複数のデ
ータＤと，ソースコントロール信号ＳＣを生成してその
タイミングを調節した後，メインソースドライブ集積回
路１８ａ，１８ｂ，・・・，１８ｍに印加するように構
成されている。これとともにゲートコントロール信号Ｓ
Ｇを生成してソース方向とタイミングが調節された状態
でメインゲートドライブ集積回路２０ａ，２０ｂ，・・
・，２０ｎに印加するように構成されている。
タと駆動制御信号としてＲ，Ｇ，Ｂに該当する複数のデ
ータＤと，ソースコントロール信号ＳＣを生成してその
タイミングを調節した後，メインソースドライブ集積回
路１８ａ，１８ｂ，・・・，１８ｍに印加するように構
成されている。これとともにゲートコントロール信号Ｓ
Ｇを生成してソース方向とタイミングが調節された状態
でメインゲートドライブ集積回路２０ａ，２０ｂ，・・
・，２０ｎに印加するように構成されている。
【００１９】そして，階調発生部１４はデータＤの値に
対応する数の階調電圧を発生させて各メインソースドラ
イブ集積回路１８ａ，１８ｂ，・・・，１８ｍに印加す
るように構成されている。ゲートオン／オフ電圧発生部
１６はゲートターンオン電圧とゲートターンオフ電圧を
各メインゲートドライブ集積回路２０ａ，２０ｂ，・・
・，２０ｎに印加するように構成されている。
対応する数の階調電圧を発生させて各メインソースドラ
イブ集積回路１８ａ，１８ｂ，・・・，１８ｍに印加す
るように構成されている。ゲートオン／オフ電圧発生部
１６はゲートターンオン電圧とゲートターンオフ電圧を
各メインゲートドライブ集積回路２０ａ，２０ｂ，・・
・，２０ｎに印加するように構成されている。
【００２０】そして，各メインソースドライブ集積回路
１８ａ，１８ｂ，・・・，１８ｍは，入力されるデータ
Ｄとソースコントロール信号ＳＣとして出力する階調電
圧ＧＶを決定して液晶パネル２６にソース信号として出
力するように構成されている。各メインゲートドライブ
集積回路２０ａ，２０ｂ，・・・，２０ｎは，入力され
るゲートコントロール信号ＳＧとゲートオン／オフ電圧
ＧＣとして液晶パネル２６の該当画素をターンオン／タ
ーンオフさせるためのゲート信号を出力するように構成
されている。
１８ａ，１８ｂ，・・・，１８ｍは，入力されるデータ
Ｄとソースコントロール信号ＳＣとして出力する階調電
圧ＧＶを決定して液晶パネル２６にソース信号として出
力するように構成されている。各メインゲートドライブ
集積回路２０ａ，２０ｂ，・・・，２０ｎは，入力され
るゲートコントロール信号ＳＧとゲートオン／オフ電圧
ＧＣとして液晶パネル２６の該当画素をターンオン／タ
ーンオフさせるためのゲート信号を出力するように構成
されている。
【００２１】液晶パネル２６はメインソースドライブ集
積回路１８ａ，１８ｂ，・・・，１８ｍとメインゲート
ドライブ集積回路２０ａ，２０ｂ，・・・，２０ｎから
印加されるソース信号とゲート信号として所定画面を表
現する。
積回路１８ａ，１８ｂ，・・・，１８ｍとメインゲート
ドライブ集積回路２０ａ，２０ｂ，・・・，２０ｎから
印加されるソース信号とゲート信号として所定画面を表
現する。
【００２２】そして，液晶パネル２６にはメインソース
ドライブ集積回路１８ａ，１８ｂ，・・・，１８ｍとメ
インゲートドライブ集積回路２０ａ，２０ｂ，・・・，
２０ｎに対応する位置に，サブソースドライブ集積回路
２２ａ，２２ｂ，・・・，２２ｍとサブゲートドライブ
集積回路２４ａ，２４ｂ，・・・，２４ｎが連結する。
ドライブ集積回路１８ａ，１８ｂ，・・・，１８ｍとメ
インゲートドライブ集積回路２０ａ，２０ｂ，・・・，
２０ｎに対応する位置に，サブソースドライブ集積回路
２２ａ，２２ｂ，・・・，２２ｍとサブゲートドライブ
集積回路２４ａ，２４ｂ，・・・，２４ｎが連結する。
【００２３】メインソースドライブ集積回路１８ａ，１
８ｂ，・・・，１８ｍとサブソースドライブ集積回路２
２ａ，２２ｂ，・・・，２２ｍは同数からなり，メイン
ソースドライブ集積回路１８ａ，１８ｂ，・・・，１８
ｍとサブソースドライブ集積回路２２ａ，２２ｂ，・・
・，２２ｍの各ポートは，液晶パネル２６上の同じソー
スラインに連結しながら一対一対応する構成を持つ。こ
れと同様にメインゲートドライブ集積回路２０ａ，２０
ｂ，・・・，２０ｎとサブゲートドライブ集積回路２４
ａ，２４ｂ，・・・，２４ｎは同数からなり，メインゲ
ートドライブ集積回路２０ａ，２０ｂ，・・・，２０ｎ
とサブゲートドライブ集積回路２４ａ，２４ｂ，・・
・，２４ｎの各ポートは，液晶パネル２６上の同じゲー
トラインに連結しながら一対一対応する構成を持つ。
８ｂ，・・・，１８ｍとサブソースドライブ集積回路２
２ａ，２２ｂ，・・・，２２ｍは同数からなり，メイン
ソースドライブ集積回路１８ａ，１８ｂ，・・・，１８
ｍとサブソースドライブ集積回路２２ａ，２２ｂ，・・
・，２２ｍの各ポートは，液晶パネル２６上の同じソー
スラインに連結しながら一対一対応する構成を持つ。こ
れと同様にメインゲートドライブ集積回路２０ａ，２０
ｂ，・・・，２０ｎとサブゲートドライブ集積回路２４
ａ，２４ｂ，・・・，２４ｎは同数からなり，メインゲ
ートドライブ集積回路２０ａ，２０ｂ，・・・，２０ｎ
とサブゲートドライブ集積回路２４ａ，２４ｂ，・・
・，２４ｎの各ポートは，液晶パネル２６上の同じゲー
トラインに連結しながら一対一対応する構成を持つ。
【００２４】上述のように構成されるメインソースドラ
イブ集積回路１８ａ，１８ｂ，・・・，１８ｍとサブソ
ースドライブ集積回路２２ａ，２２ｂ，・・・，２２ｍ
との間の詳細な構成は図２の通りであり，メインゲート
ドライブ集積回路２０ａ，２０ｂ，・・・，２０ｎとサ
ブゲートドライブ集積回路２４ａ，２４ｂ，・・・，２
４ｎとの間の構成も図２と同様な構成を持つ。
イブ集積回路１８ａ，１８ｂ，・・・，１８ｍとサブソ
ースドライブ集積回路２２ａ，２２ｂ，・・・，２２ｍ
との間の詳細な構成は図２の通りであり，メインゲート
ドライブ集積回路２０ａ，２０ｂ，・・・，２０ｎとサ
ブゲートドライブ集積回路２４ａ，２４ｂ，・・・，２
４ｎとの間の構成も図２と同様な構成を持つ。
【００２５】これに対して図２を参照して具体的に説明
する。説明の便宜上，以下，メインソースドライブ集積
回路は符号１８，サブソースドライブ集積回路は符号２
２として通称する。
する。説明の便宜上，以下，メインソースドライブ集積
回路は符号１８，サブソースドライブ集積回路は符号２
２として通称する。
【００２６】液晶パネル２６の行と列を持つマトリック
ス状で構成される内部画素２６ａ，２６ｂ，・・・，は
等価的に抵抗とキャパシタ成分を持ち，図２の液晶パネ
ル２６は等価回路で表示され，画素２６ａ，２６ｂ，２
６ｃは同じソースラインに形成される画素を示す。
ス状で構成される内部画素２６ａ，２６ｂ，・・・，は
等価的に抵抗とキャパシタ成分を持ち，図２の液晶パネ
ル２６は等価回路で表示され，画素２６ａ，２６ｂ，２
６ｃは同じソースラインに形成される画素を示す。
【００２７】そして，サブソースドライブ集積回路２２
は液晶パネル２６の出力が印加される混合器２４２及び
混合器２４２の出力が印加される微分器２４４と加算器
２４６と減算器２４８を備え，加算器２４６は微分器２
４４の出力が混合器２４２の出力とともに入力されるよ
うに構成され，減算器２４８は加算器２４６の出力と混
合器２４２の出力がともに入力されるように構成されて
いる。そして，減算器２４８は出力をゲイン調節部２５
２で印加するように構成され，ゲイン調節部２５２は入
力されたことでゲインを調節するための第１及び第２ゲ
イン調節信号を微分器２４４と加算器２４６に各々印加
するように構成されている。一方，加算器２４６は出力
を増幅器２５０で増幅後に混合器２４２で印加するよう
に構成されている。
は液晶パネル２６の出力が印加される混合器２４２及び
混合器２４２の出力が印加される微分器２４４と加算器
２４６と減算器２４８を備え，加算器２４６は微分器２
４４の出力が混合器２４２の出力とともに入力されるよ
うに構成され，減算器２４８は加算器２４６の出力と混
合器２４２の出力がともに入力されるように構成されて
いる。そして，減算器２４８は出力をゲイン調節部２５
２で印加するように構成され，ゲイン調節部２５２は入
力されたことでゲインを調節するための第１及び第２ゲ
イン調節信号を微分器２４４と加算器２４６に各々印加
するように構成されている。一方，加算器２４６は出力
を増幅器２５０で増幅後に混合器２４２で印加するよう
に構成されている。
【００２８】上述した通り，本実施の形態の作用及び効
果を詳細に説明する。
果を詳細に説明する。
【００２９】まず，液晶パネル２６に画面が形成される
ことを説明する。画像供給源（例えば，携帯用コンピュ
ータの本体）から入力される駆動データと駆動制御信号
がタイミングコントローラ１２に入力される。駆動デー
タは画面を形成するためのＲ，Ｇ，Ｂデータを含み，駆
動制御信号は垂直同期信号，水平同期信号及びデータイ
ネーブル信号などを含む。
ことを説明する。画像供給源（例えば，携帯用コンピュ
ータの本体）から入力される駆動データと駆動制御信号
がタイミングコントローラ１２に入力される。駆動デー
タは画面を形成するためのＲ，Ｇ，Ｂデータを含み，駆
動制御信号は垂直同期信号，水平同期信号及びデータイ
ネーブル信号などを含む。
【００３０】タイミングコントローラ１２は駆動データ
と駆動制御信号としてＲ，Ｇ，Ｂに該当するデータＤと
ソースコントロール信号ＳＣをメインソースドライブ集
積回路１８ａ，１８ｂ，・・・，１８ｍに印加し，階調
発生部１４もメインソースドライブ集積回路１８ａ，１
８ｂ，・・・，１８ｍに階調電圧を供給する。
と駆動制御信号としてＲ，Ｇ，Ｂに該当するデータＤと
ソースコントロール信号ＳＣをメインソースドライブ集
積回路１８ａ，１８ｂ，・・・，１８ｍに印加し，階調
発生部１４もメインソースドライブ集積回路１８ａ，１
８ｂ，・・・，１８ｍに階調電圧を供給する。
【００３１】すると，メインソースドライブ集積回路１
８ａ，１８ｂ，・・・，１８ｍはソース信号を一つの水
平周期単位でメインゲートドライブ集積回路２０ａ，２
０ｂ，・・・，２０ｎで出力されるゲート信号のターン
オン区間に合うようにタイミングが調節されて出力され
る。
８ａ，１８ｂ，・・・，１８ｍはソース信号を一つの水
平周期単位でメインゲートドライブ集積回路２０ａ，２
０ｂ，・・・，２０ｎで出力されるゲート信号のターン
オン区間に合うようにタイミングが調節されて出力され
る。
【００３２】そして，タイミングコントローラ１２はゲ
ートコントロール信号ＳＧを各メインゲートドライブ集
積回路２０ａ，２０ｂ，・・・，２０ｎに入力し，ゲー
トオン／オフ電圧発生器１６もゲートオン／オフ電圧を
各メインゲートドライブ集積回路２０ａ，２０ｂ，・・
・，２０ｎに入力する。すると，各メインゲートドライ
ブ集積回路２０ａ，２０ｂ，・・・，２０ｎは液晶パネ
ル２６に順次ライン別にゲート信号を出力する。
ートコントロール信号ＳＧを各メインゲートドライブ集
積回路２０ａ，２０ｂ，・・・，２０ｎに入力し，ゲー
トオン／オフ電圧発生器１６もゲートオン／オフ電圧を
各メインゲートドライブ集積回路２０ａ，２０ｂ，・・
・，２０ｎに入力する。すると，各メインゲートドライ
ブ集積回路２０ａ，２０ｂ，・・・，２０ｎは液晶パネ
ル２６に順次ライン別にゲート信号を出力する。
【００３３】すると，液晶パネル２６は各ゲートライン
単位で画素をなす薄膜トランジスタのゲートにターンオ
ン信号が印加されると，薄膜トランジスタのソースに印
加されるソース信号が液晶に印加されて該当画素を充電
させる。上述した画素の充電は熱単位で順次スキャンさ
れながらなされ，１フレームの画面が形成されれば，次
のフレームの画面形成のためのソース信号とゲート信号
が印加される。
単位で画素をなす薄膜トランジスタのゲートにターンオ
ン信号が印加されると，薄膜トランジスタのソースに印
加されるソース信号が液晶に印加されて該当画素を充電
させる。上述した画素の充電は熱単位で順次スキャンさ
れながらなされ，１フレームの画面が形成されれば，次
のフレームの画面形成のためのソース信号とゲート信号
が印加される。
【００３４】このとき，メインソースドライブ集積回路
から遠くなるほどソース信号は画素の抵抗とキャパシタ
成分による遅延現象が発生し，メインゲートドライブ集
積回路から遠くなるほどゲート信号も画素の抵抗とキャ
パシタ成分による遅延現象が発生する。
から遠くなるほどソース信号は画素の抵抗とキャパシタ
成分による遅延現象が発生し，メインゲートドライブ集
積回路から遠くなるほどゲート信号も画素の抵抗とキャ
パシタ成分による遅延現象が発生する。
【００３５】すなわち，ソースドライブ集積回路１８に
おいて，初期位置Ａで出力されるソース信号は図３
（ａ）のような理想的な波形形状を維持するが，同一ソ
ースラインに連結する画素別に遅延が発生して，最終的
に最後の画素に印加した後位置Ｂで検出されるソース信
号は図３（ｂ）のように波形が遅延されて歪みの形状を
持つ。
おいて，初期位置Ａで出力されるソース信号は図３
（ａ）のような理想的な波形形状を維持するが，同一ソ
ースラインに連結する画素別に遅延が発生して，最終的
に最後の画素に印加した後位置Ｂで検出されるソース信
号は図３（ｂ）のように波形が遅延されて歪みの形状を
持つ。
【００３６】上述のようなソース信号の変形は画素の不
充分な充電を引き起こし，所望の明るさの画面を得るこ
とが難しい。
充分な充電を引き起こし，所望の明るさの画面を得るこ
とが難しい。
【００３７】このために，サブドライブ集積回路２２は
逆にそれに対する補償信号を該当ソースラインに沿って
各画素別に印加する。
逆にそれに対する補償信号を該当ソースラインに沿って
各画素別に印加する。
【００３８】具体的なフィードバックによる補償方法に
対して説明する。参考に微分器２４４の出力位置Ｃの出
力波形は図３（ｃ）のようであり，加算器２４６の出力
位置Ｄの出力波形は図３（ｄ）のようであり，減算器２
４８の出力位置Ｅの出力波形は図３（ｅ）のようであ
る。
対して説明する。参考に微分器２４４の出力位置Ｃの出
力波形は図３（ｃ）のようであり，加算器２４６の出力
位置Ｄの出力波形は図３（ｄ）のようであり，減算器２
４８の出力位置Ｅの出力波形は図３（ｅ）のようであ
る。
【００３９】液晶パネル２６の最後の画素２６ｃに印加
された後，ソース信号は混合器２４２を通して微分器２
４４に入力され微分され，微分器２４４は入力された信
号を微分して図３（ｃ）のような波形を持つ信号を加算
器２４６に出力する。
された後，ソース信号は混合器２４２を通して微分器２
４４に入力され微分され，微分器２４４は入力された信
号を微分して図３（ｃ）のような波形を持つ信号を加算
器２４６に出力する。
【００４０】微分器２４４は歪みの波形から補償する波
形を求めるために構成されたもので，それにより出力さ
れる図３（ｃ）の波形は歪みの波形の損失量だけの電流
を補償するためのものである。
形を求めるために構成されたもので，それにより出力さ
れる図３（ｃ）の波形は歪みの波形の損失量だけの電流
を補償するためのものである。
【００４１】結局，歪曲されたソース信号である図３
（ｂ）に歪曲の量だけ補償するための信号が図３（ｃ）
の加算器２４６で加算され，その結果，加算器２４６は
位置Ａで印加される波形の形状に近接した波形を図３
（ｄ）のように生成し出力し，図３（ｄ）の波形は増幅
器２５０で液晶パネル２６に印加するためのレベルで調
整後に混合器２４２に印加される。
（ｂ）に歪曲の量だけ補償するための信号が図３（ｃ）
の加算器２４６で加算され，その結果，加算器２４６は
位置Ａで印加される波形の形状に近接した波形を図３
（ｄ）のように生成し出力し，図３（ｄ）の波形は増幅
器２５０で液晶パネル２６に印加するためのレベルで調
整後に混合器２４２に印加される。
【００４２】すると，液晶パネル２６には図３（ｄ）の
波形がサブドライブ集積回路２２からメインドライブ集
積回路１８に印加されるので，各画素別に歪曲された信
号が補償され，同じラインの画素別に印加されるソース
信号がほぼ同じレベルで補償されることができる。
波形がサブドライブ集積回路２２からメインドライブ集
積回路１８に印加されるので，各画素別に歪曲された信
号が補償され，同じラインの画素別に印加されるソース
信号がほぼ同じレベルで補償されることができる。
【００４３】上述した通り，本実施の形態は信号の歪み
を微分器２４４，加算器２４６及び増幅器２５０を含む
フィードバックループとして補償する。
を微分器２４４，加算器２４６及び増幅器２５０を含む
フィードバックループとして補償する。
【００４４】フィードバックループを通して繰り返して
ソース信号に対する補償がなされると，図４の波形に示
すようにソース信号は矢印方向に波形が復元され印加さ
れる。
ソース信号に対する補償がなされると，図４の波形に示
すようにソース信号は矢印方向に波形が復元され印加さ
れる。
【００４５】そして，微分器２４４と加算器２４６の出
力は，フィードバックループを通した補償信号の発振を
考慮してゲインが調整されなければならない。このため
に，減算２４８とゲイン調節部２５２が構成されてい
る。
力は，フィードバックループを通した補償信号の発振を
考慮してゲインが調整されなければならない。このため
に，減算２４８とゲイン調節部２５２が構成されてい
る。
【００４６】フィードバックを調節するための動作を説
明する。減算器２４８は加算器２４６の出力と混合器２
４２の出力を比較して，その差に該当する信号を図３
（ｅ）のように求める。ゲイン調節部２５２は減算器２
４８から入力される信号の電流値に比例した第１及び第
２ゲイン制御信号を出力し，それによって微分器２４４
と加算器２４６の出力レベルが調節される。
明する。減算器２４８は加算器２４６の出力と混合器２
４２の出力を比較して，その差に該当する信号を図３
（ｅ）のように求める。ゲイン調節部２５２は減算器２
４８から入力される信号の電流値に比例した第１及び第
２ゲイン制御信号を出力し，それによって微分器２４４
と加算器２４６の出力レベルが調節される。
【００４７】したがって，フィードバックによる発振現
象は減算器２４８とゲイン調節部２５２の作用によって
抑制され，サブソースドライブ集積回路２２は歪曲され
たソース信号として補償信号を発生して逆方向に印加
し，結局，液晶パネル２６の画素は正常な波形のソース
信号が印加される。
象は減算器２４８とゲイン調節部２５２の作用によって
抑制され，サブソースドライブ集積回路２２は歪曲され
たソース信号として補償信号を発生して逆方向に印加
し，結局，液晶パネル２６の画素は正常な波形のソース
信号が印加される。
【００４８】液晶パネル２６に印加されるソース信号が
正常に印加されるので，液晶の充電量が所望の階調に対
応する明るさに比例することになる。それによって画面
全体が正常にディスプレイされる。
正常に印加されるので，液晶の充電量が所望の階調に対
応する明るさに比例することになる。それによって画面
全体が正常にディスプレイされる。
【００４９】図２のサブソースドライブ集積回路２２の
内部には，説明の便宜上，一つのソースラインに対応す
る基本単位要素として混合器，微分器，減算器，加算
器，増幅器及びゲイン調節部を開示したが，実際に適用
するには，サブソースドライブ集積回路２２の内部には
上述した基本単位要素がソースライン数に対応するよう
に構成されることができる。
内部には，説明の便宜上，一つのソースラインに対応す
る基本単位要素として混合器，微分器，減算器，加算
器，増幅器及びゲイン調節部を開示したが，実際に適用
するには，サブソースドライブ集積回路２２の内部には
上述した基本単位要素がソースライン数に対応するよう
に構成されることができる。
【００５０】そして，図２ではメインソースドライブ集
積回路１８とサブソースドライブ集積回路２２との間の
フィードバック関係を説明したが，メインゲートドライ
ブ集積回路とサブゲートドライブ集積回路との間のフィ
ードバック関係も同様に説明することができる。このと
き，サブゲートドライブ集積回路の詳細構成も図２のサ
ブソースドライブ集積回路の構成と同様に構成されるこ
とができ，これに対する具体的な回路の例示は省略す
る。
積回路１８とサブソースドライブ集積回路２２との間の
フィードバック関係を説明したが，メインゲートドライ
ブ集積回路とサブゲートドライブ集積回路との間のフィ
ードバック関係も同様に説明することができる。このと
き，サブゲートドライブ集積回路の詳細構成も図２のサ
ブソースドライブ集積回路の構成と同様に構成されるこ
とができ，これに対する具体的な回路の例示は省略す
る。
【００５１】結局，ソース信号とゲート信号は液晶パネ
ルの抵抗及びキャパシタンス特性による歪みがフィード
バックによって補償されるので，液晶パネルは所望の画
面を正確に具現できる。
ルの抵抗及びキャパシタンス特性による歪みがフィード
バックによって補償されるので，液晶パネルは所望の画
面を正確に具現できる。
【００５２】特に，本発明が大画面に適用されるほど大
きい効果を発揮できることはいうまでもない。
きい効果を発揮できることはいうまでもない。
【００５３】以上，添付図面を参照しながら本発明にか
かる平板ディスプレイ駆動装置の好適な実施形態につい
て説明したが，本発明はかかる例に限定されない。当業
者であれば，特許請求の範囲に記載された技術的思想の
範疇内において各種の変更例または修正例に想到し得る
ことは明らかであり，それらについても当然に本発明の
技術的範囲に属するものと了解される。
かる平板ディスプレイ駆動装置の好適な実施形態につい
て説明したが，本発明はかかる例に限定されない。当業
者であれば，特許請求の範囲に記載された技術的思想の
範疇内において各種の変更例または修正例に想到し得る
ことは明らかであり，それらについても当然に本発明の
技術的範囲に属するものと了解される。
【００５４】
【発明の効果】本発明によれば，大画面化するにつれて
発生する平板ディスプレイ装置の信号歪みによる画質劣
化を，ソース信号とゲート信号のフィードバックとして
補償することで高画質が得られ，かつ，高画質と大画面
に適用されるほど歪み防止効果が大きくなる。
発生する平板ディスプレイ装置の信号歪みによる画質劣
化を，ソース信号とゲート信号のフィードバックとして
補償することで高画質が得られ，かつ，高画質と大画面
に適用されるほど歪み防止効果が大きくなる。
【図１】発明の実施の形態にかかる平板ディスプレイ駆
動装置を示すブロック図である。
動装置を示すブロック図である。
【図２】発明の実施の形態を具現するための詳細回路を
示す説明図である。
示す説明図である。
【図３】図２の動作を説明するための波形図である。
【図４】データ信号の充電状態を説明するための波形図
である。
である。
１０ 電源部 １２ タイミングコントローラ １４ 階調発生部 １６ ゲートオン／オフ電圧発生部 １８ａ，１８ｂ，・・・，１８ｍ メインソースドライ
ブ集積回路 ２０ａ，２０ｂ，・・・，２０ｎ メインゲートドライ
ブ集積回路 ２２ａ，２２ｂ，・・・，２２ｍ サブソースドライブ
集積回路 ２４ａ，２４ｂ，・・・，２４ｎ サブゲートドライブ
集積回路 ２６ 液晶パネル
ブ集積回路 ２０ａ，２０ｂ，・・・，２０ｎ メインゲートドライ
ブ集積回路 ２２ａ，２２ｂ，・・・，２２ｍ サブソースドライブ
集積回路 ２４ａ，２４ｂ，・・・，２４ｎ サブゲートドライブ
集積回路 ２６ 液晶パネル
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２３ Ｇ０９Ｇ 3/20 ６２３Ｒ ６４１ ６４１Ｃ ６４２ ６４２Ｐ ６８０ ６８０Ｇ
Claims (7)
- 【請求項１】 駆動データ，駆動制御信号及び駆動電源
として，データ，複数の階調電圧，ゲートオン／オフ電
圧，ソースコントロール信号及びゲートコントロール信
号を含む複数の信号を出力する信号処理手段と；前記信
号処理手段で出力される前記データ，前記複数の階調電
圧及び前記ソースコントロール信号としてソース信号を
生成して出力するメインソースドライブ集積回路と；前
記信号処理手段で出力される前記ゲートオン／オフ電圧
及びゲートコントロール信号としてゲート信号を生成し
て出力するメインゲートドライブ集積回路と；複数個の
画素が行と列を持つように構成され，前記複数の画素は
前記ソース信号とゲート信号が印加されて動作すること
により，所定の画面をディスプレイする液晶パネルと；
前記複数の画素の列方向の対称位置に構成され，各列の
最終位置で出力されるソース信号としてソース信号の歪
み量を検出して，前記ソース信号の歪み量に対する第１
補償信号を該当列にフィードバックするソースフィード
バック手段と；前記複数の画素の行方向の対称位置に構
成され，各行の最終位置で出力されるゲート信号として
ゲート信号の歪み量を検出して，前記ゲート信号の歪み
量に対する第２補償信号を該当行にフィードバックする
ゲートフィードバック手段と；を備えることを特徴とす
る，平板ディスプレイ駆動装置。 - 【請求項２】 前記ソースフィードバック手段は前記複
数の画素の列別に対応する第１基本単位要素を複数含む
複数のサブソースドライブ集積回路からなり，前記第１
基本単位要素は，対応する列の最終画素から出力される
ソース信号が入力され，前記第１補償信号が印加され
て，前記液晶パネルの該当列に逆印加する第１混合器
と；前記第１混合器の出力を微分する第１微分器と；前
記第１微分器の出力と前記第１混合器の出力とを加算す
る第１加算器と；前記第１加算器の出力レベルを補償し
て，前記第１補償信号として前記第１混合器に印加する
第１増幅器と；を備えることを特徴とする，請求項１に
記載の平板ディスプレイ駆動装置。 - 【請求項３】 前記第１加算器の出力と前記第１混合器
の出力を比較して，その差に該当する信号を出力する第
１減算器と；前記第１減算器の出力として前記第１微分
器と第１加算器の出力を調節する第１及び第２ゲイン調
節信号を出力する第１ゲイン調節部と；をさらに備え，
前記第１微分器，第１加算器及び第１増幅器からなる第
１フィードバックループで発生する発振を抑制すること
を特徴とする，請求項２に記載の平板ディスプレイ駆動
装置。 - 【請求項４】 前記サブソースドライブ集積回路は，対
応する列の数が前記メインソースドライブ集積回路に対
応する列の数と同様に構成されることを特徴とする，請
求項２または３に記載の平板ディスプレイ駆動装置。 - 【請求項５】 前記ゲートフィードバック手段は，前記
複数の画素の行別に対応する第２基本単位要素を複数含
む複数のサブゲートドライブ集積回路からなり，前記第
２基本単位要素は，対応する行の最終画素から出力され
るゲート信号が入力され，前記第２補償信号が印加され
て，前記液晶パネルの該当行に逆印加する第２混合器
と；前記第２混合器の出力を微分する第２微分器と；前
記第２微分器の出力と前記第２混合器の出力とを加算す
る第２加算器と；前記第２加算器の出力レベルを補償し
て，前記第２補償信号として前記第２混合器に印加する
第２増幅器と；を備えることを特徴とする，請求項１，
２，３または４のいずれかに記載の平板ディスプレイ駆
動装置。 - 【請求項６】 前記第２加算器の出力と前記第２混合器
の出力を比較して，その差に該当する信号を出力する第
２減算器と；前記第２減算器の出力として前記第２微分
器と第２加算器の出力を調節する第３及び第４ゲイン調
節信号を出力する第２ゲイン調節部と；をさらに備え，
前記第２微分器，第２加算器及び第２増幅器からなる第
２フィードバックループで発生する発振を抑制すること
を特徴とする，請求項５に記載の平板ディスプレイ駆動
装置。 - 【請求項７】 前記サブゲートドライブ集積回路は，対
応する行の数が前記メインゲートドライブ集積回路に対
応する行の数と同様に構成されることを特徴とする，請
求項５または６に記載の平板ディスプレイ駆動装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000012416A KR20010091078A (ko) | 2000-03-13 | 2000-03-13 | 평판 디스플레이 구동 장치 |
| KR2000P12416 | 2000-03-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001296845A true JP2001296845A (ja) | 2001-10-26 |
| JP4743363B2 JP4743363B2 (ja) | 2011-08-10 |
Family
ID=19654506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001061229A Expired - Fee Related JP4743363B2 (ja) | 2000-03-13 | 2001-03-06 | 平板ディスプレイ駆動装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6441562B1 (ja) |
| JP (1) | JP4743363B2 (ja) |
| KR (1) | KR20010091078A (ja) |
| TW (1) | TW526457B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006162828A (ja) * | 2004-12-06 | 2006-06-22 | Seiko Epson Corp | 電気光学装置の駆動回路、電気光学装置および電子機器 |
| WO2007032285A1 (ja) * | 2005-09-16 | 2007-03-22 | Sharp Kabushiki Kaisha | 液晶表示装置 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4612947B2 (ja) * | 2000-09-29 | 2011-01-12 | 日立プラズマディスプレイ株式会社 | 容量性負荷駆動回路およびそれを用いたプラズマディスプレイ装置 |
| KR100909055B1 (ko) * | 2003-06-09 | 2009-07-23 | 엘지디스플레이 주식회사 | 액정표시장치의 구동 회로 |
| US7245297B2 (en) * | 2004-05-22 | 2007-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| KR101013988B1 (ko) * | 2004-06-28 | 2011-02-14 | 엘지디스플레이 주식회사 | 공통전압 보상회로 및 이를 이용한 액정표시장치 |
| KR101374889B1 (ko) | 2007-01-26 | 2014-03-14 | 삼성디스플레이 주식회사 | 표시 장치를 포함하는 전자 장치 및 그의 구동 방법 |
| US8395603B2 (en) | 2007-01-26 | 2013-03-12 | Samsung Display Co., Ltd | Electronic device including display device and driving method thereof |
| JP2009145874A (ja) * | 2007-12-11 | 2009-07-02 | Lg Display Co Ltd | 液晶表示装置 |
| TW201237831A (en) * | 2011-03-11 | 2012-09-16 | Raydium Semiconductor Corp | Liquid crystal display driver and display device having the same |
| US8704816B2 (en) * | 2011-12-07 | 2014-04-22 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Control circuit for adjusting an initial value of a driving voltage being transferred to a liquid crystal panel |
| TWI463459B (zh) | 2012-09-27 | 2014-12-01 | E Ink Holdings Inc | 平面顯示器及其臨界電壓感測電路 |
| KR102087186B1 (ko) * | 2014-01-07 | 2020-03-11 | 삼성전자주식회사 | 증폭기 오프셋 보상 기능을 갖는 소스 구동 회로 및 이를 포함하는 디스플레이 장치 |
| KR20160020041A (ko) | 2014-08-12 | 2016-02-23 | 삼성디스플레이 주식회사 | 표시장치 |
| US10366666B2 (en) * | 2015-06-10 | 2019-07-30 | Samsung Electronics Co., Ltd. | Display apparatus and method for controlling the same |
| CN105139824B (zh) * | 2015-10-16 | 2018-02-06 | 重庆京东方光电科技有限公司 | 栅极驱动器及其配置系统和调节配置方法 |
| CN105427828A (zh) * | 2016-01-08 | 2016-03-23 | 京东方科技集团股份有限公司 | 显示面板驱动电路、显示面板驱动方法和显示装置 |
| KR102584648B1 (ko) * | 2016-07-11 | 2023-10-06 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
| CN108022546B (zh) * | 2018-01-24 | 2022-11-15 | 合肥京东方显示技术有限公司 | 信号补偿方法、装置及系统、源极驱动芯片、存储介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06180564A (ja) * | 1992-05-14 | 1994-06-28 | Toshiba Corp | 液晶表示装置 |
| JPH0933892A (ja) * | 1995-07-20 | 1997-02-07 | Hitachi Ltd | 液晶表示装置 |
| JPH11153779A (ja) * | 1997-11-20 | 1999-06-08 | Denso Corp | マトリクス型液晶表示装置 |
| JP2003528341A (ja) * | 2000-02-25 | 2003-09-24 | タレス アヴィオニクス エルセーデー ソシエテ アノニム | 外乱を受けた容量性回路に対する補償方法とマトリクス型ディスプレイ画面への適用 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5900856A (en) * | 1992-03-05 | 1999-05-04 | Seiko Epson Corporation | Matrix display apparatus, matrix display control apparatus, and matrix display drive apparatus |
| US5598180A (en) * | 1992-03-05 | 1997-01-28 | Kabushiki Kaisha Toshiba | Active matrix type display apparatus |
| JP3219640B2 (ja) * | 1994-06-06 | 2001-10-15 | キヤノン株式会社 | ディスプレイ装置 |
-
2000
- 2000-03-13 KR KR1020000012416A patent/KR20010091078A/ko not_active Application Discontinuation
- 2000-07-17 TW TW089114229A patent/TW526457B/zh not_active IP Right Cessation
-
2001
- 2001-03-06 JP JP2001061229A patent/JP4743363B2/ja not_active Expired - Fee Related
- 2001-03-13 US US09/804,063 patent/US6441562B1/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06180564A (ja) * | 1992-05-14 | 1994-06-28 | Toshiba Corp | 液晶表示装置 |
| JPH0933892A (ja) * | 1995-07-20 | 1997-02-07 | Hitachi Ltd | 液晶表示装置 |
| JPH11153779A (ja) * | 1997-11-20 | 1999-06-08 | Denso Corp | マトリクス型液晶表示装置 |
| JP2003528341A (ja) * | 2000-02-25 | 2003-09-24 | タレス アヴィオニクス エルセーデー ソシエテ アノニム | 外乱を受けた容量性回路に対する補償方法とマトリクス型ディスプレイ画面への適用 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006162828A (ja) * | 2004-12-06 | 2006-06-22 | Seiko Epson Corp | 電気光学装置の駆動回路、電気光学装置および電子機器 |
| JP4517837B2 (ja) * | 2004-12-06 | 2010-08-04 | セイコーエプソン株式会社 | 電気光学装置の駆動回路、電気光学装置および電子機器 |
| WO2007032285A1 (ja) * | 2005-09-16 | 2007-03-22 | Sharp Kabushiki Kaisha | 液晶表示装置 |
| US8159442B2 (en) | 2005-09-16 | 2012-04-17 | Sharp Kabushiki Kaisha | Liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| TW526457B (en) | 2003-04-01 |
| US20020047557A1 (en) | 2002-04-25 |
| JP4743363B2 (ja) | 2011-08-10 |
| KR20010091078A (ko) | 2001-10-23 |
| US6441562B1 (en) | 2002-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001296845A (ja) | 平板ディスプレイ駆動装置 | |
| US6222516B1 (en) | Active matrix liquid crystal display and method of driving the same | |
| TWI408634B (zh) | 液晶顯示面板基礎顯示中動態選定圖框速率轉換或圖素過度驅動 | |
| US7148868B2 (en) | Liquid crystal display | |
| US7973782B2 (en) | Display apparatus, driving method of the same and electronic equipment using the same | |
| US5831605A (en) | Liquid crystal display device with stabilized common potential | |
| KR100870006B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| US9076402B2 (en) | Liquid crystal display device | |
| US7221344B2 (en) | Liquid crystal display device and driving control method thereof | |
| CN109377960B (zh) | 公共电压调节电路及公共电压调节方法 | |
| JP2000035559A (ja) | 液晶表示装置およびその駆動方法 | |
| JP2006516163A (ja) | 駆動電圧生成回路及びこれを利用した液晶表示装置 | |
| CN109166553B (zh) | 液晶显示装置及其驱动方法 | |
| US7580018B2 (en) | Liquid crystal display apparatus and method of driving LCD panel | |
| JPH10171412A (ja) | アクティブマトリクス型液晶表示装置 | |
| CN114333672B (zh) | 显示面板的驱动电路、驱动方法和显示装置 | |
| JP2003029726A (ja) | 液晶表示装置及びその駆動方法 | |
| EP3665670B1 (en) | Driving circuit of display panel, driving method thereof, and display panel | |
| KR101399237B1 (ko) | 액정표시장치 및 그의 구동방법 | |
| JPH06138440A (ja) | 表示装置及びその駆動方法 | |
| TWI278820B (en) | Impulse driving method and apparatus for liquid crystal device | |
| KR102298315B1 (ko) | 액정표시장치 | |
| JP3272898B2 (ja) | 液晶表示装置 | |
| WO2020194493A1 (ja) | 表示装置 | |
| JP3261271B2 (ja) | マトリックス型液晶表示パネルの駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110419 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110426 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4743363 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |