CN114333672B - 显示面板的驱动电路、驱动方法和显示装置 - Google Patents

Abstract

本申请提供一种显示面板的驱动电路、驱动方法和显示装置。显示面板包括第一半屏和第二半屏，驱动电路包括主时序控制模块、副时序控制模块、系统级芯片以及延时补偿模块，延时补偿模块根据主时序控制模块和副时序控制模块的反馈信号确定电压补偿值Vbc。系统级芯片根据电压补偿值Vbc，使副时序控制模块输出至第二半屏的数据信号的电压值增加Vbc，使得第二半屏中的像素单元与第一半屏中的像素单元在经同一帧数据信号充电后的电压值一致。本申请提供的驱动电路，通过检测延迟时间值，增加副时序控制模块输出的数据信号的电压值，使得第二半屏中的像素单元能够被充至其目标电压值，从而解决显示面板左右半屏显示不均匀的问题。

Description

显示面板的驱动电路、驱动方法和显示装置

技术领域

本申请涉及显示面板领域，尤其涉及一种显示面板的驱动电路、驱动方法和显示装置。

背景技术

随着显示技术的发展，客户对于刷新率的要求越来越高，由此产生了许多高刷新率显示装置，常见的有165HZ、240HZ、360HZ等。高刷新率显示器的运用能大大提升用户的体验感和视觉享受，能满足更多专业人士的需求，但同时也会带来很多问题，比如充电时长不足，错冲严重，面板均匀性差等问题。

在现有的高刷新率显示装置中，因其传输的数据量大，所以通常采用主Tcon(Timing Controller，时序控制器)、副Tcon来分别控制左右半屏。其中，主Tcon起主要控制作用，除用于输出其对应半屏的驱动信号外，还用于产生扫描信号以及与副Tcon的同步信号，副Tcon需要接受主Tcon的同步信号，这样才能保证主Tcon和副Tcon输出的信号同步。但在同步的过程中，由于主Tcon和副Tcon内部存在阻抗，使得同步信号在传输过程中会产生延迟，因此，两者不能做到完全的同步输出，副Tcon的输出会滞后于主Tcon，从而会导致左右半屏显示不均匀，在高刷新率显示装置中，画面不均匀问题尤为突出。

发明内容

有鉴于此，本申请的主要目的在于提出显示面板的驱动电路、驱动方法和显示装置，旨在解决现有的高刷新率显示装置中左右半屏显示不均匀的问题。

为实现上述目的，本申请提供一种显示面板的驱动电路，所述显示面板包括第一半屏和第二半屏。所述驱动电路包括主时序控制模块、副时序控制模块、系统级芯片以及延时补偿模块。

所述系统级芯片分别与所述主时序控制模块、所述副时序控制模块以及所述延时补偿模块连接，所述系统级芯片用于接收待传输图像信号，并将所述待传输图像信号输出给所述主时序控制模块和所述副时序控制模块。

所述主时序控制模块还与所述显示面板的第一半屏连接，所述主时序控制模块用于对接收到的待传输图像信号进行处理得到数据信号，并将所述数据信号输出给所述显示面板的第一半屏，以对所述第一半屏的像素单元充电。

所述副时序控制模块还与所述显示面板的第二半屏连接，所述副时序控制模块用于对接收到的待传输图像信号进行处理得到数据信号，并将所述数据信号输出给所述显示面板的第二半屏，以对所述第二半屏的像素单元充电。

所述延时补偿模块还分别与所述主时序控制模块、所述副时序控制模块连接，所述延时补偿模块用于获取所述主时序控制模块和所述副时序控制模块的反馈信号，并根据所述反馈信号确定延迟时间值，以及根据所述延迟时间值确定电压补偿值Vbc，其中，所述延迟时间值为输出同一帧数据信号时，所述副时序控制模块比所述主时序控制模块滞后的时间差值。

所述系统级芯片还用于根据所述电压补偿值Vbc，使所述副时序控制模块输出至所述第二半屏的数据信号的电压值增加Vbc，从而使得所述第二半屏中的像素单元与所述第一半屏中的像素单元在经同一帧数据信号充电后的电压值一致。

本申请实施例提供的所述驱动电路，通过所述反馈信号检测所述同步信号传输至所述副时序控制模块的过程中产生的延迟，并根据检测到的延迟时间值，将所述副时序控制模块输出至所述第二半屏的数据信号的电压值增加Vbc，用提升充电电压，即加快充电速率的方法来弥补因充电时长被缩短而引起的电压差值额，使得所述第二半屏中的像素单元在被缩短的充电时长内仍能够被充至其目标电压值，从而能够解决所述显示面板因所述同步信号延迟造成左右半屏显示不均匀的问题。

可选地，所述延时补偿模块具体用于根据像素充电特性曲线确定所述延迟时间值对应的电压差值，以及根据预设的补偿电压数据表确定所述电压差值对应的电压补偿值Vbc。其中，所述像素充电特性曲线记录了所述显示面板中的像素在充电过程中的电压随时间变化的曲线，所述补偿电压数据表预先记录了多个电压差值与多个电压补偿值Vbc之间的映射关系。

可选地，所述显示面板包括的第一半屏和第二半屏沿水平方向排布。所述驱动电路还包括沿水平方向依次排布的2N个源极驱动器，其中，前N个所述源极驱动器中的各个源极驱动器均连接于所述主时序控制模块和所述第一半屏之间，后N个所述源极驱动器中的各个源极驱动器均连接于所述副时序控制模块和所述第二半屏之间；前N个所述源极驱动器用于接收所述主时序控制模块输出的数据锁存信号和数据信号，并根据接收到的数据锁存信号向所述第一半屏输出对应的数据信号，以对所述显示面板的第一半屏中的像素单元充电。后N个所述源极驱动器用于接收所述副时序控制模块输出的数据锁存信号和数据信号，并根据接收到的数据锁存信号向所述第二半屏输出对应的数据信号，以对所述显示面板的第二半屏中的像素单元充电，其中，N为正整数。

所述副时序控制模块将其输出给第N+a个源极驱动器的数据锁存信号作为所述反馈信号输出给所述延时补偿模块，其中，1≤a≤N。

所述主时序控制模块将其输出给第N+1-a个源极驱动器的数据锁存信号作为所述反馈信号输出给所述延时补偿模块。

可选地，所述显示面板包括的第一半屏和第二半屏沿水平方向排布。所述驱动电路还包括沿水平方向依次排布的2N个源极驱动器，其中，前N个所述源极驱动器中的各个源极驱动器均连接于所述主时序控制模块和所述第一半屏之间，后N个所述源极驱动器中的各个源极驱动器均连接于所述副时序控制模块和所述第二半屏之间；前N个所述源极驱动器用于接收所述主时序控制模块输出的数据锁存信号和数据信号，并根据接收到的数据锁存信号向所述第一半屏输出对应的数据信号，以对所述显示面板的第一半屏中的像素单元充电。后N个所述源极驱动器用于接收所述副时序控制模块输出的数据锁存信号和数据信号，并根据接收到的数据锁存信号向所述第二半屏输出对应的数据信号，以对所述显示面板的第二半屏中的像素单元充电，其中，N为正整数。

所述副时序控制模块获取第N+a个源极驱动器向所述显示面板输出的数据信号，并将其作为所述反馈信号输出给所述延时补偿模块，其中，1≤a≤N。

所述主时序控制模块获取第N+1-a个源极驱动器向所述显示面板输出的数据信号，并将其作为所述反馈信号输出给所述延时补偿模块。

可选地，所述补偿模块集成于所述主时序控制模块、所述副时序控制模块以及所述系统级芯片三者中的一个当中。

可选地，所述延时补偿模块包括相互连接的检测模块和确定模块，所述检测模块还分别与所述主时序控制模块、所述副时序控制模块连接，所述确定模块还与所述系统级芯片连接。所述检测模块包括减法器，所述减法器用于接收所述主时序控制模块和所述副时序控制模块的反馈信号，并将所述主时序控制模块的反馈信号与所述副时序控制模块的反馈信号相减，得到差值信号。所述确定模块用于根据所述差值信号，计算得到所述延迟时间值。

本申请还提供一种显示面板的驱动方法，所述显示面板包括第一半屏和第二半屏。所述方法包括：

提供驱动电路，所述驱动电路包括主时序控制模块、副时序控制模块、延时补偿模块以及系统级芯片；

通过所述系统级芯片接收待传输图像信号，并将所述待传输图像信号输出给所述主时序控制模块和所述副时序控制模块；

通过所述主时序控制模块对接收到的待传输图像信号进行处理得到数据信号，并将所述数据信号输出给所述显示面板的第一半屏，以对所述第一半屏的像素单元充电；以及，通过所述副时序控制模块对接收到的待传输图像信号进行处理得到数据信号，并将所述数据信号输出给所述显示面板的第二半屏，以对所述第二半屏的像素单元充电；

通过所述延时补偿模块获取所述主时序控制模块和所述副时序控制模块的反馈信号，并根据所述主时序控制模块和所述副时序控制模块的反馈信号确定延迟时间值，以及根据所述延迟时间值确定电压补偿值Vbc，其中，所述延迟时间值为输出同一帧数据信号时，所述副时序控制模块比所述主时序控制模块滞后的时间差值；

通过所述系统级芯片根据所述电压补偿值Vbc，使所述副时序控制模块输出至所述第二半屏的数据信号的电压值增加Vbc，从而使得所述第二半屏中的像素单元与所述第一半屏中的像素单元在经同一帧数据信号充电后的电压值一致。

本申请实施例提供的驱动方法，通过所述反馈信号检测所述同步信号传输至所述副时序控制模块的过程中产生的延迟，并根据检测到的延迟时间值，将输出至所述副时序控制模块的数据信号的电压值增加，用提升充电电压，即加快充电速率的方法来弥补因充电时长被缩短而引起的电压差值额，使得所述第二半屏中的像素单元在被缩短的充电时长内仍能够被充至其目标电压值，从而能够解决所述显示面板因所述同步信号延迟造成左右半屏显示不均匀的问题。

可选地，所述根据所述延迟时间值确定电压补偿值Vbc，具体包括：

接收所述延迟时间值，并根据像素充电特性曲线确定所述延迟时间值对应的电压差值；其中，所述像素充电特性曲线记录了所述显示面板中的像素在充电过程中的电压随时间变化的曲线。

根据预设的补偿电压数据表确定所述电压差值对应的电压补偿值Vbc；其中，所述补偿电压数据表预先记录了多个电压差值与多个电压补偿值Vbc之间的映射关系。

可选地，所述显示面板包括的第一半屏和第二半屏沿水平方向排布。所述驱动电路还包括沿水平方向依次排布的2N个源极驱动器，其中，前N个所述源极驱动器用于接收所述主时序控制模块输出的数据锁存信号和数据信号，并根据接收到的数据锁存信号向所述第一半屏输出对应的数据信号，以对所述显示面板的第一半屏中的像素单元充电；后N个所述源极驱动器用于接收所述副时序控制模块输出的数据锁存信号和数据信号，并根据接收到的数据锁存信号向所述第二半屏输出对应的数据信号，以对所述显示面板的第二半屏中的像素单元充电，其中，N为正整数。

所述副时序控制模块的反馈信号为其输出给第N+a个源极驱动器的数据锁存信号，其中，1≤a≤N。所述主时序控制模块的反馈信号为其输出给第N+1-a个源极驱动器的数据锁存信号。

本申请还提供一种显示装置，所述显示装置包括显示面板以及上述的驱动电路。所述驱动电路用于驱动所述显示面板。

本申请的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。

附图说明

图1是本申请实施例提供的一种显示装置的结构示意图。

图2是本申请实施例提供的延时补偿模块的结构示意图。

图3是本申请实施例提供的显示装置的驱动时序示意图。

图4是本申请实施例提供的像素充电特性曲线示意图。

图5是本申请实施例提供的补偿电压数据表。

图6是本申请实施例提供的显示面板的驱动方法的流程示意图。

图7是图6中步骤64的细化流程图。

主要元件符号说明：

显示装置 10

驱动电路 100

显示面板 200

第一半屏 210

第二半屏 220

系统级芯片 110

主时序控制模块 121

副时序控制模块 122

延时补偿模块 130

运算放大器 U1

电阻 R1、R2、R3、R4

检测模块 131

确定模块 132

源极驱动器 140

栅极驱动电路 150

步骤 61-65、641-643

如下具体实施方式将结合上述附图进一步说明本申请。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要说明的是，术语“上”、“下”、“左”、“右”等指示的方位或者位置关系为基于附图所示的方位或者位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。

本申请实施例提供一种驱动电路100，如图1所示，所述驱动电路100用于驱动显示面板200，本申请提供的所述驱动电路100可以用于驱动所述显示面板200实现高刷新率显示。所述显示面板200包括第一半屏210和第二半屏220，在本申请实施例中，所述第一半屏210和所述第二半屏220沿水平方向排布，所述第一半屏210为左半屏，所述第二半屏220为右半屏，在其他实施例中，也可以是，所述第一半屏210为右半屏，所述第二半屏220为左半屏，此处不作限定。所述第一半屏210和所述第二半屏220内均包括若干个阵列排布的像素单元P，每个像素单元P包括像素电路(图中未示)，所述像素电路包括驱动晶体管(图中未示)，所述驱动电路100通过向所述像素电路的输出对应的信号，以控制所述像素单元P进行显示。

所述驱动电路100包括主时序控制模块121、副时序控制模块122以及系统级芯片110(System On Chip，简称SOC)，其中，所述系统级芯片110分别与所述主时序控制模块121、所述副时序控制模块122连接。所述系统级芯片110用于接收待传输图像信号，并将所述待传输图像信号输出给所述主时序控制模块121和所述副时序控制模块122。所述主时序控制模块121还与所述显示面板200的第一半屏210连接，所述主时序控制模块121用于对接收到的待传输图像信号进行处理得到数据信号，并将所述数据信号输出给所述显示面板200的第一半屏210，以对所述第一半屏210的像素单元(图中未示)充电。所述副时序控制模块122还与所述显示面板200的第二半屏220连接，所述副时序控制模块122用于对接收到的待传输图像信号进行处理得到数据信号，并将所述数据信号输出给所述显示面板200的第二半屏220，以对所述第二半屏220的像素单元充电。

在本申请实施例中，所述驱动电路100还包括栅极驱动电路150和沿水平方向依次排布的2N个源极驱动器140。位于同一列的像素单元P通过同一条数据线201与同一个所述源极驱动器140连接，位于同一行的像素单元P通过同一条扫描线202与所述栅极驱动电路150连接。所述主时序控制模块121还用于向所述栅极驱动电路150输出扫描控制信号，所述栅极驱动电路150用于将所述扫描控制信号转换为行扫描信号，并输出至显示面板200的扫描线202上，以实现逐行扫描(即逐行开启所述显示面板200中像素单元P的驱动晶体管)，并在所述扫描控制信号的作用下与所述源极驱动器140配合，实现将开启行的数据信号输入至相应的像素单元P中。本实施例中，所述栅极驱动电路150可为GOA(Gate Driven onArray)驱动集成电路或者传统的栅驱动集成电路。所述源极驱动器140包括源极驱动芯片，可通过COF(膜上芯片)方法将源极驱动芯片安装于源极柔性电路板(Flexible PrintedCircuit简称FPC)上形成S-COF。在本申请中，一行是指沿水平方向延伸的一横行，一列是指沿垂直方向延伸的一竖列。

在本申请实施例中，对2N个所述源极驱动器140沿水平方向依次进行编号，前N个所述源极驱动器140中的各个源极驱动器140均连接于所述主时序控制模块121和所述第一半屏210之间，后N个所述源极驱动器140中的各个源极驱动器140均连接于所述副时序控制模块122和所述第二半屏之间。前N个(即序号值小于或者等于N的)所述源极驱动器140用于接收所述主时序控制模块121输出的数据锁存信号(即TP信号)和数据信号，并根据接收到的数据锁存信号向所述第一半屏210输出对应的数据信号，以对所述显示面板200的第一半屏210中的像素单元P充电。所述主时序控制模块121还与所述副时序控制模块122连接，所述主时序控制模块121还用于向所述副时序控制模块122输出同步信号Sync，所述同步信号Sync用于实现所述第一半屏210和所述第二半屏220显示的画面同步。所述副时序控制模块122用于根据所述同步信号Sync生成相应的数据锁存信号。后N个(即序号值大于N的)所述源极驱动器140用于接收所述副时序控制模块122输出的数据锁存信号和数据信号，并根据接收到的数据锁存信号向所述第二半屏220输出对应的数据信号，以对所述显示面板200的第二半屏220中的像素单元充电，其中，N为正整数。需要说明的是，所述数据锁存信号为方波信号，所述数据锁存信号的上升沿控制所述源极驱动器140中的数据信号锁存，所述数据锁存信号的下降沿控制所述源极驱动器140中的数据信号输出。在本申请实施例中，所述源极驱动器140用于将接收到的数据信号转换为灰阶电压信号并输出至显示面板200的数据线202，也就是说，所述显示面板200中的像素单元P接收到的所述数据信号为所述灰阶电压信号。

示例性地，当一帧(Frame)数据信号输入时，在第一个时钟周期内，第一行扫描线202控制第一行像素单元P的驱动晶体管开启，其他扫描线202控制对应的驱动晶体管关闭，数据线201同步向第一行像素单元P输出对应的数据信号。在第二个时钟周期内，第二行的扫描线202控制第二行像素单元P的驱动晶体管开启，其他扫描线202控制对应的驱动晶体管关闭，数据线201同步向第二行像素单元P输出对应的数据信号。如此，按照第一行扫描线、第二行扫描线……的顺序依次扫描，实现将一帧数据信号输入到所述显示面板200中。举例来说，如图3所示，前N个所述源极驱动器140中的一个所述源极驱动器140用于接收所述主时序控制模块121输出的数据锁存信号TP1和数据信号，并对所述数据信号进行转换，以及响应于所述数据锁存信号TP1的下降沿，将经转换后的数据信号S1(即灰阶电压信号)通过所述数据线201输出给所述第一半屏210中的像素单元P。后N个所述源极驱动器140中的一个所述源极驱动器140用于接收所述副时序控制模块122输出的数据锁存信号TP2和数据信号，并对所述数据信号进行转换，以及响应于所述数据锁存信号TP2的下降沿，将经转换后的数据信号S2通过所述数据线201输出给所述第二半屏220中的像素单元P。

然而，如前文所述，由于所述主时序控制模块121和所述副时序控制模块122内部存在阻抗，使得所述同步信号Sync在传输过程中产生延迟，因此，所述主时序控制模块121和所述副时序控制模块122不能做到完全的同步输出，所述副时序控制模块122的输出会滞后于所述主时序控制模块121，从而导致左右半屏显示不均匀，例如，图3中所述副时序控制模块122输出的数据锁存信号TP2相对于所述主时序控制模块121输出的数据锁存信号TP1，时序滞后Δt。从原理上来说，造成所述显示面板200的左右半屏显示不均匀的原因如下：由于所述同步信号Sync在传输过程中存在延迟，导致在同一个充电周期内所述第二半屏220中的像素单元P相对于所述第一半屏210中的像素单元P的充电时长被缩短，在经同一帧数据信号充电后，所述第一半屏210中的像素单元P能够被充至其目标电压值，而所述第二半屏220中的像素单元因充电时长不足而不能够被充至其目标电压值，从而导致左右半屏显示不均匀。

为解决现有的显示装置中左右半屏显示不均匀的问题，本申请提供的所述驱动电路100还设置有延时补偿模块130，所述延时补偿模块130分别与所述主时序控制模块121、所述副时序控制模块122以及所述系统级芯片110连接。所述延时补偿模块130用于获取所述主时序控制模块121和所述副时序控制模块122的反馈信号，并根据所述反馈信号确定延迟时间值，以及根据所述延迟时间值确定电压补偿值Vbc，其中，所述延迟时间值为输出同一帧数据信号时，所述副时序控制模块122比所述主时序控制模块121滞后的时间差值。所述系统级芯片110还用于根据所述电压补偿值Vbc，对其输出至所述副时序控制模块122的待传输图像信号的电压值进行调整，使得所述副时序控制模块输出至所述第二半屏的数据信号的电压值增加Vbc，从而使得所述第二半屏中的像素单元与所述第一半屏中的像素单元在经同一帧数据信号充电后的电压值一致。需要说明的是，电压值一致是指所述第二半屏220中的像素单元P与所述第一半屏210中的像素单元P的电压差异是落在人眼所不能分辨的范围内，即本申请并不限制两个半屏内的像素单元P的电压值完全一致，只要电压差异不能被人眼分辨即可。

本申请实施例提供的所述驱动电路100，通过所述反馈信号检测所述同步信号Sync传输至所述副时序控制模块122的过程中产生的延迟，并根据检测到的延迟时间值，将所述副时序控制模块输出至所述第二半屏的数据信号的电压值增加Vbc，用提升充电电压，即加快充电速率的方法来弥补因充电时长被缩短而引起的电压差额，使得所述第二半屏220中的像素单元P在被缩短的充电时长内仍能够被充至其目标电压值，从而能够解决所述显示面板200因所述同步信号Sync延迟造成左右半屏显示不均匀的问题。

在本申请实施例中，如图1所示，所述延时补偿模块130集成于所述系统级芯片110当中，在其他实施例中，所述延时补偿模块130还可以集成于所述主时序控制模块121或所述副时序控制模块122当中，此处不作限定。需要说明的是，调试人员可以在显示装置出厂前，将所述延迟时间值及其对应的所述电压补偿值Vbc检测出来，并根据所述电压补偿值Vbc将所述驱动电路100调试好，如此，显示装置出厂后就能够实现均匀显示。

进一步地，如图2所示，所述延时补偿模块130包括相互连接的检测模块131和确定模块132，所述检测模块131还分别与所述主时序控制模块121、所述副时序控制模块122连接，所述确定模块132还与所述系统级芯片110连接。

其中，所述检测模块131包括减法器，所述减法器用于接收所述主时序控制模块121的反馈信号V1和所述副时序控制模块122的反馈信号V2，并将所述主时序控制模块121的反馈信号与所述副时序控制模块122的反馈信号相减，得到差值信号V1-V2。具体地，所述减法器包括运算放大器U1，所述运算放大器U1的反相输入端通过电阻R1与所述副时序控制模块122连接，所述运算放大器U1的反相输入端用于通过所述电阻R1接收所述反馈信号V2，所述运算放大器U1的反相输入端还通过电阻R2与所述运算放大器U1的输出端连接。所述运算放大器U1的正相输入端通过电阻R3与所述主时序控制模块121连接，所述运算放大器U1的正相输入端用于通过所述电阻R3接收所述反馈信号V1，所述运算放大器U1的正相输入端还通过电阻R4与接地端连接。根据运算放大器的工作原理，可知：

(V0-V₊)/R2＝(V₊-V2)/R1

V₊＝V_-＝V1×R4/(R3+R4)

其中，V₊为所述运算放大器U1的正相输入端电压，V_-为所述运算放大器U1的反向输入端电压，V0为所述运算放大器U1的输出信号。在本申请中，所述电阻R1、电阻R2、电阻R3以及电阻R4的电阻值均为R，由此可得，V0＝V1-V2，即所述运算放大器的输出信号为差值信号V1-V2。所述确定模块132用于根据所述差值信号V1-V2，计算得到所述延迟时间值。

进一步地，所述延时补偿模块130具体用于根据像素充电特性曲线确定所述延迟时间值对应的电压差值，以及根据预设的补偿电压数据表确定所述电压差值对应的电压补偿值Vbc。其中，所述像素充电特性曲线记录了所述显示面板200中的像素单元P在充电过程中的电压随时间变化的曲线(电压-时间曲线)，所述补偿电压数据表预先记录了多个电压差值与多个电压补偿值Vbc之间的映射关系。

进一步地，在一种实施例中，所述副时序控制模块122获取第N+a个源极驱动器140向所述显示面板200输出的数据信号，并将其作为所述反馈信号输出给所述延时补偿模块130，其中，1≤a≤N。所述主时序控制模块121获取第N+1-a个源极驱动器140向所述显示面板200输出的数据信号，并将其作为所述反馈信号输出给所述延时补偿模块130。

可以理解的是，本实施例是通过将第N+1-a个源极驱动器140输出至所述第一半屏210的数据信号作为所述反馈信号V1、第N+a个源极驱动器140输出至所述第二半屏220的数据信号作为所述反馈信号V2，来检测所述同步信号Sync传输至所述副时序控制模块122的过程中产生的延迟时间的。如前文所述，所述数据锁存信号的下降沿控制所述源极驱动器140中的数据信号输出，即所述源极驱动器140输出的数据信号的时序由其接收到的数据锁存信号决定。然而数据锁存信号在传输过程中也会产生延迟，如此，数据锁存信号在传输过程中产生的延迟会引起检测误差，因此，数据锁存信号在传输过程中产生的延迟越短越好。可以理解的是，信号在传输过程中遇到的阻抗越小，延迟越短。

如图1所示，在本申请中，第N个源极驱动器140与所述主时序控制模块121之间的连接导线最短，即阻抗值最小，那么，对于所述第一半屏210而言，第N个源极驱动器140接收的数据锁存信号的延迟也就最短。同样的，对于所述第二半屏220而言，第N+1个源极驱动器140接收的数据锁存信号的延迟也最短。此外，第N个源极驱动器140连接至所述主时序控制模块121导线长度与第N+1个源极驱动器140连接至所述副时序控制模块122的导线长度相近，也就是说，数据锁存信号在前述两段连接导线中传导时产生的延迟也相近，因此，当将第N个源极驱动器140和第N+1个源极驱动器140接收到的数据锁存信号作为反馈信号进行比较时，两者在连接导线中传输时产生的延迟差不多可以抵消，检测结果最准确，因此，a＝1是优选的实施方式。当然，a也可以取满足上述要求的其他值。

可选地，在另一种实施例中，所述副时序控制模块122将其输出给第N+a个源极驱动器140的数据锁存信号作为所述反馈信号输出给所述延时补偿模块130，其中，1≤a≤N。所述主时序控制模块121将其输出给第N+1-a个源极驱动器140的数据锁存信号作为所述反馈信号输出给所述延时补偿模块130。可以理解的是，如前文所述，所述源极驱动器140输出的数据信号的时序由其接收到的数据锁存信号决定，因此，将所述源极驱动器140接收的数据锁存信号作为反馈信号，也能检测出所述同步信号Sync传输至所述副时序控制模块122的过程中产生的延迟时间。

请一同参阅图3-图5，下面以第N个源极驱动器140输出至所述第一半屏210的数据信号S1作为所述反馈信号V1、第N+1个源极驱动器140输出至所述第二半屏220的数据信号S2作为所述反馈信号V2、N＝4为例，对本申请提供的所述驱动电路100的工作原理进行详细地介绍。

请一同参阅图1和图3，CLK为所述栅极驱动电路150输出的时钟信号，S2'为所述第二半屏220中的像素单元P实际接收到的数据信号，DT为所述检测模块131根据第4个源极驱动器140输出的数据信号S1、第5个源极驱动器140输出的数据信号S2得出的差值信号(即V1-V2)。示例性地，在CLK的第一个脉冲周期内，当CLK为高电平时，控制所述显示面板200的第一行像素单元P的驱动晶体管开启，第4个源极驱动器140接收所述主时序控制模块121输出的数据锁存信号TP1，所述数据锁存信号TP1的上升沿控制第4个源极驱动器140中的数据信号S1锁存，所述数据锁存信号TP1的下降沿控制第4个源极驱动器140将所述数据信号S1输出给所述第一半屏210中的第一行像素单元P。所述副时序控制模块122根据所述主时序控制模块121输出的同步信号Sync，向第5个源极驱动器140输出数据锁存信号TP2，所述数据锁存信号TP2的上升沿控制第4个源极驱动器140中的数据信号S2锁存，所述数据锁存信号TP2的下降沿控制第5个源极驱动器140将所述数据信号S2输出给所述第二半屏220中的第一行像素单元P。如图3所示，由于所述同步信号Sync在传输过程中存在延迟，使得所述数据锁存信号TP2滞后于所述数据锁存信号TP1，滞后的时间差值为Δt，从而使得所述第二半屏220中的像素单元P的充电时长由t1被缩短到了t1'。本申请提供的所述延时补偿模块130根据所述差值信号DT在正半轴的波形可得出所述时间差值Δt。

请参阅图4-图5，图4是本申请实施例提供的像素充电特性曲线示意图，图5是本申请实施例提供的补偿电压数据表。在本申请实施例中，所述补偿电压数据表可以是预先存储在所述延时补偿模块130中的。可以理解的是，所述补偿电压数据表与显示面板200的性能有关，即不同的显示面板200对应的补偿电压数据表之间可能存在差异。示例性地，所述补偿电压数据表可以通过以下方法获得：在调试阶段，通过向所述显示面板200内的像素单元P输入不同电压值的数据信号，在充电过程中，对所述像素单元P的电压进行检测，可以得到所述像素单元P通过不同电压值的数据信号充电时的像素充电特性曲线。根据一系列的所述像素充电特性曲线，可以获得所述像素单元P通过各个电压值的数据信号充电时，达到目标电压值需要的充电时长，如此，可以获得多个充电时长与多个数据信号的电压值之间的一一对应关系，从而能够得到所述补偿电压数据表。

其中，曲线A为所述第一半屏210中的像素单元P的充电特性曲线，充电特性曲线A可以是预先存储在所述延时补偿模块130中的。曲线B为所述第二半屏220中的像素单元P的充电特性曲线，所述第二半屏220中的像素单元P的充电特性曲线中的像素单元P的充电时长被缩短了Δt，经同一帧数据信号充电后，其电压与所述第一半屏210中的像素单元P的电压存在差值，即其电压达不到目标电压值。本申请提供的所述延时补偿模块130根据曲线A确定所述时间差值Δt对应电压差值ΔV，再根据所述补偿电压数据表确定所述电压差值ΔV对应的电压补偿值Vbc。具体地，当所述电压差值ΔV等于所述补偿电压数据表中的某一电压差值ΔV_n时，即可经查表确定所述电压差值ΔV对应的电压补偿值Vbc为Vbc_n。

当所述电压差值ΔV不等于所述补偿电压数据表中的任何一个值时，在一种实施例中，可以通过方法一确定所述电压差值ΔV：确定大于所述电压差值ΔV且与所述电压差值ΔV最接近的电压差值ΔV_n及其对应的电压补偿值Vbc_n，再确定所述电压差值ΔV对应的电压补偿值Vbc为Vbc_n。

可选地，在另一种实施例中，也可以通过方法二确定所述电压差值ΔV：确定与所述采样信号的实时采样值最接近的两个电压差值ΔV_n-1、ΔV_n及所述两个电压差值所对应的电压补偿值Vbc_n-1、Vbc_n，并根据所述两个电压差值ΔV_n-1、ΔV_n所对应的电压补偿值Vbc_n-1、Vbcn以及预设的线性公式计算出所述电压差值ΔV所对应的电压补偿值Vbc。具体地，所述预设的线性公式为：

Vbc＝Vbc_n-1+(ΔV-ΔV_n-1)×(Vbc_n-Vbc_n-1)/(ΔV_n-ΔV_n-1)

可以理解的是，所述补偿电压数据表中记录的数据越多，越有利于提高所述显示面板200的均匀性。

本申请提供的所述延时补偿模块130确定出所述电压差值ΔV对应的电压补偿值Vbc后，将所述电压补偿值Vbc输出给所述系统级芯片110，所述系统级芯片110对其输出至所述副时序控制模块122的待传输图像信号的电压值进行调整，从而使得所述副时序控制模块122输出至所述第二半屏220的数据信号的电压值增加Vbc，进而使得所述第二半屏220中的像素单元P与所述第一半屏210中的像素单元P在经同一帧数据信号充电后的电压值一致。示例性地，如图4所示，曲线B'为将所述副时序控制模块122输出的数据信号的电压值增加Vbc后，所述第二半屏220中的像素单元P的充电特性曲线。将所述副时序控制模块122输出的数据信号的电压值增加Vbc后，充电速率加快，在t1'的时间内也能将像素单元P充至目标电压值，从而解决所述显示面板200的画面不均匀的问题。

基于同样的发明构思，本申请还提供一种显示面板200的驱动方法，所述显示面板200包括沿水平方向排布的第一半屏210和第二半屏220。具体地，如图6所示，所述方法包括以下步骤：

步骤61，提供驱动电路100，所述驱动电路100包括主时序控制模块121、副时序控制模块122、延时补偿模块130以及系统级芯片110。

在本申请实施例中，所述驱动电路100还包括沿水平方向依次排布的2N个源极驱动器140，其中，前N个所述源极驱动器140用于接收所述主时序控制模块121输出的数据锁存信号和数据信号，并根据接收到的数据锁存信号向所述第一半屏210输出对应的数据信号，以对所述显示面板200的第一半屏210中的像素单元充电；后N个所述源极驱动器140用于接收所述副时序控制模块122输出的数据锁存信号和数据信号，并根据接收到的数据锁存信号向所述第二半屏220输出对应的数据信号，以对所述显示面板200的第二半屏220中的像素单元充电，其中，N为正整数。

步骤62，通过所述系统级芯片110接收待传输图像信号，并将所述待传输图像信号输出给所述主时序控制模块121和所述副时序控制模块122。

步骤63，通过所述主时序控制模块121对接收到的待传输图像信号进行处理得到数据信号，并将所述数据信号输出给所述显示面板200的第一半屏210，以对所述第一半屏210的像素单元P充电；同时，通过所述副时序控制模块122对接收到的待传输图像信号进行处理得到数据信号，并将所述数据信号输出给所述显示面板200的第二半屏220，以对所述第二半屏220的像素单元P充电。

步骤64，通过所述延时补偿模块130获取所述主时序控制模块121和所述副时序控制模块122的反馈信号，并根据所述主时序控制模块121和所述副时序控制模块122的反馈信号确定延迟时间值，以及根据所述延迟时间值确定电压补偿值Vbc。其中，所述延迟时间值为输出同一帧数据信号时，所述副时序控制模块122比所述主时序控制模块121滞后的时间差值。

步骤65，通过所述系统级芯片110根据所述电压补偿值Vbc，使所述副时序控制模块122输出至所述第二半屏220的数据信号的电压值增加Vbc，从而得所述第二半屏220中的像素单元与所述第一半屏210中的像素单元在经同一帧数据信号充电后的电压值一致。

在本申请实施例中，如图7所示，所述步骤64具体包括以下步骤：

步骤641，通过延时补偿模块130获取所述主时序控制模块121和所述副时序控制模块122的反馈信号，并根据所述主时序控制模块121和所述副时序控制模块122的反馈信号确定延迟时间值。

可选地，在一种实施例中，所述副时序控制模块122的反馈信号为其输出给第N+a个源极驱动器140的数据锁存信号，其中，1≤a≤N。所述主时序控制模块121的反馈信号为其输出给第N+1-a个源极驱动器140的数据锁存信号。

可选地，在另一种实施例中，所述副时序控制模块的反馈信号为第N+a个源极驱动器向所述显示面板输出的数据信号，其中，1≤a≤N。所述主时序控制模块自身的反馈信号为第N+1-a个源极驱动器向所述显示面板输出的数据信号。

步骤642，通过所述延时补偿模块130接收所述延迟时间值，并根据像素充电特性曲线确定所述延迟时间值对应的电压差值ΔV。其中，所述像素充电特性曲线记录了所述显示面板200中的像素在充电过程中的电压随时间变化的曲线。

步骤643，通过所述延时补偿模块130根据预设的补偿电压数据表确定所述电压差值ΔV对应的电压补偿值Vbc。其中，所述补偿电压数据表预先记录了多个电压差值ΔV与多个电压补偿值Vbc之间的映射关系。

本申请实施例提供的驱动方法，通过所述反馈信号检测所述同步信号Sync传输至所述副时序控制模块122的过程中产生的延迟，并根据检测到的延迟时间值，将所述副时序控制模块输出至所述第二半屏的数据信号的电压值增加Vbc，用提升充电电压，即加快充电速率的方法来弥补因充电时长被缩短而引起的电压差额，使得所述第二半屏220中的像素单元P在被缩短的充电时长内仍能够被充至其目标电压值，从而能够解决所述显示面板200因所述同步信号Sync延迟造成左右半屏显示不均匀的问题。

基于同样的发明构思，请再次参阅图1，本申请还提供一种显示装置10，所述显示装置10包括上述的显示面板200和上述的驱动电路100，所述驱动电路100用于驱动所述显示面板200，所述显示装置支持高刷新率。

示例性地，所述显示面板200可以为任意类型的显示面板，例如基于LCD(LiquidCrystal Display，液晶显示)技术的液晶显示面板、基于OLED(OrganicElectroluminesence Display，有机电激光显示)技术的有机电激光显示面板、基于QLED(Quantum Dot Light Emitting Diodes，量子点发光二极管)技术的量子点发光二极管显示面板或曲面显示面板等。

尽管已经示出和描述了本申请的实施例，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同物限定。

Claims (10)

1.一种显示面板的驱动电路，所述显示面板包括第一半屏和第二半屏；其特征在于，所述驱动电路包括系统级芯片、主时序控制模块、副时序控制模块以及延时补偿模块：

所述系统级芯片分别与所述主时序控制模块、所述副时序控制模块以及所述延时补偿模块连接，所述系统级芯片用于接收待传输图像信号，并将所述待传输图像信号输出给所述主时序控制模块和所述副时序控制模块；

所述主时序控制模块还与所述显示面板的第一半屏连接，所述主时序控制模块用于对接收到的待传输图像信号进行处理得到数据信号，并将所述数据信号输出给所述显示面板的第一半屏，以对所述第一半屏的像素单元充电；

所述副时序控制模块还与所述显示面板的第二半屏连接，所述副时序控制模块用于对接收到的待传输图像信号进行处理得到数据信号，并将所述数据信号输出给所述显示面板的第二半屏，以对所述第二半屏的像素单元充电；

所述延时补偿模块还分别与所述主时序控制模块、所述副时序控制模块连接，所述延时补偿模块用于获取所述主时序控制模块和所述副时序控制模块的反馈信号，并根据所述反馈信号确定延迟时间值，以及根据所述延迟时间值确定电压补偿值Vbc，其中，所述延迟时间值为输出同一帧数据信号时，所述副时序控制模块比所述主时序控制模块滞后的时间差值；

所述系统级芯片还用于根据所述电压补偿值Vbc，使所述副时序控制模块输出至所述第二半屏的数据信号的电压值增加Vbc，从而使得所述第二半屏中的像素单元与所述第一半屏中的像素单元在经同一帧数据信号充电后的电压值一致。

2.如权利要求1所述的驱动电路，其特征在于，所述延时补偿模块具体用于根据像素充电特性曲线确定所述延迟时间值对应的电压差值，以及根据预设的补偿电压数据表确定所述电压差值对应的电压补偿值Vbc；其中，所述像素充电特性曲线记录了所述显示面板中的像素在充电过程中的电压随时间变化的曲线，所述补偿电压数据表预先记录了多个电压差值与多个电压补偿值Vbc之间的映射关系。

3.如权利要求2所述的驱动电路，其特征在于，所述显示面板包括的第一半屏和第二半屏沿水平方向排布；所述驱动电路还包括沿水平方向依次排布的2N个源极驱动器，其中，前N个所述源极驱动器中的各个源极驱动器均连接于所述主时序控制模块和所述第一半屏之间，后N个所述源极驱动器中的各个源极驱动器均连接于所述副时序控制模块和所述第二半屏之间；前N个所述源极驱动器用于接收所述主时序控制模块输出的数据锁存信号和数据信号，并根据接收到的数据锁存信号向所述第一半屏输出对应的数据信号，以对所述显示面板的第一半屏中的像素单元充电；后N个所述源极驱动器用于接收所述副时序控制模块输出的数据锁存信号和数据信号，并根据接收到的数据锁存信号向所述第二半屏输出对应的数据信号，以对所述显示面板的第二半屏中的像素单元充电，其中，N为正整数；

所述副时序控制模块将其输出给第N+a个源极驱动器的数据锁存信号作为所述反馈信号输出给所述延时补偿模块，其中，1≤a≤N；

所述主时序控制模块将其输出给第N+1-a个源极驱动器的数据锁存信号作为所述反馈信号输出给所述延时补偿模块。

4.如权利要求2所述的驱动电路，其特征在于，所述显示面板包括的第一半屏和第二半屏沿水平方向排布；所述驱动电路还包括沿水平方向依次排布的2N个源极驱动器，其中，前N个所述源极驱动器中的各个源极驱动器均连接于所述主时序控制模块和所述第一半屏之间，后N个所述源极驱动器中的各个源极驱动器均连接于所述副时序控制模块和所述第二半屏之间；前N个所述源极驱动器用于接收所述主时序控制模块输出的数据锁存信号和数据信号，并根据接收到的数据锁存信号向所述第一半屏输出对应的数据信号，以对所述显示面板的第一半屏中的像素单元充电；后N个所述源极驱动器用于接收所述副时序控制模块输出的数据锁存信号和数据信号，并根据接收到的数据锁存信号向所述第二半屏输出对应的数据信号，以对所述显示面板的第二半屏中的像素单元充电，其中，N为正整数；

所述副时序控制模块获取第N+a个源极驱动器向所述显示面板输出的数据信号，并将其作为所述反馈信号输出给所述延时补偿模块，其中，1≤a≤N；

所述主时序控制模块获取第N+1-a个源极驱动器向所述显示面板输出的数据信号，并将其作为所述反馈信号输出给所述延时补偿模块。

5.如权利要求2所述的驱动电路，其特征在于，所述补偿模块集成于所述主时序控制模块、所述副时序控制模块以及所述系统级芯片三者中的一个当中。

6.如权利要求1所述的驱动电路，其特征在于，所述延时补偿模块包括相互连接的检测模块和确定模块，所述检测模块还分别与所述主时序控制模块、所述副时序控制模块连接，所述确定模块还与所述系统级芯片连接；

所述检测模块包括减法器，所述减法器用于接收所述主时序控制模块和所述副时序控制模块的反馈信号，并将所述主时序控制模块的反馈信号与所述副时序控制模块的反馈信号相减，得到差值信号；

所述确定模块用于根据所述差值信号确定所述延迟时间值，并根据所述延迟时间值确定其对应的电压补偿值Vbc。

7.一种显示面板的驱动方法，其特征在于，所述显示面板包括第一半屏和第二半屏；所述方法包括：

提供驱动电路，所述驱动电路包括主时序控制模块、副时序控制模块、延时补偿模块以及系统级芯片；

通过所述系统级芯片接收待传输图像信号，并将所述待传输图像信号输出给所述主时序控制模块和所述副时序控制模块；

通过所述主时序控制模块对接收到的待传输图像信号进行处理得到数据信号，并将所述数据信号输出给所述显示面板的第一半屏，以对所述第一半屏的像素单元充电；同时，通过所述副时序控制模块对接收到的待传输图像信号进行处理得到数据信号，并将所述数据信号输出给所述显示面板的第二半屏，以对所述第二半屏的像素单元充电；

通过所述延时补偿模块获取所述主时序控制模块和所述副时序控制模块的反馈信号，并根据所述主时序控制模块和所述副时序控制模块的反馈信号确定延迟时间值，以及根据所述延迟时间值确定电压补偿值Vbc，其中，所述延迟时间值为输出同一帧数据信号时，所述副时序控制模块比所述主时序控制模块滞后的时间差值；

通过所述系统级芯片根据所述电压补偿值Vbc，使所述副时序控制模块输出至所述第二半屏的数据信号的电压值增加Vbc，从而使得所述第二半屏中的像素单元与所述第一半屏中的像素单元在经同一帧数据信号充电后的电压值一致。

8.如权利要求7所述的驱动方法，其特征在于，所述根据所述延迟时间值确定电压补偿值Vbc，具体包括：

接收所述延迟时间值，并根据像素充电特性曲线确定所述延迟时间值对应的电压差值；其中，所述像素充电特性曲线记录了所述显示面板中的像素在充电过程中的电压随时间变化的曲线；

根据预设的补偿电压数据表确定所述电压差值对应的电压补偿值Vbc；其中，所述补偿电压数据表预先记录了多个电压差值与多个电压补偿值Vbc之间的映射关系。

9.如权利要求8所述的驱动方法，其特征在于，所述显示面板包括的第一半屏和第二半屏沿水平方向排布；所述驱动电路还包括沿水平方向依次排布的2N个源极驱动器，其中，前N个所述源极驱动器用于接收所述主时序控制模块输出的数据锁存信号和数据信号，并根据接收到的数据锁存信号向所述第一半屏输出对应的数据信号，以对所述显示面板的第一半屏中的像素单元充电；后N个所述源极驱动器用于接收所述副时序控制模块输出的数据锁存信号和数据信号，并根据接收到的数据锁存信号向所述第二半屏输出对应的数据信号，以对所述显示面板的第二半屏中的像素单元充电，其中，N为正整数；

所述副时序控制模块的反馈信号为其输出给第N+a个源极驱动器的数据锁存信号，其中，1≤a≤N；

所述主时序控制模块的反馈信号为其输出给第N+1-a个源极驱动器的数据锁存信号。

10.一种显示装置，其特征在于，包括：

显示面板；以及

如权利要求1-6任意一项所述的驱动电路，所述驱动电路用于驱动所述显示面板。