CN108269547A - 像素补偿方法及补偿模块、计算机存储介质、显示装置 - Google Patents

像素补偿方法及补偿模块、计算机存储介质、显示装置 Download PDF

Info

Publication number
CN108269547A
CN108269547A CN201810130491.XA CN201810130491A CN108269547A CN 108269547 A CN108269547 A CN 108269547A CN 201810130491 A CN201810130491 A CN 201810130491A CN 108269547 A CN108269547 A CN 108269547A
Authority
CN
China
Prior art keywords
signal
pixel
polarity
data voltage
voltage signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810130491.XA
Other languages
English (en)
Other versions
CN108269547B (zh
Inventor
刘志友
许益祯
肖利军
梁利生
白王静
高少洪
罗金佳
赵雅楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810130491.XA priority Critical patent/CN108269547B/zh
Publication of CN108269547A publication Critical patent/CN108269547A/zh
Application granted granted Critical
Publication of CN108269547B publication Critical patent/CN108269547B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明实施例提供了一种像素补偿方法及像素补偿模块、计算机存储介质、显示装置，该补偿方法包括：比较同一列像素中相邻两行像素的极性，若极性不同，输出第一信号；若极性相同，输出第二信号；接收到第一信号时，控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比增大第一预设值；接收到第二信号时，控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比减小第一预设值。在极性反转的过程中，不同极性的像素的充电时长增加，能够为不同极性的像素提供足够的充电时间，进而避免在充电条件恶劣时出现的明显不良。

Description

像素补偿方法及补偿模块、计算机存储介质、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种像素补偿方法及像素补偿模块、计算机存储介质、显示装置。
背景技术
TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管液晶显示屏)，每个液晶像素都是由集成在像素后面的薄膜晶体管来驱动，从而可以做到高速度、高亮度、高对比度显示屏幕信息，是目前最好的彩色显示设备之一。
极性反转是液晶显示器中常见的技术，用以消除液晶长期直流偏压的残像问题。液晶面板的TFT正常充电过程中，由于在极性反转的过程中，不同极性的像素点比相同极性的像素点充电要求更高，在不同极性的像素点的充电过程中更难达到像素的理想电压。
现有技术在充电条件恶劣时会出现明显的不良，如：出现低温类横纹等问题。
发明内容
有鉴于此，本发明旨在提供一种像素补偿方法及像素补偿模块、计算机存储介质、显示装置，用以解决现有技术在充电条件恶劣时出现的不良。
为了实现上述目的，本发明提供以下技术方案：
一种像素补偿方法，包括：
比较同一列像素中相邻两行像素的极性，若极性不同，输出第一信号；若极性相同，输出第二信号；
接收到第一信号时，控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比增大第一预设值；
接收到第二信号时，控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比减小第二预设值。
优选地，该方法还包括：
接收到第一信号时，控制所述源极集成驱动电路输出的数据电压信号的时长增加第二预设值；以及
接收到第二信号时，控制所述源极集成驱动电路输出的数据电压信号的时长减小第二预设值。
优选地，针对同一列像素，若相邻的n行像素的极性相同；其中：n为大于等于2的正整数；
所述控制所述源极集成驱动电路输出的数据电压信号的时长减小第二预设值，具体包括：
控制源极集成驱动电路输出给每一行像素的数据电压信号的时长均减小，输出给n行像素的数据电压信号的总时长减小第二预设值。
优选地，所述控制源极集成驱动电路输出给每一行像素的数据电压信号的时长均减小，包括：
控制源极集成驱动电路输出给每一行像素的数据电压信号的时长均减小，且每一行像素的数据电压信号的时长减小量相等。
优选地，所述控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比减小第一预设值，具体包括：
控制与所述n行像素的数据电压信号对应的时钟信号的占空比总共减小第一预设值。
优选地，所述控制与所述n行像素的数据电压信号对应的时钟信号的占空比总共减小第一预设值，包括：
控制与所述n行像素的数据电压信号对应的时钟信号的占空比均减小，且每一行像素的数据电压信号对应的时钟信号的占空比减小量相等。
一种计算机存储介质，存储有上述像素补偿方法对应的程序。
一种像素补偿模块，包括电连接的极性逻辑比较器和时序控制器；
所述极性逻辑比较器，用于比较同一列像素中相邻两行像素的极性，若极性不同，输出第一信号给所述时序控制器；若极性相同，输出第二信号给所述时序控制器；
所述时序控制器，用于接收到所述第一信号时，控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比增大第一预设值；以及
用于接收到所述第二信号时，控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比减小第一预设值。
优选地，所述极性逻辑比较器集成在所述源极集成驱动电路内。
一种显示装置，包括上述的像素补偿模块。
相比于现有技术，本发明的方案具有以下有益效果：
本发明实施例提供的像素补偿方法，当接收到第一信号时，即当相邻两行像素的极性不同时，控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比增大第一预设值，这样，在极性反转的过程中，不同极性的像素的充电时长增加，能够为不同极性的像素提供足够的充电时间，与现有技术相比，本发明实施例能够有效的避免在充电条件恶劣时出现的明显不良；另外，本发明实施例在接收到第二信号时，即当相邻两行像素的极性相同时，控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比减小第一预设值，这样能够保证源极集成驱动电路输出的数据电压信号的总时间不变。
本发明附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1是现有技术像素极性反转时，为相邻的四行像素充电时的示意图；
图2是本发明实施例提供的一种像素补偿方法流程图；
图3是本发明实施例提供的像素极性反转时，为相邻的四行像素充电时的示意图；
图4是本发明实施例提供的一种像素补偿模块框图；
图5是本发明实施例提供的时序控制器与源极集成驱动电路的结构示意图；
图6是本发明实施例极性逻辑比较器电路模拟结构示意图。
下面说明本发明实施例各附图标记表示的含义：
01-第一像素对应的电压曲线；02-第二像素对应的电压曲线；11-第一时钟信号对应的电压值曲线；12-第二时钟信号对应的电压值曲线；41-极性逻辑比较器；42-时序控制器；51-源极集成驱动电路。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
本发明的发明人对现有技术进行研究，发现如下问题。
如图1所示，以4H(针对同一列像素，相邻的四行像素的极性均相同)极性反转为例，图中01表示针对位于同一列，相邻的四行像素充电时，源极集成驱动电路输出到该四行像素中位于第一行的第一像素中的数据电压信号对应的电压曲线，11表示与曲线01对应的，相邻四行像素中，位于第一行的第一像素对应的第一时钟信号对应的电压值曲线；02表示针对位于同一列，相邻的四行像素充电时，源极集成驱动电路输出到该四行像素中位于第二行的第二像素中的数据电压信号对应的电压曲线；12表示与曲线02对应的，相邻四行像素中，位于第二行的第二像素对应的第二时钟信号对应的电压值曲线。
从图1中可以看到，源极集成驱动电路为每一行像素输出的数据电压信号的时长均相等，即每一行像素的充电时间均相等，而在极性反转的过程中，不同极性的像素点比相同极性的像素点充电要求更高，因此，现有技术图1中的充电方式存在不同极性的像素点的充电过程中更难达到像素的理想电压，进而在充电条件恶劣时会出现明显的不良的问题。
下面结合附图介绍本发明实施例的技术方案。
本发明的发明人，鉴于现有技术存在的不足，提供一种像素补偿方法。
如图2所示，本发明具体实施例提供了一种像素补偿方法，包括：
S201、比较同一列像素中相邻两行像素的极性，若极性不同，输出第一信号；若极性相同，输出第二信号；
S202、接收到第一信号时，控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比增大第一预设值；
S203、接收到第二信号时，控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比减小第一预设值。
本发明具体实施例提供的像素补偿方法，当接收到第一信号时，即当相邻两行像素的极性不同时，控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比增大第一预设值，这样，在极性反转的过程中，不同极性的像素的充电时长增加，能够为不同极性的像素提供足够的充电时间，与现有技术相比，本发明具体实施例能够有效的避免在充电条件恶劣时出现的明显不良；另外，本发明具体实施例在接收到第二信号时，即当相邻两行像素的极性相同时，控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比减小第一预设值，这样能够保证源极集成驱动电路输出的数据电压信号的总时间不变。
优选地，本发明具体实施例提供的像素补偿方法，还包括：
接收到第一信号时，控制源极集成驱动电路输出的数据电压信号的时长增加第二预设值；以及
接收到第二信号时，控制源极集成驱动电路输出的数据电压信号的时长减小第二预设值。
本发明具体实施例提供的像素补偿方法，当接收到第一信号时，即当相邻两行像素的极性不同时，还用于控制源极集成驱动电路输出的数据电压信号的时长增加第二预设值，这样，在极性反转的过程中，进一步保证了对不同极性的像素提供足够的充电时间，进一步避免在充电条件恶劣时出现的明显不良；另外，在接收到第二信号时，即当相邻两行像素的极性相同时，控制源极集成驱动电路输出的数据电压信号的时长减小第二预设值，这样能够进一步保证源极集成驱动电路输出的数据电压信号的总时间不变。
针对上述步骤S201、比较同一列像素中相邻两行像素的极性，若极性不同，输出第一信号；若极性相同，输出第二信号：
具体地，本发明具体实施例比较同一列像素中相邻两行像素的极性，若极性相同，输出第二信号，包括：比较同一列像素中相邻两行像素的极性，若极性均为正，或极性均为负时，输出第二信号；若极性一正一负时，输出第一信号。
较佳地，本发明具体实施例中接收到第二信号时，控制源极集成驱动电路输出的数据电压信号的时长减小第二预设值，具体包括：
本发明具体实施例针对同一列像素，若相邻的n行像素的极性相同；其中：n为大于等于2的正整数(如：本发明具体实施例中相邻两行、四行或六行像素的极性相同)；控制源极集成驱动电路输出的数据电压信号的时长减小第二预设值，具体包括：控制源极集成驱动电路输出给每一行像素的数据电压信号的时长均减小，输出给n行像素的数据电压信号的总时长减小第二预设值。
较佳地，本发明具体实施例针对同一列像素，若相邻的n行像素的极性相同；控制源极集成驱动电路输出给每一行像素的数据电压信号的时长均减小，包括：控制源极集成驱动电路输出给每一行像素的数据电压信号的时长均减小，且每一行像素的数据电压信号的时长减小量相等；这样，能够保证极性相同的像素的充电时间的一致性。
针对上述步骤S203、接收到第二信号时，控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比减小第一预设值：
较佳地，本发明具体实施例针对同一列像素，若相邻的n行像素的极性相同；控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比减小第一预设值，包括：控制与n行像素的数据电压信号对应的时钟信号的占空比总共减小第一预设值。
本发明具体实施例上述步骤S202、接收到第一信号时，控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比增大第一预设值；而接收到第二信号时，控制与n行像素的数据电压信号对应的时钟信号的占空比总共减小第一预设值；这样能够保证源极集成驱动电路输出的数据电压信号的总时间不变。
较佳地，本发明具体实施例针对同一列像素，若相邻的n行像素的极性相同；控制与n行像素的数据电压信号对应的时钟信号的占空比总共减小第一预设值，包括：控制与n行像素的数据电压信号对应的时钟信号的占空比均减小，且每一行像素的数据电压信号对应的时钟信号的占空比减小量相等；这样，能够保证为极性相同的像素的充电时，每一像素的充电时间的一致性。
下面结合一个具体的实施例详细介绍本发明具体实施例中源极集成驱动电路输出的数据电压信号的时长调整方式。
本发明具体实施例以相邻的四行像素的极性均相同，从相邻四行像素的下一行开始，像素的极性发生反转为例介绍。
如图3所示，当本发明具体实施例中像素的极性发生反转时，发生极性反转行的像素接收到的数据电压信号的时长适当增长为1H+0.xH，相对应的时钟信号增长为4H+0.xH；这里的x的取值为正数，具体值根据实际情况设定。
如图3所示，为了保持源极集成驱动电路输出的数据电压信号的总时间不变，剩下三行像素接收到的数据电压信号的时长缩短为(4-1.x)/3H，与剩下三行像素中的每一行像素对应的时钟信号的高电平持续时长相应缩短为(4-(4-1.x)/3)H。
基于同一发明构思，本发明具体实施例还提供了一种计算机存储介质，该计算机存储介质存储有上述像素补偿方法对应的程序。
本技术领域技术人员可以理解，本发明包括涉及用于执行本申请中所述操作中的一项或多项的设备。这些设备可以为所需的目的而专门设计和制造，或者也可以包括通用计算机中的已知设备。这些设备具有存储在其内的计算机程序，这些计算机程序选择性地激活或重构。这样的计算机程序可以被存储在设备(例如，计算机)可读介质中或者存储在适于存储电子指令并分别耦联到总线的任何类型的介质中，所述计算机可读介质包括但不限于任何类型的盘(包括软盘、硬盘、光盘、CD-ROM、和磁光盘)、ROM(Read-Only Memory，只读存储器)、RAM(Random Access Memory，随即存储器)、EPROM(Erasable ProgrammableRead-Only Memory，可擦写可编程只读存储器)、EEPROM(Electrically ErasableProgrammable Read-Only Memory，电可擦可编程只读存储器)、闪存、磁性卡片或光线卡片。也就是，可读介质包括由设备(例如，计算机)以能够读的形式存储或传输信息的任何介质。
基于同一发明构思，如图4所示，本发明具体实施例还提供了一种像素补偿模块，包括电连接的极性逻辑比较器41和时序控制器42；
极性逻辑比较器41，用于比较同一列像素中相邻两行像素的极性，若极性不同，输出第一信号给时序控制器42；若极性相同，输出第二信号给时序控制器42；
时序控制器42，用于接收到第一信号时，控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比增大第一预设值；以及
用于接收到第二信号时，控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比减小第一预设值。
较佳地，如图5所示，本发明具体实施例中的极性逻辑比较器41集成在源极集成驱动电路51内；时序控制器42包括时钟信号(CLK)输出控制模块，时序控制器42根据极性逻辑比较器41的比较结果，选择控制时钟信号(CLK)的输出信号。
具体地，如图5和图6所示，极性逻辑比较器41接收输出缓冲器输出的信号，极性逻辑比较器41接收到的信号分别对应图中的A和B，极性逻辑比较器41输出的信号对应图中的C，将输出缓冲器输出正极性时对应输入到极性逻辑比较器41的信号为1，输出负极性时对应输入到极性逻辑比较器41的信号为0。当A、B为0、1或1、0时，极性逻辑比较器41输出的C对应为0，当A、B均为0或均为1时，极性逻辑比较器41输出的C对应为1。
如图5和图6所示，将极性逻辑比较器41输出的C对应的值作为控制时序控制器42中的时钟信号输出控制模块的输出的控制信号；具体地，当C对应的值为1时，时序控制器42控制时钟信号的占空比减小第一预设值；当C对应的值为0时，时序控制器42控制时钟信号的占空比增大第一预设值。这样，不同保持时间的CLK信号能够达到在极性反转过程中，不同极性数据的充电充足的目的。
基于同一发明构思，本发明具体实施例还提供了一种显示装置，该显示装置包括本发明具体实施例提供的上述像素补偿模块；该显示装置可以为液晶面板、液晶显示器、液晶电视、有机发光二极管(Organic Light Emitting Diode，OLED)面板、OLED显示器、OLED电视或电子纸等显示装置。
综上所述，本发明具体实施例提供的一种像素补偿方法，当接收到第一信号时，即当相邻两行像素的极性不同时，控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比增大第一预设值，这样，在极性反转的过程中，不同极性的像素的充电时长增加，能够为不同极性的像素提供足够的充电时间，与现有技术相比，本发明具体实施例能够有效的避免在充电条件恶劣时出现的明显不良；另外，本发明具体实施例在接收到第二信号时，即当相邻两行像素的极性相同时，控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比减小第一预设值，这样能够保证源极集成驱动电路输出的数据电压信号的总时间不变。
以上所述仅是本发明的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种像素补偿方法，其特征在于，包括：
比较同一列像素中相邻两行像素的极性，若极性不同，输出第一信号；若极性相同，输出第二信号；
接收到第一信号时，控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比增大第一预设值；
接收到第二信号时，控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比减小第一预设值。
2.根据权利要求1所述的像素补偿方法，其特征在于，该方法还包括：
接收到第一信号时，控制所述源极集成驱动电路输出的数据电压信号的时长增加第二预设值；以及
接收到第二信号时，控制所述源极集成驱动电路输出的数据电压信号的时长减小第二预设值。
3.根据权利要求2所述的像素补偿方法，其特征在于，针对同一列像素，若相邻的n行像素的极性相同；其中：n为大于等于2的正整数；
所述控制所述源极集成驱动电路输出的数据电压信号的时长减小第二预设值，具体包括：
控制源极集成驱动电路输出给每一行像素的数据电压信号的时长均减小，输出给n行像素的数据电压信号的总时长减小第二预设值。
4.根据权利要求3所述的像素补偿方法，其特征在于，所述控制源极集成驱动电路输出给每一行像素的数据电压信号的时长均减小，包括：
控制源极集成驱动电路输出给每一行像素的数据电压信号的时长均减小，且每一行像素的数据电压信号的时长减小量相等。
5.根据权利要求4所述的像素补偿方法，其特征在于，所述控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比减小第一预设值，具体包括：
控制与所述n行像素的数据电压信号对应的时钟信号的占空比总共减小第一预设值。
6.根据权利要求5所述的像素补偿方法，其特征在于，所述控制与所述n行像素的数据电压信号对应的时钟信号的占空比总共减小第一预设值，包括：
控制与所述n行像素的数据电压信号对应的时钟信号的占空比均减小，且每一行像素的数据电压信号对应的时钟信号的占空比减小量相等。
7.一种计算机存储介质，其特征在于，存储有如权利要求1-6任一项像素补偿方法对应的程序。
8.一种像素补偿模块，其特征在于，包括电连接的极性逻辑比较器和时序控制器；
所述极性逻辑比较器，用于比较同一列像素中相邻两行像素的极性，若极性不同，输出第一信号给所述时序控制器；若极性相同，输出第二信号给所述时序控制器；
所述时序控制器，用于接收到所述第一信号时，控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比增大第一预设值；以及
用于接收到所述第二信号时，控制与源极集成驱动电路输出的数据电压信号对应的时钟信号的占空比减小第一预设值。
9.根据权利要求8所述的像素补偿模块，其特征在于，所述极性逻辑比较器集成在所述源极集成驱动电路内。
10.一种显示装置，其特征在于，包括权利要求8或9所述的像素补偿模块。
CN201810130491.XA 2018-02-08 2018-02-08 像素补偿方法及补偿模块、计算机存储介质、显示装置 Expired - Fee Related CN108269547B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810130491.XA CN108269547B (zh) 2018-02-08 2018-02-08 像素补偿方法及补偿模块、计算机存储介质、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810130491.XA CN108269547B (zh) 2018-02-08 2018-02-08 像素补偿方法及补偿模块、计算机存储介质、显示装置

Publications (2)

Publication Number Publication Date
CN108269547A true CN108269547A (zh) 2018-07-10
CN108269547B CN108269547B (zh) 2020-07-14

Family

ID=62773922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810130491.XA Expired - Fee Related CN108269547B (zh) 2018-02-08 2018-02-08 像素补偿方法及补偿模块、计算机存储介质、显示装置

Country Status (1)

Country Link
CN (1) CN108269547B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109741717A (zh) * 2019-03-26 2019-05-10 京东方科技集团股份有限公司 像素补偿方法、装置、时序控制器、阵列基板和显示装置
CN112735349A (zh) * 2020-12-31 2021-04-30 成都中电熊猫显示科技有限公司 液晶显示器及其驱动方法
CN114333672A (zh) * 2021-12-25 2022-04-12 重庆惠科金渝光电科技有限公司 显示面板的驱动电路、驱动方法和显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080041894A (ko) * 2006-11-08 2008-05-14 삼성전자주식회사 액정 표시 장치
CN103985365A (zh) * 2014-04-24 2014-08-13 京东方科技集团股份有限公司 液晶显示面板的极性反转驱动方法和装置
US20150194111A1 (en) * 2014-01-03 2015-07-09 Nvidia Corporation Dc balancing techniques for a variable refresh rate display
CN105489185A (zh) * 2016-01-25 2016-04-13 京东方科技集团股份有限公司 驱动装置、显示装置和驱动方法
CN105719612A (zh) * 2016-04-08 2016-06-29 深圳市华星光电技术有限公司 液晶面板的驱动电路及其驱动方法
CN105931591A (zh) * 2016-07-06 2016-09-07 武汉华星光电技术有限公司 一种显示面板的调试方法
CN106782411A (zh) * 2017-02-22 2017-05-31 京东方科技集团股份有限公司 预充电时间调节装置、方法、显示驱动电路和显示装置
CN107507575A (zh) * 2017-10-24 2017-12-22 惠科股份有限公司 一种显示装置及其驱动方法和驱动系统

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080041894A (ko) * 2006-11-08 2008-05-14 삼성전자주식회사 액정 표시 장치
US20150194111A1 (en) * 2014-01-03 2015-07-09 Nvidia Corporation Dc balancing techniques for a variable refresh rate display
CN103985365A (zh) * 2014-04-24 2014-08-13 京东方科技集团股份有限公司 液晶显示面板的极性反转驱动方法和装置
CN105489185A (zh) * 2016-01-25 2016-04-13 京东方科技集团股份有限公司 驱动装置、显示装置和驱动方法
CN105719612A (zh) * 2016-04-08 2016-06-29 深圳市华星光电技术有限公司 液晶面板的驱动电路及其驱动方法
CN105931591A (zh) * 2016-07-06 2016-09-07 武汉华星光电技术有限公司 一种显示面板的调试方法
CN106782411A (zh) * 2017-02-22 2017-05-31 京东方科技集团股份有限公司 预充电时间调节装置、方法、显示驱动电路和显示装置
CN107507575A (zh) * 2017-10-24 2017-12-22 惠科股份有限公司 一种显示装置及其驱动方法和驱动系统

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109741717A (zh) * 2019-03-26 2019-05-10 京东方科技集团股份有限公司 像素补偿方法、装置、时序控制器、阵列基板和显示装置
CN112735349A (zh) * 2020-12-31 2021-04-30 成都中电熊猫显示科技有限公司 液晶显示器及其驱动方法
CN112735349B (zh) * 2020-12-31 2022-04-22 成都中电熊猫显示科技有限公司 液晶显示器及其驱动方法
CN114333672A (zh) * 2021-12-25 2022-04-12 重庆惠科金渝光电科技有限公司 显示面板的驱动电路、驱动方法和显示装置
CN114333672B (zh) * 2021-12-25 2024-04-09 重庆惠科金渝光电科技有限公司 显示面板的驱动电路、驱动方法和显示装置

Also Published As

Publication number Publication date
CN108269547B (zh) 2020-07-14

Similar Documents

Publication Publication Date Title
US8816728B2 (en) Gate driving circuit and display apparatus having the same
US10741139B2 (en) Goa circuit
US8325126B2 (en) Liquid crystal display with reduced image flicker and driving method thereof
US20120113084A1 (en) Liquid crystal display device and driving method of the same
US10096373B2 (en) Shift register and driving method therefor, gate driver on array circuit and display device
US10078993B2 (en) Gate driver on array substrate and liquid crystal display adopting the same
US20070091051A1 (en) Data driver, apparatus and method for reducing power on current thereof
US20150123886A1 (en) Gate driving circuit for display
US20190340995A1 (en) Display device
US20080158126A1 (en) Liquid crystal display and driving method thereof
US20110090190A1 (en) Charge sharing pixel structure of display panel and method of driving the same
CN108269547A (zh) 像素补偿方法及补偿模块、计算机存储介质、显示装置
CN108154861A (zh) 一种削角电压产生电路及液晶显示装置
KR102238496B1 (ko) 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
US20120038614A1 (en) Display device and driving device
CN105301859B (zh) 阵列基板和液晶显示装置
CN105321491B (zh) 栅极驱动电路和使用栅极驱动电路的液晶显示器
CN105047170A (zh) 驱动装置及液晶显示装置
US10134350B2 (en) Shift register unit, method for driving same, gate driving circuit and display apparatus
US9190008B2 (en) Gate driving module, display apparatus having the same and method of driving display panel using the same
US10297216B2 (en) Gate driving circuit and array substrate using the same
CN107622759B (zh) 像素控制电路及其控制方法、显示器
CN107767837B (zh) 驱动调整电路及调整方法、显示装置
US8274505B2 (en) Driving method and device for a display
US9966026B2 (en) Gate driver on array substrate and liquid crystal display adopting the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200714

Termination date: 20220208