KR20120077507A - 표시장치 및 이의 구동방법 - Google Patents

Abstract

표시장치는 표시 패널, 상기 표시패널을 구동하는 데이터 구동부 및 게이트 구동부, 그리고 타이밍 컨트롤러를 포함한다. 표시패널은 정상 모드 또는 저전력 모드 중 어느 하나로 동작하고, 타이밍 컨트롤러는 정상 모드인 경우 제1 게이트 제어 신호를 생성하여 게이트 구동부로 제공하고, 저전력 모드인 경우 제1 게이트 제어 신호와 동일한 하이 구간의 폭을 갖는 제2 게이트 제어 신호를 생성하여 게이트 구동부로 제공한다. 상술한 구조에 따르면, 상기 제1 및 제2 게이트 제어 신호는 구동모드에 관계없이 동일한 하이 구간의 폭을 가지므로 시인성 불량을 방지시킬 수 있고, 그 결과 표시품질을 향상시킬 수 있다.

Description

표시장치 및 이의 구동방법{DISPLAY DEVICE AND METHOD OF DRIVING THE SAME}

본 발명은 표시장치 및 이의 구동방법에 관한 것으로, 더욱 상세하게는 표시품질을 개선할 수 있는 저전력 표시장치 및 이의 구동방법에 관한 것이다.

액정표시장치는 외부로부터 수신된 데이터 신호에 응답하여 영상을 표시한다. 상기 액정표시장치는 영상을 표시하는 표시패널 및 상기 표시패널을 구동하기 위한 구동부를 포함한다.

최근, 액정표시장치의 슬림화 및 저전력화가 요구되고 있다. 특히, 스마트폰 및 태플릿 PC등의 모바일 기기등이 보급화되면서 이러한 요구는 더욱 증대되고 있다. 따라서, 액정표시장치의 소비전력을 줄이기 위한 다양한 구동방법이 제안되고 있다. 그러나, 구동방법을 적용하는 과정에서 명암비의 감소, 시인성 불량등의 표시품질이 저하되는 문제점이 발생하고 있다.

따라서, 본 발명의 목적은 표시품질을 개선시킨 저전력 표시장치를 제공하는 것이다.

본 발명의 다른 목적은 상기한 표시장치를 구동하는데 적용되는 방법을 제공하는 것이다.

본 발명의 일 양상에 따른 표시장치는 표시 패널, 데이터 구동부, 게이트 구동부 및 타이밍 컨트롤러를 포함한다.

상기 표시패널은 정상 모드에서 제1 구동 주파수로 영상을 표시하고, 저전력 모드에서 상기 제1 구동 주파수보다 낮은 제2 구동 주파수로 영상을 표시한다. 상기 데이터 구동부는 영상 데이터 신호를 변환하여 상기 표시패널로 데이터 전압을 제공하고, 상기 게이트 구동부는 제1 및 제2 게이트 제어 신호 중 어느 하나에 응답하여 상기 표시패널로 다수의 게이트 신호를 순차적으로 제공한다.

상기 타이밍 컨트롤러는 상기 영상 데이터 신호를 상기 데이터 구동부로 제공하고, 상기 정상 모드에서 상기 제1 게이트 제어 신호를 상기 게이트 구동부로 제공하고, 상기 저전력 모드에서 상기 제2 게이트 제어 신호를 상기 게이트 구동부로 제공한다. 상기 제2 게이트 제어 신호는 상기 제1 게이트 제어신호보다 작은 주파수를 갖고, 상기 제1 게이트 제어신호의 하이 구간의 폭과 동일한 하이 구간의 폭을 갖는다. 상기 제1 및 제2 게이트 제어 신호는 게이트 클럭 신호일 수 있다.

상기 타이밍 컨트롤러는 상기 타이밍 컨트롤러는 외부로부터 복수의 유효구간과 복수의 블랭크 구간들을 포함하는 기준 신호를 입력받고, 상기 블랭크 구간의 길이에 따라 상기 제어모드를 변경하는 제어모드 설정부를 더 포함할 수 있다. 상기 제어모드 설정부는 카운터, 비교기 및 모드 출력부를 포함한다. 상기 카운터는 상기 기준 신호의 각 블랭크 구간의 폭을 카운팅하고, 상기 비교기는 상기 카운팅 값과 기준값을 비교하고, 비교결과에 따라 플래그 신호를 생성한다. 상기 모드 출력부는 상기 플래그 신호에 응답하여 상기 제어모드를 변경하여 출력한다.

본 발명에 따른 표시장치의 구동방법에 따르면, 외부로부터 기준 신호를 수신하고, 상기 기준 신호를 기초로 제어모드를 결정한다. 상기 제어모드는 제1 구동주파수로 동작하는 정상 모드 또는 제2 구동주파수로 동작하는 저전력 모드 중 어느 하나일 수 있다.

다음으로, 상기 제어모드가 상기 정상 모드인 경우 제1 게이트 제어 신호를 생성한다. 반대로, 상기 제어모드가 상기 저전력 모드인 경우 상기 제1 게이트 제어신호보다 작은 주파수를 갖고 상기 제1 게이트 제어신호의 하이 구간의 폭과 동일한 하이 구간의 폭을 갖는 제2 게이트 제어 신호를 생성한다. 마지막으로, 상기 제1 게이트 제어신호 또는 상기 제2 게이트 제어신호를 기초로, 다수의 게이트 신호를 순차적으로 출력한다.

상술한 구조에 따르면, 표시장치의 구동모드에 관계없이 상기 게이트 클럭 신호의 하이 구간의 폭을 유지킴으로써, 액정셀의 충전시간을 동일하게 할 수 있다. 따라서, 화면 깜빡임등의 시인성 불량을 방지시킬 수 있고, 그 결과 표시품질을 향상시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시장치의 블록도이다.
도 2는 도 1의 타이밍 컨트롤러의 구성을 도시한 블록도이다.
도 3은 도 2의 제어신호 생성부의 블록도이다.
도 4는 도 3에 도시된 신호들의 파형도이다.
도 5는 제어신호, 게이트 클럭 제어 신호 및 게이트 신호들의 파형도이다.

이하에서는 첨부된 도면들을 참조하여 본 발명에 대한 실시 예를 상세하게 설명한다. 상술한 본 발명이 해결하고자 하는 과제, 과제 해결 수단, 및 효과는 첨부된 도면과 관련된 실시 예들을 통해서 용이하게 이해될 것이다. 각 도면은 명확한 설명을 위해 일부가 간략하거나 과장되게 표현되었다. 각 도면의 구성 요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 동일한 부호를 가지도록 도시되었음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.

도 1은 본 발명의 일 실시예에 따른 표시장치의 블록도이다.

도 1을 참조하면, 표시장치(10)는 타이밍 컨트롤러(100), 게이트 구동부(200), 표시패널(300), 데이터 구동부(400) 및 감마 전압 생성부(500)를 포함한다.

상기 표시패널(300)은 영상이 표시되는 화면을 구현한다. 상기 표시패널(300)은 정상 모드 또는 저전력 모드 중 어느 하나의 제어모드로 동작한다. 상기 정상모드에서 상기 표시패널(300)은 제1 구동 주파수로 영상을 표시하고, 상기 저전력 모드에서 상기 표시패널(300)은 상기 제1 구동 주파수보다 낮은 제2 구동 주파수로 영상을 표시한다. 상기 제어모드는 외부시스템(20) 내의 프레임 레이트 변환부(21)에서 결정된다. 일 예로, 상기 제1 구동주파수는 60Hz이고, 상기 제2 구동 주파수는 40Hz 일 수 있다.

상기 표시패널(300)은 다수의 화소(P1)를 구비하고, 상기 다수의 화소(P1)에 신호를 제공하기 위한 게이트 라인들(GL1~GLn) 및 데이터 라인들(DL1~DLm)을 더 구비한다. 상기 게이트 라인들(GL1~GLn)에는 게이트 신호들(G1~Gn)이 각각 순차적으로 공급되고, 상기 데이터 라인들(DL1~DLm)에는 데이터 전압들(D1~Dm)이 각각 인가된다. 따라서, 각 화소행이 대응하는 게이트 신호에 응답하여 턴-온되면 상기 데이터 전압들(D1~Dm)이 턴-온된 화소행으로 인가되어 상기 다수의 화소(P1)는 행 단위로 스캔될 수 있다. 상기 다수의 화소(P1)가 모두 스캔되면 상기 표시패널(300)에는 한 프레임에 해당하는 영상이 표시된다.

본 발명의 일 실시예로, 각 화소(P1)는 해당 게이트 라인과 해당 데이터 라인에 연결된 박막 트랜지스터(TR), 상기 박막 트랜지스터(TR)의 드레인 전극에 연결된 액정 커패시터(Clc)로 이루어질 수 있다. 그러나, 상기 화소(P1)의 구조는 여기에 한정되지 않는다.

상기 게이트 구동부(200)는 게이트 온 전압 및 게이트 오프 전압(Von, Voff)을 수신하고, 상기 타이밍 컨트롤러(100)로부터 제공되는 게이트 제어신호들에 응답하여 게이트 신호들(G1~Gn)을 순차적으로 출력한다.

상기 데이터 구동부(400)는 상기 타이밍 컨트롤러(100)로부터 제공되는 상기 데이터 제어신호(DCON)에 응답해서 다수의 감마기준전압들(GMMA1~GMMAi) 중 상기 영상신호들(DATA')에 대응되는 전압을 선택하여 데이터 전압들(D1~Dm)로써 출력한다. 상기 출력된 데이터 전압들(D1~Dm)은 상기 표시패널(300)로 인가된다.

상기 감마 전압 생성부(500)는 아날로그 구동전압(AVDD)을 수신하여 상기 다수의 감마 기준 전압들(GMMA1~GMMAi)을 생성하고, 생성된 감마 기준 전압들(GMMA1~GMMAi)을 상기 데이터 구동부(400)로 공급한다. 상기 감마 전압 생성부(150)는 상기 아날로그 구동전압(AVDD)과 접지전압 사이에서 직렬 연결된 다수의 저항(미도시)으로 이루어진 저항 스트링 구조를 갖고, 서로 인접하는 두 개의 저항들이 연결된 노드들 각각의 전위를 상기 감마 기준 전압들 (GMMA1~GMMAi)로써 출력할 수 있다.

상기 타이밍 컨트롤러(100)는 외부 시스템(20)으로부터 다수의 영상신호(DATA), 상기 외부 시스템(20)과 상기 표시패널의 수평 방향 신호의 주사 시점을 동기시키기 위한 수평동기신호(H_sync), 상기 외부 시스템(20)과 상기 표시패널의 수직 방향 신호의 주사 시점을 동기시키기 위한 수직동기신호(V_sync) 및 메인 클럭신호(MCLK)를 수신한다. 일 예로, 상기 외부 시스템(20)은 TV 시스템의 영상보드 또는 그래픽 보드 일 수 있다.

상기 외부 시스템(20)은 프레임 레이트 변환부(21)를 포함한다. 상기 프레임 레이트 변환부(21)는 상기 제어모드(MODE)에 응답하여 상기 메인 클럭신호(MCLK)의 주파수를 변환한다. 상기 제어모드(MODE)는 영상의 종류에 따라서 결정되고, 제1 구동주파수를 갖는 정상모드 및 상기 제1 구동주파수보다 낮은 제2 구동주파수를 갖는 저전력 모드 중 어느 하나일 수 있다.

상기 메인 클럭신호(MCLK)의 주파수는 상기 제1 구동주파수 또는 상기 제2 구동주파수 중 어느 하나일 수 있다. 상기 메인 클럭신호(MCLK)의 주파수가 변경되는 경우, 상기 프레임 레이트 변환부(21)는 상기 수직 동기 신호(V_sync)의 블랭크 구간의 길이를 구동 주파수가 유지되는 경우보다 길게 변화시킨다.

또한, 상기 타이밍 컨트롤러(100)는 상기 데이터 드라이버(400)와의 인터페이스 사양에 맞도록 상기 영상 신호들(DATA)의 데이터 포맷을 변환하고, 변환된 영상 신호들(DATA')을 상기 데이터 구동부(400)로 제공한다. 또한, 상기 타이밍 컨트롤러(100)는 데이터 제어신호(DCON)(예를 들어, 출력개시신호, 수평개시신호, 및 극성반전신호 등)를 상기 데이터 구동부(400)로 제공하고, 수직개시신호(STV), 클럭신호(CKV) 및 클럭바신호(CKVB)와 같은 게이트 제어 신호를 게이트 구동부(130)로 제공한다.

이하, 도 2 및 도 3을 참조하여, 상기 타이밍 컨트롤러(100)의 구성에 대해 구체적으로 설명한다.

도 2는 도 1의 타이밍 컨트롤러의 블록도이다. 도 2를 참조하면, 상기 타이밍 컨트롤러(100)는 메모리(110), 제어모드 결정부(120), 제어신호 생성부(130) 및 데이터 변환부(140)를 포함한다.

상기 데이터 변환부(140)는 상기 변환된 영상 데이터 신호(DATA)를 상기 데이터 드라이버(400)와의 인터페이스 사양에 맞도록 상기 영상 신호들(DATA) 및 상기 메인 클럭신호(MCLK)의 데이터 포맷을 변환한다. 상기 변환된 영상신호(DATA’)들은 상기 변환된 메인 클럭 신호(MCLK)에 동기화하여 상기 데이터 드라이버(400)로 전송된다.

상기 제어모드 결정부(120)는 상기 수직동기신호(V_sync)를 수신하고, 상기 수직동기신호(V_sync)의 각 블랭크 구간의 길이를 카운팅하고, 상기 카운팅 값을 기준값과 비교한 결과에 따라 제어모드(CTR)를 결정한다. 이하, 상기 도 3 및 도 4에서 상기 제어모드 결정부(120)의 동작에 대해 구체적으로 설명한다.

상기 제어신호 생성부(130)는 상기 제어모드(CTR)에 응답하여 상기 게이트 제어신호들을 생성한다. 상기 제어신호 생성부(130)는 상기 수직 동기 신호(V_sync), 상기 수평동기신호(H_sync), 및 상기 메인 클럭신호(MCLK)를 수신하고, 이를 기초로 데이터 제어신호들(DCON) 및 수직개시신호(STV), 게이트 클럭신호(CKV) 및 게이트 클럭바 신호(CKVB)를 생성한다.

상기 제어신호 생성부(130)는 클럭 제어신호 생성부(131) 및 게이트 클럭 생성부(132)를 포함한다. 상기 클럭 제어신호 생성부(131)는 상기 메인 클럭신호(MCLK)를 수신하고, 이를 기초로 게이트 클럭 제어신호(CPV)를 생성한다.

상기 게이트 클럭 생성부(132)는 상기 게이트 클럭 제어 신호(CPV) 및 출력 제어신호(OE)를 수신하고, 이를 기초로 상기 게이트 클럭 신호(CKV) 및 상기 게이트 클럭바 신호(CKVB)를 생성하여 상기 게이트 구동부(200)로 출력한다. 상기 게이트 클럭 신호(CKV)의 파형은 상기 게이트 클럭 제어신호(CPV)와 거의 동일한 파형을 가진다. 상기 메모리(110)는 제어모드 결정에 사용되는 기 설정된 기준값(R_Value)을 저장한다.

도 3은 상기 제어모드 결정부(120)의 구성을 도시한 블록도이고, 도 4는 상기 제어모드 결정부(120)의 입출력 신호의 파형도이다.

도 3 및 도 4를 참조하면, 상기 제어모드 결정부(120)는 카운터(121) 및 비교기(122), 모드 설정부(123)를 포함한다.

상기 카운터(121)는 기준 클럭(RCLK) 및 수직동기신호(V_sync)를 수신한다. 상기 수직동기신호(V_sync)는 복수의 유효 구간(AA1, AA2, AA3, AA4) 및 복수의 블랭크 구간(BA1, BA2, BA3)을 포함한다. 도 4에서는 설명의 편의상 제1 내지 제4 유효구간(AA1, AA2, AA3, AA4)만을 도시하였다.

상기 블랭크 구간들(BA1, BA2, BA3)은 각 유효구간(AA1, AA2, AA3, AA4)들 사이에 존재한다. 상술한 바와 같이, 상기 메인 클럭신호(MCLK)의 주파수가 변경되는 경우, 주파수가 변경되기 전후의 상기 수직동기신호(V_sync)의 블랭크 구간은 일반적인 수직 동기 신호(V_sync)의 블랭크 구간보다 길다. 이하, 일반적인 수직 동기신호(V_sync)의 블랭크 구간을 제1 블랭크 구간이라하고, 주파수가 변경되기 전후의 상기 수직동기신호(V_sync)의 블랭크 구간을 제2 블랭크 구간이라고 한다. 일 예로, 상기 제2 블랭크 구간은 상기 제1 블랭크 구간의 두 배 이상의 길이를 가질 수 있다.

상기 카운터(121)는 상기 블랭크 구간들(BA1, BA2, BA3) 각각의 폭을 카운팅한다. 구체적으로, 상기 카운터(121)는 상기 각 블랭크 구간(BA1, BA2, BA3) 전체에서 발생되는 상기 기준 클럭(RCLK)의 수를 카운팅하여 상기 각 블랭크 구간(BA1, BA2, BA3)의 폭을 산출한다.

상기 비교기(122)는 상기 산출된 값(CNT)을 상기 기준값(R_Value)와 비교하여 플래그 신호(FLAG)를 생성한다. 상기 모드 설정부(123)는 상기 플래그 신호(FLAG)에 응답하여 상기 제어모드(CTR)를 변경한다.

도 4에서, 상기 블랭크 구간들(BA1, BA2, BA3) 중 상기 제1 및 제2 유효 구간(AA1, AA2) 사이의 블랭크 구간(BA1)과 상기 제3 및 제4 유효구간(AA3, AA4) 사이의 블랭크 구간(BA3)은 상기 기준값(R_Value)보다 작으므로, 상기 제1 블랭크 구간에 해당하고, 상기 플래그 신호(FLAG)는 로우로 유지된다. 상기 플래그값(FLAG)이 로우 레벨로 유지되는 경우, 상기 제어모드(CTR)는 이전의 제어모드와 마찬가지로 유지된다.

그러나, 상기 제2 유효구간(AA2)과 상기 제3 유효구간(AA3) 사이의 블랭크 구간(BA2)은 상기 기준값(R_Value)과 같거나 크므로, 상기 제2 블랭크 구간에 해당하여, 상기 플래그 신호(FLAG)는 하이 레벨로 변경된다. 상기 플래그 신호(FLAG)이 하이로 된 시점에 상기 제어모드(CTR)는 상기 정상 모드(MODE1)에서 상기 저전력 모드(MODE2)로 변경되고, 상기 플래그 신호(FLAG)는 다시 로우 레벨로 초기화된다.

이하 도 5를 참조하여 상기 제어모드(CTR)에 따른 게이트 클럭 제어 신호(CPV) 및 제1 및 제2 게이트 신호의 생성에 대해 구체적으로 설명한다.

도 5는 제어신호, 게이트 클럭 제어 신호 및 게이트 신호들의 파형도이다. 상술한 바와 같이, 게이트 클럭 신호(CKV)의 파형과 상기 게이트 클럭 제어신호(CPV)의 파형은 거의 동일하므로, 상기 게이트 클럭 신호(CKV)의 파형은 생략한다. 또한, 도 5에서는 설명의 편의상, 상기 도 1의 복수의 게이트 신호들 (G1…Gn) 중 제1 및 제2 게이트 신호(G1, G2)의 파형에 대해서만 도시하기로 한다.

도 1 및 도 5를 참조하면, 상기 정상 모드(MODE1)에서 상기 게이트 클럭 제어 신호(CPV)는 각각 제1 주기(T1)와 제1 하이 구간을 갖고 반복되는 복수의 펄스를 갖는다(이하, 이를 “제1 게이트 클럭 제어신호”라 한다.) 일 예로, 상기 제1 하이 구간의 폭(H1)은 상기 제1 주기(T1)의 절반의 폭를 갖는다.

상기 제1 및 제2 게이트 신호(G1, G2)는 상기 게이트 클럭 신호(CKV)를 기초로 생성되어 출력된다. 상술한 바와 같이, 상기 게이트 클럭 신호(CKV)와 상기 게이트 클럭 제어 신호(CPV)는 거의 동일한 파형을 가지므로, 상기 게이트 클럭 신호(CKV) 대신 상기 게이트 클럭 제어 신호(CPV)를 기준으로 설명한다.

상기 게이트 신호들 중 홀수번째 게이트 신호(G1, G3…)는 상기 게이트 클럭 제어신호(CPV)의 각 제1 하이 구간에 대응하는 하이 구간을 가지고 순차적으로 발생하고, 짝수번째 게이트 신호들(G2, G4…Gn)은 상기 게이트 클럭 제어신호(CPV)의 각 로우 구간에 대응하는 하이 구간을 가지고 순차적으로 발생한다. 따라서, 상기 제1 게이트 신호(G1)는 상기 게이트 클럭 제어신호(CPV)의 제1 주기 내의 상기 제1 하이 구간에 대응하여 출력되고, 상기 제2 게이트 신호(G2)는 상기 게이트 클럭 제어신호(CPV)의 제1 주기(T1) 내의 로우 구간에 대응하여 하이 구간을 갖도록 출력된다.

상기 저전력 모드(MODE2)에서 상기 게이트 클럭 제어 신호(CPV)는 제2 주기(T2) 및 상기 제1 하이 구간과 동일한 폭(H1)을 갖고 반복되는 복수의 펄스를 갖는다(이하, 이를 “제2 게이트 클럭 제어신호”라 한다.). 상술한 바와 같이, 상기 제2 구동주파수는 상기 제1 구동주파수보다 작은 값을 가지므로, 상기 제2 주기(T2)는 상기 제1 주기(T1)보다 길다. 그러나, 상기 제2 게이트 클럭 제어신호는 상기 제1 게이트 클럭 제어신호와 동일한 폭을 갖는 제2 하이 구간을 가진다.

상기 게이트 클럭 제어신호(CPV)가 제어모드에 관계없이 동일한 하이 구간의 폭(H1)을 가지므로, 상기 제2 게이트 클럭 제어 신호의 로우 구간는 상기 제1 게이트 클럭 제어신호의 로우 구간보다 길다. 일 예로, 상기 제1 구동주파수가 60Hz이고, 상기 제2 구동주파수가 40Hz라고 했을 때 상기 제2 게이트 클럭 제어신호의 로우 구간의 폭은 상기 제1 게이트 클럭 제어신호의 로우 구간의 폭의 2배일 수 있다.

상기 게이트 신호들 중 홀수번째 게이트 신호는 상기 게이트 클럭 제어신호(CPV)의 제2 하이 구간에 동기되어 순차적으로 발생한다. 그러나, 상기 제2 게이트 클럭 제어신호의 로우 구간은 상기 제1 게이트 클럭 제어신호의 로우 구간보다 길고, 상기 짝수번째 게이트 신호들의 하이 구간은 상기 홀수번째 게이트 신호들의 하이 구간과 동일하다. 따라서, 상기 짝수번째 게이트 신호들은 상기 게이트 클럭 제어신호(CPV)의 각 로우 구간 내에 출력되지만, 상기 홀수번째 게이트 신호들이 출력되고 난 뒤 일정 시간(D1) 뒤에 출력된다. 일 예로, 상기 제2 게이트 클럭 제어 신호(CPV)의 로우 구간의 폭이 상기 제2 하이구간의 폭의 2배를 갖는다면, 상기 제2 게이트 신호(G2)는 상기 제1 게이트 신호(G1)가 출력되고 난 뒤 상기 제1 하이구간(H1) 폭의 1/2 시간 뒤에 출력된다.

상술한 구조에 따르면, 상기 타이밍 컨트롤러(100)는 제어모드에 관계없이 상기 게이트 클럭 제어신호(CPV)의 하이 구간들의 폭을 동일하게 유지함으로써, 상기 각 게이트 신호의 하이 구간의 폭을 동일하게 유지한다. 이는 상기 저전력 모드에서 각 게이트 라인에 연결된 화소행에 영상신호를 제공하는 시간을 상기 정상 모드에서와 동일하게 유지하는 것을 의미한다. 따라서, 상기 표시패널이 저전력 모드로 구동시 발생할 수 있는 충전시간 불균형으로 인한 휘도비 감소 및 화면 깜박임과 같은 시인성 불량을 방지함으로써, 표시품질을 향상시킬 수 있다. 또한, 상기 저전력 모드에서는 구동 주파수를 정상 주파수보다 낮춤으로써, 클럭 신호가 변하는 횟수를 감소시켜 소비전력을 절감시킬 수 있다.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

10: 표시장치 100: 타이밍 컨트롤러
200: 게이트 구동부 300: 표시패널
400: 데이터 구동부 500: 감마 전압 생성부
20: 외부 시스템 21: 프레임 레이트 변환부
110: 메모리 120: 제어모드 결정부
130: 제어신호생성부 140: 데이터 변환부

Claims (19)

1. 정상 모드에서 제1 구동 주파수로 영상을 표시하고, 저전력 모드에서 상기 제1 구동 주파수보다 낮은 제2 구동 주파수로 영상을 표시하는 표시 패널;
   영상 데이터 신호를 변환하여 상기 표시패널로 데이터 전압을 제공하는 데이터 구동부;
   제1 및 제2 게이트 제어신호 중 어느 하나에 응답하여 상기 표시패널로 다수의 게이트 신호를 순차적으로 제공하는 게이트 구동부; 및
   상기 영상 데이터 신호를 상기 데이터 구동부로 제공하고, 상기 정상 모드에서 상기 제1 게이트 제어 신호를 상기 게이트 구동부로 제공하고, 상기 저전력 모드에서 상기 제2 게이트 제어 신호를 상기 게이트 구동부로 제공하는 타이밍 컨트롤러를 포함하고,
   상기 제2 게이트 제어 신호는 상기 제1 게이트 제어신호보다 작은 주파수를 갖고, 상기 제1 게이트 제어신호의 하이 구간의 폭과 동일한 하이 구간의 폭을 갖는 것을 특징으로 하는 표시장치.
2. 제1항에 있어서, 상기 타이밍 컨트롤러는,
   상기 영상 데이터 신호를 상기 데이터 구동부로 출력하는 데이터 변환부; 및
   제어 모드가 상기 정상 모드 경우 상기 제1 게이트 제어 신호를 게이트 제어 신호로 생성하고, 상기 제어 모드가 상기 저전력 모드인 경우 상기 제2 게이트 제어 신호를 상기 게이트 제어 신호로 생성하는 제어신호 생성부를 포함하는 표시장치.
3. 제1항에 있어서, 상기 타이밍 컨트롤러는 외부로부터 복수의 유효구간과 복수의 블랭크 구간들을 포함하는 기준 신호를 입력받고, 상기 블랭크 구간의 폭에 따라 상기 제어모드를 이전의 제어모드와 다르게 변경하여 출력하는 제어모드 결정부를 더 포함하는 것을 특징으로 하는 표시장치.
4. 제3항에 있어서, 상기 제어모드 결정부는
   상기 기준 신호의 각 블랭크 구간의 폭을 카운팅하여 카운팅 값을 출력하는 카운터;
   상기 카운팅 값과 기 설정된 기준값을 비교하고, 비교결과에 따라 플래그 신호를 생성하는 비교기; 및
   상기 플래그 신호에 응답하여 상기 제어모드를 변경하여 출력하는 모드 출력부를 포함하는 것을 특징으로 하는 표시장치.
5. 제4항에 있어서, 상기 카운터는 기준 클럭을 입력받고, 상기 각 블랭크 구간 내에 발생되는 상기 기준 클럭의 수를 카운팅 하는 것을 특징으로 하는 표시장치.
6. 제4항에 있어서, 상기 카운팅 값이 상기 기준값과 같거나 큰 경우에 상기 플래그 신호는 로우 레벨에서 하이 레벨로 변경되고, 상기 제어 모드가 변경된 후 상기 플래그 신호는 다시 로우 레벨을 갖는 것을 특징으로 하는 표시장치.
7. 제4항에 있어서, 상기 모드 출력부는 상기 플래그 신호가 로우 레벨을 유지하는 상기 제어모드를 이전의 제어모드와 동일하게 유지하는 것을 특징으로 하는 표시장치.
8. 제4항에 있어서, 상기 타이밍 컨트롤러는 상기 기준값을 저장하는 메모리를 더 포함하는 것을 특징으로 하는 표시장치.
9. 제4항에 있어서, 상기 기준 신호는 외부 시스템과 상기 표시패널의 수직 방향 신호의 주사 시점을 동기시키기 위한 수직 동기 신호인 것을 특징으로 하는 표시장치.
10. 제4항에 있어서, 상기 게이트 제어 신호는 게이트 클럭 신호를 포함하는 것을 특징으로 하는 표시장치.
11. 제10항에 있어서, 상기 제어신호 생성부는
    외부로부터 수신된 클럭 신호를 기초로 게이트 클럭 제어신호를 생성하는 클럭 제어신호 생성부; 및
    상기 게이트 제어 신호를 기초로 상기 게이트 클럭 신호를 생성하는 게이트 클럭 생성부를 포함하는 것을 특징으로 하는 표시장치.
12. 제1항에 있어서, 상기 게이트 구동부가 상기 제2 게이트 제어 신호를 수신한 경우 상기 게이트 구동부는 이전 게이트 신호의 출력 이후 일정 시간 뒤에 현재 게이트 신호를 출력하는 것을 특징으로 하는 표시장치.
13. 외부로부터 복수의 유효구간과 복수의 블랭크 구간들을 포함하는 기준 신호를 수신하는 단계;
    상기 기준 신호를 기초로 제1 구동주파수로 동작하는 정상 모드 및 상기 제1 구동주파수보다 작은 제2 구동주파수로 동작하는 저전력 모드 중 어느 하나로 제어모드를 결정하는 단계;
    상기 제어모드가 상기 정상 모드인 경우 제1 게이트 제어 신호를 생성하고, 상기 제어모드가 상기 저전력 모드인 경우 상기 제1 게이트 제어신호보다 작은 주파수를 갖고, 상기 제1 게이트 제어신호의 하이 구간의 폭과 동일한 하이 구간의 폭을 갖는 제2 게이트 제어 신호를 생성하는 단계; 및
    상기 제1 게이트 제어신호 또는 상기 제2 게이트 제어신호를 기초로 다수의 게이트 신호 생성하고, 상기 게이트 신호들을 순차적으로 출력하는 단계를 포함하는 표시장치의 구동방법.
14. 제13항에 있어서, 상기 제어모드를 결정하는 단계는
    상기 기준 신호의 각 블랭크 구간의 폭을 카운팅하여 카운팅 값을 생성하는 단계;
    상기 카운팅 값과 기준값을 비교하고, 상기 비교결과에 따라 플래그 신호를 생성하는 단계; 및
    상기 플래그 신호에 응답하여 상기 제어모드를 변경하여 출력하는 단계를 포함하는 단계를 포함하는 표시장치의 구동방법.
15. 제14항에 있어서, 상기 카운팅 값이 상기 기준값과 같거나 큰 경우에 상기 플래그 신호는 로우 레벨에서 하이 레벨로 변경되고, 상기 제어 모드가 변경된 후 상기 플래그 신호는 다시 상기 로우 레벨을 갖는 것을 특징으로 하는 표시장치의 구동방법.
16. 제14항에 있어서, 상기 제어모드를 결정하는 단계는 상기 플래그 신호가 로우 레벨을 유지하는 경우 상기 제어모드를 이전의 제어모드와 동일하게 유지하는 것을 특징으로 하는 표시장치의 구동방법.
17. 제13항에 있어서, 상기 기준 신호는 외부 시스템과 상기 표시패널의 수직 방향 신호의 주사 시점을 동기시키기 위한 수직 동기 신호인 것을 특징으로 하는 표시장치의 구동방법.
18. 제13항에 있어서, 상기 게이트 신호를 출력하는 단계에 있어서,
    상기 제2 게이트 제어 신호를 기초로 상기 게이트 신호를 출력하는 경우, 이전 게이트 신호의 출력 이후 일정 시간 뒤에 현재 게이트 신호를 출력하는 것을 특징으로 하는 표시장치의 구동방법.
19. 제13항에 있어서, 상기 게이트 제어 신호는 게이트 클럭 신호를 포함하는 것을 특징으로 하는 표시장치의 구동방법.

Images