JP2001292577A - インバータ発電装置 - Google Patents
インバータ発電装置Info
- Publication number
- JP2001292577A JP2001292577A JP2000105353A JP2000105353A JP2001292577A JP 2001292577 A JP2001292577 A JP 2001292577A JP 2000105353 A JP2000105353 A JP 2000105353A JP 2000105353 A JP2000105353 A JP 2000105353A JP 2001292577 A JP2001292577 A JP 2001292577A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- duty ratio
- output
- output voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 37
- 238000010248 power generation Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 10
- 238000002485 combustion reaction Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 4
- 241001508691 Martes zibellina Species 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】直流電源部の出力電圧の許容変動範囲を従来よ
りも広くとることができるインバータ発電装置を提供す
る。 【解決手段】負荷接続端子５ｕ，５ｖ間に得る交流出力
電圧の波形を所望の波形とするために必要なインバータ
回路のスイッチ素子のオンオフ動作のデューティ比を基
準デューティ比Ｄo として演算する。直流電源部１の出
力電圧ＶD に対する交流出力電圧の波高値ＶA の比ＶA
／ＶD を補正係数Ｋv として求めて、この補正係数Ｋv
と基準デューティ比Ｄo との積を実デューティ比Ｄと
し、この実デューティ比Ｄでインバータ回路２のスイッ
チ素子をオンオフさせることにより、負荷接続端子間に
所望の大きさの正弦波交流電圧を得る。
りも広くとることができるインバータ発電装置を提供す
る。 【解決手段】負荷接続端子５ｕ，５ｖ間に得る交流出力
電圧の波形を所望の波形とするために必要なインバータ
回路のスイッチ素子のオンオフ動作のデューティ比を基
準デューティ比Ｄo として演算する。直流電源部１の出
力電圧ＶD に対する交流出力電圧の波高値ＶA の比ＶA
／ＶD を補正係数Ｋv として求めて、この補正係数Ｋv
と基準デューティ比Ｄo との積を実デューティ比Ｄと
し、この実デューティ比Ｄでインバータ回路２のスイッ
チ素子をオンオフさせることにより、負荷接続端子間に
所望の大きさの正弦波交流電圧を得る。
Description
【０００１】
【発明の属する技術分野】本発明は、発電機を電源とし
て直流電圧を発生する直流電源部の出力をインバータ回
路を用いて所望の波形を有する交流電圧に変換するイン
バータ発電装置に関する。
て直流電圧を発生する直流電源部の出力をインバータ回
路を用いて所望の波形を有する交流電圧に変換するイン
バータ発電装置に関する。
【０００２】
【従来の技術】内燃機関等の原動機により駆動される交
流発電機を電源とする電源装置として、交流発電機の出
力を整流して得た直流電圧を、インバータ回路により所
定の波高値と周波数とを有する交流電圧に変換するよう
にしたインバータ発電装置が多く用いられている。
流発電機を電源とする電源装置として、交流発電機の出
力を整流して得た直流電圧を、インバータ回路により所
定の波高値と周波数とを有する交流電圧に変換するよう
にしたインバータ発電装置が多く用いられている。
【０００３】この種の発電装置は、例えば、図４に示し
たように、一定の直流電圧を出力する直流電源部１´
と、直流電源部１´が出力する直流電圧を交流電圧に変
換するインバータ回路２と、インバータ回路２を制御す
るコントローラ３´と、インバータ回路２の出力から高
調波成分を除去するフィルタ４と、フィルタ４の出力が
印加された負荷接続端子５ｕ，５ｖと、負荷電流を検出
する負荷電流検出回路６と、負荷接続端子間の電圧を検
出する出力電圧検出回路７とにより構成されている。
たように、一定の直流電圧を出力する直流電源部１´
と、直流電源部１´が出力する直流電圧を交流電圧に変
換するインバータ回路２と、インバータ回路２を制御す
るコントローラ３´と、インバータ回路２の出力から高
調波成分を除去するフィルタ４と、フィルタ４の出力が
印加された負荷接続端子５ｕ，５ｖと、負荷電流を検出
する負荷電流検出回路６と、負荷接続端子間の電圧を検
出する出力電圧検出回路７とにより構成されている。
【０００４】直流電源部１´は、一定の回転速度で回転
するように回転速度が制御される内燃機関Ｅ／Ｇと、内
燃機関Ｅ／Ｇにより駆動される交流発電機Ｇと、発電機
Ｇの出力を整流する制御整流回路ＣＲと、制御整流回路
ＣＲを制御する制御回路Ｒｅｇと、制御整流回路ＣＲの
出力端子間に接続された電源コンデンサＣｄとからなっ
ている。
するように回転速度が制御される内燃機関Ｅ／Ｇと、内
燃機関Ｅ／Ｇにより駆動される交流発電機Ｇと、発電機
Ｇの出力を整流する制御整流回路ＣＲと、制御整流回路
ＣＲを制御する制御回路Ｒｅｇと、制御整流回路ＣＲの
出力端子間に接続された電源コンデンサＣｄとからなっ
ている。
【０００５】図示の交流発電機Ｇは、例えば内燃機関に
より回転駆動される磁石回転子と、スター結線された３
相の電機子コイルＡｕ，Ａｖ，Ａｗを有する固定子とを
備えた磁石発電機からなっていて、内燃機関Ｅ／Ｇの回
転に同期して３相交流電圧を出力する。
より回転駆動される磁石回転子と、スター結線された３
相の電機子コイルＡｕ，Ａｖ，Ａｗを有する固定子とを
備えた磁石発電機からなっていて、内燃機関Ｅ／Ｇの回
転に同期して３相交流電圧を出力する。
【０００６】制御整流回路ＣＲは、サイリスタＴhu〜Ｔ
hwとダイオードＤx 〜Ｄz とにより３相全波整流回路を
構成したものからなっていて、その３相の交流入力端子
に発電機Ｇの３相の出力端子が接続され、直流出力端子
間にコンデンサＣｄが接続されている。
hwとダイオードＤx 〜Ｄz とにより３相全波整流回路を
構成したものからなっていて、その３相の交流入力端子
に発電機Ｇの３相の出力端子が接続され、直流出力端子
間にコンデンサＣｄが接続されている。
【０００７】サイリスタＴhu〜Ｔhwを制御する制御回路
Ｒｅｇは、コンデンサＣｄの両端の電圧を検出する電圧
検知回路Ｄと、電圧検知回路Ｄの出力電圧を設定電圧と
比較する比較器ＣＰと、電圧検知回路Ｄの出力電圧を設
定電圧に等しくするように、比較器ＣＰの出力に応じて
サイリスタＴhu〜Ｔhwに制御信号（トリガ信号）を与え
る制御信号出力回路ＳＣとからなっている。
Ｒｅｇは、コンデンサＣｄの両端の電圧を検出する電圧
検知回路Ｄと、電圧検知回路Ｄの出力電圧を設定電圧と
比較する比較器ＣＰと、電圧検知回路Ｄの出力電圧を設
定電圧に等しくするように、比較器ＣＰの出力に応じて
サイリスタＴhu〜Ｔhwに制御信号（トリガ信号）を与え
る制御信号出力回路ＳＣとからなっている。
【０００８】交流発電機Ｇの出力を単に整流して直流電
圧を得るようにした直流電源部１´の出力電圧ＶD 対出
力電流ＩD 特性は、図８に示した曲線Ｐo −Ｐr −Ｐs
のような垂下特性になり、出力電圧ＶD は、出力電流の
増大に伴って低下していく。このような特性を有する直
流電源部の整流回路として上記のような制御整流回路Ｃ
Ｒを用いて、その出力電圧を設定値ＶA に保つようにサ
イリスタＴhu〜Ｔhwを制御すると、直流電源部１´の出
力特性は図８の曲線Ｐo ´−Ｐr −Ｐs のようになり、
出力電流ＩD が０からＩDmaxの範囲で出力電圧ＶD が一
定値ＶA に保たれる。
圧を得るようにした直流電源部１´の出力電圧ＶD 対出
力電流ＩD 特性は、図８に示した曲線Ｐo −Ｐr −Ｐs
のような垂下特性になり、出力電圧ＶD は、出力電流の
増大に伴って低下していく。このような特性を有する直
流電源部の整流回路として上記のような制御整流回路Ｃ
Ｒを用いて、その出力電圧を設定値ＶA に保つようにサ
イリスタＴhu〜Ｔhwを制御すると、直流電源部１´の出
力特性は図８の曲線Ｐo ´−Ｐr −Ｐs のようになり、
出力電流ＩD が０からＩDmaxの範囲で出力電圧ＶD が一
定値ＶA に保たれる。
【０００９】インバータ回路２は、スイッチ素子Ｆｕ，
Ｆｖ，Ｆｘ及びＦｙをブリッジ接続することにより、直
流電源部１´から負荷に流れる電流の極性を切換えるス
イッチ回路を構成した周知のブリッジ形の回路からなっ
ている。図示の例では、スイッチ素子Ｆｕ，Ｆｖ，Ｆｘ
及びＦｙがＭＯＳＦＥＴからなっていて、ＦＥＴ Ｆ
ｕ，Ｆｖのドレインが共通接続されるとともに、ＦＥＴ
Ｆｘ及びＦｙのソースが共通接続され、ＦＥＴ Ｆ
ｘ，ＦｙのドレインがそれぞれＦＥＴ Ｆｕ，Ｆｖのソ
ースに接続されている。ＦＥＴ Ｆｕ，Ｆｖ，Ｆｘ及び
Ｆｙのドレインソース間にはそれぞれ寄生ダイオードＤ
fu，Ｄfv，Ｄfx及びＤfyが形成されている。
Ｆｖ，Ｆｘ及びＦｙをブリッジ接続することにより、直
流電源部１´から負荷に流れる電流の極性を切換えるス
イッチ回路を構成した周知のブリッジ形の回路からなっ
ている。図示の例では、スイッチ素子Ｆｕ，Ｆｖ，Ｆｘ
及びＦｙがＭＯＳＦＥＴからなっていて、ＦＥＴ Ｆ
ｕ，Ｆｖのドレインが共通接続されるとともに、ＦＥＴ
Ｆｘ及びＦｙのソースが共通接続され、ＦＥＴ Ｆ
ｘ，ＦｙのドレインがそれぞれＦＥＴ Ｆｕ，Ｆｖのソ
ースに接続されている。ＦＥＴ Ｆｕ，Ｆｖ，Ｆｘ及び
Ｆｙのドレインソース間にはそれぞれ寄生ダイオードＤ
fu，Ｄfv，Ｄfx及びＤfyが形成されている。
【００１０】インバータ回路２は、そのブリッジの対角
位置にあるスイッチＦｕ，Ｆｙがオン状態になる期間
と、Ｆｖ，Ｆｘがオン状態になる期間とが交互に生じる
ように制御されて、直流電源部１´が出力する直流電圧
を交流電圧に変換する。
位置にあるスイッチＦｕ，Ｆｙがオン状態になる期間
と、Ｆｖ，Ｆｘがオン状態になる期間とが交互に生じる
ように制御されて、直流電源部１´が出力する直流電圧
を交流電圧に変換する。
【００１１】フィルタ４は、コイルＬ1 及びＬ2 とコン
デンサＣ1 及びＣ2 と抵抗Ｒ1 とからなる低域通過フィ
ルタで、インバータ回路２に含まれる高調波成分を除去
して出力電圧の波形を滑らかにする。
デンサＣ1 及びＣ2 と抵抗Ｒ1 とからなる低域通過フィ
ルタで、インバータ回路２に含まれる高調波成分を除去
して出力電圧の波形を滑らかにする。
【００１２】出力電圧検出回路７は、演算増幅器ＯＰ1
と、負荷接続端子５ｕ及び５ｖと演算増幅器ＯＰ1 の入
力端子との間に接続された抵抗Ｒｕ及びＲｖとからなっ
ていて、負荷接続端子間の電圧に比例した電圧を出力電
圧検出信号としてコントローラ３´に与える。
と、負荷接続端子５ｕ及び５ｖと演算増幅器ＯＰ1 の入
力端子との間に接続された抵抗Ｒｕ及びＲｖとからなっ
ていて、負荷接続端子間の電圧に比例した電圧を出力電
圧検出信号としてコントローラ３´に与える。
【００１３】コントローラ３´は、ＣＰＵ３ａと、図示
しないＲＯＭ，ＲＡＭ、カウンタ，タイマ等を有するマ
イクロコンピュータと、ＣＰＵ３ａからの指令に応じて
インバータ回路のスイッチ素子Ｆｕ，Ｆｖ，Ｆｘ及びＦ
ｙにそれぞれ駆動信号（スイッチ素子をオン状態にする
信号）Ｓｕ，Ｓｖ，Ｓｘ及びＳｙを与える駆動信号出力
回路３ｂと、負荷電流検出回路６の出力を入力として、
負荷電流の検出値を制限値と比較して、負荷電流の検出
値が制限値を超えているとき（過電流が検出されたと
き）にマイクロコンピュータ３ａに過電流検出信号を与
える比較器３ｃと、出力電圧検出回路７の出力をデジタ
ル信号に変換するＡ／Ｄ変換器３ｄとからなっている。
しないＲＯＭ，ＲＡＭ、カウンタ，タイマ等を有するマ
イクロコンピュータと、ＣＰＵ３ａからの指令に応じて
インバータ回路のスイッチ素子Ｆｕ，Ｆｖ，Ｆｘ及びＦ
ｙにそれぞれ駆動信号（スイッチ素子をオン状態にする
信号）Ｓｕ，Ｓｖ，Ｓｘ及びＳｙを与える駆動信号出力
回路３ｂと、負荷電流検出回路６の出力を入力として、
負荷電流の検出値を制限値と比較して、負荷電流の検出
値が制限値を超えているとき（過電流が検出されたと
き）にマイクロコンピュータ３ａに過電流検出信号を与
える比較器３ｃと、出力電圧検出回路７の出力をデジタ
ル信号に変換するＡ／Ｄ変換器３ｄとからなっている。
【００１４】ＣＰＵ３ａは、インバータ回路のスイッチ
素子Ｆｕ，Ｆｖ，Ｆｘ及びＦｙをそれぞれ駆動する（オ
ン状態にする）ことを指令する駆動指令信号Ｓｕ´，Ｓ
ｖ´，Ｓｘ´及びＳｙ´を所定のタイミングで駆動信号
出力回路３ｂに与える。
素子Ｆｕ，Ｆｖ，Ｆｘ及びＦｙをそれぞれ駆動する（オ
ン状態にする）ことを指令する駆動指令信号Ｓｕ´，Ｓ
ｖ´，Ｓｘ´及びＳｙ´を所定のタイミングで駆動信号
出力回路３ｂに与える。
【００１５】ＣＰＵ３ａはまた、インバータ回路２の動
作を許可する条件が成立しているときにＥＮＡＢＬＥの
状態（動作を許可することを指令する状態）になり、イ
ンバータ回路の動作を禁止する条件が成立した時にＤＩ
ＳＡＢＬＥの状態（動作を禁止を指令することを指令す
る状態）になるＥ／Ｄ信号（ＥＮＡＢＬＥ／ＤＩＳＡＢ
ＬＥ信号）を駆動信号出力回路３ｂに与える。駆動信号
出力回路３ｂは、ＣＰＵ３ａからＥＮＡＢＬＥ信号が与
えられている状態で駆動指令信号Ｓｕ´，Ｓｖ´，Ｓｘ
´及びＳｙ´が与えられたときにスイッチ素子（図示の
例ではＦＥＴ）Ｆｕ，Ｆｖ，Ｆｘ及びＦｙのゲートにそ
れぞれ駆動信号Ｓｕ，Ｓｖ，Ｓｘ及びＳｙを与える。
作を許可する条件が成立しているときにＥＮＡＢＬＥの
状態（動作を許可することを指令する状態）になり、イ
ンバータ回路の動作を禁止する条件が成立した時にＤＩ
ＳＡＢＬＥの状態（動作を禁止を指令することを指令す
る状態）になるＥ／Ｄ信号（ＥＮＡＢＬＥ／ＤＩＳＡＢ
ＬＥ信号）を駆動信号出力回路３ｂに与える。駆動信号
出力回路３ｂは、ＣＰＵ３ａからＥＮＡＢＬＥ信号が与
えられている状態で駆動指令信号Ｓｕ´，Ｓｖ´，Ｓｘ
´及びＳｙ´が与えられたときにスイッチ素子（図示の
例ではＦＥＴ）Ｆｕ，Ｆｖ，Ｆｘ及びＦｙのゲートにそ
れぞれ駆動信号Ｓｕ，Ｓｖ，Ｓｘ及びＳｙを与える。
【００１６】負荷接続端子５ｕ，５ｖ間には、コネクタ
８を介して適宜の負荷９が接続される。
８を介して適宜の負荷９が接続される。
【００１７】ＣＰＵ３ａは、インバータ回路２のブリッ
ジの対角位置にあるスイッチ素子Ｆｕ，Ｆｙをオン状態
にする期間と他の対角位置にあるスイッチ素子Ｆｖ，Ｆ
ｘをオン状態にする期間を交互に生じさせて直流電源部
１の出力電圧を交流電圧に変換するべく、インバータ回
路のスイッチ素子をオン状態にすることを指令する駆動
指令信号Ｓｕ´，Ｓｙ´及びＳｖ´，Ｓｘ´を発生す
る。
ジの対角位置にあるスイッチ素子Ｆｕ，Ｆｙをオン状態
にする期間と他の対角位置にあるスイッチ素子Ｆｖ，Ｆ
ｘをオン状態にする期間を交互に生じさせて直流電源部
１の出力電圧を交流電圧に変換するべく、インバータ回
路のスイッチ素子をオン状態にすることを指令する駆動
指令信号Ｓｕ´，Ｓｙ´及びＳｖ´，Ｓｘ´を発生す
る。
【００１８】ＣＰＵ３ａはまた、負荷接続端子間に得る
交流電圧の波形を所望の波形とするために、インバータ
回路の上段のスイッチ素子に駆動信号を与えることを指
令する駆動指令信号Ｓｕ´，Ｓｖ´の少なくとも一方及
び下段のスイッチ素子に駆動信号を与えることを指令す
る駆動指令信号Ｓｘ´，Ｓｙ´のうちの少なくとも一方
を所定のデューティ比で断続する波形のＰＷＭ信号とし
て、該ＰＷＭ信号を一定のＰＷＭ周期Δｔで発生させ
る。これにより駆動信号Ｓｕ，Ｓｖのうちの少なくとも
一方及び駆動信号Ｓｘ，Ｓｙのうちの少なくとも一方を
所定のデューティ比で断続する波形として、インバータ
回路２から所望の波形の交流電圧をＰＷＭ変調した波形
の電圧を出力させる。
交流電圧の波形を所望の波形とするために、インバータ
回路の上段のスイッチ素子に駆動信号を与えることを指
令する駆動指令信号Ｓｕ´，Ｓｖ´の少なくとも一方及
び下段のスイッチ素子に駆動信号を与えることを指令す
る駆動指令信号Ｓｘ´，Ｓｙ´のうちの少なくとも一方
を所定のデューティ比で断続する波形のＰＷＭ信号とし
て、該ＰＷＭ信号を一定のＰＷＭ周期Δｔで発生させ
る。これにより駆動信号Ｓｕ，Ｓｖのうちの少なくとも
一方及び駆動信号Ｓｘ，Ｓｙのうちの少なくとも一方を
所定のデューティ比で断続する波形として、インバータ
回路２から所望の波形の交流電圧をＰＷＭ変調した波形
の電圧を出力させる。
【００１９】上記ＰＷＭ信号は、Ｈレベル（高レベル）
とＬレベル（低レベルまたは零レベル）との２つの状態
をとる２値信号である。ＰＷＭ信号は、そのレベルがＨ
レベル及びＬレベルのいずれか一方のレベルにある期間
スイッチ素子をオン状態にすることを指令し、そのレベ
ルが他方のレベルにある期間スイッチ素子をオフ状態に
することを指令する。以下の説明では、ＰＷＭ信号がＨ
レベルにある期間が、スイッチ素子をオン状態に保つこ
とを指令する期間であるとする。
とＬレベル（低レベルまたは零レベル）との２つの状態
をとる２値信号である。ＰＷＭ信号は、そのレベルがＨ
レベル及びＬレベルのいずれか一方のレベルにある期間
スイッチ素子をオン状態にすることを指令し、そのレベ
ルが他方のレベルにある期間スイッチ素子をオフ状態に
することを指令する。以下の説明では、ＰＷＭ信号がＨ
レベルにある期間が、スイッチ素子をオン状態に保つこ
とを指令する期間であるとする。
【００２０】ＣＰＵ３ａは、所定のＰＷＭ周期Δｔで、
インバータ回路の所定のスイッチ素子を所定のデューテ
ィ比でオンオフさせるようにＰＷＭ信号を発生させる。
インバータ回路の所定のスイッチ素子を所定のデューテ
ィ比でオンオフさせるようにＰＷＭ信号を発生させる。
【００２１】本明細書では、インバータ回路のスイッチ
素子がオン状態になる期間ΔｔonがＰＷＭ周期Δｔの長
さに対して占める割合Δｔon／Δｔをスイッチ素子のオ
ンオフのデューティ比と呼ぶ。
素子がオン状態になる期間ΔｔonがＰＷＭ周期Δｔの長
さに対して占める割合Δｔon／Δｔをスイッチ素子のオ
ンオフのデューティ比と呼ぶ。
【００２２】ＣＰＵ３ａは、例えば、その内部に有する
カウンタが所定の数のクロックパルスを計数する毎にイ
ンバータ回路のスイッチ素子をオン状態にするスイッチ
タイミングを検出して、各スイッチタイミングが検出さ
れる毎に内部割込みをかけ、その内部割込み処理におい
てそのスイッチタイミングでオンオフ制御が行われるス
イッチ素子のオンオフのデューティ比を演算する。そし
て、演算したデューティ比に基づいて、ＰＷＭ信号発生
用タイマにスイッチ素子のオン時間（スイッチ素子をオ
ン状態に保つ時間）をセットし、該タイマがオン時間の
計測を行っている間駆動指令信号を出力するポートの電
位をＨレベルとして、インバータ回路の所定のスイッチ
素子をオン状態にすることを指令するＰＷＭ信号（駆動
指令信号）を発生する。
カウンタが所定の数のクロックパルスを計数する毎にイ
ンバータ回路のスイッチ素子をオン状態にするスイッチ
タイミングを検出して、各スイッチタイミングが検出さ
れる毎に内部割込みをかけ、その内部割込み処理におい
てそのスイッチタイミングでオンオフ制御が行われるス
イッチ素子のオンオフのデューティ比を演算する。そし
て、演算したデューティ比に基づいて、ＰＷＭ信号発生
用タイマにスイッチ素子のオン時間（スイッチ素子をオ
ン状態に保つ時間）をセットし、該タイマがオン時間の
計測を行っている間駆動指令信号を出力するポートの電
位をＨレベルとして、インバータ回路の所定のスイッチ
素子をオン状態にすることを指令するＰＷＭ信号（駆動
指令信号）を発生する。
【００２３】この場合、負荷接続端子間に得る交流出力
電圧の周期をＴとし、ＰＷＭ周期をΔｔとすると、ＣＰ
Ｕ３ａは、交流出力電圧の１サイクル当り、Ｔ／Δｔ回
内部割込みをかける。
電圧の周期をＴとし、ＰＷＭ周期をΔｔとすると、ＣＰ
Ｕ３ａは、交流出力電圧の１サイクル当り、Ｔ／Δｔ回
内部割込みをかける。
【００２４】交流出力電圧の波形を正弦波形とする場
合、ｎ番目（ｎは０からＴ／Δｔまでの値をとる正の整
数）のスイッチタイミングでオンオフ制御されるスイッ
チ素子のオンオフの基準デューティ比Ｄo は下記の式に
より与えられる。
合、ｎ番目（ｎは０からＴ／Δｔまでの値をとる正の整
数）のスイッチタイミングでオンオフ制御されるスイッ
チ素子のオンオフの基準デューティ比Ｄo は下記の式に
より与えられる。
【００２５】 Ｄo ＝sin （２πｎΔｔ／Ｔ） …（１） ここで、ｎ＝０は交流出力電圧が負の半波から正の半波
に移行する際に生じる零点に対応している。
に移行する際に生じる零点に対応している。
【００２６】図５は、負荷接続端子間に正弦波形の交流
電圧を得る場合のスイッチタイミングｔ0 ，ｔ1 ，…，
ｔq （ｑ＝Ｔ／Δｔ）と、（１）式により与えられる各
スイッチタイミングにおける基準デューティ比Ｄo との
関係を示したものである。同図においてａは負荷接続端
子間に得ようとする正弦波形の交流出力電圧、ΔｔはＰ
ＷＭ周期、ＶA は交流出力電圧ａの波高値、Ｖavは交流
出力電圧ａの平均値、Ｔは交流出力電圧の周期である。
電圧を得る場合のスイッチタイミングｔ0 ，ｔ1 ，…，
ｔq （ｑ＝Ｔ／Δｔ）と、（１）式により与えられる各
スイッチタイミングにおける基準デューティ比Ｄo との
関係を示したものである。同図においてａは負荷接続端
子間に得ようとする正弦波形の交流出力電圧、ΔｔはＰ
ＷＭ周期、ＶA は交流出力電圧ａの波高値、Ｖavは交流
出力電圧ａの平均値、Ｔは交流出力電圧の周期である。
【００２７】図５に示すように、ＰＷＭ信号のデューテ
ィ比は正弦波交流出力電圧ａの瞬時値の変化に伴って時
間Δｔ毎に変化する。インバータ回路２からは１サイク
ルの正弦波交流電圧をｎ個に分割してＰＷＭ変調した波
形を有する交流電圧が出力される。
ィ比は正弦波交流出力電圧ａの瞬時値の変化に伴って時
間Δｔ毎に変化する。インバータ回路２からは１サイク
ルの正弦波交流電圧をｎ個に分割してＰＷＭ変調した波
形を有する交流電圧が出力される。
【００２８】図６はＰＷＭ変調された正弦波交流電圧ａ
と、該交流電圧ａをＰＷＭ変調した電圧ａ´の波形とを
示している。ＰＷＭ変調された交流電圧ａ´をフィルタ
４に通すことにより、高調波成分を除去して負荷接続端
子５ｕ，５ｖ間に滑らかな正弦波形の出力電圧ａを得る
ことができる。
と、該交流電圧ａをＰＷＭ変調した電圧ａ´の波形とを
示している。ＰＷＭ変調された交流電圧ａ´をフィルタ
４に通すことにより、高調波成分を除去して負荷接続端
子５ｕ，５ｖ間に滑らかな正弦波形の出力電圧ａを得る
ことができる。
【００２９】インバータ回路２から図６に示すようなＰ
ＷＭ変調された交流電圧ａ´を得る場合、インバータ回
路２のスイッチ素子Ｆｕ，Ｆｖ，Ｆｘ及びＦｙは、例え
ば図７に示すスイッチパターンでオンオフ制御される。
この例では、正弦波交流電圧の正の半波の期間スイッチ
素子Ｆｕがオン状態に保持され、スイッチ素子Ｆｕがオ
ン状態に保持されている間、該スイッチ素子Ｆｕの対角
位置にあるスイッチ素子Ｆｙが所定のデューティでオン
オフさせられる。このときオン状態に保持されるスイッ
チ素子Ｆｕと同じアームにあるスイッチ素子Ｆｘはオフ
状態に保持され、オンオフ制御されるスイッチ素子Ｆｙ
と同じアームにあるスイッチ素子Ｆｖはスイッチ素子Ｆ
ｙのオンオフ動作のパターンを反転させたパターンでオ
ンオフさせられる。また正弦波交流電圧の負の半波の期
間においては、スイッチ素子Ｆｖがオン状態に保持さ
れ、該スイッチ素子Ｆｖの対角位置にあるスイッチ素子
Ｆｘが所定のデューティでオンオフさせられる。このと
きスイッチ素子Ｆｖと同じアームにあるスイッチ素子Ｆ
ｙはオフ状態に保持され、オンオフ制御されるスイッチ
素子Ｆｘと同じアームにあるスイッチ素子Ｆｕはスイッ
チ素子Ｆｘのオンオフ動作のパターンを反転させたパタ
ーンでオンオフさせられる。インバータ回路２は、同じ
アームのスイッチ素子が同時にオン状態になって電源が
短絡される状態が生じることがないように制御される。
ＷＭ変調された交流電圧ａ´を得る場合、インバータ回
路２のスイッチ素子Ｆｕ，Ｆｖ，Ｆｘ及びＦｙは、例え
ば図７に示すスイッチパターンでオンオフ制御される。
この例では、正弦波交流電圧の正の半波の期間スイッチ
素子Ｆｕがオン状態に保持され、スイッチ素子Ｆｕがオ
ン状態に保持されている間、該スイッチ素子Ｆｕの対角
位置にあるスイッチ素子Ｆｙが所定のデューティでオン
オフさせられる。このときオン状態に保持されるスイッ
チ素子Ｆｕと同じアームにあるスイッチ素子Ｆｘはオフ
状態に保持され、オンオフ制御されるスイッチ素子Ｆｙ
と同じアームにあるスイッチ素子Ｆｖはスイッチ素子Ｆ
ｙのオンオフ動作のパターンを反転させたパターンでオ
ンオフさせられる。また正弦波交流電圧の負の半波の期
間においては、スイッチ素子Ｆｖがオン状態に保持さ
れ、該スイッチ素子Ｆｖの対角位置にあるスイッチ素子
Ｆｘが所定のデューティでオンオフさせられる。このと
きスイッチ素子Ｆｖと同じアームにあるスイッチ素子Ｆ
ｙはオフ状態に保持され、オンオフ制御されるスイッチ
素子Ｆｘと同じアームにあるスイッチ素子Ｆｕはスイッ
チ素子Ｆｘのオンオフ動作のパターンを反転させたパタ
ーンでオンオフさせられる。インバータ回路２は、同じ
アームのスイッチ素子が同時にオン状態になって電源が
短絡される状態が生じることがないように制御される。
【００３０】上記のように、図７に示した例では、対角
位置にあるスイッチ素子のうち各アームの下段に位置す
るスイッチ素子をＰＷＭ信号によりオンオフ制御してい
る。各アームの下段のスイッチ素子（例えばＦｘ）をＰ
ＷＭ信号によりオンオフ制御する際には、同じアームの
スイッチ素子（例えばＦｕ）はオフ状態に保持してもよ
いが、図７に示した例では、各アームの下段のスイッチ
素子をオンオフ制御する際に同じアームの上段のスイッ
チ素子を下段のスイッチ素子のオンオフ動作パターンを
反転させたパターンでオンオフさせている。このように
すると、各アームの下段のスイッチ素子がオン状態にな
った期間にフィルタ４のコンデンサに蓄積された電荷を
各アームの上段のスイッチ素子がオン状態になったとき
に逃すことができるため、負荷接続端子間に得られる交
流電圧の波形をより正確に正弦波に近付けることができ
る。
位置にあるスイッチ素子のうち各アームの下段に位置す
るスイッチ素子をＰＷＭ信号によりオンオフ制御してい
る。各アームの下段のスイッチ素子（例えばＦｘ）をＰ
ＷＭ信号によりオンオフ制御する際には、同じアームの
スイッチ素子（例えばＦｕ）はオフ状態に保持してもよ
いが、図７に示した例では、各アームの下段のスイッチ
素子をオンオフ制御する際に同じアームの上段のスイッ
チ素子を下段のスイッチ素子のオンオフ動作パターンを
反転させたパターンでオンオフさせている。このように
すると、各アームの下段のスイッチ素子がオン状態にな
った期間にフィルタ４のコンデンサに蓄積された電荷を
各アームの上段のスイッチ素子がオン状態になったとき
に逃すことができるため、負荷接続端子間に得られる交
流電圧の波形をより正確に正弦波に近付けることができ
る。
【００３１】上記のインバータ発電装置では、ＰＷＭ信
号の周波数を高くすればする程交流電圧の１サイクルの
間にかかる割込みの回数が多くなって、出力電圧の波形
がより正弦波に近い滑らかな波形となる。しかしなが
ら、スイッチ素子のターンオン時間やターンオフ時間等
に起因して、コントローラ３´のＣＰＵ３ａがＰＷＭ信
号を発生してからスイッチ素子が実際に動作するまで要
する遅延時間や、ＣＰＵの性能（内部処理時間等）を考
慮してＰＷＭ信号の周波数を決定する必要があるため、
ＰＷＭ信号の周波数を無限に高くすることはできない。
通常ＰＷＭ信号の周波数は１０ＫＨｚ程度に設定され、
このＰＷＭ信号の周波数に応じてフィルタ４のコイルＬ
1 ，Ｌ2 、コンデンサＣ1 ，Ｃ2 及び抵抗Ｒ1 の定数が
決定される。
号の周波数を高くすればする程交流電圧の１サイクルの
間にかかる割込みの回数が多くなって、出力電圧の波形
がより正弦波に近い滑らかな波形となる。しかしなが
ら、スイッチ素子のターンオン時間やターンオフ時間等
に起因して、コントローラ３´のＣＰＵ３ａがＰＷＭ信
号を発生してからスイッチ素子が実際に動作するまで要
する遅延時間や、ＣＰＵの性能（内部処理時間等）を考
慮してＰＷＭ信号の周波数を決定する必要があるため、
ＰＷＭ信号の周波数を無限に高くすることはできない。
通常ＰＷＭ信号の周波数は１０ＫＨｚ程度に設定され、
このＰＷＭ信号の周波数に応じてフィルタ４のコイルＬ
1 ，Ｌ2 、コンデンサＣ1 ，Ｃ2 及び抵抗Ｒ1 の定数が
決定される。
【００３２】コントローラ３´のＣＰＵ３ａは、出力電
圧検出回路７とＡ／Ｄ変換器３ｄとを通して負荷接続端
子５ｕ，５ｖ間の電圧の瞬時値を示す瞬時データＡＮ０
を読み込む。
圧検出回路７とＡ／Ｄ変換器３ｄとを通して負荷接続端
子５ｕ，５ｖ間の電圧の瞬時値を示す瞬時データＡＮ０
を読み込む。
【００３３】ＣＰＵ３ａは、上記のようにして読み込ん
だ実際の交流電圧の瞬時値を負荷接続端子間に得ようと
する交流電圧の所望の瞬時値（マイクロコンピュータの
ＲＯＭに記憶されている。）と比較して、実際の交流電
圧の瞬時値と所望の瞬時値との偏差を零にするように各
スイッチタイミングにおけるスイッチ素子のオンオフの
デューティ比を修正する。これにより、負荷接続端子間
に所望の瞬時値を有する正弦波形の交流出力電圧を得
る。
だ実際の交流電圧の瞬時値を負荷接続端子間に得ようと
する交流電圧の所望の瞬時値（マイクロコンピュータの
ＲＯＭに記憶されている。）と比較して、実際の交流電
圧の瞬時値と所望の瞬時値との偏差を零にするように各
スイッチタイミングにおけるスイッチ素子のオンオフの
デューティ比を修正する。これにより、負荷接続端子間
に所望の瞬時値を有する正弦波形の交流出力電圧を得
る。
【００３４】ＣＰＵ３ａはまた、負荷電流が許容値を超
えて、負荷電流検出回路６の出力信号の大きさが制限値
を超えたときに駆動信号出力回路３ｂに与えるＥ／Ｄ信
号（ＥＮＡＢＬＥ／ＤＩＳＡＢＬＥ信号）をＤＩＳＡＢ
ＬＥにする。このとき駆動信号出力回路３ｂは、インバ
ータ回路２の各スイッチ素子への駆動信号の供給を停止
して、インバータ回路２の動作を停止させ、インバータ
回路のスイッチ素子が過電流により破壊するのを防止す
る。
えて、負荷電流検出回路６の出力信号の大きさが制限値
を超えたときに駆動信号出力回路３ｂに与えるＥ／Ｄ信
号（ＥＮＡＢＬＥ／ＤＩＳＡＢＬＥ信号）をＤＩＳＡＢ
ＬＥにする。このとき駆動信号出力回路３ｂは、インバ
ータ回路２の各スイッチ素子への駆動信号の供給を停止
して、インバータ回路２の動作を停止させ、インバータ
回路のスイッチ素子が過電流により破壊するのを防止す
る。
【００３５】図４に示した従来のインバータ発電装置の
交流出力電圧Ｖａ（平均値）と負荷電流Ｉａ（平均値）
との関係を与える特性は図９のようになる。交流出力電
圧Ｖａは無負荷時にＶaoを示し、負荷電流が流れると僅
かに低下するが、負荷電流がＩamaxに達するまでの間
は、交流出力電圧Ｖａがほぼ一定に保たれる。負荷電流
がＩamaxを超えると、直流電源部１´の出力電流が図８
のＩDmaxを超えて直流電源部１´の出力電圧が大きく低
下するため、コントローラ３´では制御仕切れなくなっ
て交流出力電圧Ｖａが低下し、その正弦波形を維持する
ことができなくなる。
交流出力電圧Ｖａ（平均値）と負荷電流Ｉａ（平均値）
との関係を与える特性は図９のようになる。交流出力電
圧Ｖａは無負荷時にＶaoを示し、負荷電流が流れると僅
かに低下するが、負荷電流がＩamaxに達するまでの間
は、交流出力電圧Ｖａがほぼ一定に保たれる。負荷電流
がＩamaxを超えると、直流電源部１´の出力電流が図８
のＩDmaxを超えて直流電源部１´の出力電圧が大きく低
下するため、コントローラ３´では制御仕切れなくなっ
て交流出力電圧Ｖａが低下し、その正弦波形を維持する
ことができなくなる。
【００３６】図１０は、直流電源部１´の出力電圧と負
荷接続端子間に得られる交流出力電圧の波形との関係を
示したもので、同図の曲線イは直流電源部１´の出力電
圧が適正なとき（所望の交流出力電圧の波高値にほぼ等
しいとき）の波形を示している。また図１０の曲線ロ及
びハはそれぞれ直流電源部１´の出力電圧が適正な値よ
りも低いとき、及び高いときの波形を示している。
荷接続端子間に得られる交流出力電圧の波形との関係を
示したもので、同図の曲線イは直流電源部１´の出力電
圧が適正なとき（所望の交流出力電圧の波高値にほぼ等
しいとき）の波形を示している。また図１０の曲線ロ及
びハはそれぞれ直流電源部１´の出力電圧が適正な値よ
りも低いとき、及び高いときの波形を示している。
【００３７】
【発明が解決しようとする課題】従来のインバータ発電
装置のように、負荷接続端子間の電圧をコントローラ３
´にフィードバックして、デューティ比を修正すること
により負荷接続端子間に所望の大きさを有する交流電圧
を得るようにした場合には、直流電源部１´の出力電圧
の変動に対して、交流出力電圧の波形を維持することが
難しく、直流電源部１´の出力電圧が必要とする交流出
力電圧の波高値を下回る状態が生じたとき、及び直流電
源部１´の出力電圧が必要とする交流出力電圧の波高値
を超える状態が生じたときに、交流出力電圧の波形が歪
むという問題があった。
装置のように、負荷接続端子間の電圧をコントローラ３
´にフィードバックして、デューティ比を修正すること
により負荷接続端子間に所望の大きさを有する交流電圧
を得るようにした場合には、直流電源部１´の出力電圧
の変動に対して、交流出力電圧の波形を維持することが
難しく、直流電源部１´の出力電圧が必要とする交流出
力電圧の波高値を下回る状態が生じたとき、及び直流電
源部１´の出力電圧が必要とする交流出力電圧の波高値
を超える状態が生じたときに、交流出力電圧の波形が歪
むという問題があった。
【００３８】本発明の目的は、交流出力電圧の波形を維
持することができる直流電源部の出力電圧の許容変動範
囲を従来よりも広くとることができるようにしたインバ
ータ発電装置を提供することにある。
持することができる直流電源部の出力電圧の許容変動範
囲を従来よりも広くとることができるようにしたインバ
ータ発電装置を提供することにある。
【００３９】
【課題を解決するための手段】本発明が対象とするイン
バータ発電装置は、発電機を電源として直流電圧を出力
する直流電源部と、２ｍ個（ｍは２以上の整数）のスイ
ッチ素子をブリッジ接続して構成したスイッチ回路を有
するインバータ回路と、前記インバータ回路の出力から
高調波成分を除去するフィルタと、前記フィルタの出力
が印加される負荷接続端子と、前記負荷接続端子間に所
望の波形の交流出力電圧を得るように前記インバータ回
路のスイッチ素子を所定のデューティ比でオンオフ駆動
するコントローラとを備えたものである。
バータ発電装置は、発電機を電源として直流電圧を出力
する直流電源部と、２ｍ個（ｍは２以上の整数）のスイ
ッチ素子をブリッジ接続して構成したスイッチ回路を有
するインバータ回路と、前記インバータ回路の出力から
高調波成分を除去するフィルタと、前記フィルタの出力
が印加される負荷接続端子と、前記負荷接続端子間に所
望の波形の交流出力電圧を得るように前記インバータ回
路のスイッチ素子を所定のデューティ比でオンオフ駆動
するコントローラとを備えたものである。
【００４０】本発明においては、上記直流電源部が出力
する直流電圧ＶD を検出する直流電圧検出回路が設けら
れ、負荷接続端子間に得る交流出力電圧の波高値を設定
値に保つように直流電圧検出回路により検出された直流
電圧の大きさに応じてスイッチ素子のオンオフのデュー
ティ比を補正するデューティ比補正手段がコントローラ
に設けられる。
する直流電圧ＶD を検出する直流電圧検出回路が設けら
れ、負荷接続端子間に得る交流出力電圧の波高値を設定
値に保つように直流電圧検出回路により検出された直流
電圧の大きさに応じてスイッチ素子のオンオフのデュー
ティ比を補正するデューティ比補正手段がコントローラ
に設けられる。
【００４１】本発明の好ましい態様では、上記コントロ
ーラに、基準デューティ比演算手段と、補正係数演算手
段と、実デューティ比演算手段と、駆動信号供給手段と
が設けられる。
ーラに、基準デューティ比演算手段と、補正係数演算手
段と、実デューティ比演算手段と、駆動信号供給手段と
が設けられる。
【００４２】基準デューティ比演算手段は、インバータ
回路からフィルタを通して得られる交流出力電圧の波形
を所望の波形とするために必要なスイッチ素子のオンオ
フのデューティ比を基準デューティ比Ｄo として演算す
る。
回路からフィルタを通して得られる交流出力電圧の波形
を所望の波形とするために必要なスイッチ素子のオンオ
フのデューティ比を基準デューティ比Ｄo として演算す
る。
【００４３】補正係数演算手段は、交流出力電圧の波高
値を設定値ＶA に等しくするために基準デューティ比に
乗じる必要がある補正係数Ｋv ＝ＶA ／ＶD を演算す
る。
値を設定値ＶA に等しくするために基準デューティ比に
乗じる必要がある補正係数Ｋv ＝ＶA ／ＶD を演算す
る。
【００４４】実デューティ比演算手段は、基準デューテ
ィ比Ｄo に補正係数Ｋv を乗じて各スイッチタイミング
におけるスイッチ素子のオンオフの実デューティ比Ｄを
演算する。
ィ比Ｄo に補正係数Ｋv を乗じて各スイッチタイミング
におけるスイッチ素子のオンオフの実デューティ比Ｄを
演算する。
【００４５】駆動信号供給手段は、実デューティ比演算
手段により演算された実デューティ比Ｄでインバータ回
路のスイッチ素子のオンオフ動作を行わせるようにイン
バータ回路の各スイッチ素子に駆動信号を与える。
手段により演算された実デューティ比Ｄでインバータ回
路のスイッチ素子のオンオフ動作を行わせるようにイン
バータ回路の各スイッチ素子に駆動信号を与える。
【００４６】上記のように構成すると、インバータ回路
のスイッチ素子のオンオフのデューティ比を直流電源部
の出力電圧に対して補正することができるため、交流出
力電圧の正弦波形を維持することができる直流電源部の
出力電圧の許容変動範囲を従来よりも広くとることがで
きる。
のスイッチ素子のオンオフのデューティ比を直流電源部
の出力電圧に対して補正することができるため、交流出
力電圧の正弦波形を維持することができる直流電源部の
出力電圧の許容変動範囲を従来よりも広くとることがで
きる。
【００４７】
【発明の実施の形態】図１は、本発明が対象とするイン
バータ発電装置の構成例を示したもので、同図におい
て、１は直流電源部、２はインバータ回路、３はインバ
ータ回路２を制御するコントローラ、４はインバータ回
路から得られる交流電圧から高調波成分を除去するフィ
ルタ、５ｕ，５ｖは負荷接続端子、６は負荷電流検出回
路、７は出力電圧検出回路である。
バータ発電装置の構成例を示したもので、同図におい
て、１は直流電源部、２はインバータ回路、３はインバ
ータ回路２を制御するコントローラ、４はインバータ回
路から得られる交流電圧から高調波成分を除去するフィ
ルタ、５ｕ，５ｖは負荷接続端子、６は負荷電流検出回
路、７は出力電圧検出回路である。
【００４８】図１に示した発電装置で用いる直流電源部
１は、内燃機関Ｅ／Ｇと、該内燃機関により駆動される
磁石発電機Ｇと、ダイオードＤu 〜Ｄw とＤx 〜Ｄz と
をブリッジ接続して構成した公知の全波整流器Ｒｅｃ
と、整流器Ｒｅｃの出力端子間に接続された電源コンデ
ンサＣｄとからなっている。
１は、内燃機関Ｅ／Ｇと、該内燃機関により駆動される
磁石発電機Ｇと、ダイオードＤu 〜Ｄw とＤx 〜Ｄz と
をブリッジ接続して構成した公知の全波整流器Ｒｅｃ
と、整流器Ｒｅｃの出力端子間に接続された電源コンデ
ンサＣｄとからなっている。
【００４９】このように、直流電源部１は、サイリスタ
を含まないダイオードブリッジ形の全波整流器Ｒｅｃを
用いて発電機Ｇの出力を整流するように構成されている
ため、直流電源部１の出力電圧ＶD 対出力電流ＩD 特性
は図２に示すようになり、発電機Ｇの交流出力を整流し
て得た直流電圧ＶD がそのまま直流電源部１から出力さ
れる。
を含まないダイオードブリッジ形の全波整流器Ｒｅｃを
用いて発電機Ｇの出力を整流するように構成されている
ため、直流電源部１の出力電圧ＶD 対出力電流ＩD 特性
は図２に示すようになり、発電機Ｇの交流出力を整流し
て得た直流電圧ＶD がそのまま直流電源部１から出力さ
れる。
【００５０】図示の例では、直流電源部１の出力電圧
が、演算増幅器ＯＰ2 からなる直流電圧検出回路１０を
通してコントローラ３に入力されている。
が、演算増幅器ＯＰ2 からなる直流電圧検出回路１０を
通してコントローラ３に入力されている。
【００５１】コントローラ３は、ＣＰＵ３ａを有するマ
イクロコンピュータと、ＣＰＵ３ａから与えられる指令
に応じてインバータ回路２のスイッチ素子に駆動信号を
与える駆動信号出力回路３ｂと、負荷電流検出回路６か
ら与えられる負荷電流検出信号の大きさを設定値と比較
して、負荷電流検出信号の大きさが設定値を超えたとき
に過電流検出信号を発生する比較器３ｃと、出力電圧検
出回路７から与えられる出力電圧検出信号をデジタル信
号に変換してＣＰＵ３ａに与えるＡ／Ｄ変換器３ｄと、
直流電圧検出回路１０の出力をデジタル信号に変換して
ＣＰＵ３ａに与えるＡ／Ｄ変換器３ｅとを備えている。
イクロコンピュータと、ＣＰＵ３ａから与えられる指令
に応じてインバータ回路２のスイッチ素子に駆動信号を
与える駆動信号出力回路３ｂと、負荷電流検出回路６か
ら与えられる負荷電流検出信号の大きさを設定値と比較
して、負荷電流検出信号の大きさが設定値を超えたとき
に過電流検出信号を発生する比較器３ｃと、出力電圧検
出回路７から与えられる出力電圧検出信号をデジタル信
号に変換してＣＰＵ３ａに与えるＡ／Ｄ変換器３ｄと、
直流電圧検出回路１０の出力をデジタル信号に変換して
ＣＰＵ３ａに与えるＡ／Ｄ変換器３ｅとを備えている。
【００５２】その他、インバータ回路２、フィルタ４、
出力電圧検出回路７等の構成は図４に示した従来の発電
装置と同様である。
出力電圧検出回路７等の構成は図４に示した従来の発電
装置と同様である。
【００５３】コントローラのＣＰＵ３ａは、マイクロコ
ンピュータ内に設けられたＰＷＭ周期検出用カウンタ
が、ＰＷＭ周期Δｔに相当する所定個数のクロックパル
スを計数する毎にスイッチタイミングを検出する。ＣＰ
Ｕ３ａは、各スイッチタイミングをサンプリングタイミ
ングとして、負荷接続端子５ｕ，５ｖ間の電圧の瞬時値
を示す瞬時データＡＮ０を出力電圧検出回路７とＡ／Ｄ
変換器３ｄとを通して読み込むとともに、直流電源部１
が出力する直流電圧のデータＡＮ１を直流電圧検出回路
１０とＡ／Ｄ変換器３ｅとを通して読み込む。
ンピュータ内に設けられたＰＷＭ周期検出用カウンタ
が、ＰＷＭ周期Δｔに相当する所定個数のクロックパル
スを計数する毎にスイッチタイミングを検出する。ＣＰ
Ｕ３ａは、各スイッチタイミングをサンプリングタイミ
ングとして、負荷接続端子５ｕ，５ｖ間の電圧の瞬時値
を示す瞬時データＡＮ０を出力電圧検出回路７とＡ／Ｄ
変換器３ｄとを通して読み込むとともに、直流電源部１
が出力する直流電圧のデータＡＮ１を直流電圧検出回路
１０とＡ／Ｄ変換器３ｅとを通して読み込む。
【００５４】ＣＰＵ３ａは、ｎ番目（ｎは０からＴ／Δ
ｔまでの値をとる正の整数）のスイッチタイミングが検
出される毎に、前記（１）式で与えられる基準デューテ
ィ比Ｄo を演算する。この基準デューティ比Ｄo は、
（１）式を用いて実際に演算してもよく、予めＲＯＭに
記憶させた基準デューティ比演算用マップ（ｎとＤO と
の間の関係をテーブルの形で記憶したマップ）から読み
出したデータに補間演算を施す等の方法（マップ演算）
により行っても良い。このようにして基準デューティ比
Ｄo を演算する過程により基準デューティ比演算手段が
実現される。
ｔまでの値をとる正の整数）のスイッチタイミングが検
出される毎に、前記（１）式で与えられる基準デューテ
ィ比Ｄo を演算する。この基準デューティ比Ｄo は、
（１）式を用いて実際に演算してもよく、予めＲＯＭに
記憶させた基準デューティ比演算用マップ（ｎとＤO と
の間の関係をテーブルの形で記憶したマップ）から読み
出したデータに補間演算を施す等の方法（マップ演算）
により行っても良い。このようにして基準デューティ比
Ｄo を演算する過程により基準デューティ比演算手段が
実現される。
【００５５】ＣＰＵ３ａはまた、直流電圧検出回路１０
を通して検出された直流電源部１の出力電圧ＶD とＲＯ
Ｍに記憶されている交流出力電圧の波高値ＶA とから、
交流出力電圧の波高値を設定値ＶA に等しくするために
基準デューティ比Ｄo に乗じる必要がある補正係数Ｋv
＝ＶA ／ＶD を演算し、この補正係数Ｋv を基準デュー
ティ比Ｄo に乗じることにより実デューティ比Ｄを演算
する。
を通して検出された直流電源部１の出力電圧ＶD とＲＯ
Ｍに記憶されている交流出力電圧の波高値ＶA とから、
交流出力電圧の波高値を設定値ＶA に等しくするために
基準デューティ比Ｄo に乗じる必要がある補正係数Ｋv
＝ＶA ／ＶD を演算し、この補正係数Ｋv を基準デュー
ティ比Ｄo に乗じることにより実デューティ比Ｄを演算
する。
【００５６】上記補正係数を演算する過程により補正係
数演算手段が実現され、基準デューティ比Ｄo に補正係
数Ｋv を乗じる演算を行う過程により実デューティ比演
算手段が実現される。
数演算手段が実現され、基準デューティ比Ｄo に補正係
数Ｋv を乗じる演算を行う過程により実デューティ比演
算手段が実現される。
【００５７】ＣＰＵ３ａは、予め定められたスイッチパ
ターンで、かつ上記のようにして求められた実デューテ
ィ比Ｄで、各スイッチタイミングにおけるインバータ回
路のスイッチ素子のオンオフ動作を行わせるように駆動
指令信号を発生させて、該駆動指令信号を駆動信号出力
回路３ｂに与える。駆動信号出力回路３ｂはＣＰＵ３ａ
から与えられた指令に応じてインバータ回路２の所定の
スイッチ素子に駆動信号を与えて、インバータ回路の所
定のスイッチ素子をオンオフさせる。インバータ回路の
スイッチパターンは図７に示したものと同様である。
ターンで、かつ上記のようにして求められた実デューテ
ィ比Ｄで、各スイッチタイミングにおけるインバータ回
路のスイッチ素子のオンオフ動作を行わせるように駆動
指令信号を発生させて、該駆動指令信号を駆動信号出力
回路３ｂに与える。駆動信号出力回路３ｂはＣＰＵ３ａ
から与えられた指令に応じてインバータ回路２の所定の
スイッチ素子に駆動信号を与えて、インバータ回路の所
定のスイッチ素子をオンオフさせる。インバータ回路の
スイッチパターンは図７に示したものと同様である。
【００５８】図１の発電装置では、演算された実デュー
ティ比と予め定められたスイッチパターンとに応じてＣ
ＰＵ３ａが駆動指令信号を発生する過程と、該駆動指令
信号に応じてインバータ回路２に駆動信号を与える駆動
信号出力回路３ｂとにより、駆動信号供給手段が構成さ
れる。
ティ比と予め定められたスイッチパターンとに応じてＣ
ＰＵ３ａが駆動指令信号を発生する過程と、該駆動指令
信号に応じてインバータ回路２に駆動信号を与える駆動
信号出力回路３ｂとにより、駆動信号供給手段が構成さ
れる。
【００５９】この例では、上記補正係数演算手段と、実
デューティ比演算手段と、駆動信号供給手段とにより、
交流出力電圧の波形を正弦波形とし、波高値を設定値に
保つように直流電圧検出回路１０により検出された直流
電圧の大きさに応じてインバータ回路のスイッチ素子の
オンオフのデューティ比を補正するデューティ比補正手
段が構成される。
デューティ比演算手段と、駆動信号供給手段とにより、
交流出力電圧の波形を正弦波形とし、波高値を設定値に
保つように直流電圧検出回路１０により検出された直流
電圧の大きさに応じてインバータ回路のスイッチ素子の
オンオフのデューティ比を補正するデューティ比補正手
段が構成される。
【００６０】図１に示した発電装置において、負荷電流
検出回路６が過電流を検出した場合には、ＣＰＵ３ａが
駆動信号出力回路３ｂに与えるＥ／Ｄ信号をＤＩＳＡＢ
ＬＥの状態にしてインバータ回路２への駆動信号の供給
を停止させる。図７に示した例では、図示のｔ1 のタイ
ミングでＣＰＵ３ａに過電流検出信号が与えられて駆動
信号の供給が停止している。
検出回路６が過電流を検出した場合には、ＣＰＵ３ａが
駆動信号出力回路３ｂに与えるＥ／Ｄ信号をＤＩＳＡＢ
ＬＥの状態にしてインバータ回路２への駆動信号の供給
を停止させる。図７に示した例では、図示のｔ1 のタイ
ミングでＣＰＵ３ａに過電流検出信号が与えられて駆動
信号の供給が停止している。
【００６１】上記のように、直流電源部の出力電圧ＶD
と負荷接続端子間に得ようとする交流出力電圧の波高値
ＶA との比を補正係数Ｋv として、該補正係数Ｋv と基
準デューティ比Ｄo との積を実デューティ比Ｄとするよ
うにすると、直流電源部の出力電圧の変動に対して交流
出力電圧の波高値を設定値に保つようにインバータ回路
のスイッチ素子のオンオフのデューティ比を補正するこ
とができるため、直流電源部の出力電圧を一定値に保つ
制御を行わなくても、負荷接続端子間に所望の波高値を
有する交流出力電圧を得ることができる。
と負荷接続端子間に得ようとする交流出力電圧の波高値
ＶA との比を補正係数Ｋv として、該補正係数Ｋv と基
準デューティ比Ｄo との積を実デューティ比Ｄとするよ
うにすると、直流電源部の出力電圧の変動に対して交流
出力電圧の波高値を設定値に保つようにインバータ回路
のスイッチ素子のオンオフのデューティ比を補正するこ
とができるため、直流電源部の出力電圧を一定値に保つ
制御を行わなくても、負荷接続端子間に所望の波高値を
有する交流出力電圧を得ることができる。
【００６２】例えば直流電源部１が図２に示すような出
力特性を有していて、出力電流がＩDmaxのときに直流電
源部１が交流出力電圧の所望の波高値ＶA に等しい直流
電圧を出力するものとする。この場合、負荷電流がＩDm
axに相当する大きさで、動作点がＰｒであれば、インバ
ータ回路のスイッチ素子を基準デューティ比Ｄo でオン
オフさせることにより、所望の波高値にほぼ等しい交流
出力電圧を得ることができる。この状態から負荷電流が
減少して動作点がＰ1 に移行すると、直流電源部１の出
力電圧がＶB に上昇するため、インバータ回路のスイッ
チ素子を基準デューティ比でオンオフさせた場合には交
流出力電圧の波高値がＶB に相当する電圧まで上昇する
が、本発明では、このとき実デューティ比をＤo ×（Ｖ
A ／ＶB）に修正するので、所望の波高値ＶA を有する
交流出力電圧を得ることができる。また図２において、
動作点がＰ2 に移行して、直流電源部１の出力電圧がＶ
c（＜ＶA ）に低下したときには、交流出力電圧の波高
値がＶc に相当する値まで低下するが、交流出力電圧の
波形の瞬時値がＶc 以下の部分では、補正係数Ｋvの増
大により瞬時値が修正されるため、波形の歪みを抑制す
ることができ、交流出力電圧の大きさ（平均値または実
効値）が設定値から大きく減少するのを防ぐことができ
る。
力特性を有していて、出力電流がＩDmaxのときに直流電
源部１が交流出力電圧の所望の波高値ＶA に等しい直流
電圧を出力するものとする。この場合、負荷電流がＩDm
axに相当する大きさで、動作点がＰｒであれば、インバ
ータ回路のスイッチ素子を基準デューティ比Ｄo でオン
オフさせることにより、所望の波高値にほぼ等しい交流
出力電圧を得ることができる。この状態から負荷電流が
減少して動作点がＰ1 に移行すると、直流電源部１の出
力電圧がＶB に上昇するため、インバータ回路のスイッ
チ素子を基準デューティ比でオンオフさせた場合には交
流出力電圧の波高値がＶB に相当する電圧まで上昇する
が、本発明では、このとき実デューティ比をＤo ×（Ｖ
A ／ＶB）に修正するので、所望の波高値ＶA を有する
交流出力電圧を得ることができる。また図２において、
動作点がＰ2 に移行して、直流電源部１の出力電圧がＶ
c（＜ＶA ）に低下したときには、交流出力電圧の波高
値がＶc に相当する値まで低下するが、交流出力電圧の
波形の瞬時値がＶc 以下の部分では、補正係数Ｋvの増
大により瞬時値が修正されるため、波形の歪みを抑制す
ることができ、交流出力電圧の大きさ（平均値または実
効値）が設定値から大きく減少するのを防ぐことができ
る。
【００６３】図３は本発明に係わるインバータ発電装置
の出力電圧（平均値）Ｖａと出力電流（平均値）Ｉａと
の関係を与える特性を示したもので、同図の曲線イは従
来の発電装置の特性を示している。同図においてＶaoは
無負荷時の交流出力電圧を示し、ΔＶa は許容される電
圧変動を示している。従来の発電装置では、交流出力電
圧の波形歪みを許容範囲に抑え、電圧変動ΔＶa を許容
範囲内に収めるために、負荷電流をＩamax（図２のＩDm
axに相当する負荷電流）以下に制限する必要があった。
負荷電流がＩamaxを超えると、出力電圧の落ち込みが大
きくなり、出力電圧の波形が大きく歪むため、Ｉamaxを
超える負荷電流は過電流として遮断する必要があった。
の出力電圧（平均値）Ｖａと出力電流（平均値）Ｉａと
の関係を与える特性を示したもので、同図の曲線イは従
来の発電装置の特性を示している。同図においてＶaoは
無負荷時の交流出力電圧を示し、ΔＶa は許容される電
圧変動を示している。従来の発電装置では、交流出力電
圧の波形歪みを許容範囲に抑え、電圧変動ΔＶa を許容
範囲内に収めるために、負荷電流をＩamax（図２のＩDm
axに相当する負荷電流）以下に制限する必要があった。
負荷電流がＩamaxを超えると、出力電圧の落ち込みが大
きくなり、出力電圧の波形が大きく歪むため、Ｉamaxを
超える負荷電流は過電流として遮断する必要があった。
【００６４】これに対し、本発明による場合には、直流
電源部の出力電圧に対してインバータ回路のスイッチ素
子のオンオフのデューティ比を補正することにより、図
３の曲線ロに示すように、負荷電流がＩamax´（＞Ｉam
ax）に達するまで、電圧変動ΔＶa を許容範囲に保つこ
とができ、出力電圧の波形歪みも許容範囲内に抑えるこ
とができるため、負荷電流の制限値をＩamaxからＩamax
´まで増大させることができ、許容される負荷の範囲を
拡大することができる。
電源部の出力電圧に対してインバータ回路のスイッチ素
子のオンオフのデューティ比を補正することにより、図
３の曲線ロに示すように、負荷電流がＩamax´（＞Ｉam
ax）に達するまで、電圧変動ΔＶa を許容範囲に保つこ
とができ、出力電圧の波形歪みも許容範囲内に抑えるこ
とができるため、負荷電流の制限値をＩamaxからＩamax
´まで増大させることができ、許容される負荷の範囲を
拡大することができる。
【００６５】上記の例では、基準デューティ比演算手段
と、補正係数演算手段と、実デューティ比演算手段とを
設けて、基準デューティ比Ｄo の演算と、補正係数Ｋv
の演算と、実デューティ比Ｄの演算とを逐次行うように
したが、実デューティ比Ｄを演算する際の変数は、直流
電源部１の出力電圧ＶD と、スイッチタイミングを示す
番号ｎだけであり、Ｔ，Δｔ及びＶA は一定であるの
で、直流電源部の出力電圧ＶD とｎと実デューティ比Ｄ
との関係を与える実デューティ比演算用の３次元マップ
を予め作成してＲＯＭ記憶させておくことにより、実デ
ューティ比Ｄをマップ演算するようにすることもでき
る。
と、補正係数演算手段と、実デューティ比演算手段とを
設けて、基準デューティ比Ｄo の演算と、補正係数Ｋv
の演算と、実デューティ比Ｄの演算とを逐次行うように
したが、実デューティ比Ｄを演算する際の変数は、直流
電源部１の出力電圧ＶD と、スイッチタイミングを示す
番号ｎだけであり、Ｔ，Δｔ及びＶA は一定であるの
で、直流電源部の出力電圧ＶD とｎと実デューティ比Ｄ
との関係を与える実デューティ比演算用の３次元マップ
を予め作成してＲＯＭ記憶させておくことにより、実デ
ューティ比Ｄをマップ演算するようにすることもでき
る。
【００６６】この場合には、直流電源部の出力電圧ＶD
の検出値とスイッチタイミングを示す数ｎとＲＯＭに記
憶された実デューティ比演算用マップとを用いて実デュ
ーティ比を演算する過程により、実デューティ比演算手
段が構成される。
の検出値とスイッチタイミングを示す数ｎとＲＯＭに記
憶された実デューティ比演算用マップとを用いて実デュ
ーティ比を演算する過程により、実デューティ比演算手
段が構成される。
【００６７】上記のように構成すると、各スイッチタイ
ミングにおけるインバータ回路のスイッチ素子のオンオ
フのデューティ比を直流電源部の出力電圧に対して補正
することができるため、直流電源部の出力電圧を一定に
制御する制御回路を設けることなく一定の波高値を有す
る正弦波交流電圧を得ることができる。従って、直流電
源部の出力を制御する制御回路を省略して回路構成の簡
素化を図ることができる。
ミングにおけるインバータ回路のスイッチ素子のオンオ
フのデューティ比を直流電源部の出力電圧に対して補正
することができるため、直流電源部の出力電圧を一定に
制御する制御回路を設けることなく一定の波高値を有す
る正弦波交流電圧を得ることができる。従って、直流電
源部の出力を制御する制御回路を省略して回路構成の簡
素化を図ることができる。
【００６８】しかしながら、本発明はこのように直流電
源部の出力電圧を制御しない場合に限定されるものでは
なく、図４に示した例と同様に、出力電圧を一定に制御
する制御回路Ｒｅｇを備えた直流電源部１´を用いる場
合にも本発明を適用することができる。特に発電機Ｇの
出力特性の垂下特性が大きい場合に、直流電源部の出力
電圧を一定に保つ制御と、直流電源部の出力電圧に応じ
てデューティ比を補正する制御とを併用すると効果的で
ある。
源部の出力電圧を制御しない場合に限定されるものでは
なく、図４に示した例と同様に、出力電圧を一定に制御
する制御回路Ｒｅｇを備えた直流電源部１´を用いる場
合にも本発明を適用することができる。特に発電機Ｇの
出力特性の垂下特性が大きい場合に、直流電源部の出力
電圧を一定に保つ制御と、直流電源部の出力電圧に応じ
てデューティ比を補正する制御とを併用すると効果的で
ある。
【００６９】上記の説明では、ＰＷＭ周期Δｔ毎に到来
するスイッチタイミングでインバータ回路のスイッチ素
子をオン状態にするとした。このようなタイミングでイ
ンバータ回路のスイッチ素子をオンオフ制御する場合、
スイッチ素子の動作を示すタイミングチャートは図１１
の（Ａ）のようになる。
するスイッチタイミングでインバータ回路のスイッチ素
子をオン状態にするとした。このようなタイミングでイ
ンバータ回路のスイッチ素子をオンオフ制御する場合、
スイッチ素子の動作を示すタイミングチャートは図１１
の（Ａ）のようになる。
【００７０】しかしながら、本発明はこのようなタイミ
ングでスイッチ素子をオンオフ駆動する場合に限定され
るものではなく、例えば、図１１（Ｂ）に示すようにＰ
ＷＭ周期毎に到来するタイミングでインバータ回路のス
イッチ素子がオフ状態になるように制御するようにして
もよく、図１１（Ｃ）に示すように、ＰＷＭ周期Δｔ毎
に到来するタイミングがスイッチ素子のオン期間の中心
に一致するように制御するようにしてもよい。この場合
もスイッチ素子のオンオフのデューティ比はΔｔon／Δ
ｔとなる。
ングでスイッチ素子をオンオフ駆動する場合に限定され
るものではなく、例えば、図１１（Ｂ）に示すようにＰ
ＷＭ周期毎に到来するタイミングでインバータ回路のス
イッチ素子がオフ状態になるように制御するようにして
もよく、図１１（Ｃ）に示すように、ＰＷＭ周期Δｔ毎
に到来するタイミングがスイッチ素子のオン期間の中心
に一致するように制御するようにしてもよい。この場合
もスイッチ素子のオンオフのデューティ比はΔｔon／Δ
ｔとなる。
【００７１】また図１１（Ｄ）に示すように、ＰＷＭ周
期ΔがΔｔ1 ，Δｔ2 ，…Δｔi ，…のように変化する
場合にも本発明を適用することができる。この場合、コ
ントローラは、スイッチ素子のオンオフのデューティ比
Δｔon1 ／Δｔ1 ，Δｔon2／Δｔ2 ，…，Δｔoni ／
Δｔi ，…のそれぞれに補正をかけることになる。
期ΔがΔｔ1 ，Δｔ2 ，…Δｔi ，…のように変化する
場合にも本発明を適用することができる。この場合、コ
ントローラは、スイッチ素子のオンオフのデューティ比
Δｔon1 ／Δｔ1 ，Δｔon2／Δｔ2 ，…，Δｔoni ／
Δｔi ，…のそれぞれに補正をかけることになる。
【００７２】上記の例では、負荷接続端子間に得る交流
電圧の波形を正弦波形としたが、鋸歯状波（三角波）
や、矩形波状の交流電圧を得る場合にも本発明を適用す
ることができる。
電圧の波形を正弦波形としたが、鋸歯状波（三角波）
や、矩形波状の交流電圧を得る場合にも本発明を適用す
ることができる。
【００７３】上記の例では、マイクロコンピュータを用
いて、インバータ回路のスイッチ素子のオンオフ制御を
デジタル的に行っているが、アナログ回路を用いてイン
バータ回路のスイッチ素子を所定のデューティ比でオン
オフ制御する場合にも本発明を適用することができる。
いて、インバータ回路のスイッチ素子のオンオフ制御を
デジタル的に行っているが、アナログ回路を用いてイン
バータ回路のスイッチ素子を所定のデューティ比でオン
オフ制御する場合にも本発明を適用することができる。
【００７４】上記の例では、インバータ回路のスイッチ
素子としてＦＥＴを用いているが、該スイッチ素子はオ
ンオフ制御が可能なものであればよく、バイポーラトラ
ンジスタや、ＩＧＢＴ（絶縁ゲート形バイポーラトラン
ジスタ）等のスイッチ素子を用いてインバータ回路を構
成してもよい。
素子としてＦＥＴを用いているが、該スイッチ素子はオ
ンオフ制御が可能なものであればよく、バイポーラトラ
ンジスタや、ＩＧＢＴ（絶縁ゲート形バイポーラトラン
ジスタ）等のスイッチ素子を用いてインバータ回路を構
成してもよい。
【００７５】上記の例では、単相交流出力を得るように
インバータ回路２を構成しているが、３相交流出力を得
るインバータ回路を用いる場合にも本発明を適用するこ
とができる。周知のように、３相交流出力を得るインバ
ータ発電装置では、スイッチ素子を３相ブリッジ接続し
た構成を有するスイッチ回路を備えたインバータ回路が
用いられる。一般に本発明は、２ｍ個（ｍは２以上の整
数）のスイッチ素子をブリッジ接続して構成したスイッ
チ回路を有して該スイッチ回路のスイッチ素子を所定の
順序でオンオフさせることにより直流電源部が出力する
直流電圧を交流電圧に変換するインバータ回路を用いる
インバータ発電装置に適用することができる。
インバータ回路２を構成しているが、３相交流出力を得
るインバータ回路を用いる場合にも本発明を適用するこ
とができる。周知のように、３相交流出力を得るインバ
ータ発電装置では、スイッチ素子を３相ブリッジ接続し
た構成を有するスイッチ回路を備えたインバータ回路が
用いられる。一般に本発明は、２ｍ個（ｍは２以上の整
数）のスイッチ素子をブリッジ接続して構成したスイッ
チ回路を有して該スイッチ回路のスイッチ素子を所定の
順序でオンオフさせることにより直流電源部が出力する
直流電圧を交流電圧に変換するインバータ回路を用いる
インバータ発電装置に適用することができる。
【００７６】
【発明の効果】以上のように、本発明によれば、インバ
ータ回路のスイッチ素子のオンオフのデューティ比を直
流電源部の出力電圧に対して補正するようにしたので、
交流出力電圧の波形歪みを許容範囲内に抑え、負荷電流
に対する出力電圧の変動を許容範囲に抑えることができ
る直流電源部の出力電圧の変動範囲を従来よりも広くと
って、従来よりも広範囲の負荷を駆動することができる
という利点が得られる。
ータ回路のスイッチ素子のオンオフのデューティ比を直
流電源部の出力電圧に対して補正するようにしたので、
交流出力電圧の波形歪みを許容範囲内に抑え、負荷電流
に対する出力電圧の変動を許容範囲に抑えることができ
る直流電源部の出力電圧の変動範囲を従来よりも広くと
って、従来よりも広範囲の負荷を駆動することができる
という利点が得られる。
【図１】本発明に係わるインバータ発電装置の構成例を
示した回路図である。
示した回路図である。
【図２】図１に示した発電装置の直流電源部の出力電圧
対出力電流特性の一例を示した線図である。
対出力電流特性の一例を示した線図である。
【図３】本発明に係わる発電装置の出力電圧対出力電流
特性を従来の発電装置の出力電圧対出力電流特性と比較
して示した線図である。
特性を従来の発電装置の出力電圧対出力電流特性と比較
して示した線図である。
【図４】従来のインバータ発電装置の構成を示した構成
図である。
図である。
【図５】本発明が対象とする発電装置において、基準電
圧を正弦波形とする場合の内部割込みタイミングとＰＷ
Ｍ信号のデューティ比との関係を示した波形図である。
圧を正弦波形とする場合の内部割込みタイミングとＰＷ
Ｍ信号のデューティ比との関係を示した波形図である。
【図６】インバータ発電装置のインバータ回路から得ら
れる交流電圧の波形の一例を示した波形図である。
れる交流電圧の波形の一例を示した波形図である。
【図７】本発明が対象とするインバータ発電装置のイン
バータ回路のスイッチ素子のオンオフパターンの一例を
示したタイミングチャートである。
バータ回路のスイッチ素子のオンオフパターンの一例を
示したタイミングチャートである。
【図８】図４に示したインバータ発電装置における直流
電源部の出力電圧対出力電流特性を示した線図である。
電源部の出力電圧対出力電流特性を示した線図である。
【図９】従来のインバータ発電装置の出力電圧対出力電
圧特性を示した線図である。
圧特性を示した線図である。
【図１０】本発明が対象とするインバータ発電装置の交
流出力電圧の波形と直流電源部の出力電圧の大きさとの
関係を示した波形図である。
流出力電圧の波形と直流電源部の出力電圧の大きさとの
関係を示した波形図である。
【図１１】インバータ回路のスイッチ素子をオンオフ駆
動するタイミングの種々の変形例を示したタイミングチ
ャートである。
動するタイミングの種々の変形例を示したタイミングチ
ャートである。
１…直流電源部、２…インバータ回路、３…コントロー
ラ、４…フィルタ、５ｕ，５ｖ…負荷接続端子、６…負
荷電流検出回路、７…出力電圧検出回路、８…コネク
タ、９…負荷、１０…直流電圧検出回路、Ｅ／Ｇ…内燃
機関、Ｇ…交流発電機、Ｒｅｃ…整流器、Ｆｕ，Ｆｖ，
Ｆｘ，Ｆｙ…スイッチ素子（ＭＯＳＦＥＴ）。
ラ、４…フィルタ、５ｕ，５ｖ…負荷接続端子、６…負
荷電流検出回路、７…出力電圧検出回路、８…コネク
タ、９…負荷、１０…直流電圧検出回路、Ｅ／Ｇ…内燃
機関、Ｇ…交流発電機、Ｒｅｃ…整流器、Ｆｕ，Ｆｖ，
Ｆｘ，Ｆｙ…スイッチ素子（ＭＯＳＦＥＴ）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 稲葉 豊 静岡県沼津市大岡3744番地 国産電機株式 会社内 (72)発明者 榛葉 薫 静岡県沼津市大岡3744番地 国産電機株式 会社内 Ｆターム(参考） 5H007 CA02 CB05 DA06 DB12 DC02 DC05 EA02 EA05 FA03
Claims (3)
- 【請求項１】 発電機を電源として直流電圧を出力する
直流電源部と、２ｍ個（ｍは２以上の整数）のスイッチ
素子をブリッジ接続して構成したスイッチ回路を有する
インバータ回路と、前記インバータ回路の出力から高調
波成分を除去するフィルタと、前記フィルタの出力が印
加される負荷接続端子と、前記負荷接続端子間に所望の
波形の交流出力電圧を得るように前記インバータ回路の
スイッチ素子を所定のデューティ比でオンオフ駆動する
コントローラとを備えたインバータ発電装置において、 前記直流電源部が出力する直流電圧を検出する直流電圧
検出回路が設けられ、前記コントローラは、前記負荷接
続端子間に得る交流出力電圧の波高値を設定値に保つよ
うに前記直流電圧検出回路により検出された直流電圧の
大きさに応じて前記スイッチ素子のオンオフのデューテ
ィ比を補正するデューティ比補正手段を備えていること
を特徴とするインバータ発電装置。 - 【請求項２】 発電機を電源として直流電圧を出力する
直流電源部と、２ｍ個（ｍは２以上の整数）のスイッチ
素子をブリッジ接続して構成したスイッチ回路を有する
インバータ回路と、前記インバータ回路の出力から高調
波成分を除去するフィルタと、前記フィルタの出力が印
加される負荷接続端子と、前記負荷接続端子間に所望の
波形の交流出力電圧を得るように前記インバータ回路の
スイッチ素子を所定のデューティ比でオンオフ駆動する
コントローラとを備えたインバータ発電装置において、 前記直流電源部が出力する直流電圧ＶD を検出する直流
電圧検出回路が設けられ、 前記コントローラは、 前記インバータ回路から前記フィルタを通して得られる
交流出力電圧の波形を所望の波形とするために必要な前
記スイッチ素子の基準デューティ比Ｄo と、前記交流出
力電圧の波高値の設定値ＶA と前記直流電圧検出回路に
より検出された直流電源部の出力電圧ＶD とにより演算
した補正係数Ｋv ＝ＶA ／ＶD との積により与えられる
実デューティ比Ｄ＝Ｄo ×Ｋv を演算する実デューティ
比演算手段と、 前記実デューティ比演算手段により演算された実デュー
ティ比Ｄで前記インバータ回路のスイッチ素子のオンオ
フ動作を行わせるように前記インバータ回路の各スイッ
チ素子に駆動信号を与える駆動信号供給手段と、 を具備したことを特徴とするインバータ発電装置。 - 【請求項３】 発電機を電源として直流電圧を出力する
直流電源部と、２ｍ個（ｍは２以上の整数）のスイッチ
素子をブリッジ接続して構成したスイッチ回路を有する
インバータ回路と、前記インバータ回路の出力から高調
波成分を除去するフィルタと、前記フィルタの出力が印
加される負荷接続端子と、前記負荷接続端子間に所望の
波形の交流出力電圧を得るように前記インバータ回路の
スイッチ素子を所定のデューティ比でオンオフ駆動する
コントローラとを備えたインバータ発電装置において、 前記直流電源部が出力する直流電圧ＶD を検出する直流
電圧検出回路が設けられ、 前記コントローラは、 前記インバータ回路から前記フィルタを通して得られる
交流出力電圧の波形を所望の波形とするために必要な前
記スイッチ素子のオンオフのデューティ比を基準デュー
ティ比Ｄo として演算する基準デューティ比演算手段
と、 前記交流出力電圧の波高値を設定値ＶA に等しくするた
めに前記基準デューティ比に乗じる必要がある補正係数
Ｋv ＝ＶA ／ＶD を演算する補正係数演算手段と、 前記基準デューティ比Ｄo に補正係数Ｋv を乗じて前記
インバータ回路のスイッチ素子のオンオフの実デューテ
ィ比Ｄを演算する実デューティ比演算手段と、 前記実デューティ比演算手段により演算された実デュー
ティ比Ｄで前記インバータ回路のスイッチ素子のオンオ
フ動作を行わせるように前記インバータ回路の各スイッ
チ素子に駆動信号を与える駆動信号供給手段と、 を具備したことを特徴とするインバータ発電装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000105353A JP3598936B2 (ja) | 2000-04-06 | 2000-04-06 | インバータ発電装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000105353A JP3598936B2 (ja) | 2000-04-06 | 2000-04-06 | インバータ発電装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001292577A true JP2001292577A (ja) | 2001-10-19 |
| JP3598936B2 JP3598936B2 (ja) | 2004-12-08 |
Family
ID=18618730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000105353A Expired - Fee Related JP3598936B2 (ja) | 2000-04-06 | 2000-04-06 | インバータ発電装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3598936B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006042434A (ja) * | 2004-07-23 | 2006-02-09 | Kokusan Denki Co Ltd | インバータ発電装置 |
| JP2008206324A (ja) * | 2007-02-21 | 2008-09-04 | Kokusan Denki Co Ltd | インバータ発電機用電気回路ユニット |
| JP2009004162A (ja) * | 2007-06-20 | 2009-01-08 | Shishido Seidenki Kk | イオンバランスの調整方法 |
| JP2009004177A (ja) * | 2007-06-20 | 2009-01-08 | Shishido Seidenki Kk | 高圧電源およびイオン生成装置 |
| JP2009254196A (ja) * | 2008-04-10 | 2009-10-29 | Honda Motor Co Ltd | 電力変換装置 |
| JP2010035259A (ja) * | 2008-07-25 | 2010-02-12 | Honda Motor Co Ltd | インバータ発電機 |
-
2000
- 2000-04-06 JP JP2000105353A patent/JP3598936B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006042434A (ja) * | 2004-07-23 | 2006-02-09 | Kokusan Denki Co Ltd | インバータ発電装置 |
| JP4513448B2 (ja) * | 2004-07-23 | 2010-07-28 | 国産電機株式会社 | インバータ発電装置 |
| JP2008206324A (ja) * | 2007-02-21 | 2008-09-04 | Kokusan Denki Co Ltd | インバータ発電機用電気回路ユニット |
| JP2009004162A (ja) * | 2007-06-20 | 2009-01-08 | Shishido Seidenki Kk | イオンバランスの調整方法 |
| JP2009004177A (ja) * | 2007-06-20 | 2009-01-08 | Shishido Seidenki Kk | 高圧電源およびイオン生成装置 |
| JP2009254196A (ja) * | 2008-04-10 | 2009-10-29 | Honda Motor Co Ltd | 電力変換装置 |
| JP2010035259A (ja) * | 2008-07-25 | 2010-02-12 | Honda Motor Co Ltd | インバータ発電機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3598936B2 (ja) | 2004-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7256507B2 (en) | Inverter controlled generator set | |
| US8035330B2 (en) | Apparatus and method for driving synchronous motor | |
| US20030198065A1 (en) | Inverter having self adjusting output frequency for use with other inverters in parallel | |
| JP2002186172A (ja) | インバータ発電装置及びその過負荷時制御方法 | |
| JP2010035258A (ja) | インバータ発電機 | |
| US6570779B2 (en) | Pulse with modulation inverter generation using a correction co-efficient and a reference to the ratio to obtain a real duty ratio | |
| JPH0433584A (ja) | すべり検出装置およびこれを用いた圧縮機の制御装置 | |
| JP3848903B2 (ja) | 電力変換装置 | |
| JP3598936B2 (ja) | インバータ発電装置 | |
| JP2001112262A (ja) | 電力変換回路付き電源装置及びその制御方法 | |
| JP2001309663A (ja) | インバータ発電装置 | |
| JP3598939B2 (ja) | インバータ発電装置 | |
| JP2522797Y2 (ja) | 車両用交流発電機の制御装置 | |
| JPH10201248A (ja) | 電源装置 | |
| JP2002078349A (ja) | インバータ装置 | |
| JP3546775B2 (ja) | インバータ発電装置 | |
| WO2003084047A1 (en) | Controller for a brushless dc motor | |
| JP3508699B2 (ja) | インバータ発電装置の制御方法 | |
| JP3654091B2 (ja) | 電力変換回路付き発動発電装置及びその制御方法 | |
| JP3028768B2 (ja) | ブラシレスｄｃモータ駆動制御方法およびその装置 | |
| JP4672218B2 (ja) | モータ制御装置 | |
| JPH10164845A (ja) | Ｐｗｍ式順変換装置 | |
| JP2002291258A (ja) | インバータ装置 | |
| JP2827986B2 (ja) | 誘導電動機の制御方法及び装置 | |
| JPH10127046A (ja) | 昇圧形コンバータの制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040906 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |