JP2001291835A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001291835A JP2001291835A JP2000107570A JP2000107570A JP2001291835A JP 2001291835 A JP2001291835 A JP 2001291835A JP 2000107570 A JP2000107570 A JP 2000107570A JP 2000107570 A JP2000107570 A JP 2000107570A JP 2001291835 A JP2001291835 A JP 2001291835A
- Authority
- JP
- Japan
- Prior art keywords
- output
- potential
- input
- lcd drive
- channel transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 マイコン等、半導体集積回路のＬＣＤ駆動出
力回路とＩＯ入出力回路の兼用端子を内蔵した半導体装
置において、ＬＣＤ駆動出力の電位に依存せず、ＶＤＤ
電位を任意に変更可能にして、幅広いシステムに対応可
能な半導体装置を提供することを目的とする。 【解決手段】 半導体集積回路の出力端子部に、異なる
基板電位のＰチャネルトランジスタ２個とＮチャネルト
ランジスタ１個により構成される複数のスイッチ回路、
及び前記スイッチ回路を制御するレベルシフタ回路を備
えている。これによりＬＣＤ駆動出力電位に依存せず、
ＶＤＤ電位を任意に変更可能な半導体装置が得られる。
力回路とＩＯ入出力回路の兼用端子を内蔵した半導体装
置において、ＬＣＤ駆動出力の電位に依存せず、ＶＤＤ
電位を任意に変更可能にして、幅広いシステムに対応可
能な半導体装置を提供することを目的とする。 【解決手段】 半導体集積回路の出力端子部に、異なる
基板電位のＰチャネルトランジスタ２個とＮチャネルト
ランジスタ１個により構成される複数のスイッチ回路、
及び前記スイッチ回路を制御するレベルシフタ回路を備
えている。これによりＬＣＤ駆動出力電位に依存せず、
ＶＤＤ電位を任意に変更可能な半導体装置が得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
入出力端子が複数の機能を兼用する半導体装置に関する
ものである。
入出力端子が複数の機能を兼用する半導体装置に関する
ものである。
【０００２】
【従来の技術】以下、従来の半導体装置について説明す
る。
る。
【０００３】図２は従来のＬＣＤ駆動出力回路とＩＯ入
出力回路を兼用する半導体装置の概略構成図であり、は
ＬＣＤ駆動出力、ＩＯ入出力兼用回路、２は内部回路、
３はＬＣＤ駆動出力制御回路、４はＶＤＤ端子、５はＶ
ＳＳ端子、６はＶＬＣ１端子、７はＶＬＣ２端子、８は
ＶＬＣ３端子である。図３は図２のＬＣＤ駆動出力、Ｉ
Ｏ入出力兼用回路１の詳細回路図であり、９はＬＣＤ駆
動出力用Ｐチャネルトランジスタ、１０はＬＣＤ駆動出
力用Ｎチャネルトランジスタ、１１はＩＯ出力用Ｐチャ
ネルトランジスタ、１２はＩＯ出力用Ｎチャネルトラン
ジスタ、１３はＩＯ入力用インバータ、１４はＩＯ入出
力プルアップ用Ｐチャネルトランジスタ、１５はＬＣＤ
駆動出力、ＩＯ入出力兼用端子である。
出力回路を兼用する半導体装置の概略構成図であり、は
ＬＣＤ駆動出力、ＩＯ入出力兼用回路、２は内部回路、
３はＬＣＤ駆動出力制御回路、４はＶＤＤ端子、５はＶ
ＳＳ端子、６はＶＬＣ１端子、７はＶＬＣ２端子、８は
ＶＬＣ３端子である。図３は図２のＬＣＤ駆動出力、Ｉ
Ｏ入出力兼用回路１の詳細回路図であり、９はＬＣＤ駆
動出力用Ｐチャネルトランジスタ、１０はＬＣＤ駆動出
力用Ｎチャネルトランジスタ、１１はＩＯ出力用Ｐチャ
ネルトランジスタ、１２はＩＯ出力用Ｎチャネルトラン
ジスタ、１３はＩＯ入力用インバータ、１４はＩＯ入出
力プルアップ用Ｐチャネルトランジスタ、１５はＬＣＤ
駆動出力、ＩＯ入出力兼用端子である。
【０００４】図２、図３のように構成された半導体装置
について、以下にその動作を説明する。ＬＣＤ駆動出
力、ＩＯ入出力兼用端子１５にＩＯデータを出力させる
場合、内部回路２からの出力制御信号がＬＣＤ駆動出
力、ＩＯ入出力兼用回路１に入力され、その中のＩＯ出
力用Ｐチャネルトランジスタ１１、ＩＯ出力用Ｎチャネ
ルトランジスタ１２を制御し、ＶＤＤまたはＶＳＳ電位
をＬＣＤ駆動出力、ＩＯ入出力兼用端子１５に出力す
る。この時、ＬＣＤ駆動出力用Ｐチャネルトランジスタ
９、ＬＣＤ駆動出力用Ｎチャネルトランジスタ１０はＯ
ＦＦの状態であるがＶＬＣ１端子６に入力する電位はＶ
ＤＤ端子５に入力される電位以上でなければ、ＬＣＤ駆
動出力用Ｐチャネルトランジスタ９のドレインから基板
に電流が逆流してしまう。
について、以下にその動作を説明する。ＬＣＤ駆動出
力、ＩＯ入出力兼用端子１５にＩＯデータを出力させる
場合、内部回路２からの出力制御信号がＬＣＤ駆動出
力、ＩＯ入出力兼用回路１に入力され、その中のＩＯ出
力用Ｐチャネルトランジスタ１１、ＩＯ出力用Ｎチャネ
ルトランジスタ１２を制御し、ＶＤＤまたはＶＳＳ電位
をＬＣＤ駆動出力、ＩＯ入出力兼用端子１５に出力す
る。この時、ＬＣＤ駆動出力用Ｐチャネルトランジスタ
９、ＬＣＤ駆動出力用Ｎチャネルトランジスタ１０はＯ
ＦＦの状態であるがＶＬＣ１端子６に入力する電位はＶ
ＤＤ端子５に入力される電位以上でなければ、ＬＣＤ駆
動出力用Ｐチャネルトランジスタ９のドレインから基板
に電流が逆流してしまう。
【０００５】次にＬＣＤ駆動出力、ＩＯ入出力兼用端子
１５にＬＣＤ駆動出力信号を出力する場合、ＬＣＤ駆動
出力制御回路３からの出力制御信号が、ＬＣＤ駆動出
力、ＩＯ入出力兼用回路１に入力され、その中のＬＣＤ
駆動出力用Ｐチャネルトランジスタ９、ＬＣＤ駆動出力
用Ｎチャネルトランジスタ１０を制御し、ＶＤＤＳＥＧ
電位または、ＶＳＳＳＥＧ電位をＬＣＤ駆動出力、ＩＯ
入出力兼用端子１５に出力する。ＶＤＤＳＥＧ電位はＶ
ＬＣ１端子６の電位またはＶＬＣ２端子７の電位であ
り、ＶＳＳＳＥＧ電位はＶＬＣ３端子８またはＶＳＳ端
子４の電位である。この時ＩＯ出力用Ｐチャネルトラン
ジスタ１１、ＩＯ出力用Ｎチャネルトランジスタ１２は
ＯＦＦの状態であるがＶＬＣ１端子６に入力する電位は
ＶＤＤ端子５に入力される電位以下でなければ、ＩＯ出
力用Ｐチャネルトランジスタ１１のドレインから基板に
電流が逆流してしまう。
１５にＬＣＤ駆動出力信号を出力する場合、ＬＣＤ駆動
出力制御回路３からの出力制御信号が、ＬＣＤ駆動出
力、ＩＯ入出力兼用回路１に入力され、その中のＬＣＤ
駆動出力用Ｐチャネルトランジスタ９、ＬＣＤ駆動出力
用Ｎチャネルトランジスタ１０を制御し、ＶＤＤＳＥＧ
電位または、ＶＳＳＳＥＧ電位をＬＣＤ駆動出力、ＩＯ
入出力兼用端子１５に出力する。ＶＤＤＳＥＧ電位はＶ
ＬＣ１端子６の電位またはＶＬＣ２端子７の電位であ
り、ＶＳＳＳＥＧ電位はＶＬＣ３端子８またはＶＳＳ端
子４の電位である。この時ＩＯ出力用Ｐチャネルトラン
ジスタ１１、ＩＯ出力用Ｎチャネルトランジスタ１２は
ＯＦＦの状態であるがＶＬＣ１端子６に入力する電位は
ＶＤＤ端子５に入力される電位以下でなければ、ＩＯ出
力用Ｐチャネルトランジスタ１１のドレインから基板に
電流が逆流してしまう。
【０００６】次にＬＣＤ駆動出力、ＩＯ入出力兼用端子
１５から入力信号を入力する場合、内部回路２とＬＣＤ
駆動出力制御回路３、からの出力制御信号がＬＣＤ駆動
出力、ＩＯ入出力兼用回路１に入力され、その中のＩＯ
出力用Ｐチャネルトランジスタ１１、ＩＯ出力用Ｎチャ
ネルトランジスタ１２、ＬＣＤ駆動出力用Ｐチャネルト
ランジスタ９、ＬＣＤ駆動出力用Ｎチャネルトランジス
タ１０を制御し、これら全てのトランジスタはＯＦＦの
状態になり、入力信号は、入力インバータ１３を通り、
内部回路２に入力される。またＩＯ入出力プルアップ用
Ｐチャネルトランジスタ１４はＬＣＤ駆動出力、ＩＯ入
出力兼用端子１５の入力信号固定用のプルアップ抵抗で
ある。この時ＶＬＣ１端子６に入力する電位はＶＤＤ端
子５に入力される電位以上でなければ、ＬＣＤ駆動出力
用Ｐチャネルトランジスタ９のドレインから基板に電流
が逆流してしまう。
１５から入力信号を入力する場合、内部回路２とＬＣＤ
駆動出力制御回路３、からの出力制御信号がＬＣＤ駆動
出力、ＩＯ入出力兼用回路１に入力され、その中のＩＯ
出力用Ｐチャネルトランジスタ１１、ＩＯ出力用Ｎチャ
ネルトランジスタ１２、ＬＣＤ駆動出力用Ｐチャネルト
ランジスタ９、ＬＣＤ駆動出力用Ｎチャネルトランジス
タ１０を制御し、これら全てのトランジスタはＯＦＦの
状態になり、入力信号は、入力インバータ１３を通り、
内部回路２に入力される。またＩＯ入出力プルアップ用
Ｐチャネルトランジスタ１４はＬＣＤ駆動出力、ＩＯ入
出力兼用端子１５の入力信号固定用のプルアップ抵抗で
ある。この時ＶＬＣ１端子６に入力する電位はＶＤＤ端
子５に入力される電位以上でなければ、ＬＣＤ駆動出力
用Ｐチャネルトランジスタ９のドレインから基板に電流
が逆流してしまう。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、ＬＣＤ駆動出力の電位ＶＬＣ１を、ＩＯ
出力の電位ＶＤＤ（半導体装置の動作電位）以外にする
とＬＣＤ駆動出力用Ｐチャネルトランジスタ９、あるい
はＩＯ出力用Ｐチャネルトランジスタ１１、入出力プル
アップ用Ｐチャネルトランジスタ１４で、ＶＬＣ１（Ｖ
ＤＤ）電位からＶＤＤ（ＶＬＣ１）電位に電流が流れて
しまうため、ＩＯ出力の電位ＶＤＤ（半導体装置の動作
電圧）は、ＬＣＤ駆動出力の電位ＶＬＣ１電位と同じに
して使用しなければならないという制限があった。本発
明は上記従来の問題点を解決するもので、ＬＣＤ駆動出
力の電位ＶＬＣ１に依存せず、半導体装置のＶＤＤを任
意に変更可能な半導体装置を提供することを目的とす
る。
来の構成では、ＬＣＤ駆動出力の電位ＶＬＣ１を、ＩＯ
出力の電位ＶＤＤ（半導体装置の動作電位）以外にする
とＬＣＤ駆動出力用Ｐチャネルトランジスタ９、あるい
はＩＯ出力用Ｐチャネルトランジスタ１１、入出力プル
アップ用Ｐチャネルトランジスタ１４で、ＶＬＣ１（Ｖ
ＤＤ）電位からＶＤＤ（ＶＬＣ１）電位に電流が流れて
しまうため、ＩＯ出力の電位ＶＤＤ（半導体装置の動作
電圧）は、ＬＣＤ駆動出力の電位ＶＬＣ１電位と同じに
して使用しなければならないという制限があった。本発
明は上記従来の問題点を解決するもので、ＬＣＤ駆動出
力の電位ＶＬＣ１に依存せず、半導体装置のＶＤＤを任
意に変更可能な半導体装置を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】この目的を達成するため
に、本発明の請求項１の半導体装置は、半導体集積回路
の出力端子部に、異なる基板電位のＰチャネルトランジ
スタ２個とＮチャネルトランジスタ１個により構成され
る複数のスイッチ回路、及び前記スイッチ回路を制御す
るレベルシフタ回路を備えている。これによりＬＣＤ駆
動出力電位に依存せず、ＶＤＤ電位を任意に変更可能な
半導体装置が得られる。
に、本発明の請求項１の半導体装置は、半導体集積回路
の出力端子部に、異なる基板電位のＰチャネルトランジ
スタ２個とＮチャネルトランジスタ１個により構成され
る複数のスイッチ回路、及び前記スイッチ回路を制御す
るレベルシフタ回路を備えている。これによりＬＣＤ駆
動出力電位に依存せず、ＶＤＤ電位を任意に変更可能な
半導体装置が得られる。
【０００９】
【発明の実施の形態】本発明の請求項１に記載の発明
は、前記構成により、ＬＣＤ駆動出力電位とＩＯ入出力
電位を完全に分離することが可能になるため、ＬＣＤ駆
動出力電位に依存せず、ＩＯ入出力電位ＶＤＤ、すなわ
ち半導体装置の動作電圧を変更可能に出来るという作用
を有する。
は、前記構成により、ＬＣＤ駆動出力電位とＩＯ入出力
電位を完全に分離することが可能になるため、ＬＣＤ駆
動出力電位に依存せず、ＩＯ入出力電位ＶＤＤ、すなわ
ち半導体装置の動作電圧を変更可能に出来るという作用
を有する。
【００１０】以下本発明の一実施形態について、図１を
用いて説明する。
用いて説明する。
【００１１】図１は、請求項１の本発明の一実施形態に
おける半導体装置の構成を示すものである。同図におい
て、９〜１５は従来回路と同様であり、１６は基板がＶ
ＬＣ１電位のＰチャネルトランジスタ、１７は基板がＬ
ＣＤ駆動出力、ＩＯ入出力兼用端子の電位のＰチャネル
トランジスタａ、１８は基板がＬＣＤ駆動出力、ＩＯ入
出力兼用端子の電位のＰチャネルトランジスタｂ、１９
は基板がＶＤＤ電位のＰチャネルトランジスタ、２０は
Ｎチャネルトランジスタａ、２１はＮチャネルトランジ
スタｂ、２２はインバータ、２３はスイッチコントロー
ル信号、２４はスイッチａ、２５はスイッチｂである。
おける半導体装置の構成を示すものである。同図におい
て、９〜１５は従来回路と同様であり、１６は基板がＶ
ＬＣ１電位のＰチャネルトランジスタ、１７は基板がＬ
ＣＤ駆動出力、ＩＯ入出力兼用端子の電位のＰチャネル
トランジスタａ、１８は基板がＬＣＤ駆動出力、ＩＯ入
出力兼用端子の電位のＰチャネルトランジスタｂ、１９
は基板がＶＤＤ電位のＰチャネルトランジスタ、２０は
Ｎチャネルトランジスタａ、２１はＮチャネルトランジ
スタｂ、２２はインバータ、２３はスイッチコントロー
ル信号、２４はスイッチａ、２５はスイッチｂである。
【００１２】以上のように構成された、半導体装置につ
いて、その動作を説明する。ＬＣＤ駆動出力、ＩＯ入出
力、ＩＯ入力の基本動作は従来のものと同様のため省略
する。
いて、その動作を説明する。ＬＣＤ駆動出力、ＩＯ入出
力、ＩＯ入力の基本動作は従来のものと同様のため省略
する。
【００１３】同図において、ＬＣＤ駆動出力時スイッチ
コントロール信号２３はＶＤＤ電位になり、スイッチｂ
２５はＯＦＦの状態になり、スイッチａ２４はＯＮの状
態になる。ＬＣＤ駆動出力電位ＶＬＣ１がＶＤＤ電位以
上の場合、ＬＣＤ駆動出力信号は基板がＬＣＤ駆動出
力、ＩＯ入出力兼用端子の電位のＰチャネルトランジス
タｂ１８、Ｎチャネルトランジスタｂ２１によりカット
されＩＯ入出力側のトランジスタ１１〜１４へは伝わら
ない。レベルシフタｂ２７は、スイッチコントロール信
号２３からの信号をＶＬＣ１レベルにしてＩＯ入出力兼
用端子の電位のＰチャネルトランジスタｂ１８をコント
ロールする。またＬＣＤ駆動出力電位ＶＬＣ１がＶＤＤ
電位より小さい場合、ＩＯ入出力側のＩＯ入出力プルア
ップ用Ｐチャネルトランジスタ１４によるＶＤＤ電位
は、基板がＶＤＤ電位のＰチャネルトランジスタ１９、
Ｎチャネルトランジスタｂ２１によりカットされ、ＬＣ
Ｄ駆動出力側へは伝わらない。
コントロール信号２３はＶＤＤ電位になり、スイッチｂ
２５はＯＦＦの状態になり、スイッチａ２４はＯＮの状
態になる。ＬＣＤ駆動出力電位ＶＬＣ１がＶＤＤ電位以
上の場合、ＬＣＤ駆動出力信号は基板がＬＣＤ駆動出
力、ＩＯ入出力兼用端子の電位のＰチャネルトランジス
タｂ１８、Ｎチャネルトランジスタｂ２１によりカット
されＩＯ入出力側のトランジスタ１１〜１４へは伝わら
ない。レベルシフタｂ２７は、スイッチコントロール信
号２３からの信号をＶＬＣ１レベルにしてＩＯ入出力兼
用端子の電位のＰチャネルトランジスタｂ１８をコント
ロールする。またＬＣＤ駆動出力電位ＶＬＣ１がＶＤＤ
電位より小さい場合、ＩＯ入出力側のＩＯ入出力プルア
ップ用Ｐチャネルトランジスタ１４によるＶＤＤ電位
は、基板がＶＤＤ電位のＰチャネルトランジスタ１９、
Ｎチャネルトランジスタｂ２１によりカットされ、ＬＣ
Ｄ駆動出力側へは伝わらない。
【００１４】次に、ＩＯ出力時、スイッチコントロール
信号２３はＶＳＳ電位になり、スイッチｂ２５はＯＮの
状態になり、スイッチａ２４はＯＦＦの状態になる。Ｉ
Ｏ出力電位ＶＤＤがＶＬＣ１電位以上の場合、ＩＯ出力
信号は、基板がＬＣＤ駆動出力、ＩＯ入出力兼用端子の
電位のＰチャネルトランジスタａ１７、Ｎチャネルトラ
ンジスタａ２０によりカットされＬＣＤ駆動出力側のト
ランジスタ９、１０へは伝わらない。またＩＯ出力電位
ＶＤＤがＶＬＣ１電位より小さい場合、、ＬＣＤ駆動出
力電位ＶＬＣ１は、基板がＶＬＣ１電位のＰチャネルト
ランジスタ１６、Ｎチャネルトランジスタａ２０により
カットされ、ＩＯ出力側へは伝わらない。レベルシフタ
ａ２６は、スイッチコントロール信号２３からの信号を
ＶＬＣ１レベルにして基板がＶＬＣ１電位のＰチャネル
トランジスタ１６をコントロールする。ＩＯ入力時も同
様である。
信号２３はＶＳＳ電位になり、スイッチｂ２５はＯＮの
状態になり、スイッチａ２４はＯＦＦの状態になる。Ｉ
Ｏ出力電位ＶＤＤがＶＬＣ１電位以上の場合、ＩＯ出力
信号は、基板がＬＣＤ駆動出力、ＩＯ入出力兼用端子の
電位のＰチャネルトランジスタａ１７、Ｎチャネルトラ
ンジスタａ２０によりカットされＬＣＤ駆動出力側のト
ランジスタ９、１０へは伝わらない。またＩＯ出力電位
ＶＤＤがＶＬＣ１電位より小さい場合、、ＬＣＤ駆動出
力電位ＶＬＣ１は、基板がＶＬＣ１電位のＰチャネルト
ランジスタ１６、Ｎチャネルトランジスタａ２０により
カットされ、ＩＯ出力側へは伝わらない。レベルシフタ
ａ２６は、スイッチコントロール信号２３からの信号を
ＶＬＣ１レベルにして基板がＶＬＣ１電位のＰチャネル
トランジスタ１６をコントロールする。ＩＯ入力時も同
様である。
【００１５】以上のように、本実施形態によれば、ＬＣ
Ｄ駆動出力のＶＬＣ１電位に対して、ＶＤＤ電位が大き
くても、小さくても、ＬＣＤ駆動出力とＩＯ入出力がシ
ョートすることなく端子を兼用化することが可能であ
り、ＶＬＣ１電位に依存することなく、ＶＤＤ電位を変
更できる半導体装置を提供することができる。
Ｄ駆動出力のＶＬＣ１電位に対して、ＶＤＤ電位が大き
くても、小さくても、ＬＣＤ駆動出力とＩＯ入出力がシ
ョートすることなく端子を兼用化することが可能であ
り、ＶＬＣ１電位に依存することなく、ＶＤＤ電位を変
更できる半導体装置を提供することができる。
【００１６】
【発明の効果】以上の実施形態から明らかなように、本
発明の半導体装置は、半導体集積回路の入出力端子部
に、異なる基板電位のＰチャネルトランジスタ２個とＮ
チャネルトランジスタ１個により構成される複数のスイ
ッチ回路、及び前記スイッチ回路を制御するレベルシフ
タ回路を持ち、ＬＣＤ駆動出力とＩＯ入出力を兼用化す
ることで、ＬＣＤ駆動出力電位ＶＬＣ１に依存すること
なく、半導体装置のＶＤＤ電位を任意に変更可能し、様
々なシステムに使用可能な半導体装置を提供できるとい
う有利な効果が得られる。
発明の半導体装置は、半導体集積回路の入出力端子部
に、異なる基板電位のＰチャネルトランジスタ２個とＮ
チャネルトランジスタ１個により構成される複数のスイ
ッチ回路、及び前記スイッチ回路を制御するレベルシフ
タ回路を持ち、ＬＣＤ駆動出力とＩＯ入出力を兼用化す
ることで、ＬＣＤ駆動出力電位ＶＬＣ１に依存すること
なく、半導体装置のＶＤＤ電位を任意に変更可能し、様
々なシステムに使用可能な半導体装置を提供できるとい
う有利な効果が得られる。
【図１】請求項１の本発明の一実施形態における半導体
装置の具体的な構成図
装置の具体的な構成図
【図２】従来の半導体装置の具体的な構成図
【図３】図２の詳細図
１ ＬＣＤ駆動出力、ＩＯ入出力兼用回路 ２ 内部回路 ３ ＬＣＤ駆動出力制御回路 ４ ＶＤＤ端子 ５ ＶＳＳ端子 ６ ＶＬＣ１端子 ７ ＶＬＣ２端子 ８ ＶＬＣ３端子 ９ ＬＣＤ駆動出力用Ｐチャネルトランジスタ １０ ＬＣＤ駆動出力用Ｎチャネルトランジスタ １１ ＩＯ出力用Ｐチャネルトランジスタ １２ ＩＯ出力用Ｎチャネルトランジスタ １３ ＩＯ入力用インバータ １４ ＩＯ入出力プルアップ用Ｐチャネルトランジスタ １５ ＬＣＤ駆動出力、ＩＯ入出力兼用端子 １６ 基板がＶＬＣ１電位のＰチャネルトランジスタ １７ 基板がＬＣＤ駆動出力、ＩＯ入出力兼用端子の電
位のＰチャネルトランジスタａ １８ 基板がＬＣＤ駆動出力、ＩＯ入出力兼用端子の電
位のＰチャネルトランジスタｂ １９ 基板がＶＤＤ電位のＰチャネルトランジスタ ２０ Ｎチャネルトランジスタａ ２１ Ｎチャネルトランジスタｂ ２２ インバータ ２３ スイッチコントロール信号 ２４ スイッチａ ２５ スイッチｂ ２６ レベルシフタａ ２７ レベルシフタｂ
位のＰチャネルトランジスタａ １８ 基板がＬＣＤ駆動出力、ＩＯ入出力兼用端子の電
位のＰチャネルトランジスタｂ １９ 基板がＶＤＤ電位のＰチャネルトランジスタ ２０ Ｎチャネルトランジスタａ ２１ Ｎチャネルトランジスタｂ ２２ インバータ ２３ スイッチコントロール信号 ２４ スイッチａ ２５ スイッチｂ ２６ レベルシフタａ ２７ レベルシフタｂ
Claims (1)
- 【請求項１】 Ｐ基板の半導体集積回路の出力端子部
に、異なる基板電位のＰチャネルトランジスタ２個とＮ
チャネルトランジスタ１個により構成される複数のスイ
ッチ回路、及び前記スイッチ回路を制御するレベルシフ
タ回路を備えた半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000107570A JP2001291835A (ja) | 2000-04-10 | 2000-04-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000107570A JP2001291835A (ja) | 2000-04-10 | 2000-04-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001291835A true JP2001291835A (ja) | 2001-10-19 |
Family
ID=18620552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000107570A Pending JP2001291835A (ja) | 2000-04-10 | 2000-04-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001291835A (ja) |
-
2000
- 2000-04-10 JP JP2000107570A patent/JP2001291835A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7176741B2 (en) | Level shift circuit | |
| JP3204690B2 (ja) | マルチモード入力回路 | |
| KR980012402A (ko) | 아날로그 스위치회로 | |
| JP2003152522A (ja) | ユニバーサルｐｅｃｌ／ｌｖｄｓ出力構成回路 | |
| JP2010130579A (ja) | トレラントバッファ回路及びインターフェース | |
| JP2920043B2 (ja) | 相補形ｆｅｔを用いたドライバ装置 | |
| JP2679495B2 (ja) | 半導体回路 | |
| JP4136167B2 (ja) | 半導体集積回路装置 | |
| JP2001291835A (ja) | 半導体装置 | |
| JP2001111412A (ja) | 入力信号レベル変換回路及び液晶表示装置 | |
| JPH11154856A (ja) | レベル切換回路 | |
| JPS61274511A (ja) | Ｃｍｏｓ型半導体集積回路装置 | |
| JP2853280B2 (ja) | 出力回路 | |
| KR100948479B1 (ko) | 스큐 제어 회로를 구비한 구동기 및 그 제어 신호를설정하는 방법 | |
| JP3425926B2 (ja) | 出力回路 | |
| JP2643716B2 (ja) | バスドライバー | |
| JPH0832421A (ja) | 遅延論理回路素子 | |
| JP3031090B2 (ja) | 出力ポート回路 | |
| JP3000950B2 (ja) | 半導体メモリ装置のワード線駆動回路 | |
| JPH08274606A (ja) | 出力バッファ回路 | |
| US7429878B2 (en) | Apparatus for controlling drive current in semiconductor integrated circuit devices | |
| JPH025616A (ja) | 出力レベル回路 | |
| JP2003101399A (ja) | 半導体装置 | |
| JPH11214981A (ja) | レベルシフト回路 | |
| JPH10104282A (ja) | 半導体集積回路 |