JP2001284987A - 差動増幅装置、半導体装置、電源回路及びそれを用いた電子機器 - Google Patents
差動増幅装置、半導体装置、電源回路及びそれを用いた電子機器Info
- Publication number
- JP2001284987A JP2001284987A JP2000098917A JP2000098917A JP2001284987A JP 2001284987 A JP2001284987 A JP 2001284987A JP 2000098917 A JP2000098917 A JP 2000098917A JP 2000098917 A JP2000098917 A JP 2000098917A JP 2001284987 A JP2001284987 A JP 2001284987A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- differential amplifier
- type transistor
- transistor
- type mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
- H03F3/3028—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage
- H03F3/303—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage using opamps as driving stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/153—Feedback used to stabilise the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45454—Indexing scheme relating to differential amplifiers the CSC comprising biasing means controlled by the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 差動増幅装置の出力電圧を早期に安定させる
こと。 【解決手段】 差動増幅回路１０は、Ｎ型トランジスタ
１６とＮ型トランジスタ１８とを含み、入力電圧ＶIN1
により動作する。差動増幅回路３０は、Ｐ型トランジス
タ３６とＰ型トランジスタ３８とを含み、入力電圧Ｖ
IN2により動作する。差動増幅回路１０からの信号Ｓ１
により動作するＰ型トランジスタ５０と、差動増幅装置
３０からの信号Ｓ２により動作するＮ型トランジスタ５
２とが設けられ、このトランジスタ５０，５２の間の電
圧が出力電圧ＶOUTとなる。Ｐ型トランジスタ５０のゲ
ート電圧を、差動増幅回路３０からの信号Ｓ３に基づい
て早期に変化させるＮ型トランジスタ６２を含む電圧制
御回路６０が設けられている。Ｎ型トランジスタ５２の
ゲート電圧を、差動増幅回路１０からの信号Ｓ４により
早期に変化させるＰ型トランジスタ７２を含む電圧制御
回路７０が設けられている。
こと。 【解決手段】 差動増幅回路１０は、Ｎ型トランジスタ
１６とＮ型トランジスタ１８とを含み、入力電圧ＶIN1
により動作する。差動増幅回路３０は、Ｐ型トランジス
タ３６とＰ型トランジスタ３８とを含み、入力電圧Ｖ
IN2により動作する。差動増幅回路１０からの信号Ｓ１
により動作するＰ型トランジスタ５０と、差動増幅装置
３０からの信号Ｓ２により動作するＮ型トランジスタ５
２とが設けられ、このトランジスタ５０，５２の間の電
圧が出力電圧ＶOUTとなる。Ｐ型トランジスタ５０のゲ
ート電圧を、差動増幅回路３０からの信号Ｓ３に基づい
て早期に変化させるＮ型トランジスタ６２を含む電圧制
御回路６０が設けられている。Ｎ型トランジスタ５２の
ゲート電圧を、差動増幅回路１０からの信号Ｓ４により
早期に変化させるＰ型トランジスタ７２を含む電圧制御
回路７０が設けられている。
Description
【０００１】
【発明の属する技術分野】本発明は、２組の差動増幅回
路を有する差動増幅装置、半導体装置、電源回路及びそ
れを用いた電子機器に関する。
路を有する差動増幅装置、半導体装置、電源回路及びそ
れを用いた電子機器に関する。
【０００２】
【背景技術】図８に、従来の差動増幅装置を示し、２組
の第１，第２の差動増幅回路２１０，２３０を有する。
第１，第２の差動増幅回路２１０，２３０には、オフセ
ットのある第１，第２の入力電圧ＶIN1，ＶIN2がそれぞ
れ入力される。第１の差動増幅回路２１０の後段には、
第１の差動増幅回路２１０からの第１の信号Ｓ１によっ
て駆動されるＰ型ＭＯＳトランジスタ２５０が設けられ
ている。同様に、第２の差動増幅回路２３０の後段に
は、第２の差動増幅回路２３０からの第２の信号Ｓ２に
よって駆動されるＮ型ＭＯＳトランジスタ２５２が設け
られている。これらＰ型ＭＯＳトランジスタ２５０及び
Ｎ型ＭＯＳトランジスタ２５２が引き合うことで、出力
電圧ＶOUTが定まるようになっている。
の第１，第２の差動増幅回路２１０，２３０を有する。
第１，第２の差動増幅回路２１０，２３０には、オフセ
ットのある第１，第２の入力電圧ＶIN1，ＶIN2がそれぞ
れ入力される。第１の差動増幅回路２１０の後段には、
第１の差動増幅回路２１０からの第１の信号Ｓ１によっ
て駆動されるＰ型ＭＯＳトランジスタ２５０が設けられ
ている。同様に、第２の差動増幅回路２３０の後段に
は、第２の差動増幅回路２３０からの第２の信号Ｓ２に
よって駆動されるＮ型ＭＯＳトランジスタ２５２が設け
られている。これらＰ型ＭＯＳトランジスタ２５０及び
Ｎ型ＭＯＳトランジスタ２５２が引き合うことで、出力
電圧ＶOUTが定まるようになっている。
【０００３】第１の差動増幅回路２１０は、図８に示す
ように、Ｐ型ＭＯＳトランジスタ２１２と、Ｐ型ＭＯＳ
トランジスタ２１２と共にカレントミラー回路を構成す
るＰ型ＭＯＳトランジスタ２１４とを含む。
ように、Ｐ型ＭＯＳトランジスタ２１２と、Ｐ型ＭＯＳ
トランジスタ２１２と共にカレントミラー回路を構成す
るＰ型ＭＯＳトランジスタ２１４とを含む。
【０００４】第２の差動増幅回路２３０は、Ｎ型のＭＯ
Ｓトランジスタ２３２と、Ｎ型ＭＯＳトランジスタ２３
２と共にカレントミラー回路を構成するＮ型ＭＯＳトラ
ンジスタ２３４とを含む。
Ｓトランジスタ２３２と、Ｎ型ＭＯＳトランジスタ２３
２と共にカレントミラー回路を構成するＮ型ＭＯＳトラ
ンジスタ２３４とを含む。
【０００５】第１の差動増幅回路２１０はさらに、電源
電圧ＶDD，ＶSSの間にて、Ｐ型ＭＯＳトランジスタ２１
２に直列接続されたＮ型ＭＯＳトランジスタ２１６と、
電源電圧ＶＤＤ，ＶＳＳ間にてＰ型ＭＯＳトランジスタ
２１４に直列接続されたＮ型ＭＯＳトランジスタ２１８
とを有する。なお、Ｎ型ＭＯＳトランジスタ２１６，２
１８は定電流源２２０を介して電源電圧ＶSSと接続され
ている。これらＮ型ＭＯＳトランジスタ２１６，２１８
は、サイズが同一で同一能力を有するため、差動対を構
成する。
電圧ＶDD，ＶSSの間にて、Ｐ型ＭＯＳトランジスタ２１
２に直列接続されたＮ型ＭＯＳトランジスタ２１６と、
電源電圧ＶＤＤ，ＶＳＳ間にてＰ型ＭＯＳトランジスタ
２１４に直列接続されたＮ型ＭＯＳトランジスタ２１８
とを有する。なお、Ｎ型ＭＯＳトランジスタ２１６，２
１８は定電流源２２０を介して電源電圧ＶSSと接続され
ている。これらＮ型ＭＯＳトランジスタ２１６，２１８
は、サイズが同一で同一能力を有するため、差動対を構
成する。
【０００６】第２の差動増幅回路２３０も同様に、電源
電圧ＶDD，ＶSS間にてＮ型ＭＯＳトランジスタ２３２に
直列接続されたＰ型ＭＯＳトランジスタ２３６と、電源
電圧ＶＤＤ，ＶＳＳ間にてＮ型ＭＯＳトランジスタ２３
４に直列接続されたＰ型ＭＯＳトランジスタ２３８とを
有する。なお、Ｐ型ＭＯＳトランジスタ２３６，２３８
は定電流源２４０を介して電源電圧ＶDDと接続されてい
る。これらＰ型ＭＯＳトランジスタ２３６，２３８は、
サイズが同一で同一能力を有するため、差動対を構成す
る。
電圧ＶDD，ＶSS間にてＮ型ＭＯＳトランジスタ２３２に
直列接続されたＰ型ＭＯＳトランジスタ２３６と、電源
電圧ＶＤＤ，ＶＳＳ間にてＮ型ＭＯＳトランジスタ２３
４に直列接続されたＰ型ＭＯＳトランジスタ２３８とを
有する。なお、Ｐ型ＭＯＳトランジスタ２３６，２３８
は定電流源２４０を介して電源電圧ＶDDと接続されてい
る。これらＰ型ＭＯＳトランジスタ２３６，２３８は、
サイズが同一で同一能力を有するため、差動対を構成す
る。
【０００７】
【発明が解決しようとする課題】ここで、図８に示す出
力電圧ＶOUTをある電圧に安定させるために、その安定
電圧より低い電圧から出力電圧ＶOUTを上昇させる場合
と、その安定電圧より高い電圧から出力電圧ＶOUTを下
降させる場合とがある。
力電圧ＶOUTをある電圧に安定させるために、その安定
電圧より低い電圧から出力電圧ＶOUTを上昇させる場合
と、その安定電圧より高い電圧から出力電圧ＶOUTを下
降させる場合とがある。
【０００８】前者の場合には、図８のＰ型ＭＯＳトラン
ジスタ２５０にてより多い電流を流し、Ｎ型ＭＯＳトラ
ンジスタ２５２にてより少ない電流を流す必要があり、
後者の場合にはその逆の動作をさせる必要がある。
ジスタ２５０にてより多い電流を流し、Ｎ型ＭＯＳトラ
ンジスタ２５２にてより少ない電流を流す必要があり、
後者の場合にはその逆の動作をさせる必要がある。
【０００９】ところが、出力電圧ＶOUTが安定になる過
程では、Ｐ型ＭＯＳトランジスタ２５０及びＮ型ＭＯＳ
トランジスタ２５２のゲート電圧の上昇または下降が遅
く、Ｐ型ＭＯＳトランジスタ２５０及びＮ型ＭＯＳトラ
ンジスタ２５２にて流れる電流の変化が遅くなるという
問題があった。
程では、Ｐ型ＭＯＳトランジスタ２５０及びＮ型ＭＯＳ
トランジスタ２５２のゲート電圧の上昇または下降が遅
く、Ｐ型ＭＯＳトランジスタ２５０及びＮ型ＭＯＳトラ
ンジスタ２５２にて流れる電流の変化が遅くなるという
問題があった。
【００１０】そこで、本発明の目的は、出力電圧が速や
かに安定状態に向かうように動作させることができる差
動増幅装置、半導体装置、電源回路及びそれを用いた電
子機器を提供することにある。
かに安定状態に向かうように動作させることができる差
動増幅装置、半導体装置、電源回路及びそれを用いた電
子機器を提供することにある。
【００１１】
【課題を解決するための手段】本発明に係る差動増幅装
置は、第１の第１導電型トランジスタと、前記第１の第
１導電型トランジスタと共に差動対を構成する第２の第
１導電型トランジスタとを含み、第１の入力電圧に基づ
いて動作する第１の差動増幅回路と、第１の第２導電型
トランジスタと、前記第１の第２導電型トランジスタと
共に差動対を構成する第２の第２導電型トランジスタと
を含み、第２の入力電圧に基づいて動作する第２の差動
増幅回路と、前記第１の差動増幅回路からの第１の信号
に基づいて動作する第３の第１導電型トランジスタと、
前記第３の第１導電型トランジスタと直列接続され、前
記第２の差動増幅回路からの第２の信号に基づいて動作
する第３の第２導電型トランジスタと、前記第２の差動
増幅回路からの第３の信号に基づいて、前記第３の第１
導電型トランジスタの制御端子の電圧を制御する第１の
電圧制御回路と、を有し、前記第３の第１導電型トラン
ジスタと前記第３の第２導電型トランジスタとの間の電
圧を出力電圧とすることを特徴とする。
置は、第１の第１導電型トランジスタと、前記第１の第
１導電型トランジスタと共に差動対を構成する第２の第
１導電型トランジスタとを含み、第１の入力電圧に基づ
いて動作する第１の差動増幅回路と、第１の第２導電型
トランジスタと、前記第１の第２導電型トランジスタと
共に差動対を構成する第２の第２導電型トランジスタと
を含み、第２の入力電圧に基づいて動作する第２の差動
増幅回路と、前記第１の差動増幅回路からの第１の信号
に基づいて動作する第３の第１導電型トランジスタと、
前記第３の第１導電型トランジスタと直列接続され、前
記第２の差動増幅回路からの第２の信号に基づいて動作
する第３の第２導電型トランジスタと、前記第２の差動
増幅回路からの第３の信号に基づいて、前記第３の第１
導電型トランジスタの制御端子の電圧を制御する第１の
電圧制御回路と、を有し、前記第３の第１導電型トラン
ジスタと前記第３の第２導電型トランジスタとの間の電
圧を出力電圧とすることを特徴とする。
【００１２】本発明によれば、第１の電圧制御回路は、
第２の差動増幅回路からの第３の信号に基づいて第３の
第１導電型トランジスタの制御端子の電圧を制御するこ
とができる。これにより、第３の第１導電型トランジス
タの動作が早まり、出力電圧を安定状態に向けて速やか
に変化させることができる。
第２の差動増幅回路からの第３の信号に基づいて第３の
第１導電型トランジスタの制御端子の電圧を制御するこ
とができる。これにより、第３の第１導電型トランジス
タの動作が早まり、出力電圧を安定状態に向けて速やか
に変化させることができる。
【００１３】第１の電圧制御回路は、前記第１の差動増
幅回路の定電流源と並列接続された第４の第２導電型ト
ランジスタを含み、前記第３の信号が前記第４の第２導
電型トランジスタの制御端子に供給される構成とするこ
とができる。
幅回路の定電流源と並列接続された第４の第２導電型ト
ランジスタを含み、前記第３の信号が前記第４の第２導
電型トランジスタの制御端子に供給される構成とするこ
とができる。
【００１４】第３の信号により第４の第２導電型トラン
ジスタがオンすることで、前記第３の第１導電型トラン
ジスタの制御端子の電圧を制御することができる。
ジスタがオンすることで、前記第３の第１導電型トラン
ジスタの制御端子の電圧を制御することができる。
【００１５】この場合、第３の信号は、前記第３の第２
導電型トランジスタの制御端子に供給される信号と同じ
信号とすることができる。
導電型トランジスタの制御端子に供給される信号と同じ
信号とすることができる。
【００１６】第２の差動増幅回路からの第４の信号に基
づいて、前記第３の第２導電型トランジスタの制御端子
の電圧を制御する第２の電圧制御回路をさらに有するこ
とができる。
づいて、前記第３の第２導電型トランジスタの制御端子
の電圧を制御する第２の電圧制御回路をさらに有するこ
とができる。
【００１７】こうすると、第３の第２導電型トランジス
タの動作が早まり、出力電圧を安定状態に向けて速やか
に変化させることができる。
タの動作が早まり、出力電圧を安定状態に向けて速やか
に変化させることができる。
【００１８】第２の電圧制御回路は、前記第２の差動増
幅回路の定電流源と並列接続された第４の第１導電型ト
ランジスタを含み、前記第４の信号が前記第４の第１導
電型トランジスタの制御端子に供給される構成とするこ
とができる。
幅回路の定電流源と並列接続された第４の第１導電型ト
ランジスタを含み、前記第４の信号が前記第４の第１導
電型トランジスタの制御端子に供給される構成とするこ
とができる。
【００１９】第４の信号により第４の第１導電型トラン
ジスタがオンすることで、第３の第２導電型トランジス
タの制御端子の電圧を制御することができる。
ジスタがオンすることで、第３の第２導電型トランジス
タの制御端子の電圧を制御することができる。
【００２０】この場合、第４の信号は、第３の第１導電
型トランジスタの制御端子に供給される信号と同じ信号
を用いることができる。
型トランジスタの制御端子に供給される信号と同じ信号
を用いることができる。
【００２１】本発明の他の態様によれば、上述した差動
増幅装置を少なくとも含んで１チップの半導体装置を構
成できる。
増幅装置を少なくとも含んで１チップの半導体装置を構
成できる。
【００２２】このような差動増幅装置を少なくとも一つ
含んで電源回路を構成することもでき、あるいはその電
源回路を含んだ電子機器を構成することもできる。
含んで電源回路を構成することもでき、あるいはその電
源回路を含んだ電子機器を構成することもできる。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００２４】＜第１の実施の形態＞本発明の一実施の形
態に係る差動増幅装置の構成及び動作について、図１〜
図４を参照して説明する。
態に係る差動増幅装置の構成及び動作について、図１〜
図４を参照して説明する。
【００２５】（差動増幅装置の構成）図１は、本実施の
形態に係る差動増幅装置の回路図である。この差動増幅
装置は、第１の入力電圧ＶIN1に基づいて動作するボル
テージフォロア型の第１の差動増幅回路１０と、第２の
入力電圧ＶIN2に基づいて動作するボルテージフォロア
型の第２の差動増幅回路３０とを有する。
形態に係る差動増幅装置の回路図である。この差動増幅
装置は、第１の入力電圧ＶIN1に基づいて動作するボル
テージフォロア型の第１の差動増幅回路１０と、第２の
入力電圧ＶIN2に基づいて動作するボルテージフォロア
型の第２の差動増幅回路３０とを有する。
【００２６】第１の差動増幅回路１０は、図２に示すよ
うに、Ｐ型のＭＯＳトランジスタ１２と、Ｐ型ＭＯＳト
ランジスタ１２と共にカレントミラー回路を構成するＰ
型ＭＯＳトランジスタ１４とを含む。これらＰ型ＭＯＳ
トランジスタ１２，１４は、サイズが同一で同一能力を
有するため、カレントミラー回路を構成する。
うに、Ｐ型のＭＯＳトランジスタ１２と、Ｐ型ＭＯＳト
ランジスタ１２と共にカレントミラー回路を構成するＰ
型ＭＯＳトランジスタ１４とを含む。これらＰ型ＭＯＳ
トランジスタ１２，１４は、サイズが同一で同一能力を
有するため、カレントミラー回路を構成する。
【００２７】第２の差動増幅回路３０は、Ｎ型のＭＯＳ
トランジスタ３２と、Ｎ型ＭＯＳトランジスタ３２と共
にカレントミラー回路を構成するＮ型ＭＯＳトランジス
タ３４とを含む。これらＮ型ＭＯＳトランジスタ３２，
３４も、サイズが同一で同一能力を有するため、カレン
トミラー回路を構成する。
トランジスタ３２と、Ｎ型ＭＯＳトランジスタ３２と共
にカレントミラー回路を構成するＮ型ＭＯＳトランジス
タ３４とを含む。これらＮ型ＭＯＳトランジスタ３２，
３４も、サイズが同一で同一能力を有するため、カレン
トミラー回路を構成する。
【００２８】第１の差動増幅回路１０はさらに、電源電
圧ＶDD，ＶSSの間にて、Ｐ型ＭＯＳトランジスタ１２に
直列接続された第１導電型例えばＮ型ＭＯＳトランジス
タ１６（第１のＮ型トランジスタ）と、電源電圧ＶＤ
Ｄ，ＶＳＳ間にてＰ型ＭＯＳトランジスタ１４に直列接
続されたＮ型ＭＯＳトランジスタ１８（第２のＮ型トラ
ンジスタ）とを有する。なお、Ｎ型ＭＯＳトランジスタ
１６，１８は定電流源２０を介して電源電圧ＶSSと接続
されている。これらＮ型ＭＯＳトランジスタ１６，１８
は、サイズが同一で同一能力を有するため、差動対を構
成する。
圧ＶDD，ＶSSの間にて、Ｐ型ＭＯＳトランジスタ１２に
直列接続された第１導電型例えばＮ型ＭＯＳトランジス
タ１６（第１のＮ型トランジスタ）と、電源電圧ＶＤ
Ｄ，ＶＳＳ間にてＰ型ＭＯＳトランジスタ１４に直列接
続されたＮ型ＭＯＳトランジスタ１８（第２のＮ型トラ
ンジスタ）とを有する。なお、Ｎ型ＭＯＳトランジスタ
１６，１８は定電流源２０を介して電源電圧ＶSSと接続
されている。これらＮ型ＭＯＳトランジスタ１６，１８
は、サイズが同一で同一能力を有するため、差動対を構
成する。
【００２９】第２の差動増幅回路３０も同様に、電源電
圧ＶDD，ＶSS間にてＮ型ＭＯＳトランジスタ３２に直列
接続された第２導電型例えばＰ型ＭＯＳトランジスタ３
６（第１のＰ型トランジスタ）と、電源電圧ＶＤＤ，Ｖ
ＳＳ間にてＮ型ＭＯＳトランジスタ３４に直列接続され
たＰ型ＭＯＳトランジスタ３８（第２のＰ型トランジス
タ）とを有する。なお、Ｐ型ＭＯＳトランジスタ３６，
３８は定電流源４０を介して電源電圧ＶDDと接続されて
いる。これらＰ型ＭＯＳトランジスタ３６，３８は、サ
イズが同一で同一能力を有するため、差動対を構成す
る。
圧ＶDD，ＶSS間にてＮ型ＭＯＳトランジスタ３２に直列
接続された第２導電型例えばＰ型ＭＯＳトランジスタ３
６（第１のＰ型トランジスタ）と、電源電圧ＶＤＤ，Ｖ
ＳＳ間にてＮ型ＭＯＳトランジスタ３４に直列接続され
たＰ型ＭＯＳトランジスタ３８（第２のＰ型トランジス
タ）とを有する。なお、Ｐ型ＭＯＳトランジスタ３６，
３８は定電流源４０を介して電源電圧ＶDDと接続されて
いる。これらＰ型ＭＯＳトランジスタ３６，３８は、サ
イズが同一で同一能力を有するため、差動対を構成す
る。
【００３０】図１及び図２に示すように、第１の差動増
幅回路１０からの第１の信号Ｓ1に基づいて動作するＰ
型ＭＯＳトランジスタ（第３のＰ型トランジスタ）５０
と、第２の差動増幅回路３０からの第２の信号Ｓ2に基
づいて動作するＮ型ＭＯＳトランジスタ（第３のＮ型ト
ランジスタ）５２とが設けられている。
幅回路１０からの第１の信号Ｓ1に基づいて動作するＰ
型ＭＯＳトランジスタ（第３のＰ型トランジスタ）５０
と、第２の差動増幅回路３０からの第２の信号Ｓ2に基
づいて動作するＮ型ＭＯＳトランジスタ（第３のＮ型ト
ランジスタ）５２とが設けられている。
【００３１】これらＰ型ＭＯＳトランジスタ５０とＮ型
ＭＯＳトランジスタ５２とは、電源電圧ＶDD，ＶSS間に
て直列に接続され、Ｐ型ＭＯＳトランジスタ５０とＮ型
ＭＯＳトランジスタ５２との間の電圧が、差動増幅装置
の出力電圧ＶOUTとなる。なお、Ｐ型トランジスタ５０
は出力電圧ＶＯＵＴが下がった場合の負荷が大きいた
め、大きなサイズで形成され、ゲート容量は大きくなっ
ている。
ＭＯＳトランジスタ５２とは、電源電圧ＶDD，ＶSS間に
て直列に接続され、Ｐ型ＭＯＳトランジスタ５０とＮ型
ＭＯＳトランジスタ５２との間の電圧が、差動増幅装置
の出力電圧ＶOUTとなる。なお、Ｐ型トランジスタ５０
は出力電圧ＶＯＵＴが下がった場合の負荷が大きいた
め、大きなサイズで形成され、ゲート容量は大きくなっ
ている。
【００３２】また、図２に示すように、第１，第２の増
幅回路１０，３０には、発振防止用容量Ｃ１，Ｃ２と、
静電気保護用抵抗Ｒ１，Ｒ２とが設けられている。
幅回路１０，３０には、発振防止用容量Ｃ１，Ｃ２と、
静電気保護用抵抗Ｒ１，Ｒ２とが設けられている。
【００３３】第１の差動増幅回路１０は、定電流源２０
と並列に設けられたＮ型トランジスタ（第４のＮ型トラ
ンジスタ）６２を含む第１の電圧制御回路６０を有す
る。このＮ型ＭＯＳトランジスタ６２のゲートには、第
２の差動増幅回路３０からの第３の信号Ｓ3が入力さ
れ、結果として第１の電圧制御回路６０は、第１の信号
Ｓ1の電圧を制御することで、Ｐ型ＭＯＳトランジスタ
５０のゲート電圧を制御する。
と並列に設けられたＮ型トランジスタ（第４のＮ型トラ
ンジスタ）６２を含む第１の電圧制御回路６０を有す
る。このＮ型ＭＯＳトランジスタ６２のゲートには、第
２の差動増幅回路３０からの第３の信号Ｓ3が入力さ
れ、結果として第１の電圧制御回路６０は、第１の信号
Ｓ1の電圧を制御することで、Ｐ型ＭＯＳトランジスタ
５０のゲート電圧を制御する。
【００３４】同様に、第２の差動増幅回路３０には、定
電流源４０と並列に設けられたＰ型ＭＯＳトランジスタ
（第４のＰ型トランジスタ）７２を含む第２の電圧制御
回路７０を有する。このＰ型ＭＯＳトランジスタ７２の
ゲートには、第１の差動増幅回路１０からの第４の信号
Ｓ4が入力され、結果として第２の電圧制御回路７０
は、第２の信号Ｓ2の電圧を制御することで、Ｎ型ＭＯ
Ｓトランジスタ５２のゲート電圧を制御する。
電流源４０と並列に設けられたＰ型ＭＯＳトランジスタ
（第４のＰ型トランジスタ）７２を含む第２の電圧制御
回路７０を有する。このＰ型ＭＯＳトランジスタ７２の
ゲートには、第１の差動増幅回路１０からの第４の信号
Ｓ4が入力され、結果として第２の電圧制御回路７０
は、第２の信号Ｓ2の電圧を制御することで、Ｎ型ＭＯ
Ｓトランジスタ５２のゲート電圧を制御する。
【００３５】なお、Ｎ型トランジスタ６２及びＰ型ＭＯ
Ｓトランジスタ７２は、差動増幅装置の出力電圧ＶOUT
の安定時にあってはオフ状態であり、ほとんど電流は流
れない。
Ｓトランジスタ７２は、差動増幅装置の出力電圧ＶOUT
の安定時にあってはオフ状態であり、ほとんど電流は流
れない。
【００３６】（差動増幅装置の動作）第１，第２の入力
電圧ＶIN1，ＶIN2に基づいて動作する差動増幅装置の出
力電圧ＶOUTは、安定状態にあっては、図３に示すよう
に、中間電圧（ＶIN1−ＮIN2）／２で安定するか、ある
いはその中間電圧を境に電圧ＶIN1と電圧ＶIN2との間で
振れる電圧となる。
電圧ＶIN1，ＶIN2に基づいて動作する差動増幅装置の出
力電圧ＶOUTは、安定状態にあっては、図３に示すよう
に、中間電圧（ＶIN1−ＮIN2）／２で安定するか、ある
いはその中間電圧を境に電圧ＶIN1と電圧ＶIN2との間で
振れる電圧となる。
【００３７】本実施の形態の差動増幅装置は、出力電圧
ＶOUTを早期に安定状態の電圧に設定することができ
る。その動作を、安定状態の電圧に向けて出力電圧Ｖ
OUTを早期に上昇させる場合と、下降させる場合とに分
けて説明する。
ＶOUTを早期に安定状態の電圧に設定することができ
る。その動作を、安定状態の電圧に向けて出力電圧Ｖ
OUTを早期に上昇させる場合と、下降させる場合とに分
けて説明する。
【００３８】（１）安定状態の電圧に向けて出力電圧Ｖ
OUTを早期に上昇させる場合 図４に示すように、安定状態の電圧をＶ１と仮定する。
タイミングｔｏの以前では、出力電圧ＶOUTの出力線は
例えば他の電圧線とショートされ、電圧Ｖ１よりも低く
なっているものと仮定する。
OUTを早期に上昇させる場合 図４に示すように、安定状態の電圧をＶ１と仮定する。
タイミングｔｏの以前では、出力電圧ＶOUTの出力線は
例えば他の電圧線とショートされ、電圧Ｖ１よりも低く
なっているものと仮定する。
【００３９】この場合、Ｎ型ＭＯＳトランジスタ１８と
Ｐ型ＭＯＳトランジスタ３８のゲート電圧は、本来の安
定状態の電圧より低くなる。
Ｐ型ＭＯＳトランジスタ３８のゲート電圧は、本来の安
定状態の電圧より低くなる。
【００４０】ここで、第１の差動増幅回路１０では、定
電流源２０にて定電流が流れる一方で、Ｎ型ＭＯＳトラ
ンジスタ１８のゲート電圧が低下することから、Ｎ型Ｍ
ＯＳトランジスタ１８に流れる電流Ｉ18は減り、その分
電流Ｉ16は増えることになる。
電流源２０にて定電流が流れる一方で、Ｎ型ＭＯＳトラ
ンジスタ１８のゲート電圧が低下することから、Ｎ型Ｍ
ＯＳトランジスタ１８に流れる電流Ｉ18は減り、その分
電流Ｉ16は増えることになる。
【００４１】このため、第１の差動増幅回路１０では、
電流Ｉ16が増える結果として、Ｐ型ＭＯＳトランジスタ
５０のゲート電圧Ｓ1が下がって、Ｐ型ＭＯＳトランジ
スタ５０にてより多い電流が流れるように変化する。
電流Ｉ16が増える結果として、Ｐ型ＭＯＳトランジスタ
５０のゲート電圧Ｓ1が下がって、Ｐ型ＭＯＳトランジ
スタ５０にてより多い電流が流れるように変化する。
【００４２】一方、第２の差動増幅回路３０では、定電
流源４０にて定電流が流れ、しかもＰ型ＭＯＳトランジ
スタ３６，３８は差動対を構成するため、Ｐ型ＭＯＳト
ランジスタ３６，３８を流れる電流Ｉ36，Ｉ38は、Ｉ36
＋Ｉ38＝一定である。そして、上述の通りＰ型ＭＯＳト
ランジスタ３８のゲート電圧が低下することから、Ｐ型
ＭＯＳトランジスタ３８に流れる電流Ｉ38は増え、その
分電流Ｉ36は減ることになる。
流源４０にて定電流が流れ、しかもＰ型ＭＯＳトランジ
スタ３６，３８は差動対を構成するため、Ｐ型ＭＯＳト
ランジスタ３６，３８を流れる電流Ｉ36，Ｉ38は、Ｉ36
＋Ｉ38＝一定である。そして、上述の通りＰ型ＭＯＳト
ランジスタ３８のゲート電圧が低下することから、Ｐ型
ＭＯＳトランジスタ３８に流れる電流Ｉ38は増え、その
分電流Ｉ36は減ることになる。
【００４３】このため、第２の差動増幅回路３０では、
電流Ｉ36が減る結果として、Ｎ型ＭＯＳトランジスタ５
２のゲート電位が下がって、Ｎ型ＭＯＳトランジスタ５
２により少ない電流が流れるように変化する。
電流Ｉ36が減る結果として、Ｎ型ＭＯＳトランジスタ５
２のゲート電位が下がって、Ｎ型ＭＯＳトランジスタ５
２により少ない電流が流れるように変化する。
【００４４】このように、Ｐ型ＭＯＳトランジスタ５０
にてより多い電流が流れ、Ｎ型ＭＯＳトランジスタ５２
により少ない電流が流れる結果、これらＰ型ＭＯＳトラ
ンジスタ５０，Ｎ型ＭＯＳトランジスタ５２が引き合い
ながら、プッシュプルタイプの差動増幅装置の出力電圧
ＶOUTが図４の安定電圧Ｖ１に向けて上昇する。
にてより多い電流が流れ、Ｎ型ＭＯＳトランジスタ５２
により少ない電流が流れる結果、これらＰ型ＭＯＳトラ
ンジスタ５０，Ｎ型ＭＯＳトランジスタ５２が引き合い
ながら、プッシュプルタイプの差動増幅装置の出力電圧
ＶOUTが図４の安定電圧Ｖ１に向けて上昇する。
【００４５】上記の説明による出力電圧ＶOUTの上昇過
程は、図４にて細線８０で示す変化であり、時間（ｔ3
−ｔo）の比較的長い時間を要する。
程は、図４にて細線８０で示す変化であり、時間（ｔ3
−ｔo）の比較的長い時間を要する。
【００４６】この理由は、上記の動作のみでは、Ｐ型Ｍ
ＯＳトランジスタ５０及びＮ型ＭＯＳトランジスタ５２
のゲート電圧の上昇または下降が遅く、Ｐ型ＭＯＳトラ
ンジスタ５０及びＮ型ＭＯＳトランジスタ５２にて流れ
る電流の変化が遅いからである。
ＯＳトランジスタ５０及びＮ型ＭＯＳトランジスタ５２
のゲート電圧の上昇または下降が遅く、Ｐ型ＭＯＳトラ
ンジスタ５０及びＮ型ＭＯＳトランジスタ５２にて流れ
る電流の変化が遅いからである。
【００４７】すなわち、Ｐ型ＭＯＳトランジスタ５０の
ゲート電圧は、図２に示す発振防止用容量Ｃ１と、Ｐ型
ＭＯＳトランジスタ５０のゲート容量と、ゲート線Ｌ１
の配線寄生容量とにチャージされる電圧である。そのチ
ャージ時間は、ゲート線Ｌ１の配線容量と定電流源２０
の能力とで定まる。
ゲート電圧は、図２に示す発振防止用容量Ｃ１と、Ｐ型
ＭＯＳトランジスタ５０のゲート容量と、ゲート線Ｌ１
の配線寄生容量とにチャージされる電圧である。そのチ
ャージ時間は、ゲート線Ｌ１の配線容量と定電流源２０
の能力とで定まる。
【００４８】同様に、Ｎ型ＭＯＳトランジスタ５２のゲ
ート電圧も、図２に示す発振防止用容量Ｃ２と、Ｎ型Ｍ
ＯＳトランジスタ５２のゲート容量と、ゲート線Ｌ２の
配線寄生容量とにチャージされる電圧である。そのチャ
ージ時間は、ゲート線Ｌ２の配線容量と定電流源４０の
能力とで定まる。
ート電圧も、図２に示す発振防止用容量Ｃ２と、Ｎ型Ｍ
ＯＳトランジスタ５２のゲート容量と、ゲート線Ｌ２の
配線寄生容量とにチャージされる電圧である。そのチャ
ージ時間は、ゲート線Ｌ２の配線容量と定電流源４０の
能力とで定まる。
【００４９】そこで、本実施の形態では、第１，第２の
電圧制御回路６０，７０により、Ｐ型ＭＯＳトランジス
タ５０及びＮ型ＭＯＳトランジスタ５２のゲート電圧を
速く変化させている。
電圧制御回路６０，７０により、Ｐ型ＭＯＳトランジス
タ５０及びＮ型ＭＯＳトランジスタ５２のゲート電圧を
速く変化させている。
【００５０】すなわち、第２の差動増幅回路３０では、
電流Ｉ36は減る結果として、第３の信号Ｓ３の電圧（こ
れはＮ型ＭＯＳトランジスタ５２のゲート線Ｌ２の電圧
と等しい）が低くなる。この結果、第１の差動増幅回路
１０に設けられたＮ型ＭＯＳトランジスタ６２はそゲー
ト電圧が低くなって、Ｎ型ＭＯＳトランジスタ６２を流
れる電流Ｉ62は減る。このときは、Ｐ型ＭＯＳトランジ
スタ５０の動作は、定電流源２０に流れる電流によって
定まることになる。
電流Ｉ36は減る結果として、第３の信号Ｓ３の電圧（こ
れはＮ型ＭＯＳトランジスタ５２のゲート線Ｌ２の電圧
と等しい）が低くなる。この結果、第１の差動増幅回路
１０に設けられたＮ型ＭＯＳトランジスタ６２はそゲー
ト電圧が低くなって、Ｎ型ＭＯＳトランジスタ６２を流
れる電流Ｉ62は減る。このときは、Ｐ型ＭＯＳトランジ
スタ５０の動作は、定電流源２０に流れる電流によって
定まることになる。
【００５１】一方、第１の差動増幅回路１０では、ゲー
ト線Ｌ１の電圧がより低くなるため、このゲート線Ｌ１
の電圧と等しい第４の信号Ｓ４の電圧が低くなる。この
結果、第２の差動増幅回路３０に設けられたＰ型ＭＯＳ
トランジスタ７２のゲート電圧が低くなって、Ｐ型ＭＯ
Ｓトランジスタ７２を流れる電流Ｉ72が増える。
ト線Ｌ１の電圧がより低くなるため、このゲート線Ｌ１
の電圧と等しい第４の信号Ｓ４の電圧が低くなる。この
結果、第２の差動増幅回路３０に設けられたＰ型ＭＯＳ
トランジスタ７２のゲート電圧が低くなって、Ｐ型ＭＯ
Ｓトランジスタ７２を流れる電流Ｉ72が増える。
【００５２】このため、第２の差動増幅回路３０の差動
対及びカレントミラーに流れる電流が多くなる。このと
き、ゲート線Ｌ２に寄生するトータル容量は変わらない
が、Ｐ型ＭＯＳトランジスタ７２の電流Ｉ72が定電流源
４０に加わるため、Ｎ型ＭＯＳトランジスタ５２の動作
を早めることになる。
対及びカレントミラーに流れる電流が多くなる。このと
き、ゲート線Ｌ２に寄生するトータル容量は変わらない
が、Ｐ型ＭＯＳトランジスタ７２の電流Ｉ72が定電流源
４０に加わるため、Ｎ型ＭＯＳトランジスタ５２の動作
を早めることになる。
【００５３】この追加の動作に基づく出力電圧ＶOUTの
上昇過程を、図４にて実線８２に示す。図４に示すよう
に、本実施の形態では、Ｎ型ＭＯＳトランジスタ６２が
オンするタイミングｔ1にて出力電圧ＶOUTの上昇率が高
まるため、安定に至るまでの時間を（ｔ2−ｔ0）に短縮
でき、出力電圧ＶOUTを速く安定させることができる。
上昇過程を、図４にて実線８２に示す。図４に示すよう
に、本実施の形態では、Ｎ型ＭＯＳトランジスタ６２が
オンするタイミングｔ1にて出力電圧ＶOUTの上昇率が高
まるため、安定に至るまでの時間を（ｔ2−ｔ0）に短縮
でき、出力電圧ＶOUTを速く安定させることができる。
【００５４】（２）安定状態の電圧に向けて出力電圧Ｖ
OUTを早期に下降させる場合 この場合、Ｎ型ＭＯＳトランジスタ１８とＰ型ＭＯＳト
ランジスタ３８のゲート電圧は、本来の安定状態の電圧
より高くなる。
OUTを早期に下降させる場合 この場合、Ｎ型ＭＯＳトランジスタ１８とＰ型ＭＯＳト
ランジスタ３８のゲート電圧は、本来の安定状態の電圧
より高くなる。
【００５５】従って、Ｎ型ＭＯＳトランジスタ１８に流
れる電流Ｉ18は、そのゲート電圧が増加することから増
え、その分Ｎ型ＭＯＳトランジスタ１６に流れる電流Ｉ
16は減ることになる。
れる電流Ｉ18は、そのゲート電圧が増加することから増
え、その分Ｎ型ＭＯＳトランジスタ１６に流れる電流Ｉ
16は減ることになる。
【００５６】このため、第１の差動増幅回路１０では、
電流Ｉ16が減る結果として、Ｐ型ＭＯＳトランジスタ５
０のゲート電位が上がって、Ｐ型ＭＯＳトランジスタ５
０にて少ない電流が流れる。
電流Ｉ16が減る結果として、Ｐ型ＭＯＳトランジスタ５
０のゲート電位が上がって、Ｐ型ＭＯＳトランジスタ５
０にて少ない電流が流れる。
【００５７】一方、第２の差動増幅回路３０では、Ｐ型
ＭＯＳトランジスタ３８に流れる電流Ｉ38は、そのゲー
ト電圧が高くなることから減り、その分Ｐ型ＭＯＳトラ
ンジスタ３６に流れる電流Ｉ36は増えることになる。
ＭＯＳトランジスタ３８に流れる電流Ｉ38は、そのゲー
ト電圧が高くなることから減り、その分Ｐ型ＭＯＳトラ
ンジスタ３６に流れる電流Ｉ36は増えることになる。
【００５８】このため、第２の差動増幅回路３０では、
電流Ｉ36が増える結果として、Ｎ型ＭＯＳトランジスタ
５２のゲート電位が上がって、Ｎ型ＭＯＳトランジスタ
５２に多い電流が流れる。
電流Ｉ36が増える結果として、Ｎ型ＭＯＳトランジスタ
５２のゲート電位が上がって、Ｎ型ＭＯＳトランジスタ
５２に多い電流が流れる。
【００５９】さらに、第１の差動増幅回路１０では、電
流Ｉ16が減る結果として、ゲート線Ｌ１の電圧と等しい
第４の信号Ｓ４の電圧が高くなる。この結果、第２の差
動増幅回路３０に設けられたＰ型ＭＯＳトランジスタ７
２のゲート電圧が高くなって、Ｐ型ＭＯＳトランジスタ
７２を流れる電流Ｉ72が減る。
流Ｉ16が減る結果として、ゲート線Ｌ１の電圧と等しい
第４の信号Ｓ４の電圧が高くなる。この結果、第２の差
動増幅回路３０に設けられたＰ型ＭＯＳトランジスタ７
２のゲート電圧が高くなって、Ｐ型ＭＯＳトランジスタ
７２を流れる電流Ｉ72が減る。
【００６０】このとき、Ｎ型ＭＯＳトランジスタ５２の
動作は定電流源４０の電流により定まることになる。
動作は定電流源４０の電流により定まることになる。
【００６１】一方、第２の差動増幅回路３０では、Ｎ型
ＭＯＳトランジスタ５２のゲート線Ｌ２の電圧がより高
くなる結果として、第３の信号Ｓ３の電圧（これはＮ型
ＭＯＳトランジスタ５２のゲート線Ｌ２の電圧と等し
い）が高くなる。この結果、第１の差動増幅回路１０に
設けられたＮ型ＭＯＳトランジスタ６２のゲート電圧が
高くなって、Ｎ型ＭＯＳトランジスタ６２を流れる電流
Ｉ62が増える。
ＭＯＳトランジスタ５２のゲート線Ｌ２の電圧がより高
くなる結果として、第３の信号Ｓ３の電圧（これはＮ型
ＭＯＳトランジスタ５２のゲート線Ｌ２の電圧と等し
い）が高くなる。この結果、第１の差動増幅回路１０に
設けられたＮ型ＭＯＳトランジスタ６２のゲート電圧が
高くなって、Ｎ型ＭＯＳトランジスタ６２を流れる電流
Ｉ62が増える。
【００６２】このため、第１の差動増幅回路１０の差動
対、カレントミラー回路に流れる電流が多くなる。ゲー
ト線Ｌ１に寄生するトータル容量は変わらないが、Ｎ型
ＭＯＳトランジスタ６２を流れる電流Ｉ62が定電流源２
０の電流に加わるため、Ｐ型ＭＯＳトランジスタ５０の
動作を早めることになる。
対、カレントミラー回路に流れる電流が多くなる。ゲー
ト線Ｌ１に寄生するトータル容量は変わらないが、Ｎ型
ＭＯＳトランジスタ６２を流れる電流Ｉ62が定電流源２
０の電流に加わるため、Ｐ型ＭＯＳトランジスタ５０の
動作を早めることになる。
【００６３】このように、Ｐ型ＭＯＳトランジスタ５０
にてより少ない電流が流れ、Ｎ型ＭＯＳトランジスタ５
２により多い電流が流れる結果、これらＰ型ＭＯＳトラ
ンジスタ５０，Ｎ型ＭＯＳトランジスタ５２が引き合い
ながら、出力電圧ＶOUTが安定電圧に向けて早期に下降
することになる。
にてより少ない電流が流れ、Ｎ型ＭＯＳトランジスタ５
２により多い電流が流れる結果、これらＰ型ＭＯＳトラ
ンジスタ５０，Ｎ型ＭＯＳトランジスタ５２が引き合い
ながら、出力電圧ＶOUTが安定電圧に向けて早期に下降
することになる。
【００６４】なお、出力電圧ＶOUTの安定が遅くなる理
由の一つに、図２に示す発振防止用容量Ｃ１，Ｃ２の存
在が挙げられる。従って、この種の容量を付加した差動
増幅回路に上述の対策を施すことが好ましい。第１，第
２の差動増幅回路１０，３０のいずれか一方に、発振防
止用容量等の付加された容量が存在しない場合には、そ
の種の容量のない側の一方の差動増幅回路にて上述の対
策を施すことは必ずしも要さない。従って、第１，第２
の電圧制御回路６０，７０の一方のみを配置するだけで
も良い場合がある。
由の一つに、図２に示す発振防止用容量Ｃ１，Ｃ２の存
在が挙げられる。従って、この種の容量を付加した差動
増幅回路に上述の対策を施すことが好ましい。第１，第
２の差動増幅回路１０，３０のいずれか一方に、発振防
止用容量等の付加された容量が存在しない場合には、そ
の種の容量のない側の一方の差動増幅回路にて上述の対
策を施すことは必ずしも要さない。従って、第１，第２
の電圧制御回路６０，７０の一方のみを配置するだけで
も良い場合がある。
【００６５】＜第２の実施の形態＞次に、本発明の第２
の実施の形態に係る液晶表示装置の電源回路について、
図５〜図７をも参照に加えて説明する。
の実施の形態に係る液晶表示装置の電源回路について、
図５〜図７をも参照に加えて説明する。
【００６６】（液晶表示装置の構成及び動作）図５は、
液晶表示装置の主要部の構成を示している。図５におい
て、液晶表示部例えば単純マトリックス型液晶表示部１
００は、コモン電極Ｃ０〜Ｃｍが形成された第１の基板
と、セグメント電極Ｓ０〜Ｓｎが形成された第２の基板
との間に、液晶を封止することで形成されている。コモ
ン電極の一本とセグメント電極の一本とが交差する交点
が表示画素となり、液晶表示部１００には（ｍ＋１）×
（ｎ＋１）の表示画素が存在する。
液晶表示装置の主要部の構成を示している。図５におい
て、液晶表示部例えば単純マトリックス型液晶表示部１
００は、コモン電極Ｃ０〜Ｃｍが形成された第１の基板
と、セグメント電極Ｓ０〜Ｓｎが形成された第２の基板
との間に、液晶を封止することで形成されている。コモ
ン電極の一本とセグメント電極の一本とが交差する交点
が表示画素となり、液晶表示部１００には（ｍ＋１）×
（ｎ＋１）の表示画素が存在する。
【００６７】なお、第２の実施の形態に係る液晶表示装
置は、単純マトリックス液晶表示部１００に代えて、ア
クティブマトリックス型液晶表示装置など、他の液晶表
示部を用いることもできる。
置は、単純マトリックス液晶表示部１００に代えて、ア
クティブマトリックス型液晶表示装置など、他の液晶表
示部を用いることもできる。
【００６８】コモン電極Ｃ０〜Ｃｍにはコモンドライバ
１０２が接続され、セグメント電極Ｓ０〜Ｓｎにはセグ
メントドライバ１０４が接続されている。これらコモン
ドライバ１０２，セグメントドライバ１０４は、電源回
路１０６から所定の電圧が供給されると共に、駆動制御
回路１０８からの信号に基づいて、その所定の電圧をコ
モン電極Ｃ０〜Ｃｍまたはセグメント電極Ｓ０〜Ｓｎに
選択的に供給するものである。
１０２が接続され、セグメント電極Ｓ０〜Ｓｎにはセグ
メントドライバ１０４が接続されている。これらコモン
ドライバ１０２，セグメントドライバ１０４は、電源回
路１０６から所定の電圧が供給されると共に、駆動制御
回路１０８からの信号に基づいて、その所定の電圧をコ
モン電極Ｃ０〜Ｃｍまたはセグメント電極Ｓ０〜Ｓｎに
選択的に供給するものである。
【００６９】ここで、図５に示す液晶表示部１００のコ
モン電極Ｃ３を選択するフレーム期間の駆動波形の一例
を図６に示す。
モン電極Ｃ３を選択するフレーム期間の駆動波形の一例
を図６に示す。
【００７０】図６において、太線はコモンドライバ１０
２より各コモン電極Ｃ０〜Ｃｍに供給される駆動波形で
あり、細線はセグメントドライバ１０４より各セグメン
ト電極Ｓ０〜Ｓｎに供給される駆動波形を示している。
２より各コモン電極Ｃ０〜Ｃｍに供給される駆動波形で
あり、細線はセグメントドライバ１０４より各セグメン
ト電極Ｓ０〜Ｓｎに供給される駆動波形を示している。
【００７１】図６に示すように、コモンドライバ１０２
から供給される駆動波形は、電圧Ｖ０，Ｖ１，Ｖ４，Ｖ
５の間で変化する。一方、セグメントドライバ１０４か
ら供給される駆動波形は、電圧Ｖ０，Ｖ２，Ｖ３，Ｖ５
の間で変化する。
から供給される駆動波形は、電圧Ｖ０，Ｖ１，Ｖ４，Ｖ
５の間で変化する。一方、セグメントドライバ１０４か
ら供給される駆動波形は、電圧Ｖ０，Ｖ２，Ｖ３，Ｖ５
の間で変化する。
【００７２】（電源回路の構成）図７は、図５に示す電
源回路１０６の詳細を示している。図７に示すように、
スイッチＳＷ１〜ＳＷ６のいずれか２つをオンすること
で、コモンドライバ１０２に供給される電圧Ｖ０，Ｖ
１，Ｖ４，Ｖ５の一つと、セグメントドライバ１０４に
供給される電圧Ｖ０，Ｖ２，Ｖ３，Ｖ５の一つとを選択
できる。
源回路１０６の詳細を示している。図７に示すように、
スイッチＳＷ１〜ＳＷ６のいずれか２つをオンすること
で、コモンドライバ１０２に供給される電圧Ｖ０，Ｖ
１，Ｖ４，Ｖ５の一つと、セグメントドライバ１０４に
供給される電圧Ｖ０，Ｖ２，Ｖ３，Ｖ５の一つとを選択
できる。
【００７３】ここで、電圧Ｖ５には電源電圧ＶDDを、電
圧Ｖ０には電源電圧ＶSSをそれぞれ用い、電圧Ｖ４〜Ｖ
１は、電圧（Ｖ５−Ｖ０）を抵抗分割することで生成し
ている。このために、電源回路１０６は、抵抗分割回路
１１０と、４つの差動増幅装置１２０，１２２，１２
４，１２６とを有する。４つの差動増幅装置１２０〜１
２６は、抵抗分割回路１１０を介して、それぞれ第１，
第２の入力電圧ＶIN1，ＶIN2が入力され、その出力電圧
としてＶ４，Ｖ３，Ｖ２，Ｖ１をそれぞれ出力する。そ
して、これら４つの差動増幅装置１２０〜１２６は、そ
れぞれ図２の構成を有する。なお、なお、図７に示す電
源回路１０６は単独で、あるいは図５に示すコモンドラ
イバ１０２及びセグメントドライバ１０４と共に１チッ
プＩＣにて構成することができる。
圧Ｖ０には電源電圧ＶSSをそれぞれ用い、電圧Ｖ４〜Ｖ
１は、電圧（Ｖ５−Ｖ０）を抵抗分割することで生成し
ている。このために、電源回路１０６は、抵抗分割回路
１１０と、４つの差動増幅装置１２０，１２２，１２
４，１２６とを有する。４つの差動増幅装置１２０〜１
２６は、抵抗分割回路１１０を介して、それぞれ第１，
第２の入力電圧ＶIN1，ＶIN2が入力され、その出力電圧
としてＶ４，Ｖ３，Ｖ２，Ｖ１をそれぞれ出力する。そ
して、これら４つの差動増幅装置１２０〜１２６は、そ
れぞれ図２の構成を有する。なお、なお、図７に示す電
源回路１０６は単独で、あるいは図５に示すコモンドラ
イバ１０２及びセグメントドライバ１０４と共に１チッ
プＩＣにて構成することができる。
【００７４】（電源回路の動作）図２及び図４を用いて
既に説明した差動増幅装置の動作は、電圧Ｖ１を出力電
圧ＶOUTとする図７に示す差動増幅装置１２６の動作に
そのまま適合し、図６に示すＡ部の波形の改善となる。
既に説明した差動増幅装置の動作は、電圧Ｖ１を出力電
圧ＶOUTとする図７に示す差動増幅装置１２６の動作に
そのまま適合し、図６に示すＡ部の波形の改善となる。
【００７５】すなわち、図７のスイッチＳＷ３がオンす
ると、差動増幅装置１２６の出力線は、コモンドライバ
１０２を介して、液晶表示部１００のコモン電極Ｃ３と
ショートされる。このとき、コモン電極の電圧は、極性
反転駆動のため図６に示す通り電圧Ｖ５であったため、
ショートによって差動増幅装置１２６の出力電圧ＶOU T
は電圧Ｖ１よりも下降する。この出力電圧ＶOUTを図４
の太線１８２の上昇過程をたどるように速く電圧Ｖ１に
て安定させるために、図２の第１，第２の電圧制御回路
６０，７０が動作することになる。
ると、差動増幅装置１２６の出力線は、コモンドライバ
１０２を介して、液晶表示部１００のコモン電極Ｃ３と
ショートされる。このとき、コモン電極の電圧は、極性
反転駆動のため図６に示す通り電圧Ｖ５であったため、
ショートによって差動増幅装置１２６の出力電圧ＶOU T
は電圧Ｖ１よりも下降する。この出力電圧ＶOUTを図４
の太線１８２の上昇過程をたどるように速く電圧Ｖ１に
て安定させるために、図２の第１，第２の電圧制御回路
６０，７０が動作することになる。
【００７６】ここで、図６のＡ部の波形は、コモン電極
の寄生容量にも影響して鈍る。このＡ部の波形が鈍り
は、図６の選択期間ＴSECが短くなるほど、液晶表示部
１００でのコントラストの低下、糸引き現象などを顕著
にする。選択期間ＴSECは、表示画素数が増えるほど短
くなり、高細精な画面ほど画質の劣化に及ぼす影響が大
きい。
の寄生容量にも影響して鈍る。このＡ部の波形が鈍り
は、図６の選択期間ＴSECが短くなるほど、液晶表示部
１００でのコントラストの低下、糸引き現象などを顕著
にする。選択期間ＴSECは、表示画素数が増えるほど短
くなり、高細精な画面ほど画質の劣化に及ぼす影響が大
きい。
【００７７】本実施の形態のように、図６に示すＡ部等
の電圧変化点の波形の鈍りを低減することで、画質の改
善となる。
の電圧変化点の波形の鈍りを低減することで、画質の改
善となる。
【００７８】ここで、差動増幅装置１２０〜１２６は、
その出力電圧ＶＯＵＴを上昇させた後に安定させる場合
には、第１の電圧制御回路６０のＮ型ＭＯＳトランジス
タ６２をオンさせて、Ｐ型ＭＯＳトランジスタ５０のゲ
ート電圧を速く高くしてその動作を早めることが効果的
である。逆に、差動増幅装置１２０〜１２６は、その出
力電圧ＶＯＵＴを下降させた後に安定させる場合には、
第２の電圧制御回路７０のＰ型ＭＯＳトランジスタ７２
の電流Ｉ７２をより少なくして、Ｎ型ＭＯＳトランジス
タ５２のゲート電圧を速く高くしてその動作を早めるこ
とが効果的である。
その出力電圧ＶＯＵＴを上昇させた後に安定させる場合
には、第１の電圧制御回路６０のＮ型ＭＯＳトランジス
タ６２をオンさせて、Ｐ型ＭＯＳトランジスタ５０のゲ
ート電圧を速く高くしてその動作を早めることが効果的
である。逆に、差動増幅装置１２０〜１２６は、その出
力電圧ＶＯＵＴを下降させた後に安定させる場合には、
第２の電圧制御回路７０のＰ型ＭＯＳトランジスタ７２
の電流Ｉ７２をより少なくして、Ｎ型ＭＯＳトランジス
タ５２のゲート電圧を速く高くしてその動作を早めるこ
とが効果的である。
【００７９】ところで、図６を参照すると、電圧Ｖ１に
達するには電圧Ｖ４またはＶ５から上昇する場合のみで
あり、電圧Ｖ４に達するには、電圧Ｖ０またはＶ１から
下降する場合のみであることが分かる。また、電圧Ｖ２
に達するには電圧Ｖ０から下降する場合の頻度が多く、
電圧Ｖ３に達するには、電圧Ｖ５から上昇する場合の頻
度が多いことが分かる。
達するには電圧Ｖ４またはＶ５から上昇する場合のみで
あり、電圧Ｖ４に達するには、電圧Ｖ０またはＶ１から
下降する場合のみであることが分かる。また、電圧Ｖ２
に達するには電圧Ｖ０から下降する場合の頻度が多く、
電圧Ｖ３に達するには、電圧Ｖ５から上昇する場合の頻
度が多いことが分かる。
【００８０】従って、電圧Ｖ４，Ｖ２を出力する図７の
差動増幅回路１２０，１２４は、第１の電圧制御回路６
０は必ずしも要せずに、第２の電圧制御回路７０のみを
有しても良い。一方、電圧Ｖ３，Ｖ１を出力する図７の
差動増幅装置１２２，１２６は、第２の電圧制御回路７
０は必ずしも要せずに、第１の電圧制御回路６０のみを
有しても良い。
差動増幅回路１２０，１２４は、第１の電圧制御回路６
０は必ずしも要せずに、第２の電圧制御回路７０のみを
有しても良い。一方、電圧Ｖ３，Ｖ１を出力する図７の
差動増幅装置１２２，１２６は、第２の電圧制御回路７
０は必ずしも要せずに、第１の電圧制御回路６０のみを
有しても良い。
【００８１】なお、上述した差動増幅装置あるいは電源
回路は、液晶表示装置を含む電子機器例えば、携帯電
話、ゲーム装置、パーソナルコンピュータなどの各種電
子機器の他、安定した電圧の供給を受けて動作する他の
種々の電子機器に適用できることは言うまでもない。
回路は、液晶表示装置を含む電子機器例えば、携帯電
話、ゲーム装置、パーソナルコンピュータなどの各種電
子機器の他、安定した電圧の供給を受けて動作する他の
種々の電子機器に適用できることは言うまでもない。
【図１】本発明の第１の実施の形態に係る差動増幅装置
の概略回路図である。
の概略回路図である。
【図２】図２に示す差動増幅装置の詳細な回路図であ
る。
る。
【図３】図２に示す差動増幅装置の出力電圧ＶOUTの説
明図である。
明図である。
【図４】図２に示す差動増幅装置のＶOUTが安定する過
程を示す波形図である。
程を示す波形図である。
【図５】本発明の第２の実施の形態に係る液晶表示装置
の概略説明図である。
の概略説明図である。
【図６】図５に示す液晶表示装置の駆動波形を示す波形
図である。
図である。
【図７】図５に示す液晶表示装置に用いられる電源回路
の回路図である。
の回路図である。
【図８】従来の差動増幅装置の回路図である。
１０ 第１の差動増幅回路 １６ Ｎ型ＭＯＳトランジスタ（第１の第１導電型トラ
ンジスタ） １８ Ｎ型ＭＯＳトランジスタ（第２の第１導電型トラ
ンジスタ） ３０ 第２の差動増幅回路 ３６ Ｐ型ＭＯＳトランジスタ（第１の第２導電型トラ
ンジスタ） ３８ Ｐ型ＭＯＳトランジスタ（第２の第２導電型トラ
ンジスタ） ５０ Ｐ型ＭＯＳトランジスタ（第３の第１導電型トラ
ンジスタ） ５２ Ｎ型ＭＯＳトランジスタ（第３の第２導電型トラ
ンジスタ） ６０ 第１の電圧制御回路 ６２ Ｎ型ＭＯＳトランジスタ（第４の第２導電型トラ
ンジスタ） ７０ 第２の電圧制御回路 ７２ Ｐ型ＭＯＳトランジスタ（第４の第１導電型トラ
ンジスタ） １０６ 電源回路 １１０ 抵抗分割回路 １２０，１２２，１２４，１２６ 差動増幅装置
ンジスタ） １８ Ｎ型ＭＯＳトランジスタ（第２の第１導電型トラ
ンジスタ） ３０ 第２の差動増幅回路 ３６ Ｐ型ＭＯＳトランジスタ（第１の第２導電型トラ
ンジスタ） ３８ Ｐ型ＭＯＳトランジスタ（第２の第２導電型トラ
ンジスタ） ５０ Ｐ型ＭＯＳトランジスタ（第３の第１導電型トラ
ンジスタ） ５２ Ｎ型ＭＯＳトランジスタ（第３の第２導電型トラ
ンジスタ） ６０ 第１の電圧制御回路 ６２ Ｎ型ＭＯＳトランジスタ（第４の第２導電型トラ
ンジスタ） ７０ 第２の電圧制御回路 ７２ Ｐ型ＭＯＳトランジスタ（第４の第１導電型トラ
ンジスタ） １０６ 電源回路 １１０ 抵抗分割回路 １２０，１２２，１２４，１２６ 差動増幅装置
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１３年２月１６日（２００１．２．１
６）
６）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】
【課題を解決するための手段】本発明の一態様に係る差
動増幅装置は、第１の第１導電型トランジスタと、前記
第１の第１導電型トランジスタと共に差動対を構成する
第２の第１導電型トランジスタとを含み、第１の入力電
圧に基づいて動作する第１の差動増幅回路と、第１の第
２導電型トランジスタと、前記第１の第２導電型トラン
ジスタと共に差動対を構成する第２の第２導電型トラン
ジスタとを含み、第２の入力電圧に基づいて動作する第
２の差動増幅回路と、前記第１の差動増幅回路からの第
１の信号に基づいて動作する第３の第２導電型トランジ
スタと、前記第３の第２導電型トランジスタと直列接続
され、前記第２の差動増幅回路からの第２の信号に基づ
いて動作する第３の第１導電型トランジスタと、前記第
２の差動増幅回路からの第３の信号に基づいて、前記第
３の第２導電型トランジスタの制御端子の電圧を制御す
る電圧制御回路（第１の制御回路）と、を有し、前記第
３の第２導電型トランジスタと前記第３の第１導電型ト
ランジスタとの間の電圧を出力電圧とすることを特徴と
する。
動増幅装置は、第１の第１導電型トランジスタと、前記
第１の第１導電型トランジスタと共に差動対を構成する
第２の第１導電型トランジスタとを含み、第１の入力電
圧に基づいて動作する第１の差動増幅回路と、第１の第
２導電型トランジスタと、前記第１の第２導電型トラン
ジスタと共に差動対を構成する第２の第２導電型トラン
ジスタとを含み、第２の入力電圧に基づいて動作する第
２の差動増幅回路と、前記第１の差動増幅回路からの第
１の信号に基づいて動作する第３の第２導電型トランジ
スタと、前記第３の第２導電型トランジスタと直列接続
され、前記第２の差動増幅回路からの第２の信号に基づ
いて動作する第３の第１導電型トランジスタと、前記第
２の差動増幅回路からの第３の信号に基づいて、前記第
３の第２導電型トランジスタの制御端子の電圧を制御す
る電圧制御回路（第１の制御回路）と、を有し、前記第
３の第２導電型トランジスタと前記第３の第１導電型ト
ランジスタとの間の電圧を出力電圧とすることを特徴と
する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】本発明の一態様によれば、第１の電圧制御
回路は、第２の差動増幅回路からの第３の信号に基づい
て第３の第２導電型トランジスタの制御端子の電圧を制
御することができる。これにより、第３の第２導電型ト
ランジスタの動作が早まり、出力電圧を安定状態に向け
て速やかに変化させることができる。
回路は、第２の差動増幅回路からの第３の信号に基づい
て第３の第２導電型トランジスタの制御端子の電圧を制
御することができる。これにより、第３の第２導電型ト
ランジスタの動作が早まり、出力電圧を安定状態に向け
て速やかに変化させることができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】第１の電圧制御回路は、前記第１の差動増
幅回路の定電流源と並列接続された第４の第１導電型ト
ランジスタを含み、前記第３の信号が前記第４の第１導
電型トランジスタの制御端子に供給される構成とするこ
とができる。
幅回路の定電流源と並列接続された第４の第１導電型ト
ランジスタを含み、前記第３の信号が前記第４の第１導
電型トランジスタの制御端子に供給される構成とするこ
とができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】第３の信号により第４の第１導電型トラン
ジスタがオンすることで、前記第３の第２導電型トラン
ジスタの制御端子の電圧を制御することができる。
ジスタがオンすることで、前記第３の第２導電型トラン
ジスタの制御端子の電圧を制御することができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】この場合、第３の信号は、前記第３の第１
導電型トランジスタの制御端子に供給される信号と同じ
信号とすることができる。以上の構成は、第３の第２導
電型トランジスタの制御端子に発振防止用の第１の容量
が接続され、出力電圧の安定が遅くなる場合に効果的で
ある。
導電型トランジスタの制御端子に供給される信号と同じ
信号とすることができる。以上の構成は、第３の第２導
電型トランジスタの制御端子に発振防止用の第１の容量
が接続され、出力電圧の安定が遅くなる場合に効果的で
ある。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】本発明の他の態様は、前記第１の電圧制御
回路に代えて、第２の差動増幅回路からの第４の信号に
基づいて、前記第３の第１導電型トランジスタの制御端
子の電圧を制御する電圧制御回路（第２の電圧制御回
路）を設けたものである。
回路に代えて、第２の差動増幅回路からの第４の信号に
基づいて、前記第３の第１導電型トランジスタの制御端
子の電圧を制御する電圧制御回路（第２の電圧制御回
路）を設けたものである。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】こうすると、第３の第１導電型トランジス
タの動作が早まり、出力電圧を安定状態に向けて速やか
に変化させることができる。
タの動作が早まり、出力電圧を安定状態に向けて速やか
に変化させることができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】第２の電圧制御回路は、前記第２の差動増
幅回路の定電流源と並列接続された第４の第２導電型ト
ランジスタを含み、前記第４の信号が前記第４の第２導
電型トランジスタの制御端子に供給される構成とするこ
とができる。
幅回路の定電流源と並列接続された第４の第２導電型ト
ランジスタを含み、前記第４の信号が前記第４の第２導
電型トランジスタの制御端子に供給される構成とするこ
とができる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】第４の信号により第４の第２導電型トラン
ジスタがオンすることで、第３の第１導電型トランジス
タの制御端子の電圧を制御することができる。
ジスタがオンすることで、第３の第１導電型トランジス
タの制御端子の電圧を制御することができる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】この場合、第４の信号は、第３の第２導電
型トランジスタの制御端子に供給される信号と同じ信号
を用いることができる。以上の構成は、第３の第１導電
型トランジスタの制御端子に発振防止用の第２の容量が
接続され、出力電圧の安定が遅くなる場合に効果的であ
る。本発明のさらに他の態様は、上述した第１，第２の
電圧制御回路の双方を設けたものである。こうすると、
第３の第２導電型トランジスタと、第３の第１導電型ト
ランジスタの双方の動作を速めることができる。
型トランジスタの制御端子に供給される信号と同じ信号
を用いることができる。以上の構成は、第３の第１導電
型トランジスタの制御端子に発振防止用の第２の容量が
接続され、出力電圧の安定が遅くなる場合に効果的であ
る。本発明のさらに他の態様は、上述した第１，第２の
電圧制御回路の双方を設けたものである。こうすると、
第３の第２導電型トランジスタと、第３の第１導電型ト
ランジスタの双方の動作を速めることができる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】本発明のさらに他の態様によれば、上述し
た差動増幅装置を少なくとも含んで１チップの半導体装
置を構成できる。
た差動増幅装置を少なくとも含んで１チップの半導体装
置を構成できる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正内容】
【００５０】すなわち、第２の差動増幅回路３０では、
電流Ｉ３６は減る結果として、第３の信号Ｓ３の電圧
（これはＮ型ＭＯＳトランジスタ５２のゲート線Ｌ２の
電圧と等しい）が低くなる。この結果、第１の差動増幅
回路１０に設けられたＮ型ＭＯＳトランジスタ６２のゲ
ート電圧が低くなって、Ｎ型ＭＯＳトランジスタ６２を
流れる電流Ｉ６２は減る。このときは、Ｐ型ＭＯＳトラ
ンジスタ５０の動作は、定電流源２０に流れる電流によ
って定まることになる。
電流Ｉ３６は減る結果として、第３の信号Ｓ３の電圧
（これはＮ型ＭＯＳトランジスタ５２のゲート線Ｌ２の
電圧と等しい）が低くなる。この結果、第１の差動増幅
回路１０に設けられたＮ型ＭＯＳトランジスタ６２のゲ
ート電圧が低くなって、Ｎ型ＭＯＳトランジスタ６２を
流れる電流Ｉ６２は減る。このときは、Ｐ型ＭＯＳトラ
ンジスタ５０の動作は、定電流源２０に流れる電流によ
って定まることになる。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 １０ 第１の差動増幅回路 １６ Ｎ型ＭＯＳトランジスタ（第１の第１導電型トラ
ンジスタ） １８ Ｎ型ＭＯＳトランジスタ（第２の第１導電型トラ
ンジスタ） ３０ 第２の差動増幅回路 ３６ Ｐ型ＭＯＳトランジスタ（第１の第２導電型トラ
ンジスタ） ３８ Ｐ型ＭＯＳトランジスタ（第２の第２導電型トラ
ンジスタ） ５０ Ｐ型ＭＯＳトランジスタ（第３の第２導電型トラ
ンジスタ） ５２ Ｎ型ＭＯＳトランジスタ（第３の第１導電型トラ
ンジスタ） ６０ 第１の電圧制御回路 ６２ Ｎ型ＭＯＳトランジスタ（第４の第１導電型トラ
ンジスタ） ７０ 第２の電圧制御回路 ７２ Ｐ型ＭＯＳトランジスタ（第４の第２導電型トラ
ンジスタ） １０６ 電源回路 １１０ 抵抗分割回路 １２０，１２２，１２４，１２６ 差動増幅装置
ンジスタ） １８ Ｎ型ＭＯＳトランジスタ（第２の第１導電型トラ
ンジスタ） ３０ 第２の差動増幅回路 ３６ Ｐ型ＭＯＳトランジスタ（第１の第２導電型トラ
ンジスタ） ３８ Ｐ型ＭＯＳトランジスタ（第２の第２導電型トラ
ンジスタ） ５０ Ｐ型ＭＯＳトランジスタ（第３の第２導電型トラ
ンジスタ） ５２ Ｎ型ＭＯＳトランジスタ（第３の第１導電型トラ
ンジスタ） ６０ 第１の電圧制御回路 ６２ Ｎ型ＭＯＳトランジスタ（第４の第１導電型トラ
ンジスタ） ７０ 第２の電圧制御回路 ７２ Ｐ型ＭＯＳトランジスタ（第４の第２導電型トラ
ンジスタ） １０６ 電源回路 １１０ 抵抗分割回路 １２０，１２２，１２４，１２６ 差動増幅装置
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J066 AA01 AA12 AA58 CA11 FA10 HA10 HA17 HA25 HA29 KA00 KA02 KA05 KA09 MA05 MA22 ND01 ND14 ND22 ND23 PD01 SA08 TA01 TA06 5J091 AA01 AA12 AA58 CA11 FA10 HA10 HA17 HA25 HA29 KA00 KA02 KA05 KA09 MA05 MA22 SA08 TA01 TA06
Claims (9)
- 【請求項１】 第１の第１導電型トランジスタと、前記
第１の第１導電型トランジスタと共に差動対を構成する
第２の第１導電型トランジスタとを含み、第１の入力電
圧に基づいて動作する第１の差動増幅回路と、 第１の第２導電型トランジスタと、前記第１の第２導電
型トランジスタと共に差動対を構成する第２の第２導電
型トランジスタとを含み、第２の入力電圧に基づいて動
作する第２の差動増幅回路と、 前記第１の差動増幅回路からの第１の信号に基づいて動
作する第３の第１導電型トランジスタと、 前記第３の第１導電型トランジスタと直列接続され、前
記第２の差動増幅回路からの第２の信号に基づいて動作
する第３の第２導電型トランジスタと、 前記第２の差動増幅回路からの第３の信号に基づいて、
前記第３の第１導電型トランジスタの制御端子の電圧を
制御する第１の電圧制御回路と、 を有し、 前記第３の第１導電型トランジスタと前記第３の第２導
電型トランジスタとの間の電圧を出力電圧とすることを
特徴とする差動増幅装置。 - 【請求項２】 請求項１において、 前記第１の電圧制御回路は、前記第１の差動増幅回路の
定電流源と並列接続された第４の第２導電型トランジス
タを含み、前記第３の信号が前記第４の第２導電型トラ
ンジスタの制御端子に供給されることを特徴とする差動
増幅装置。 - 【請求項３】 請求項２において、 前記第３の信号は、前記第３の第２導電型トランジスタ
の制御端子に供給される信号と同じ信号であることを特
徴とする差動増幅装置。 - 【請求項４】 請求項１乃至３のいずれかにおいて、 前記第２の差動増幅回路からの第４の信号に基づいて、
前記第３の第２導電型トランジスタの制御端子の電圧を
制御する第２の電圧制御回路をさらに有することを特徴
とする差動増幅装置。 - 【請求項５】 請求項４において、 前記第２の電圧制御回路は、前記第２の差動増幅回路の
定電流源と並列接続された第４の第１導電型トランジス
タを含み、前記第４の信号が前記第４の第１導電型トラ
ンジスタの制御端子に供給されることを特徴とする差動
増幅装置。 - 【請求項６】 請求項５において、 前記第４の信号は、前記第３の第１導電型トランジスタ
の制御端子に供給される信号と同じ信号であることを特
徴とする差動増幅装置。 - 【請求項７】 請求項１乃至６のいずれかに記載の差動
増幅装置を有することを特徴とする半導体装置。 - 【請求項８】 請求項１乃至６のいずれかに記載の差動
増幅装置を有することを特徴とする電源回路。 - 【請求項９】 請求項８に記載の電源回路を有すること
を特徴とする電子機器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000098917A JP3440917B2 (ja) | 2000-03-31 | 2000-03-31 | 差動増幅装置、半導体装置、電源回路及びそれを用いた電子機器 |
| EP01107558A EP1150424B1 (en) | 2000-03-31 | 2001-03-27 | Differential amplifier, semiconductor device, power supply circuit and electronic equipment using the same |
| DE60110304T DE60110304T2 (de) | 2000-03-31 | 2001-03-27 | Differenzverstärker, Halbleiteranordnung Stromversorgungschaltung und elektronisches Gerät, welches die Anordnung benutzt |
| US09/817,082 US6630863B2 (en) | 2000-03-31 | 2001-03-27 | Differential amplifier, semiconductor device, power supply circuit and electronic equipment using the same |
| KR10-2001-0016899A KR100522711B1 (ko) | 2000-03-31 | 2001-03-30 | 차동 증폭 장치, 반도체 장치, 전원 회로 및 이것을사용한 전자기기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000098917A JP3440917B2 (ja) | 2000-03-31 | 2000-03-31 | 差動増幅装置、半導体装置、電源回路及びそれを用いた電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001284987A true JP2001284987A (ja) | 2001-10-12 |
| JP3440917B2 JP3440917B2 (ja) | 2003-08-25 |
Family
ID=18613339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000098917A Expired - Fee Related JP3440917B2 (ja) | 2000-03-31 | 2000-03-31 | 差動増幅装置、半導体装置、電源回路及びそれを用いた電子機器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6630863B2 (ja) |
| EP (1) | EP1150424B1 (ja) |
| JP (1) | JP3440917B2 (ja) |
| KR (1) | KR100522711B1 (ja) |
| DE (1) | DE60110304T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3908013B2 (ja) * | 2001-11-19 | 2007-04-25 | Ｎｅｃエレクトロニクス株式会社 | 表示制御回路及び表示装置 |
| US6975169B2 (en) * | 2004-01-21 | 2005-12-13 | International Business Machines Corporation | Low-voltage differential amplifier |
| US7795977B2 (en) * | 2008-07-01 | 2010-09-14 | Teledyne Scientific & Imaging, Llc | Bootstrapped class AB CMOS output stage |
| US8058924B1 (en) * | 2009-01-29 | 2011-11-15 | Xilinx, Inc. | Method and apparatus for a process, voltage, and temperature variation tolerant semiconductor device |
| US8222954B1 (en) | 2009-01-29 | 2012-07-17 | Xilinx, Inc. | Method and apparatus for a process, voltage, and temperature variation tolerant semiconductor device |
| JP2010226592A (ja) * | 2009-03-25 | 2010-10-07 | Renesas Electronics Corp | 演算増幅器 |
| GB2488124B (en) * | 2011-02-15 | 2014-01-08 | Nujira Ltd | Control of cross-over point for a push-pull amplifier |
| US20230378916A1 (en) * | 2022-05-18 | 2023-11-23 | Hangzhou Geo-Chip Technology Co., Ltd. | Operational amplifier and electronic system |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4284958A (en) | 1979-11-13 | 1981-08-18 | Rca Corporation | Folded-cascode amplifier arrangement with current mirror amplifier |
| US5266887A (en) * | 1988-05-24 | 1993-11-30 | Dallas Semiconductor Corp. | Bidirectional voltage to current converter |
| JPH0567932A (ja) * | 1990-12-27 | 1993-03-19 | Pioneer Electron Corp | 増幅器 |
| EP0684698B1 (en) * | 1994-05-23 | 1999-11-17 | STMicroelectronics S.r.l. | Class AB output amplifier stage |
| JP2885120B2 (ja) * | 1995-01-27 | 1999-04-19 | 日本電気株式会社 | 演算増幅器 |
| JP3392271B2 (ja) * | 1995-11-02 | 2003-03-31 | シャープ株式会社 | 演算増幅回路 |
| JP3532365B2 (ja) * | 1996-11-15 | 2004-05-31 | 株式会社ルネサステクノロジ | 増幅回路 |
| JPH10233636A (ja) | 1997-02-18 | 1998-09-02 | Fujitsu Ltd | 増幅器及び半導体集積回路装置 |
| JP3338771B2 (ja) * | 1997-09-04 | 2002-10-28 | 山形日本電気株式会社 | 演算増幅器 |
| KR20000004448A (ko) | 1998-06-30 | 2000-01-25 | 윤종용 | 오프셋 감소 기능을 갖는 차동 증폭장치 및 그의 오프셋 감소방법 |
| US6259322B1 (en) * | 1999-10-28 | 2001-07-10 | Texas Instruments Incorporated | Current efficient, ultra low noise differential gain amplifier architecture |
| US6359512B1 (en) * | 2001-01-18 | 2002-03-19 | Texas Instruments Incorporated | Slew rate boost circuitry and method |
-
2000
- 2000-03-31 JP JP2000098917A patent/JP3440917B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-27 EP EP01107558A patent/EP1150424B1/en not_active Expired - Lifetime
- 2001-03-27 US US09/817,082 patent/US6630863B2/en not_active Expired - Fee Related
- 2001-03-27 DE DE60110304T patent/DE60110304T2/de not_active Expired - Lifetime
- 2001-03-30 KR KR10-2001-0016899A patent/KR100522711B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP1150424A3 (en) | 2002-07-03 |
| US20010030578A1 (en) | 2001-10-18 |
| EP1150424B1 (en) | 2005-04-27 |
| KR20010095166A (ko) | 2001-11-03 |
| US6630863B2 (en) | 2003-10-07 |
| DE60110304T2 (de) | 2006-03-09 |
| DE60110304D1 (de) | 2005-06-02 |
| KR100522711B1 (ko) | 2005-10-19 |
| EP1150424A2 (en) | 2001-10-31 |
| JP3440917B2 (ja) | 2003-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6392485B1 (en) | High slew rate differential amplifier circuit | |
| CN101149893B (zh) | 半导体器件和使用了它的显示装置以及电子装置 | |
| US6567327B2 (en) | Driving circuit, charge/discharge circuit and the like | |
| KR100375259B1 (ko) | 출력 회로 | |
| US20170076820A1 (en) | Pulse Output Circuit, Shift Register and Display Device | |
| JP3776890B2 (ja) | 表示装置の駆動回路 | |
| US7903078B2 (en) | Data driver and display device | |
| JP4103468B2 (ja) | 差動回路と増幅回路及び該増幅回路を用いた表示装置 | |
| JP2002328643A (ja) | 表示装置の駆動回路 | |
| TW581945B (en) | Power supply and display apparatus including thereof | |
| US6624669B1 (en) | Drive circuit and drive circuit system for capacitive load | |
| JP2007171225A (ja) | 増幅回路、液晶表示装置用駆動回路及び液晶表示装置 | |
| CN110148390B (zh) | 阵列基板、其驱动方法及显示装置 | |
| JP4025657B2 (ja) | 表示装置の駆動回路 | |
| US7116171B2 (en) | Operational amplifier and driver circuit using the same | |
| JP2001284987A (ja) | 差動増幅装置、半導体装置、電源回路及びそれを用いた電子機器 | |
| JP3228411B2 (ja) | 液晶表示装置の駆動回路 | |
| JP2001284988A (ja) | 差動増幅装置、半導体装置、電源回路及びそれを用いた電子機器 | |
| JP2009198801A (ja) | 負荷容量の駆動回路 | |
| JPH10177367A (ja) | 液晶駆動回路 | |
| KR20050069871A (ko) | 공통전압 발생회로 | |
| JP4269457B2 (ja) | 電源装置、表示装置及び表示装置の駆動方法 | |
| JP2002280894A (ja) | 信号レベル変換回路、アクティブマトリクス型液晶表示装置、および画像表示装置 | |
| JPH09203885A (ja) | 液晶表示装置の駆動回路及びこれを用いた携帯機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030520 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |