JP2001279492A - 電子部品の放熱板用めっき付き金属板・条材及び電子部品の放熱板 - Google Patents

電子部品の放熱板用めっき付き金属板・条材及び電子部品の放熱板

Info

Publication number
JP2001279492A
JP2001279492A JP2000089805A JP2000089805A JP2001279492A JP 2001279492 A JP2001279492 A JP 2001279492A JP 2000089805 A JP2000089805 A JP 2000089805A JP 2000089805 A JP2000089805 A JP 2000089805A JP 2001279492 A JP2001279492 A JP 2001279492A
Authority
JP
Japan
Prior art keywords
alloy plating
heat sink
metal plate
electronic parts
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000089805A
Other languages
English (en)
Inventor
Takahiro Manako
隆弘 真名子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2000089805A priority Critical patent/JP2001279492A/ja
Publication of JP2001279492A publication Critical patent/JP2001279492A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体装置等の電子部品の放熱板において、
樹脂系接着剤との接着性を向上させる。 【解決手段】 接着剤にて樹脂と接着する部分の表面
に、Sn、Cu、Zn、Fe、Si、Alから選ばれる
1種又は2種以上の元素よりなる層を有し、その下地に
Ni又はNi合金めっき層を有する銅又は銅合金板・条
材。Sn、Cu、Zn、Fe、Si、Alから選ばれる
1種又は2種以上の元素よりなる層の厚さを1nm〜5
0nmとし、下地Ni又はNi合金めっきの中心線平均
粗さ(Ra)を10nm以上とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置等の電
子部品の放熱板に用いるNi又はNi合金めっき付き金
属板・条材及び前記金属板・条材を用いた電子部品用放
熱板に関する。特に樹脂との密着性に優れ、BGA(Ba
ll Grid Array)用の放熱板として好適であり、さらに
詳しくは樹脂系接着剤によって基板に接着されるBGA
用の放熱板として好適なNi又はNi合金めっき付き金
属板・条材に関する。
【0002】
【従来の技術】LSIなどの半導体パッケージとして、
実装密度を上げるためにQFP(QuadFlat Package)が
多く用いられてきたが、QFPにおいてはパッケージ周
辺部にリードが配置されるため多ピン化に伴い狭ピッチ
となり、パッケージの製造限界とボート・アセンブリの
限界に近づく。このような理由により、さらなる高集積
化、信号の高速化に対応するために、半導体パッケージ
の面全体に2次元的に端子を配置したBGAが用いられ
るようになってきた。
【0003】当初、銅配線を行ったエポキシ基板を用い
たBGAが用いられていたが、MPU、ASIC等の高
集積半導体に用いるにはパッケージの放熱性が重要な課
題となってきた。このため、放熱性を向上させるために
図1に示すように、放熱板1を装着したBGAが開発さ
れてきた。放熱板付きBGAパッケージは、樹脂基板2
に樹脂系接着剤3を用い金属素材の放熱板1を接着する
ことにより製造される。この場合、半導体素子4はAg
ペースト5などにより放熱板1に直接接着され、半導体
素子4より樹脂基板2に形成した銅配線にAuワイヤ6
などを用いてボンディングを行った後、樹脂7で封止し
て電子部品とされる。なお、8ははんだボールである。
【0004】前記放熱板素材には通常、熱伝導性の高い
銅又は銅合金板が使用され、その表面には変色を防止す
るためのNiめっきが施されている(特開平3−294
494号公報参照)。これらのパッケージは、通常、リ
フローはんだ付けによってプリント基板に実装される
が、その際の熱応力などによって放熱板が樹脂基板から
剥離することがある。この放熱板と樹脂基板との剥離
は、樹脂基板が含有する水分(主に、雰囲気の空気より
吸収)の量が多い場合に、より起こりやすくなる。この
ため、基板を製造してからLSIを組み立てるまでの
間、また、パッケージとなってからも実装されるまでの
期間は低湿な保管条件に保つ一方、これらの期間自体を
より短くする必要があった。また、半導体素子が放熱板
から剥離し、その間に隙間ができると、放熱性が低下
し、部品の機能を失うことになる。
【0005】上記の樹脂基板及び半導体素子と放熱板と
の剥離問題を改善するには、放熱板と樹脂基板や半導体
素子との密着性を強化する必要がある。そのために、放
熱板の樹脂基板との接着面に黒化処理(銅又は銅合金放
熱板の表面に酸化第2銅皮膜を形成後、アルカリ性還元
剤溶液中に浸漬する等の方法)を施し、樹脂密着性を向
上させるなどの方策が提案されている(特開平3−23
6267号公報)。
【0006】
【発明が解決しようとする課題】しかしながら、前記黒
化処理は処理コストが高く、黒化処理皮膜の安定性が低
い(物理的な接触により外観が変わり易い)ためにハン
ドリングに注意する必要がある。従って、このような黒
化処理を施した放熱板に代わる、樹脂密着性に優れ、か
つ低コストな放熱板が求められている。本発明は電子部
品の放熱板として用いられ、樹脂密着性に優れた、より
端的にいえば樹脂系接着剤との接着性に優れたNi又は
Ni合金めっき付き金属板・条材(板材と条材の双方を
意味する)、及び前記Ni又はNi合金めっき付き金属
板・条材によって作製された電子部品用放熱板を提供す
ることを目的とする。
【0007】
【課題を解決するための手段】Ni又はNi合金めっき
を行った金属素材と樹脂接着剤との接着性を向上させる
ためには、樹脂系接着剤とNi又はNi合金めっき材表
面の化学的な結合力を高める必要がある。そして、本発
明者は、Ni又はNi合金めっき表面の極性が大きなも
のほど接着剤との結合力が高いこと、及びNi又はNi
合金めっき上にごく薄い異種元素の層を存在させること
により表面の極性を大きくすることができることを見出
した。また、前記異種原子として特に、Sn、Cu、Z
n、Fe、Si、Alが有効であることを見出した。さ
らに、Ni又はNi合金めっき表面の微小な粗さが前記
接着性に影響することを見出し、本発明に到達した。
【0008】本発明に係る電子部品の放熱板用Ni又は
Ni合金めっき付き金属板・条材は、少なくとも接着剤
にて樹脂と接着する部分の表面に、Sn、Cu、Zn、
Fe、Si、Alから選ばれる1種又は2種以上の元素
よりなる層を有し、その下地にNi又はNi合金めっき
層を有することを特徴とする。このNi又はNi合金め
っき付き金属板・条材において、Sn、Cu、Zn、F
e、Si、Alから選ばれる1種又は2種以上の元素よ
りなる層は1〜50nmの厚さであること、下地Ni又
はNi合金めっきの中心線平均粗さRaが10nm以上
(分解能が0.1μm以下である原子間力顕微鏡にて測
定した値)であること、さらに金属板・条材として銅又
は銅合金が望ましい。また、本発明は、上記Ni又はN
i合金めっき付き金属板・条材を用いた電子部品用放熱
板を含む。
【0009】
【発明の実施の形態】上記Ni又はNi合金めっき付き
金属板・条材において、Ni又はNi合金めっき表面の
異種元素の薄膜層に存在する元素はSn、Cu、Zn、
Fe、Si、Alの中から1種を選択すればよいが、前
記薄膜層が前記元素群より複数の元素を選択して構成さ
れている場合においても十分な効果を有する。上記薄膜
層は、表面の極性を大きくするためにはごく薄い皮膜で
ある必要があり、50nmを越えると樹脂密着性は低下
する。また、1nm未満では均一に皮膜が形成されな
い。従って、Ni又はNi合金めっき表面に形成させる
異種原子の薄膜層の厚さは1nm〜50nmが望まし
い。このような薄膜層を形成させる方法としては、浸
漬、電気めっき、置換めっき、真空蒸着、CVD、PV
Dなどから適宜選択して使用すればよい。
【0010】一方、Ni又はNi合金めっき表面の原子
レベルでのミクロな凹凸が、樹脂系接着剤との密着性に
影響を及ぼす。しかし、従来の接触式の粗さ計では分解
能が約0.5μm程度、レーザー顕微鏡でも0.3μm
程度で、本発明において必要な表面のミクロな凹凸を検
出できない。このようなレベルでの微小な凹凸は、平面
内の分解能が0.1μm以下の原子間力顕微鏡(AF
M)を用いてはじめて検出することが可能になる。表面
のミクロな粗さ(以下AFM粗さ)が大きなものほど表
面積が広く、放熱板と接着剤の接着力が向上する。この
AFM粗さを分解能0.1μm以下の原子間力顕微鏡を
用いて測定し、その中心線平均粗さRa(中心線平均粗
さRaの定義はJISB0601の規定に準ずる)が1
0nm未満のとき、Ni又はNi合金めっきの表面は非
常に平滑であり、接着強度が低下する。従って、AFM
粗さ(中心線平均粗さRa)は10nm以上が望まし
い。なお、分解能が0.1μm以下であれば、同様の測
定結果が得られる。上記AFM粗さ(中心線平均粗さR
a)はNi又はNi合金めっき条件(浴組成、温度、電
流密度、めっき厚さ等)によって変化し、例えば無光沢
Niめっきの場合、めっき厚さを厚くするほどAFM粗
さが粗くなり、光沢Niめっきの場合、めっき厚さを厚
くするほどAFM粗さが小さくなる。
【0011】上記Ni又はNi合金めっきの厚さは0.
1〜10μm程度が望ましい。0.1μm未満であると
Niめっきに求められる耐熱性及び耐食性が低下してし
まう。また、10μmを越えてNiめっきを行っても前
記効果が飽和してしまい、めっきコストが上昇するから
である。また、Ni合金めっきとしては、Ni−Sn、
Ni−Fe、Ni−P、Ni−Coなどの二元系、ある
いはNi−Cu−Sn、NiCu−Fe、Ni−Co−
Pなどの三元系、さらには多元系であってもよい。Ni
又はNi合金めっきを施す放熱板用金属板・条材として
は、熱伝導性が必要であるため銅又は銅合金が望まし
く、例えば純銅(C1100)、りん脱酸銅(C122
0等)、Cu−Fe−P合金(C19210、C194
00)、Cu−Ni−Si系合金、Cu−Cr系合金、
Cu−Cr−Zr系合金、Cu−Zn系合金など、必要
とされる熱的な特性に合わせて適当なものを用いればよ
く、特に制限はない。半導体実装、パッケージングなど
の工程及び電子部品使用中の変形を防止するためには、
例えばCu−Fe−P系、Cu−Ni−Si系など、耐
熱性に優れるものを選択すればよい。
【0012】
【実施例】板厚0.2mmのCu−0.1質量%Fe−
0.03質量%Pからなる銅合金板に表1に示すめっき
条件でNiめっきを行い、その後、めっき、真空蒸着な
どの方法によって、その表面にSn、Cu、Zn、F
e、Si、Alからなる層を形成させた。AFM粗さ
(中心線平均粗さRa)は、Niめっきに添加する光沢
剤の濃度及びめっき厚さを変えることによりコントロー
ルした。
【0013】
【表1】
【0014】NiめっきのAFM粗さ(中心線平均粗さ
Ra)の測定は、Niめっき後、Digital Instruments
社製原子間力顕微鏡Nano Scope IIIa大型サンプルSPMを
用い、5×5μmの測定領域をXY方向の分解能0.
01μmにて測定した。Niめっき表面に形成されたS
n、Cu、Zn、Fe、Si、Alの原子層の厚さは、
VG science社製ESCALAB-210Dを用い、表面のESCA分
析、深さ方向分析により測定した。樹脂密着性は、得ら
れた試験材にSiチップをフィルムタイプのエポキシ系
接着剤(エイフ゛ルスティック社製561K)を用いて接着し、そのせ
ん断強度を測定した。測定結果を表2に示す。
【0015】
【表2】
【0016】表2に示すように、Ni又はNi合金めっ
きのAFM粗さと、Sn等による最表面層の厚さが本発
明の規定を満たすNo.1〜14は、シェア強度が高
く、樹脂密着性に優れる。一方、AFM粗さが小さいN
o.17はシェア強度が低くなり、最表面層の厚さが大
きいNo.18はシェア強度が低く、最表面層を形成し
た効果が失われている。また、最表面層を形成していな
いNo.15はシェア強度が低く、AFM粗さが適正で
あるが同じく最表面層を形成していないNo.16もシ
ェア強度が低い。
【0017】
【発明の効果】本発明によれば、樹脂密着性に優れるN
i又はNi合金めっき付き金属板・条材を提供すること
が可能となり、信頼性の高いBGA用放熱板を作製する
ことが可能となる。
【図面の簡単な説明】
【図1】 放熱板を備えたBGAの一例を模式的に示す
図である。
【符号の説明】
1 放熱板 2 樹脂基板 3 樹脂系接着剤 4 半導体素子 5 Agペースト

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも接着剤にて樹脂と接着する部
    分の表面に、Sn、Cu、Zn、Fe、Si、Alから
    選ばれる1種又は2種以上の元素よりなる層を有し、そ
    の下地にNi又はNi合金めっき層を有することを特徴
    とする電子部品の放熱板用Ni又はNi合金めっき付き
    金属板・条材。
  2. 【請求項2】 前記Sn、Cu、Zn、Fe、Si、A
    lから選ばれる1種又は2種以上の元素よりなる層が1
    nm〜50nmの厚さを有することを特徴とする請求項
    1に記載された電子部品の放熱板用Ni又はNi合金め
    っき付き金属板・条材。
  3. 【請求項3】 分解能が0.1μm以下である原子間力
    顕微鏡にて測定した前記下地Ni又はNi合金めっきの
    中心線平均粗さ(Ra)が10nm以上であることを特
    徴とする請求項1又は2に記載された電子部品の放熱板
    用Ni又はNi合金めっき付き金属板・条材。
  4. 【請求項4】 金属板・条材が銅又は銅合金からなるこ
    とを特徴とする請求項1〜3のいずれかに記載された電
    子部品の放熱板用Ni又はNi合金めっき付き金属板・
    条材。
  5. 【請求項5】 請求項1〜4のいずれかに記載されたN
    i又はNi合金めっき付き金属板・条材を用いた電子部
    品の放熱板。
JP2000089805A 2000-03-28 2000-03-28 電子部品の放熱板用めっき付き金属板・条材及び電子部品の放熱板 Pending JP2001279492A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000089805A JP2001279492A (ja) 2000-03-28 2000-03-28 電子部品の放熱板用めっき付き金属板・条材及び電子部品の放熱板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000089805A JP2001279492A (ja) 2000-03-28 2000-03-28 電子部品の放熱板用めっき付き金属板・条材及び電子部品の放熱板

Publications (1)

Publication Number Publication Date
JP2001279492A true JP2001279492A (ja) 2001-10-10

Family

ID=18605509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000089805A Pending JP2001279492A (ja) 2000-03-28 2000-03-28 電子部品の放熱板用めっき付き金属板・条材及び電子部品の放熱板

Country Status (1)

Country Link
JP (1) JP2001279492A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100446649C (zh) * 2005-03-25 2008-12-24 鸿富锦精密工业(深圳)有限公司 散热装置
JP2015086446A (ja) * 2013-10-31 2015-05-07 三菱伸銅株式会社 コネクタ用導電部材
JP2018073993A (ja) * 2016-10-28 2018-05-10 株式会社デンソー 電子装置および装置モジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100446649C (zh) * 2005-03-25 2008-12-24 鸿富锦精密工业(深圳)有限公司 散热装置
JP2015086446A (ja) * 2013-10-31 2015-05-07 三菱伸銅株式会社 コネクタ用導電部材
JP2018073993A (ja) * 2016-10-28 2018-05-10 株式会社デンソー 電子装置および装置モジュール

Similar Documents

Publication Publication Date Title
US7190057B2 (en) Packaging component and semiconductor package
US5675177A (en) Ultra-thin noble metal coatings for electronic packaging
TWI397981B (zh) 半導體封裝用導線架
EP1909321A1 (en) Metal-ceramic composite substrate and method for manufacturing same
JP2000031365A (ja) 選択的なパラジウムめっきを有するリ―ドフレ―ム
US6452258B1 (en) Ultra-thin composite surface finish for electronic packaging
JP4698708B2 (ja) パッケージ部品及び半導体パッケージ
KR100308137B1 (ko) 전자장치및반도체패키지
JP2007287765A (ja) 樹脂封止型半導体装置
US6706561B2 (en) Method for fabricating preplated nickel/palladium and tin leadframes
US20050133863A1 (en) Semiconductor component arrangement with an insulating layer having nanoparticles
JP5264939B2 (ja) パッケージ部品及び半導体パッケージ
JP2010166044A (ja) 光半導体装置用リードフレーム及びその製造方法
JP4628263B2 (ja) パッケージ部品及びその製造方法ならびに半導体パッケージ
JP2001279492A (ja) 電子部品の放熱板用めっき付き金属板・条材及び電子部品の放熱板
KR20050002601A (ko) 반도체 패키지용 리드 프레임
JP3765709B2 (ja) 電子部品の放熱板用めっき付き金属板・条材の製造方法
JP2000064084A (ja) 電子部品の放熱板用めっき材
JPH10284666A (ja) 電子部品機器
JPH1074859A (ja) Qfn半導体パッケージ
JP2665988B2 (ja) 接着シート
KR20080030413A (ko) 반도체 패키지 및 그 제조방법
JP2000208548A (ja) 半導体装置
JP2002334960A (ja) 印字良好な放熱材
Jao et al. Study of a new structured leadframe based CSP, Mini-LOC