KR100308137B1 - 전자장치및반도체패키지 - Google Patents

전자장치및반도체패키지 Download PDF

Info

Publication number
KR100308137B1
KR100308137B1 KR1019980034779A KR19980034779A KR100308137B1 KR 100308137 B1 KR100308137 B1 KR 100308137B1 KR 1019980034779 A KR1019980034779 A KR 1019980034779A KR 19980034779 A KR19980034779 A KR 19980034779A KR 100308137 B1 KR100308137 B1 KR 100308137B1
Authority
KR
South Korea
Prior art keywords
wiring board
semiconductor package
wiring
main surface
connection terminal
Prior art date
Application number
KR1019980034779A
Other languages
English (en)
Other versions
KR19990023924A (ko
Inventor
모리히코 이케미즈
노부아키 오이에
겐 이와사키
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR19990023924A publication Critical patent/KR19990023924A/ko
Application granted granted Critical
Publication of KR100308137B1 publication Critical patent/KR100308137B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

반도체 패키지와 마더보드와의 접속 신뢰성이 높은 전자장치를 제공한다. 또한, 마더보드로의 탑재에 의해 신뢰성이 높은 전자장치를 얻을 수 있는 반도체 패키지를 제공한다.
본 발명의 전자장치는 디바이스홀(17a)을 갖추고, 한쪽 주면에 신호선 등의 배선(18)과 외부접속단자 및 내부리드(19) 등이 배열설치된 배선필름과, 이 배선필름의 디바이스홀(17a) 내에 배치되고, 내부리드(19)의 단부에 전기적으로 접속된 반도체소자(20), 배선필름의 다른 주면에 접착된 형상유지판(22: 보강재) 및, 한쪽 주면에 접속패드를 갖춘 글래스 에폭시 배선기판(27), 배선필름의 외부접속단자 상에 배열설치되고, 글래스 에폭시 배선기판(27)의 접속패드와의 사이의 전기적 접속을 행하는 땜납 뱀프(26)를 구비하여 구성되고, 상기 보강재(22)가 마더보드인 글래스 에폭시 배선기판(27)과 거의 동일한 열팽창률을 갖는 금속에 의해 구성되어 있다.

Description

전자장치 및 반도체 패키지
본 발명은 전자장치 및 반도체 패키지에 관한 것으로, 특히 반도체 패키지를 마더보드인 배선기판에 탑재한 신뢰성이 높은 전자장치 및, 마더보드인 배선기판에 탑재한 경우에 신뢰성이 높은 구조를 갖는 반도체 패키지에 관한 것이다.
전자기기의 소형화나 회로기구의 콤팩트화를 목적으로 하여 세라믹 등의 다층배선기판 상에 반도체소자(예컨대, IC칩)를 탑재·실장하고, 더욱이 그 실장영역을 금속제 등의 캡으로 밀봉하거나 또는 몰드수지로 피복·밀봉한 반도체장치가 널리 실용화 되어 있다.
특히, CPU 등의 고전력의 소비를 따르는 반도체장치에서는 방열체(히트싱크(heat sink))를 부설하여 동작시에 발생하는 열을 방열체로부터 방출시키는 구성을 채용하고 있다.
또한, 비용의 절감 및 구성의 간략화 등을 목적으로 하여 내부리드 등의 배선을 갖춘 캐리어 테이프에 반도체소자를 탑재하여 실장하는 한편, 보강재라 불리는 형상유지판을 부설하고, 더욱이 방열성을 갖는 커버를 구비한 TCP(테이프 캐리어 패키지)도 알려져 있다. 그리고, 이와 같은 TCP에서는 입출력단자수의 증가, 외형의 소형화, 실장의 용이성 등의 관점으로부터 외부회로와의 접속용단자(외부접속단자)인 접속패드 상에 땜납 볼 등의 뱀프(vamp)를 배열설치하고, 이들 뱀프를 격자형상으로 배열한 볼 그리드 어레이(이하, BGA라 칭함)라 불리는 구조가 채용되고 있다.
도 4는 이와 같은 테이프-BGA형 반도체 패키지 구조의 일예를 나타낸 사시도이다. 도면에 있어서, 부호 1은 디바이스홀을 갖춘 절연수지 필름(예컨대, 폴리이미드 수지 필름), 2는 상기 절연수지 필름(1)의 한쪽 주면(도면에서는 하면)에 배열설치된 선단이 디바이스홀에 돌출한 내부리드를 각각 나타낸다. 여기서, 내부리드(2)는 탑재되는 반도체소자의 전극단자군에 대응하여 배열설치되고, 그 후 단측(端側)에는 신호선 등의 배선(도시 생략)이 연장설치되어 있다. 그리고, 각 배선의 단부에는 외부접속단자인 접속패드(도시 생략)가 배열설치되어 있다. 또한, 부호 3은 디바이스홀 내에 페이스 다운(face down)으로 배치된 반도체소자를 나타내고, 이 반도체소자(3)의 각 전극단자는 대응하는 내부리드(2)의 선단부에 전기적으로 접속(내부리드 본딩)되어 있다. 또한, 부호 4는 반도체소자(3)의 접속영역을 피복하여 밀봉하는 수지밀봉층, 5는 접속패드 상에 설치되는 땜납 볼 등의 뱀프를 각각 나타낸다. 더욱이, 부호 6은 절연수지 필름(1)의 다른 주면(도면에서는 상면)에 접착제층(7)을 매개로 접착된 틀형의 형상유지판(보강재)를 나타내고, 8은 보강재(6)와 반도체소자(3)의 다른 주면(도면에서는 상면)측에 배열설치되고, 접착제층(9)을 매개로 접착된 방열성을 갖는 커버플레이트를 나타낸다.
이와 같은 반도체 패키지는 호스트측의 배선기판(마더보드)에 탑재·실장되어 전자장치를 구성한다. 즉, 마더보드의 한쪽 주면에는 반도체 패키지의 외부접속단자(접속패드)와 대응하여 접속패드가 배열설치되어 있으며, 이 마더보드의 접속패드와 반도체 패키지의 외부접속단자가 땜납 볼(5) 등의 뱀프에 의해 접속된다.
그러나, 상기와 같이 반도체 패키지가 탑재된 전자장치에 있어서는 탑재시나 실제의 사용환경하에서 인가되는 열부하 등에 기인하는 응력이 반도체 패키지의 외부접속단자와 마더보드의 접속패드를 접합하는 땜납 볼(5)에 집중하여 왜곡이 발생한다는 문제가 있었다.
즉, 마더보드로서는 통상, 글래스(glass) 크로스 에폭시수지 함침(含浸)층과 동(銅) 배선층을 적층한 글래스 에폭시 배선기판이 사용되고 있으며, 이 배선기판의 열팽창률(선팽창률)은 배선밀도나 배선방향에 따라 다르지만, 평균적으로 13×10-6~18×10-6/℃(/K)의 범위에 있다.
이에 대해, 도 4에 나타낸 반도체 패키지에서는 두께의 점에서 가장 큰 비율을 차지하고, 따라서 패키지 전체의 열팽창률을 결정하고 있는 보강재(6)가 17×10-6(/K)를 넘는 큰 열팽창률을 갖는 스테인레스강(예컨대, SUS304; 열팽창률 17.3×10-6)으로 구성되어 있기 때문에, 반도체 패키지와 마더보드간 열적인 물성의 부정합이 생기고 있다.
그리고, 상기와 같이 물성이 크게 다른 경우, QFP(Quad Flat Package)에서는 갈윙형상으로 형성된 외부리드부가 탄성변형함으로써 응력집중에 의한 왜곡을 흡수하여 완화하도록 되어 있지만, BGA형의 반도체 패키지에서는 그와 같은 왜곡을 흡수완화 하는 부분이 없기 때문에, 주기적인 온도변화에 의해 반도체 패키지와 마더보드의 접속부인 땜납 볼(5) 등의 뱀프에 반복하여 응력이 작용하여 결국 뱀프가 피로하여 파괴에 이른다는 문제가 있었다.
더욱이, QFP를 글래스 에폭시 배선기판에 탑재하여 실장한 전자장치를 도 5에 나타낸다. 이 도면에 있어서, 부호 10은 리드프레임의 베드부, 11a는 내부리드부, 11b는 외부리드부, 12는 반도체소자, 13은 반도체소자(12)의 전극단자(도시 생략)와 내부리드부(11a)를 결선하는 본딩와이어, 14는 에폭시수지 등의 몰드수지층, 15는 마더보드인 글래스 에폭시 배선기판, 16은 QFP의 외부리드부(11b)를 글래스 에폭시 배선기판(15)의 소정 배선부(도시 생략)에 접합하는 땜납 필렛(fillet)을 각각 나타내고 있다.
본 발명은 상기한 바와 같은 문제를 해결하기 위해 이루어진 것으로, 반도체 패키지와 마더보드의 접속부의 신뢰성이 높은 전자장치를 제공하는 것에 그 목적이 있다. 또한, 마더보드로의 탑재에 의해 신뢰성이 높은 전자장치를 얻을 수 있는 반도체 패키지를 제공하는 것에 그 목적이 있다.
도 1은 본 발명의 제1실시예에 따른 전자장치의 주요부의 구성을 나타낸 단면도,
도 2는 도 1에 나타낸 전자장치에 있어서, 보강재를 열팽창률이 다른 금속에 의해 구성하고, 시뮬레이션에 의해 온도 사이클 시험을 행한 결과를 나타낸 그래프,
도 3은 본 발명의 제2실시예에 따른 반도체 패키지의 주요부의 구성을 나타낸 단면도,
도 4는 종래의 테이프-BGA형 반도체 패키지의 구성을 나타낸 사시도,
도 5는 QFP를 마더보드에 실장한 전자장치의 단면도이다.
〈도면의 주요부분에 대한 부호의 설명〉
17 --- 절연수지 필름, 17a --- 디바이스홀,
19 --- 내부리드, 20 --- 반도체소자,
21 --- 수지밀봉층, 22 --- 보강재,
23 --- 접착제층, 24 --- 커버플레이트,
26 --- 땜납 뱀프, 27 --- 글래스 에폭시 배선기판,
28 --- 보강재 일체형 방열캡.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 제1발명의 전자장치는 디바이스홀을 갖추고, 한쪽 주면에 외부접속단자 및 상기 디바이스홀에 돌출한 내부리드가 각각 배열설치된 배선필름과, 이 배선필름의 상기 디바이스홀 내에 배치되고, 상기 내부리드에 전기적으로 접속된 반도체소자 및, 상기 배선필름의 다른 주면의 상기 디바이스홀을 둘러싸는 영역에 배열설치된 틀형의 형상유지판을 갖춘 반도체 패키지와, 한쪽 주면에 접속단자가 배열설치된 배선기판 및, 상기 반도체 패키지의 외부접속단자와 상기 배선기판의 접속단자를 전기적·기계적으로 접속하는 뱀프를 구비하여 구성된 전자장치에 있어서, 상기 형상유지판이 상기 배선기판의 열팽창률과 거의 동일한 열팽창률을 갖는 금속에 의해 구성된 것을 특징으로 한다.
여기서, 반도체 패키지의 외부접속단자와 마더보드인 배선기판의 접속단자를 전기적·기계적으로 접속하는 뱀프는 Pb-Sn계 등의 땜납으로 이루어진 볼형상의 뱀프로 할 수 있다. 땜납 뱀프의 형성은, 예컨대 미리 정형(整形)된 땜납 볼을 배선필름의 외부접속단자인 접속패드 상에 배치하고, 가열하여 땜납을 용융시키는(리플로우 하는) 것에 의해 행해진다.
또한, 반도체 패키지의 반도체소자의 외측에 방열성을 갖는 피복부재를 배열설치할 수 있다. 방열성을 갖는 피복부재로서는, 예컨대 동이나 알루미늄과 같은 열전도율이 높은 금속으로 이루어진 판, 알루미나(산화 알루미늄)나 질화 알루미늄과 같은 세라믹으로 이루어진 판, 또는 이들 판재의 복수매를 적층적으로 배치한 구성의 것이 사용된다. 피복부재의 두께나 형상 등은 반도체소자의 용량이나 열방출성 등을 고려하여 적당하게 선택된다.
더욱이, 배선기판으로서 글래스 크로스 에폭시수지 함침층과 동 배선층을 적층 일체화한 구조의 글래스 에폭시 배선기판을 이용함과 더불어, 형상유지판을 이 글래스 에폭시 배선기판의 열팽창률(13×10-6~18×10-6/K)과 거의 동일하고, 13×10-6~17×10-6/K의 열팽창률을 갖는 금속에 의해 구성할 수 있다. 그리고, 13×10-6~17×10-6/K의 열팽창률을 갖는 금속으로는 25Cr-20Ni 스테인레스강(예컨대, SUS310 S; 열팽창률 15.9×10-6/K), 또는 0.01~0.03중량%의 Zr을 함유하는 동 합금(예컨대, CDAAlloy C15150; 열팽창률 16.7×10-6/K)을 사용할 수 있다. 특히, CDAAlloy C15150은 열전도율이 15~20W·m/K로 극히 높아 방열성에 우수하기 때문에, 형상유지판의 구성재료로서 적합하다. 또한, SUS310 S는 입수가 용이하여 비교적 저가격이면서 내식성(耐食性)이 양호하다.
또한, 본 발명의 제2발명의 전자장치는 디바이스홀을 갖추고, 한쪽 주면에 외부접속단자 및 상기 디바이스홀에 돌출한 내부리드가 각각 배열설치된 배선필름과, 이 배선필름의 상기 디바이스홀 내에 배치되고, 상기 내부리드에 전기적으로 접속된 반도체소자 및, 상기 반도체소자의 외측을 덮어 배치되고, 상기 배선필름의 다른 주면에 접착된 형상유지성을 갖는 피복부재를 갖춘 반도체 패키지와, 한쪽 주면에 접속단자가 배열설치된 배선기판 및, 상기 반도체 패키지의 외부접속단자와 상기 배선기판의 접속단자를 전기적·기계적으로 접속하는 패키지를 구비하여 구성된 전자장치에 있어서, 상기한 형상유지성을 갖는 피복부재가 상기 배선기판의 열팽창률과 거의 동일한 열팽창률을 갖는 금속에 의해 구성된 것을 특징으로 한다.
여기서, 반도체 패키지의 외부접속단자와 마더보드인 배선기판의 접속단자를 전기적·기계적으로 접속하는 뱀프는 Pb-Sn계 등의 땜납으로 이루어진 볼형상의 뱀프로 할 수 있다.
또한, 배선기판으로서 상기한 글래스 에폭시 배선기판을 이용함과 더불어, 형상유지성을 갖는 피복부재를 이 글래스 에폭시 배선기판의 열팽창률과 거의 동일한 13×10-6~17×10-6/K의 열팽창률을 갖는 금속에 의해 구성할 수 있다. 이와 같은 범위의 열팽창률을 갖는 금속으로서는, 예컨대 SUS310 S와 같은 25Cr-20Ni 스테인레스강이나, CDAAlloy C15150과 같은 동 합금을 사용할 수 있다.
더욱이, 본 발명의 제3발명의 반도체 패키지는 디바이스홀을 갖추고, 한쪽 주면에 외부접속단자 및 상기 디바이스홀에 돌출한 내부리드가 각각 배열설치된 배선필름과, 이 배선필름의 상기 디바이스홀 내에 배치되고, 상기 내부리드에 전기적으로 접속된 반도체소자 및, 상기 배선필름의 다른 주면의 상기 디바이스홀을 둘러싸는 영역에 배열설치된 틀형상의 형상유지판을 구비하고, 상기 형상유지판이 13×10-6~17×10-6(/K)의 열팽창률을 갖는 금속에 의해 구성된 것을 특징으로 한다.
또한, 본 발명의 제4발명의 반도체 패키지는 디바이스홀을 갖추고, 한쪽 주면에 외부접속단자 및 상기 디바이스홀에 돌출한 내부리드가 각각 배열설치된 배선필름과, 이 배선필름의 상기 디바이스홀 내에 배치되고, 상기 내부리드에 전기적으로 접속된 반도체소자 및, 상기 반도체소자의 외측을 덮어 배치되고, 상기 배선필름의 다른 주면에 접착된 형상유지성을 갖는 피복부재를 구비하여 구성되고, 상기한 형상유지성을 갖는 피복부재가 13×10-6~17×10-6(/K)의 열팽창률을 갖는 금속에 의해 구성된 것을 특징으로 한다.
여기서, 형상유지판 또는 형상유지성을 갖는 피복부재를 구성하는 13×10-6~17×10-6(/K)의 열팽창률을 갖는 금속으로서는, 예컨대 SUS310 S와 같은 25Cr-20Ni 스테인레스강이나, CDAAlloy C15150과 같은 동 합금을 사용할 수 있다.
또한, 외부접속단자 상에 Pb-Sn계 등의 땜납으로 이루어진 볼형상의 뱀프를 배열설치하고, 이 땜납 뱀프를 매개로 마더보드의 접속단자와의 전기적·기계적 접속을 행하도록 구성할 수 있다.
본 발명의 반도체 패키지 및 전자장치에 있어서, 디바이스홀을 갖는 배선필름의 기재(基材)로서는, 예컨대 폴리이미드 수지 필름 등의 절연수지 필름을 사용할 수 있다. 절연수지 필름의 두께는 반도체 패키지의 품종, 형상, 크기 등에 의하지만, 50~125㎛정도로 하는 것이 바람직하다. 디바이스홀의 크기와 평면형상은 탑재·실장하는 반도체소자의 평면적인 사이즈나 형상 등에 대응하여 설정된다.
그리고, 이와 같은 절연수지 필름의 한쪽의 주면에 신호선 등의 배선과, 일단이 디바이스홀에 돌출하여 타단이 신호선 등에 접속된 내부리드가 각각 배열설치되어 있다. 또한, 배선의 단부에는 외부접속단자인 접속패드가 배열설치되어 있다. 내부리드를 포함하는 이와 같은 배선은 어느것도 Cu, Cu계 합금, 42알로이(alloy)와 같은 Ni계 합금 등으로 구성되고, 절연수지 필름으로의 증착 패터닝, 또는 절연수지 필름의 편면에 설치된 Cu박(箔) 또는 상기 합금층을 포토패터닝 함으로써 형성된다. 더욱이, 내부리드의 피치나 배열은 탑재·실장되는 반도체소자의 전극단자의 피치나 배열에 대응하여 설정된다.
이와 같은 배선필름에 탑재·실장되는 반도체소자는, 예컨대 CPU, DSP, 각종 메모리 등의 소자이고, 특히 칩형의 것에 한정되지 않는다. 이와 같은 반도체소자는, 페이스 다운으로 디바이스홀 내에 배치되고, Al 등으로 이루어진 전극단자가 대응하는 내부리드의 선단부에 금 뱀프 등을 매개로 접합됨으로써 전기적으로 접속된다. 또한, 반도체소자를 외계의 수분이나 불순물 등에 대해 또는 기계적으로 보호하기 위해, 이와 같은 반도체소자의 접속영역을 수지층에 의해 피복하여 밀봉할 수 있다. 여기서, 수지로서는 에폭시 수지나 슬폰산 수지와 같은, 통상 반도체소자의 밀봉에 사용되고 있는 수지를 사용할 수 있다.
본 발명의 전자장치에 있어서는 반도체 패키지에 설치된 형상유지판 또는 형상유지성을 갖는 피복부재가 마더보드와 근사한 열팽창률을 갖는 금속에 의해 구성되어 있으며, 패키지 전체의 열팽창률이 마더보드의 열팽창률과 거의 동일하게 되어 있기 때문에, 탑재시나 사용환경하에서 주기적인 온도변화가 인가된 경우, 반도체 패키지와 마더보드의 접합부인 땜납 볼 등의 뱀프에 응력이 집중하지 않는다. 따라서, 열부하에 기인하는 왜곡 및 피로파괴의 발생이 억제되어 반도체 패키지와 마더보드의 접속의 신뢰성이 향상한다.
또한, 형상유지판 또는 형상유지성을 갖는 피복부재를 구성하는 금속은 다른 강성재료인 세라믹 등에 비해 높은 열전도율을 갖고, 방열성이 양호하면서 성형·가공성이 양호하고, 더욱이 평탄성이 좋으며, 휘어짐 등이 생겨도 원래의 평탄면으로 되돌리기 쉽다는 많은 이점을 갖고 있다. 더욱이, 재료의 선택성이 양호하여 각종의 금속재료중에서 마더보드의 열팽창률에 가능한한 가까운 열팽창률을 갖는 재료를 선택하여 사용할 수 있기 때문에, 형상유지판 등의 구성재료로 적합하여 특성이 우수한 전자장치를 생산성이 양호하게 얻을 수 있다.
더욱이, 형상유지성을 갖는 피복부재를 구비한 반도체 패키지 및, 이 반도체 패키지를 탑재한 전자장치에 있어서는 패키지 및 장치 전체를 얇게 하는 것이 가능하면서 부품수를 보다 적게할 수 있다. 또한, 캡형상 등을 갖는 피복부재의 성형은 금속을 사용하여 비로서 가능하고, 간략화된 공정으로 용이하게 성형을 행할 수 있다.
(실시예)
이하, 본 발명의 실시예를 도면을 참조하면서 상세히 설명한다.
도 1은 본 발명의 전자장치의 제1실시예의 주요부를 단면적으로 나타낸 것으로, 테이프-BGA형의 반도체 패키지를 마더보드에 탑재한 것이다.
도면에 있어서, 부호 17은 디바이스홀(17a)을 갖춘 폴리이미드 수지 필름과 같은 절연수지 필름을 나타내고, 이 절연수지 필름(17)의 한쪽 주면(도면에서는 하면)에는 신호선 등의 배선(18)과, 후단부가 신호선 등의 배선(18)에 접속된 선단부가 디바이스홀(17a)에 돌출한 내부리드(19)가 각각 배열설치되어 있다. 또한, 신호선 등의 배선(18)의 타단부에는 외부접속단자인 접속패드(도시 생략)가 격자형상의 패턴으로 배열설치되어 있다. 또한, 이와 같은 배선필름의 디바이스홀(17a) 내에는 반도체소자(20)가 페이스 다운으로 배치되어 있으며, 이 반도체소자(20)의 각 전극단자(도시 생략)는 대응하는 내부리드(19)의 선단부에 금 뱀프(20a) 등을 매개로 전기적으로 접속되어 있다. 더욱이, 이와 같은 반도체소자(20)의 전극단자와 내부리드(19)의 접합부의 외측에는 반도체소자의 보호 및 보강을 위해 에폭시수지 등의 수지밀봉층(21)이 피복되어 있다.
또한, 절연수지 필름(17)의 배선형성면과 반대측의 면(도면에서는 상면)의 디바이스홀(17a)을 둘러싸는 영역에는 SUS310 S(열팽창률 15.9×10-6/K)나 CDAAlloy C15150(열팽창률 16.7×10-6/K)과 같은 13×10-6~17×10-6/K의 열팽창률을 갖는 금속으로 구성된 틀형의 형상유지판(22: 보강재)이 열가소성의 폴리에스틸계 수지와 같은 열가소성 수지로 이루어진 접착제층(23)을 매개로 접착되어 있으며, 더욱이 이 보강재(22)의 상면 및 반도체소자(20)의 상면(전극단자 형성면과 반대측의 면)에는 동, 알루미늄 등의 방열성을 갖는 금속으로 이루어진 판형상의 커버(24: 커버플레이트)가 배열설치되고, 열가소성 폴리에스틸계 수지로 이루어진 접착제층(25)을 매개로 접착되어 있다. 더욱이, 커버플레이트(24)는, 반도체소자(20)의 상면에는 전면적으로 접착되어 있지만, 보강재(22)의 상면에는 하측에 돌출형성된 凹부(24a)만이 접착되어 있다.
더욱이, 배선필름의 외부접속단자(접속패드) 상에는 각각 볼형상의 땜납 뱀프(26)가 설치되어 반도체 패키지가 구성되어 있다.
한편, 부호 27은 마더보드인 글래스 에폭시 배선기판을 나타내고, 그 한쪽의 주면(도면에서는 상면)에는 배선의 일부로서 접속패드(도시 생략)가 배열설치되어 있다. 그리고, 이 글래스 에폭시 배선기판(27) 상에 상기한 반도체 패키지가 탑재되고, 반도체 패키지의 외부접속단자(접속패드)와 글래스 에폭시 배선기판(27)의 접속패드가 땜납 뱀프(26)에 의해 전기적·기계적으로 접속되어 있다.
이와 같이 구성되는 제1실시예의 전자장치에 있어서는, 보강재(22)가 SUS310 S나 CDAAlloy C15150과 같은 13×10-6~17×10-6/K의 열팽창률을 갖는 금속으로 구성되어 있으며, 반도체 패키지 전체의 열팽창률이 마더보드인 글래스 에폭시 배선기판(27)의 열팽창률과 근사한 값으로 되어 있기 때문에, 주기적인 열부하가 가해진 경우에 반도체 패키지와 마더보드를 접속하는 땜납 뱀프(26)의 왜곡이 3% 이하로 작아 접속부가 높은 신뢰성을 갖는다.
다음에, 구체적인 효과를 보다 명확하게 하기 위해, 도 1에 나타낸 구조의 전자장치에 있어서, 보강재를 열팽창률이 다른 여러 가지의 금속에 의해 구성한 구조를 시뮬레이션 하고, 온도 사이클 시험(-65℃~120℃)을 행했다. 즉, 보강재의 두께를 250㎛, 접착제층의 두께를 100㎛로 하여 보강재를 구성하는 금속재료의 열팽창률을 바꾼 반도체 패키지(패키지 사이즈 35mm×35mm)를 13×10-6/K(13ppm/K), 15ppm/K 및 18ppm/K의 열팽창률을 갖는 글래스 에폭시 배선기판 상에 각각 탑재·실장한 전자장치에 있어서, -65℃×30분 이어서 120℃×30분의 온도 사이클을 반복한 후의 땜납 뱀프의 변형량을 시뮬레이션에 의해 구했다. 결과를 도 2에 나타냈다.
이 결과로부터 보강재를 SUS310 S나 CDAAlloy C15150과 같은 열팽창률이 13~17ppm/K의 금속에 의해 구성한 실시예의 전자장치에서는 마더보드인 글래스 에폭시 배선기판의 열팽창률이 13ppm/K, 15ppm/K 또는 18ppm/K중 어느것에 있어서도 17ppm/K 이상의 열팽창률을 갖는 금속(SUS304)에 의해 보강재가 구성된 종래의 전자장치에 비해, 땜납 뱀프의 변형량이 현저히 작아져 있는 것을 알 수 있다. 따라서, 실시예의 전자장치는 종래의 전자장치에 비해 수배에서 수십배 회수의 온도 사이클에 견딜 수 있다는 것을 알 수 있다.
실제로, 보강재의 구성재료로서 CDAAlloy C15150을 사용하여 도 1에 나타낸 전자장치를 제작하여 온도 사이클 시험(-65℃~120℃)을 행한바, 1000사이클을 초과한 시점에서도 땜납 뱀프에 피로파괴의 발생이 인식되지 않고, 신뢰성이 높은 접속이 유지되어 있는 것이 확인되었다.
또한, 제1실시예에 사용한 반도체 패키지에 있어서는 보강재를 구성하는 강성재료로서 금속이 사용되고 있지만, 금속은 다른 강성재료(예컨대, 세라믹)에 비해 높은 열전도율을 갖고, 방열성이 양호하면서 성형·가공성이 양호하여 굴곡가공이나 절단가공이 용이하고, 더욱이 평탄성이 좋아 휘어짐 등이 발생해도 원래의 평탄면으로 되돌아 가기 쉽다는 여러 가지의 이점을 갖고 있다. 따라서, 평탄성이 양호한 보강재를 용이하게 형성할 수 있어 방열성이 양호한 반도체 패키지를 얻을 수 있다.
보강재를 구성하는 강성재료로서 금속(예컨대, CDAAlloy C15150)과 세라믹(예컨대, 알루미나)을 각각 선택하여 그들의 특성을 비교한 것을 이하의 표 1에 나타냈다.
실시예 비교예
보강재의 구성재료 CDAAlloy C15150 알루미나
열팽창률(ppm/℃) 16.7 7.0
방열성-열전도율(W·m/K) 373 15~20
성형·가공 양호굴곡가공하기 쉬움 절단 단면에 균열이 생기기쉬워 캡형상의 성형 불가능
평탄성 양호평탄면으로 되돌리기 쉬움 불량휘어지기 쉬움,평탄면으로 되돌리기 어려움
다음에, 본 발명의 제2실시예에 대해 설명한다.
도 3은 본 발명의 제2실시예에 따른 반도체 패키지의 주요부를 단면적으로 나타낸 것이다. 더욱이, 도 3에 있어서 도 1과 동일부분에는 동일부호를 붙이고, 설명을 생략한다.
본 실시예의 반도체 패키지에서는 반도체소자(20) 및 절연필름(17)의 상측에 형상유지성을 갖는 방열캡(보강재 일체형 방열캡: 28)이 배치되고, 이 방열캡(28)이 열가소성 폴리에스틸계 수지 등으로 이루어진 접착제층(23)을 매개로 반도체소자(20)의 상면 및 절연필름(17)의 상면에 접착되어 있다. 그리고, 이 보강재 일체형 방열캡(28)이 SUS310 S나 CDAAlloy C15150과 같은 13×10-6~17×10-6/K의 열팽창률을 갖는 금속에 의해 구성되어 있다.
본 실시예의 반도체 패키지에 있어서도 이를 글래스 에폭시 배선기판(27) 상에 탑재하고, 땜납 뱀프(26)를 매개로 필요로 하는 접속을 행하는 것으로 신뢰성이 높은 접속이 얻어진다. 즉, 제2실시예의 반도체 패키지의 외부접속단자(접속패드)와, 마더보드인 글래스 에폭시 배선기판(27)의 접속패드를 땜납 뱀프(26)에 의해 전기적·기계적으로 접속한 전자장치에서는 열사이클시에 땜납 뱀프(26)에 응력집중에 의한 왜곡이 생기기 어려워 신뢰성이 높은 접속이 유지된다.
또한, 제2실시예의 반도체 패키지에서는 보강재와 방열성의 커버플레이트가 겹쳐 배치되는 대신에, 이들의 기능을 함께 갖는 보강재 일체형 방열캡(28)이 배열설치되면서 이것이 SUS310 S나 CDAAlloy C15150과 같은 금속으로 구성되어 있기 때문에, 반도체 패키지 및 패키지가 탑재된 전자장치 전체를 얇게하는 것이 가능하면서 방열캡의 성형이 용이하고, 제조공정이 간략화 된다. 또한, 부품수가 적게 된다. 더욱이, 보강재 일체형 방열캡(28)과 절연필름(17)의 접착면적이 커 방열경로의 단면적이 커지게 되기 때문에 방열성이 양호하다.
더욱이, 본 발명은 상기한 제1 및 제2실시예의 반도체 패키지 및 전자장치에 한정되지 않고, 발명의 취지를 이탈하지 않는 범위에서 다양하게 변형시킬 수 있다. 예컨대, 마더보드로서 글래스 에폭시 배선기판 이외에, 글래스 폴리이미드 배선기판이나 글래스 BT수지 배선기판과 같은 글래스 수지 배선기판, 또는 알루미나나 질화 알루미늄과 같은 세라믹을 절연기재로 하는 세라믹 배선기판을 사용할 수 있다.
본 발명의 전자장치에 의하면, 형상유지판 또는 형상유지성을 갖는 피복부재의 구성재료로서 마더보드와 근사한 열팽창률을 갖는 금속이 사용되고 있고, 반도체 패키지 전체의 열팽창률이 마더보드의 열팽창률과 거의 동일하게 되어 있기 때문에, 실제의 사용환경 등에 있어서 주기적으로 인가되는 열적인 부하에 기인하여 접속부에 생기는 응력을 완화할 수 있다. 따라서, 반도체 패키지와 마더보드의 접속의 신뢰성이 향상된다.
또한, 본 발명의 반도체 패키지에 의하면, 이를 마더보드에 탑재한 경우에 형상유지판 또는 형상유지성을 갖는 피복부재의 열팽창률과 마더보드의 열팽창률의 차에 기인하여 생기는 응력을 완화할 수 있기 때문에, 접속부인 땜납 볼 등의 뱀프의 왜곡 등이 억제되어 피로파괴가 생기기 어려워진다. 따라서, 전자장치의 접속 신뢰성을 크게 향상시킬 수 있다.

Claims (11)

  1. 한쪽 주면에 형성된 접속 단자를 갖춘 배선기판과,
    디바이스 홀과, 한쪽 주면에 형성된 외부접속 단자및 내부리드를 갖춘 배선필름과, 상기 디바이스 홀내에 배치되고, 상기 내부리드에 전기적으로 접속된 반도체 소자 및, 상기 배선기판의 열팽창률을 갖는 금속으로 이루어지고, 상기 배선필름의 다른 주면상의 디바이스홀을 둘러싸는 영역에 배치되는 형상유지판을 갖춘 반도체 패키지 및,
    상기 반도체 패키지의 외부접속단자와 상기 배선기판의 접속단자를 전기적,기계적으로 접속하기 위한 범프를 구비하여 구성되고,
    상기 형상유지판이 25Cr-20Ni 스테인레스강 또는 0.01~0.03중량%의 Zr을 함유하는 동 합금으로 구성된 것을 특징으로 전자장치.
  2. 제 1항에 있어서, 상기 범프가 Pb-Sn계의 땜납범프인 것을 특징으로 하는 전자장치.
  3. 제 1항에 있어서, 상기 반도체 패키지의 반도체소자의 외측에 배치된 피복부재를 더 구비하여 구성된 것을 특징을 하는 전자장치.
  4. 제 1항에 있어서, 상기 배선기판이 글래스 클로스(cloths)에폭시 수지 함침층과 동(銅)배선층을 적층한 글래스 에폭시 배선기판이고,
    상기 형상유지판이 13 x 10-6~17 x 10-6(/K)의 열팽창률을 갖는 금속으로 구성된 것을 특징으로 하는 전자장치.
  5. 한쪽 주면에 형성된 접속단자를 갖춘 배선기판과,
    디바이스홀과, 한쪽 주면에 형성된 외부접속단자 및 내부리드를 갖춘 배선필름과, 상기 디바이스홀 내에 배치되고, 상기 내부리드에 전기적으로 접속된 반도체 소자 및, 상기 배선기판의 열팽창율에 거의 가까운 열팽창률을 갖고, 반도체소자의 외측을 완전히 덮으며, 배선필름의 다른 주면에 접착되면서 금속으로 구성된 형상유지특성을 갖는 피복부재를 갖춘 반도체 패키지 및,
    상기 반도체 패키지의 외부접속단자와 상기 배선기판의 접속단자를 전기적, 기계적으로 접속하기 위한 범프를 구비하여 구성되고,
    상기 피복부재가 25Cr-20Ni 스테인레스강 또는 0.01~0.03중량%의 Zr을 함유하는 동 합금으로 구성된 것을 특징으로 하는 전자장치.
  6. 제5항에 있어서, 상기 범프가 Pb-Sn계의 땜납 범프인 것을 특징으로 하는 전자장치.
  7. 제5항에 있어서, 상기 배선기판이 글래스 클로스 에폭시 수지 함침층과 동 배선층을 적층한 글래스 에폭시 배선기판이고,
    상기 피복부재가 13 ×10-6~17 ×10-6(/K)의 열팽창률을 갖는 금속으로 구성된 것을 특징으로 하는 전자장치.
  8. 디바이스홀과, 한쪽 주면에 형성된 외부접속단자 및 내부리드를 갖춘 배선필름과,
    상기 디바이스홀 내에 배치되고, 상기 내부리드에 전기적으로 접속된 반도체소자 및,
    상기 배선필름의 다른 주면상의 상기 디바이스홀을 둘러싸는 영역에 배치되고, 13 ×10-6~17 ×10-6(/K)의 열팽창률을 갖는 금속으로 구성된 형상유지판을 구비하여 구성되고,
    상기 형상유지판이 25Cr-20Ni 스테인레스강 또는 0.01~0.03중량%의 Zr을 함유하는 동 합금으로 구성된 것을 특징으로 하는 반도체 패키지.
  9. 제8항에 있어서, 상기 외부접속단자 상에 Pb-Sn계의 땜납 범프가 배치된 것을 특징으로 하는 반도체 패키지.
  10. 디바이스홀과, 한쪽 주면에 형성된 외부접속단자 및 내부리드를 갖춘 배선필름과,
    상기 디바이스홀 내에 배치되고, 상기 내부리드에 전기적으로 접속된 반도체소자 및,
    상기 반도체소자의 외측을 완전히 덮고, 상기 배선필름의 다른 주면에 접착되고, 13 ×10-6~17 ×10-6(/K)의 열팽창률을 가지면서 금속으로 구성된 형상유지특성을 갖는 피복부재를 구비하여 구성되고,
    상기 피복부재가 25Cr-20Ni 스테인레스강 또는 0.01~0.03중량%의 Zr을 함유하는 동 합금으로 구성된 것을 특징으로 하는 반도체 패키지.
  11. 제10항에 있어서, 상기 외부접속단자 상에 Pb-Sn계의 땜납 범프가 배치된 것을 특징으로하는 반도체 패키지.
KR1019980034779A 1997-08-29 1998-08-27 전자장치및반도체패키지 KR100308137B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP23369597 1997-08-29
JP97-233695 1997-08-29
JP98-204002 1998-07-17
JP20400298A JP3724954B2 (ja) 1997-08-29 1998-07-17 電子装置および半導体パッケージ

Publications (2)

Publication Number Publication Date
KR19990023924A KR19990023924A (ko) 1999-03-25
KR100308137B1 true KR100308137B1 (ko) 2001-12-17

Family

ID=26514231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980034779A KR100308137B1 (ko) 1997-08-29 1998-08-27 전자장치및반도체패키지

Country Status (4)

Country Link
US (1) US6097085A (ko)
JP (1) JP3724954B2 (ko)
KR (1) KR100308137B1 (ko)
TW (1) TW466718B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719440A (en) * 1995-12-19 1998-02-17 Micron Technology, Inc. Flip chip adaptor package for bare die
US6861290B1 (en) 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6117797A (en) * 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6198166B1 (en) * 1999-07-01 2001-03-06 Intersil Corporation Power semiconductor mounting package containing ball grid array
KR100377471B1 (ko) * 1999-12-10 2003-03-26 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
JP2002057252A (ja) * 2000-08-07 2002-02-22 Hitachi Ltd 半導体装置及びその製造方法
KR100680731B1 (ko) * 2000-09-01 2007-02-09 삼성전자주식회사 반도체 패키지 및 제조방법
JP2002270717A (ja) * 2001-03-12 2002-09-20 Rohm Co Ltd 半導体装置
US20030218246A1 (en) * 2002-05-22 2003-11-27 Hirofumi Abe Semiconductor device passing large electric current
CN100475004C (zh) * 2003-05-23 2009-04-01 富士通株式会社 布线板制造方法
TWI246760B (en) * 2004-12-22 2006-01-01 Siliconware Precision Industries Co Ltd Heat dissipating semiconductor package and fabrication method thereof
US7851904B2 (en) * 2006-12-06 2010-12-14 Panasonic Corporation Semiconductor device, method for manufacturing the same, and semiconductor device mounting structure
DE102008006390A1 (de) * 2008-01-28 2009-07-30 Tesa Ag Verfahren zur Verklebung von flexiblen Leiterplatten mit Polymermaterialien zur partiellen oder vollständigen Versteifung
US8804339B2 (en) 2011-02-28 2014-08-12 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronics assemblies, insulated metal substrate assemblies, and vehicles incorporating the same
CN102790034A (zh) * 2011-05-17 2012-11-21 飞思卡尔半导体公司 具有散热器的半导体器件
KR101432486B1 (ko) * 2012-10-08 2014-08-21 에스티에스반도체통신 주식회사 집적회로 패키지 제조방법
US20210043466A1 (en) 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213497A (ja) * 1995-02-03 1996-08-20 Fujitsu Ltd 半導体装置及びその製造方法
JPH09181209A (ja) * 1995-12-26 1997-07-11 Hitachi Ltd 半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG45122A1 (en) * 1995-10-28 1998-01-16 Inst Of Microelectronics Low cost and highly reliable chip-sized package
US5760465A (en) * 1996-02-01 1998-06-02 International Business Machines Corporation Electronic package with strain relief means
US5900312A (en) * 1996-11-08 1999-05-04 W. L. Gore & Associates, Inc. Integrated circuit chip package assembly
US5835355A (en) * 1997-09-22 1998-11-10 Lsi Logic Corporation Tape ball grid array package with perforated metal stiffener

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213497A (ja) * 1995-02-03 1996-08-20 Fujitsu Ltd 半導体装置及びその製造方法
JPH09181209A (ja) * 1995-12-26 1997-07-11 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US6097085A (en) 2000-08-01
JP3724954B2 (ja) 2005-12-07
TW466718B (en) 2001-12-01
JPH11135679A (ja) 1999-05-21
KR19990023924A (ko) 1999-03-25

Similar Documents

Publication Publication Date Title
KR100308137B1 (ko) 전자장치및반도체패키지
JP3032964B2 (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
US6014318A (en) Resin-sealed type ball grid array IC package and manufacturing method thereof
JP2881575B2 (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
US5854512A (en) High density leaded ball-grid array package
JP3437369B2 (ja) チップキャリアおよびこれを用いた半導体装置
KR100268205B1 (ko) 칩캐리어모듈및그의제조방법
JP3494593B2 (ja) 半導体装置及び半導体装置用基板
KR100372587B1 (ko) 반도체 장치
US20060006510A1 (en) Plastic encapsulated semiconductor device with reliable down bonds
KR101096330B1 (ko) 반도체 장치용 패키지
EP0810654A1 (en) Ball grid array package with substrate having no through holes or via interconnections
JPH0878572A (ja) 半導体パッケージおよび、それの製造方法および、それを実装した回路ボードと電子機器
KR100251868B1 (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
JP2620611B2 (ja) 電子部品搭載用基板
JP2622862B2 (ja) リード付電子部品搭載用基板
JP2891426B2 (ja) 半導体装置
JP3297959B2 (ja) 半導体装置
KR100203932B1 (ko) 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지
KR20070079654A (ko) 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법
JP2712967B2 (ja) 半導体装置
KR0185515B1 (ko) 칩사이즈의볼그리드어레이
JP2006310821A (ja) 半導体モジュールおよびその製造方法
JPS60200545A (ja) 実装基板
KR100388291B1 (ko) 반도체패키지 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee