JP2001274085A - 多結晶シリコン薄膜、その製造方法、薄膜トランジスタ、液晶表示装置およびシステムオンパネル - Google Patents
多結晶シリコン薄膜、その製造方法、薄膜トランジスタ、液晶表示装置およびシステムオンパネルInfo
- Publication number
- JP2001274085A JP2001274085A JP2000086078A JP2000086078A JP2001274085A JP 2001274085 A JP2001274085 A JP 2001274085A JP 2000086078 A JP2000086078 A JP 2000086078A JP 2000086078 A JP2000086078 A JP 2000086078A JP 2001274085 A JP2001274085 A JP 2001274085A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- polycrystalline silicon
- silicon thin
- liquid crystal
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 大粒径で結晶粒界が少なく、表面が原子レベ
ルで平坦化された多結晶シリコン薄膜を提供することで
ある。 【解決手段】 多結晶シリコン薄膜は、下地上に形成さ
れた多結晶シリコン薄膜であって、（１１１）配向の結
晶粒を有し、その結晶粒の表面に、＜ｈｋｌ＞（ｈ＋ｋ
＋ｌ＝０）方位に沿って傾斜し、高さ約０．３ｎｍのス
テップと幅約３ｎｍ以上のテラスとが交互に並ぶ原子レ
ベルのステップアンドテラス構造を有する。
ルで平坦化された多結晶シリコン薄膜を提供することで
ある。 【解決手段】 多結晶シリコン薄膜は、下地上に形成さ
れた多結晶シリコン薄膜であって、（１１１）配向の結
晶粒を有し、その結晶粒の表面に、＜ｈｋｌ＞（ｈ＋ｋ
＋ｌ＝０）方位に沿って傾斜し、高さ約０．３ｎｍのス
テップと幅約３ｎｍ以上のテラスとが交互に並ぶ原子レ
ベルのステップアンドテラス構造を有する。
Description
【０００１】
【発明の属する技術分野】本発明は多結晶シリコン薄膜
技術に関し、特に特性の優れた多結晶シリコン薄膜、そ
の製造方法、それを用いた電子機器に関する。
技術に関し、特に特性の優れた多結晶シリコン薄膜、そ
の製造方法、それを用いた電子機器に関する。
【０００２】
【従来の技術】アクティブマトリクス（ＡＭ）液晶表示
装置（ＬＣＤ）は、ガラス基板上に形成したアモルファ
スまたは多結晶のシリコン薄膜を用いた薄膜トランジス
タ（ＴＦＴ）を画素のスイッチング素子として用いる。
トランジスタの駆動能力、動作速度の点からは、多結晶
シリコンＴＦＴがアモルファスシリコンＴＦＴよりも優
れている。
装置（ＬＣＤ）は、ガラス基板上に形成したアモルファ
スまたは多結晶のシリコン薄膜を用いた薄膜トランジス
タ（ＴＦＴ）を画素のスイッチング素子として用いる。
トランジスタの駆動能力、動作速度の点からは、多結晶
シリコンＴＦＴがアモルファスシリコンＴＦＴよりも優
れている。
【０００３】多結晶シリコンＴＦＴの特性の向上と共
に、画素用スイッチングトランジスタのみでなく、周辺
回路用トランジスタも同一ガラス基板上に形成する周辺
回路一体型ＡＭ−ＬＣＤについて種々の提案がなされて
いる。周辺回路用ＴＦＴと画素用ＴＦＴとを同一のガラ
ス基板上に形成することにより、工程数、部品数の大幅
な減少が実現できる。
に、画素用スイッチングトランジスタのみでなく、周辺
回路用トランジスタも同一ガラス基板上に形成する周辺
回路一体型ＡＭ−ＬＣＤについて種々の提案がなされて
いる。周辺回路用ＴＦＴと画素用ＴＦＴとを同一のガラ
ス基板上に形成することにより、工程数、部品数の大幅
な減少が実現できる。
【０００４】多結晶シリコン薄膜の製造方法として、ガ
ラス基板上にアモルファスシリコン薄膜を堆積し、この
アモルファスシリコン薄膜にエネルギビームを照射して
アモルファスシリコン薄膜を溶融させ、冷却時に結晶化
させて多結晶シリコン薄膜を得る方法が知られている。
エネルギビームとしてはエキシマレーザビーム等が用い
られる。
ラス基板上にアモルファスシリコン薄膜を堆積し、この
アモルファスシリコン薄膜にエネルギビームを照射して
アモルファスシリコン薄膜を溶融させ、冷却時に結晶化
させて多結晶シリコン薄膜を得る方法が知られている。
エネルギビームとしてはエキシマレーザビーム等が用い
られる。
【０００５】
【発明が解決しようとする課題】透明絶縁基板上に形成
された多結晶シリコン薄膜の表面には、結晶粒界部に大
きな凹凸が発生する。また、１つの結晶粒内においても
凹凸が発生する。このような表面凹凸は、後に行なわれ
る微細加工において障害となり、歩留まりを低下させる
原因となる。
された多結晶シリコン薄膜の表面には、結晶粒界部に大
きな凹凸が発生する。また、１つの結晶粒内においても
凹凸が発生する。このような表面凹凸は、後に行なわれ
る微細加工において障害となり、歩留まりを低下させる
原因となる。
【０００６】本発明の目的は、特性の優れた多結晶シリ
コン薄膜を提供することである。
コン薄膜を提供することである。
【０００７】本発明の他の目的は、大粒径で結晶粒界が
少なく、表面が原子レベルで平坦化された多結晶シリコ
ン薄膜を提供することである。
少なく、表面が原子レベルで平坦化された多結晶シリコ
ン薄膜を提供することである。
【０００８】本発明のさらに他の目的は、化学的に不活
性な表面を有する多結晶シリコン薄膜を提供することで
ある。
性な表面を有する多結晶シリコン薄膜を提供することで
ある。
【０００９】本発明のさらに他の目的は、このような多
結晶シリコン薄膜を製造する方法を提供することであ
る。
結晶シリコン薄膜を製造する方法を提供することであ
る。
【００１０】本発明の他の目的は、このような多結晶シ
リコン薄膜を用いた電子機器を提供することである。
リコン薄膜を用いた電子機器を提供することである。
【００１１】
【課題を解決するための手段】本発明の１観点によれ
ば、下地上に形成された多結晶シリコン薄膜であって、
（１１１）配向の結晶粒を有し、その結晶粒の表面に、
＜ｈｋｌ＞（ｈ＋ｋ＋ｌ＝０）方位に沿って傾斜し、高
さ約０．３ｎｍのステップと幅約３ｎｍ以上のテラスと
が交互に並ぶ原子レベルのステップアンドテラス構造を
有する多結晶シリコン薄膜が提供される。
ば、下地上に形成された多結晶シリコン薄膜であって、
（１１１）配向の結晶粒を有し、その結晶粒の表面に、
＜ｈｋｌ＞（ｈ＋ｋ＋ｌ＝０）方位に沿って傾斜し、高
さ約０．３ｎｍのステップと幅約３ｎｍ以上のテラスと
が交互に並ぶ原子レベルのステップアンドテラス構造を
有する多結晶シリコン薄膜が提供される。
【００１２】本発明の他の観点によれば、（ａ）下地上
にアモルファスシリコン薄膜を堆積する工程と、（ｂ）
前記アモルファスシリコン薄膜にエネルギパルスを多数
回照射して、アモルファスシリコン薄膜を多結晶シリコ
ン薄膜に変換する工程と、（ｃ）前記多結晶シリコン薄
膜の表面をウェットエッチして高さ約０．３ｎｍのステ
ップと幅約３ｎｍ以上のテラスとが交互に並ぶ原子レベ
ルのステップアンドテラス構造を形成する工程とを含む
多結晶シリコン薄膜の製造方法が提供される。
にアモルファスシリコン薄膜を堆積する工程と、（ｂ）
前記アモルファスシリコン薄膜にエネルギパルスを多数
回照射して、アモルファスシリコン薄膜を多結晶シリコ
ン薄膜に変換する工程と、（ｃ）前記多結晶シリコン薄
膜の表面をウェットエッチして高さ約０．３ｎｍのステ
ップと幅約３ｎｍ以上のテラスとが交互に並ぶ原子レベ
ルのステップアンドテラス構造を形成する工程とを含む
多結晶シリコン薄膜の製造方法が提供される。
【００１３】本発明のさらに他の観点によれば、絶縁基
板と、前記絶縁基板上に形成された多結晶シリコン薄膜
と、前記多結晶シリコン薄膜に絶縁層を介して結合され
たゲート電極と、前記ゲート電極両側の前記多結晶シリ
コン薄膜に形成された一対のソース／ドレイン領域とを
有し、前記多結晶シリコン薄膜の前記ゲート電極と重な
る部分が（１１１）配向の結晶粒を有し、その結晶粒の
表面に＜ｈｋｌ＞（ｈ＋ｋ＋ｌ＝０）方位に沿って傾斜
し、高さ約０．３ｎｍのステップと幅約３ｎｍ以上のテ
ラスとが交互に並ぶ原子レベルのステップアンドテラス
構造を有する薄膜トランジスタが提供される。
板と、前記絶縁基板上に形成された多結晶シリコン薄膜
と、前記多結晶シリコン薄膜に絶縁層を介して結合され
たゲート電極と、前記ゲート電極両側の前記多結晶シリ
コン薄膜に形成された一対のソース／ドレイン領域とを
有し、前記多結晶シリコン薄膜の前記ゲート電極と重な
る部分が（１１１）配向の結晶粒を有し、その結晶粒の
表面に＜ｈｋｌ＞（ｈ＋ｋ＋ｌ＝０）方位に沿って傾斜
し、高さ約０．３ｎｍのステップと幅約３ｎｍ以上のテ
ラスとが交互に並ぶ原子レベルのステップアンドテラス
構造を有する薄膜トランジスタが提供される。
【００１４】本発明の別の観点によれば、液晶を挟持す
るための一対の透明基板と、前記一対の透明基板の一方
の上に画定された多数の画素領域の各々に形成された第
１の多結晶シリコンの島状薄膜と、前記第１の多結晶シ
リコンの島状薄膜の各々に絶縁層を介して結合された第
１のゲート電極と、前記第１のゲート電極両側の前記第
１の多結晶シリコンの島状薄膜に形成された一対の第１
のソース／ドレイン領域と、前記一対の第１のソース／
ドレイン領域の一方に接続され、前記透明基板上に延在
する画素電極とを有し、前記第１の多結晶シリコンの島
状薄膜の前記第１のゲート電極と重なる部分が（１１
１）配向の結晶粒を有し、その結晶粒の表面に＜ｈｋｌ
＞（ｈ＋ｋ＋ｌ＝０）方位に沿って傾斜し、高さ約０．
３ｎｍのステップと幅約３ｎｍ以上のテラスとが交互に
並ぶ原子レベルのステップアンドテラス構造を有する液
晶表示装置が提供される。
るための一対の透明基板と、前記一対の透明基板の一方
の上に画定された多数の画素領域の各々に形成された第
１の多結晶シリコンの島状薄膜と、前記第１の多結晶シ
リコンの島状薄膜の各々に絶縁層を介して結合された第
１のゲート電極と、前記第１のゲート電極両側の前記第
１の多結晶シリコンの島状薄膜に形成された一対の第１
のソース／ドレイン領域と、前記一対の第１のソース／
ドレイン領域の一方に接続され、前記透明基板上に延在
する画素電極とを有し、前記第１の多結晶シリコンの島
状薄膜の前記第１のゲート電極と重なる部分が（１１
１）配向の結晶粒を有し、その結晶粒の表面に＜ｈｋｌ
＞（ｈ＋ｋ＋ｌ＝０）方位に沿って傾斜し、高さ約０．
３ｎｍのステップと幅約３ｎｍ以上のテラスとが交互に
並ぶ原子レベルのステップアンドテラス構造を有する液
晶表示装置が提供される。
【００１５】本発明のさらに他の観点によれば、複数の
領域を有する透明基板と、前記複数の領域の１つの上に
形成され、第１群の多結晶シリコン薄膜トランジスタを
含む電子回路と、前記複数の領域の他の１つの上に形成
され、第２群の多結晶シリコン薄膜トランジスタを含む
液晶表示部と、少なくとも前記液晶表示部と対向配置さ
れ、その間に液晶を挟持する対向基板とを有するシステ
ムオンパネルであって、前記第１群および第２群の多結
晶シリコン薄膜トランジスタが、それぞれ（１１１）配
向の結晶粒を有し、その結晶粒の表面に、＜ｈｋｌ＞
（ｈ＋ｋ＋ｌ＝０）方位に沿って傾斜し、高さ約０．３
ｎｍのステップと幅約３ｎｍ以上のテラスとが交互に並
ぶ原子レベルのステップアンドテラス構造を有するチャ
ネル領域を含むシステムオンパネルが提供される。
領域を有する透明基板と、前記複数の領域の１つの上に
形成され、第１群の多結晶シリコン薄膜トランジスタを
含む電子回路と、前記複数の領域の他の１つの上に形成
され、第２群の多結晶シリコン薄膜トランジスタを含む
液晶表示部と、少なくとも前記液晶表示部と対向配置さ
れ、その間に液晶を挟持する対向基板とを有するシステ
ムオンパネルであって、前記第１群および第２群の多結
晶シリコン薄膜トランジスタが、それぞれ（１１１）配
向の結晶粒を有し、その結晶粒の表面に、＜ｈｋｌ＞
（ｈ＋ｋ＋ｌ＝０）方位に沿って傾斜し、高さ約０．３
ｎｍのステップと幅約３ｎｍ以上のテラスとが交互に並
ぶ原子レベルのステップアンドテラス構造を有するチャ
ネル領域を含むシステムオンパネルが提供される。
【００１６】
【発明の実施の形態】図１（Ａ）〜（Ｄ）を参照して、
本発明の実施例による多結晶シリコン薄膜の製造方法を
説明する。
本発明の実施例による多結晶シリコン薄膜の製造方法を
説明する。
【００１７】図１（Ａ）に示すように、ガラス基板１の
１表面上に例えば厚さ約２００ｎｍ程度のバッファＳｉ
Ｏ2層２をプラズマ励起化学気相堆積（ＰＣＶＤ）によ
り成膜し、その上に厚さ約５０ｎｍのアモルファスシリ
コン膜３をＰＣＶＤにより成膜する。その後、必要に応
じて窒素雰囲気中でアモルファスシリコン膜３を４５０
℃で約２時間加熱し、膜中の水素を脱離させる。
１表面上に例えば厚さ約２００ｎｍ程度のバッファＳｉ
Ｏ2層２をプラズマ励起化学気相堆積（ＰＣＶＤ）によ
り成膜し、その上に厚さ約５０ｎｍのアモルファスシリ
コン膜３をＰＣＶＤにより成膜する。その後、必要に応
じて窒素雰囲気中でアモルファスシリコン膜３を４５０
℃で約２時間加熱し、膜中の水素を脱離させる。
【００１８】図１（Ｂ）に示すように、パルス幅約３０
ｎｓｅｃ、エネルギ密度２００〜６００ｍＪ／ｃｍ2を
有するＸｅＣｌエキシマレーザビームのパルスを繰り返
しアモルファスシリコン膜３に照射する。レーザパルス
の照射により、アモルファスシリコン膜３は多結晶シリ
コン膜４に変換される。多結晶シリコン膜４は、粒界５
aで画定された結晶粒を有し、その表面６aは粒界で高
く、粒内で凹んだ凹凸を有する。
ｎｓｅｃ、エネルギ密度２００〜６００ｍＪ／ｃｍ2を
有するＸｅＣｌエキシマレーザビームのパルスを繰り返
しアモルファスシリコン膜３に照射する。レーザパルス
の照射により、アモルファスシリコン膜３は多結晶シリ
コン膜４に変換される。多結晶シリコン膜４は、粒界５
aで画定された結晶粒を有し、その表面６aは粒界で高
く、粒内で凹んだ凹凸を有する。
【００１９】照射回数が２０回程度以下では、生成され
る多結晶シリコンの結晶粒は、約２００〜８００ｎｍ程
度の粒径を有する。なお、結晶粒は平面視上不規則な形
状を有するが、粒径はその最大寸法を指す。
る多結晶シリコンの結晶粒は、約２００〜８００ｎｍ程
度の粒径を有する。なお、結晶粒は平面視上不規則な形
状を有するが、粒径はその最大寸法を指す。
【００２０】図１（Ｃ）に示すように、照射回数をさら
に増大させると、多結晶シリコン膜４内の結晶粒径が大
きくなる。１００回程度の照射回数において、粒径１〜
３μｍ程度の多結晶シリコン膜４が得られる。エキシマ
レーザパルスは、約１００〜約３００回照射し、粒径１
μｍ以上の結晶粒を形成する。
に増大させると、多結晶シリコン膜４内の結晶粒径が大
きくなる。１００回程度の照射回数において、粒径１〜
３μｍ程度の多結晶シリコン膜４が得られる。エキシマ
レーザパルスは、約１００〜約３００回照射し、粒径１
μｍ以上の結晶粒を形成する。
【００２１】図１（Ｂ）、（Ｃ）に示すように、エキシ
マレーザ光の照射回数の増加と共に、小径の結晶粒の結
晶粒界５ａが減少し、大きな結晶粒を画定する結晶粒界
５ｂに変化する。しかし、多結晶シリコン薄膜４の表面
６ｂには結晶粒が小さかった時の表面６ａに存在した凹
凸が残る。
マレーザ光の照射回数の増加と共に、小径の結晶粒の結
晶粒界５ａが減少し、大きな結晶粒を画定する結晶粒界
５ｂに変化する。しかし、多結晶シリコン薄膜４の表面
６ｂには結晶粒が小さかった時の表面６ａに存在した凹
凸が残る。
【００２２】なお、図１（Ｂ）の段階においては、結晶
粒表面の面方位は（１１１）、（１１０）、（３１１）
などを含む。図１（Ｃ）に示すように、照射回数を増や
して結晶粒界が減少すると、粒径１〜３μｍ程度の大粒
径となり、（１１１）配向が優勢となる。多結晶シリコ
ン薄膜４の表面の少なくとも５０％が（１１１）配向を
有するようになる。
粒表面の面方位は（１１１）、（１１０）、（３１１）
などを含む。図１（Ｃ）に示すように、照射回数を増や
して結晶粒界が減少すると、粒径１〜３μｍ程度の大粒
径となり、（１１１）配向が優勢となる。多結晶シリコ
ン薄膜４の表面の少なくとも５０％が（１１１）配向を
有するようになる。
【００２３】図１（Ｃ）の段階において、１μｍ平方の
領域において表面の自乗平均荒さを測定したところ、自
乗平均荒さは３．４ｎｍであった。
領域において表面の自乗平均荒さを測定したところ、自
乗平均荒さは３．４ｎｍであった。
【００２４】次に、原子レベルで表面を平坦化するウエ
ットエッチングを行なう。多結晶シリコン薄膜４表面に
酸化膜が生成されている場合は、まず希フッ酸により酸
化膜を除去する。
ットエッチングを行なう。多結晶シリコン薄膜４表面に
酸化膜が生成されている場合は、まず希フッ酸により酸
化膜を除去する。
【００２５】図１（Ｄ）に示すように、ＮＨ4Ｆを１Ｍ
濃度含む溶液で３００秒間多結晶シリコン薄膜４の表面
をエッチングした。ＮＨ4Ｆ溶液は、原子レベルで完全
な結晶面はエッチせず、ステップをエッチする。
濃度含む溶液で３００秒間多結晶シリコン薄膜４の表面
をエッチングした。ＮＨ4Ｆ溶液は、原子レベルで完全
な結晶面はエッチせず、ステップをエッチする。
【００２６】エッチング後、多結晶シリコン薄膜４の表
面の１μｍ平方の領域の自乗平均荒さを測定すると、
０．２５ｎｍとなった。図１（Ｃ）の段階での自乗平均
荒さ３．４ｎｍと較べると、表面粗さが１／１０以下に
なったことになる。条件が異なっても、自乗平均荒さ
０．５μｍ以下を得ることができるであろう。
面の１μｍ平方の領域の自乗平均荒さを測定すると、
０．２５ｎｍとなった。図１（Ｃ）の段階での自乗平均
荒さ３．４ｎｍと較べると、表面粗さが１／１０以下に
なったことになる。条件が異なっても、自乗平均荒さ
０．５μｍ以下を得ることができるであろう。
【００２７】図２（Ａ）、（Ｂ）は、図１（Ｃ）、
（Ｄ）の段階における多結晶シリコン薄膜４の表面の原
子間力顕微鏡による観察像のスケッチである。
（Ｄ）の段階における多結晶シリコン薄膜４の表面の原
子間力顕微鏡による観察像のスケッチである。
【００２８】図２（Ａ）においては、結晶粒界５ｂが減
少し、大きな結晶粒が得られているが、結晶粒界５ｂに
囲まれた結晶粒内の表面６ｂにはかなりの凹凸が観察さ
れる。
少し、大きな結晶粒が得られているが、結晶粒界５ｂに
囲まれた結晶粒内の表面６ｂにはかなりの凹凸が観察さ
れる。
【００２９】図２（Ｂ）の表面エッチング後の観察像に
おいては、表面６ｃの凹凸が大幅に減少している。この
表面を、さらに詳細に観察すると、結晶粒は（１１１）
配向が優勢であり、かつ結晶粒内に＜１１−２＞、およ
び＜−１−１２＞方向に沿って傾斜した原子レベルのス
テップアンドテラス構造が観察された。
おいては、表面６ｃの凹凸が大幅に減少している。この
表面を、さらに詳細に観察すると、結晶粒は（１１１）
配向が優勢であり、かつ結晶粒内に＜１１−２＞、およ
び＜−１−１２＞方向に沿って傾斜した原子レベルのス
テップアンドテラス構造が観察された。
【００３０】ステップの高さはＳｉ（１１１）表面の２
原子層高さ（０．３２ｎｍ）に相当する約０．３ｎｍで
あり、テラスの幅は約３ｎｍ以上であった。すなわち、
ＮＨ 4Ｆを含む溶液で多結晶シリコン薄膜表面をエッチ
ングすることにより、原子レベルで平坦化された表面が
得られた。
原子層高さ（０．３２ｎｍ）に相当する約０．３ｎｍで
あり、テラスの幅は約３ｎｍ以上であった。すなわち、
ＮＨ 4Ｆを含む溶液で多結晶シリコン薄膜表面をエッチ
ングすることにより、原子レベルで平坦化された表面が
得られた。
【００３１】図３は、表面エッチング後のＡＴＲ（atte
nuated total reflection）の測定結果を示す。図にお
いて、横軸は波数をｃｍ-1で示し、縦軸はＡＴＲ強度を
示す。曲線ｓ１が平坦化エッチング前の表面のＡＴＲ強
度を任意単位で示し、曲線ｓ２が平坦化エッチング後の
表面のＡＴＲ強度を示す。
nuated total reflection）の測定結果を示す。図にお
いて、横軸は波数をｃｍ-1で示し、縦軸はＡＴＲ強度を
示す。曲線ｓ１が平坦化エッチング前の表面のＡＴＲ強
度を任意単位で示し、曲線ｓ２が平坦化エッチング後の
表面のＡＴＲ強度を示す。
【００３２】波数２０９０ｃｍ-1付近のビークはＳｉの
不対結合が単独のＨで終端化されたＳｉ−Ｈのピークを
示す。Ｓｉの不対結合がＨ2で終端化されたＳｉ−Ｈ2の
場合は、波数２１００ｃｍ-1付近にピークが現われるこ
とが予想される。曲線ｓ１は、ピークの幅が広く、かつ
裾が拡がっており、Ｓｉ−Ｈ以外の終端化が存在するこ
と、かつＳｉ−Ｈの終端化も種々の状況で生じているこ
とを窺わせる。
不対結合が単独のＨで終端化されたＳｉ−Ｈのピークを
示す。Ｓｉの不対結合がＨ2で終端化されたＳｉ−Ｈ2の
場合は、波数２１００ｃｍ-1付近にピークが現われるこ
とが予想される。曲線ｓ１は、ピークの幅が広く、かつ
裾が拡がっており、Ｓｉ−Ｈ以外の終端化が存在するこ
と、かつＳｉ−Ｈの終端化も種々の状況で生じているこ
とを窺わせる。
【００３３】平坦化エッチングを行なった後の曲線ｓ２
は、Ｓｉ−Ｈのピークが極めてシャープにかつ強くな
り、他の領域のＡＴＲ強度は減少していることが明瞭に
分かる。すなわち、平坦化エッチングを行なうことによ
り、Ｓｉ−Ｈ2やＳｉ−Ｈ3の終端化が減少し、Ｓｉ−Ｈ
の終端化が優勢となり、かつＳｉ−Ｈ終端化の状況が均
一化していることが窺える。Ｓｉの不対結合がＨで終端
化された表面は化学的に極めて安定であることが知られ
ている。
は、Ｓｉ−Ｈのピークが極めてシャープにかつ強くな
り、他の領域のＡＴＲ強度は減少していることが明瞭に
分かる。すなわち、平坦化エッチングを行なうことによ
り、Ｓｉ−Ｈ2やＳｉ−Ｈ3の終端化が減少し、Ｓｉ−Ｈ
の終端化が優勢となり、かつＳｉ−Ｈ終端化の状況が均
一化していることが窺える。Ｓｉの不対結合がＨで終端
化された表面は化学的に極めて安定であることが知られ
ている。
【００３４】図４（Ａ）〜（Ｄ）は、上述の平坦化エッ
チングにおいて生じていると期待される現象を説明する
断面図である。図４（Ａ）は、平坦化エッチング前の表
面状態を示す。多結晶シリコン薄膜１４は、凹凸を有す
る表面１６ａを有する。この段階では、表面に多くの狭
いステップが形成されているが、テラスと呼べる程の平
坦な領域は存在しない。
チングにおいて生じていると期待される現象を説明する
断面図である。図４（Ａ）は、平坦化エッチング前の表
面状態を示す。多結晶シリコン薄膜１４は、凹凸を有す
る表面１６ａを有する。この段階では、表面に多くの狭
いステップが形成されているが、テラスと呼べる程の平
坦な領域は存在しない。
【００３５】図４（Ｂ）は、ＮＨ4Ｆを含む溶液でエッ
チングを行ない始めた状態を示す。ＮＨ4Ｆは、シリコ
ン表面においてテラスはエッチせず、ステップを横方向
に選択的にエッチングする。すなわち、図中水平な表面
はエッチングされず、ステップの端部が後退するように
エッチされる。
チングを行ない始めた状態を示す。ＮＨ4Ｆは、シリコ
ン表面においてテラスはエッチせず、ステップを横方向
に選択的にエッチングする。すなわち、図中水平な表面
はエッチングされず、ステップの端部が後退するように
エッチされる。
【００３６】図４（Ｃ）、（Ｄ）は、エッチングが徐々
に進行する状態を示す。横方向にステップを後退させる
エッチングが行なわれるため、上部に突出した凸部はや
がて消滅してしまう。このようにして、表面１６ｂが１
６ｃ、１６ｄと変化するにつれ、表面の凹凸は平坦化さ
れて行く。平坦化された表面は、（１１１）表面と予想
される。
に進行する状態を示す。横方向にステップを後退させる
エッチングが行なわれるため、上部に突出した凸部はや
がて消滅してしまう。このようにして、表面１６ｂが１
６ｃ、１６ｄと変化するにつれ、表面の凹凸は平坦化さ
れて行く。平坦化された表面は、（１１１）表面と予想
される。
【００３７】図４（Ｅ）に示すように、（１１１）表面
からは不対結合が突出するが、それらの不対結合はそれ
ぞれＨによって終端化され、化学的に不活性になる。
からは不対結合が突出するが、それらの不対結合はそれ
ぞれＨによって終端化され、化学的に不活性になる。
【００３８】なお、このような平坦化エッチングを行な
うことのできるＮＨ4Ｆを含む溶液は、液中のＮＨ4Ｆの
濃度が１０Ｍ以下であることが好ましい。
うことのできるＮＨ4Ｆを含む溶液は、液中のＮＨ4Ｆの
濃度が１０Ｍ以下であることが好ましい。
【００３９】また、ＮＨ4Ｆを含む溶液の代りに、無酸
素水によりシリコン表面をエッチングすることもでき
る。無酸素水もＮＨ4Ｆを含む溶液と同様のエッチング
特性を有する。なお、無酸素水は、１０ｐｐｂ以下の酸
素濃度を有することが望ましい。
素水によりシリコン表面をエッチングすることもでき
る。無酸素水もＮＨ4Ｆを含む溶液と同様のエッチング
特性を有する。なお、無酸素水は、１０ｐｐｂ以下の酸
素濃度を有することが望ましい。
【００４０】これらのエッチング液を用いて、約３ｎｍ
以上の幅を有するテラスと、約０．３ｎｍの高さを有す
るステップとが交互に配列された平坦なステップアンド
テラス構造を得ることができる。
以上の幅を有するテラスと、約０．３ｎｍの高さを有す
るステップとが交互に配列された平坦なステップアンド
テラス構造を得ることができる。
【００４１】図５（Ａ）〜（Ｃ）は、上述の多結晶シリ
コン薄膜を用いて液晶表示装置を形成する工程を概略的
に示す断面図である。
コン薄膜を用いて液晶表示装置を形成する工程を概略的
に示す断面図である。
【００４２】図５（Ａ）に示すように、例えば厚さ０．
７ｍｍ程度のガラス基板２１の表面上に、バッファＳｉ
Ｏ2層２２を厚さ約２００ｎｍＰＣＶＤで堆積し、その
上にアモルファスシリコン層２４を厚さ約５０ｎｍＰＣ
ＶＤで堆積する。
７ｍｍ程度のガラス基板２１の表面上に、バッファＳｉ
Ｏ2層２２を厚さ約２００ｎｍＰＣＶＤで堆積し、その
上にアモルファスシリコン層２４を厚さ約５０ｎｍＰＣ
ＶＤで堆積する。
【００４３】必要に応じてアモルファスシリコン層２４
から水素出しアニールを行なった後、図１（Ｂ）、
（Ｃ）、（Ｄ）に示すエキシマレーザ照射および平坦化
エッチングを行ない、表面が平坦化された大粒径の多結
晶シリコン層に変換する。この多結晶シリコン層２４表
面上にレジストパターンを形成し、多結晶シリコン層２
４を島状領域にパターニングする。なお、平坦化の前に
多結晶シリコンをパターニングし、その後に平坦化エッ
チングを行ってもよい。多結晶シリコンの島状領域２４
を覆うように、ゲート絶縁膜となるＳｉＯ2層３１を厚
さ約１２０ｎｍ堆積し、その上にゲート電極となるＡｌ
層３２を例えば厚さ３００ｎｍ形成する。
から水素出しアニールを行なった後、図１（Ｂ）、
（Ｃ）、（Ｄ）に示すエキシマレーザ照射および平坦化
エッチングを行ない、表面が平坦化された大粒径の多結
晶シリコン層に変換する。この多結晶シリコン層２４表
面上にレジストパターンを形成し、多結晶シリコン層２
４を島状領域にパターニングする。なお、平坦化の前に
多結晶シリコンをパターニングし、その後に平坦化エッ
チングを行ってもよい。多結晶シリコンの島状領域２４
を覆うように、ゲート絶縁膜となるＳｉＯ2層３１を厚
さ約１２０ｎｍ堆積し、その上にゲート電極となるＡｌ
層３２を例えば厚さ３００ｎｍ形成する。
【００４４】図５（Ｂ）に示すように、ゲート電極とな
るＡｌ層３２の上にレジストパターンＰＲを形成し、ゲ
ート電極層３２、ゲート絶縁膜３１をパターニングす
る。このようにして、多結晶シリコンの島状領域２４の
上にゲート絶縁膜３１、ゲート電極３２のパターンが形
成される。その後レジストパターンＰＲは除去する。
るＡｌ層３２の上にレジストパターンＰＲを形成し、ゲ
ート電極層３２、ゲート絶縁膜３１をパターニングす
る。このようにして、多結晶シリコンの島状領域２４の
上にゲート絶縁膜３１、ゲート電極３２のパターンが形
成される。その後レジストパターンＰＲは除去する。
【００４５】レジストパターンＰＲの除去後に、ゲート
電極３２をマスクとしてイオン注入を行ない、ゲート電
極３２両側にソース／ドレイン領域２５a、２５ｂを形
成する。イオン注入した不純物をエキシマレーザ照射に
より活性化する。
電極３２をマスクとしてイオン注入を行ない、ゲート電
極３２両側にソース／ドレイン領域２５a、２５ｂを形
成する。イオン注入した不純物をエキシマレーザ照射に
より活性化する。
【００４６】図５（Ｃ）に示すように、ゲート電極を覆
う絶縁層３３を形成した後、コンタクトホールを形成す
る。コンタクトホールを埋め込むように、ソース／ドレ
イン配線３４ａ、３４ｂが形成される。なお、画素領域
においては、一方のソース／ドレインコンタクトホール
を埋め込むように、ＩＴＯなどの透明電極３６が接続さ
れる。必要に応じてさらに上層配線を形成する。このよ
うにして、アクティブマトリクス基板１１を作成する。
液晶表示装置の表示領域にはアクティブマトリックス、
周辺部には周辺回路を形成することができる。
う絶縁層３３を形成した後、コンタクトホールを形成す
る。コンタクトホールを埋め込むように、ソース／ドレ
イン配線３４ａ、３４ｂが形成される。なお、画素領域
においては、一方のソース／ドレインコンタクトホール
を埋め込むように、ＩＴＯなどの透明電極３６が接続さ
れる。必要に応じてさらに上層配線を形成する。このよ
うにして、アクティブマトリクス基板１１を作成する。
液晶表示装置の表示領域にはアクティブマトリックス、
周辺部には周辺回路を形成することができる。
【００４７】図６（Ａ）は、周辺回路一体型液晶表示装
置の構成を概略的に示す。ガラス基板１１の中央部に表
示領域ＤＩＳが画定され、周辺部に周辺回路領域ＰＬが
画定される。周辺回路領域ＰＬおよび表示領域ＤＩＳに
は、それぞれ上述の多結晶シリコン薄膜を用いたＭＯＳ
型トランジスタＴｒが形成されている。
置の構成を概略的に示す。ガラス基板１１の中央部に表
示領域ＤＩＳが画定され、周辺部に周辺回路領域ＰＬが
画定される。周辺回路領域ＰＬおよび表示領域ＤＩＳに
は、それぞれ上述の多結晶シリコン薄膜を用いたＭＯＳ
型トランジスタＴｒが形成されている。
【００４８】図５（Ｄ）に示すように、公知の方法によ
り、共通電極などを形成した他方のガラス基板１２を作
成する。両ガラス基板をシール１３を介して対向させて
液晶セルを形成する。液晶セル内に液晶ＬＣを注入して
液晶表示装置を作る。
り、共通電極などを形成した他方のガラス基板１２を作
成する。両ガラス基板をシール１３を介して対向させて
液晶セルを形成する。液晶セル内に液晶ＬＣを注入して
液晶表示装置を作る。
【００４９】なお、同様の手法を用い、システムオンパ
ネルを形成することもできる。
ネルを形成することもできる。
【００５０】図６（Ｂ）は、システムオンパネルのレイ
アウトを概略的に示す。ガラス基板１１の表面上に、表
示領域ＤＩＳ、中央演算処理装置領域ＣＰＵ、論理回路
領域ＬＯＧＩＣ、メモリ領域ＲＡＭが画定される。各領
域には、上述の多結晶シリコン薄膜を用いたトランジス
タＴＲが形成される。必要な機能領域を１枚のガラス基
板上に形成することにより、１つのシステムを１枚の基
板１１上に集積化することが可能となる。なお、表示領
域ＤＩＳを液晶表示装置で作製する場合には、図５
（Ｄ）同様他の１枚の共通電極基板と対向させ、その間
に液晶材を注入する。
アウトを概略的に示す。ガラス基板１１の表面上に、表
示領域ＤＩＳ、中央演算処理装置領域ＣＰＵ、論理回路
領域ＬＯＧＩＣ、メモリ領域ＲＡＭが画定される。各領
域には、上述の多結晶シリコン薄膜を用いたトランジス
タＴＲが形成される。必要な機能領域を１枚のガラス基
板上に形成することにより、１つのシステムを１枚の基
板１１上に集積化することが可能となる。なお、表示領
域ＤＩＳを液晶表示装置で作製する場合には、図５
（Ｄ）同様他の１枚の共通電極基板と対向させ、その間
に液晶材を注入する。
【００５１】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
ガラス基板の代りに、他の透明材料の基板や絶縁材料の
基板を用いても、同様の多結晶シリコン薄膜を得ること
ができるであろう。エキシマレーザの代りに、パルスＹ
ＡＧレーザ、ＱスイッチＹＡＧレーザ、Ａｒレーザ、電
子ビーム等のエネルギビームを用いてもよいであろう。
多結晶シリコン薄膜を用いてどのような電子機器を製作
してもよい。その他種々の変更、改良、組み合わせが可
能なことは当業者に自明であろう。
本発明はこれらに制限されるものではない。たとえば、
ガラス基板の代りに、他の透明材料の基板や絶縁材料の
基板を用いても、同様の多結晶シリコン薄膜を得ること
ができるであろう。エキシマレーザの代りに、パルスＹ
ＡＧレーザ、ＱスイッチＹＡＧレーザ、Ａｒレーザ、電
子ビーム等のエネルギビームを用いてもよいであろう。
多結晶シリコン薄膜を用いてどのような電子機器を製作
してもよい。その他種々の変更、改良、組み合わせが可
能なことは当業者に自明であろう。
【００５２】本発明の態様として、以下を開示する。
【００５３】（付記１） 下地上に形成された多結晶シ
リコン薄膜であって、（１１１）配向の結晶粒を有し、
その結晶粒の表面に、＜ｈｋｌ＞（ｈ＋ｋ＋ｌ＝０）方
位に沿って傾斜し、高さ約０．３ｎｍのステップと幅約
３ｎｍ以上のテラスとが交互に並ぶ原子レベルのステッ
プアンドテラス構造を有する多結晶シリコン薄膜。
リコン薄膜であって、（１１１）配向の結晶粒を有し、
その結晶粒の表面に、＜ｈｋｌ＞（ｈ＋ｋ＋ｌ＝０）方
位に沿って傾斜し、高さ約０．３ｎｍのステップと幅約
３ｎｍ以上のテラスとが交互に並ぶ原子レベルのステッ
プアンドテラス構造を有する多結晶シリコン薄膜。
【００５４】（付記２） 前記結晶粒が１μｍ以上の粒
径を有する付記１記載の多結晶シリコン薄膜。
径を有する付記１記載の多結晶シリコン薄膜。
【００５５】（付記３） 前記結晶粒の表面の１(ｍ2の
領域における自乗平均荒さが０．５ｎｍ以下である付記
１または２記載の多結晶シリコン薄膜。
領域における自乗平均荒さが０．５ｎｍ以下である付記
１または２記載の多結晶シリコン薄膜。
【００５６】（付記４） 前記結晶粒表面のシリコン原
子の不対結合が水素で終端化されている付記１〜３のい
ずれか１項に記載の多結晶シリコン薄膜。
子の不対結合が水素で終端化されている付記１〜３のい
ずれか１項に記載の多結晶シリコン薄膜。
【００５７】（付記５） 前記＜ｈｋｌ＞が＜１１−２
＞または＜−１−１２＞である付記１〜４のいずれか１
項記載の多結晶シリコン薄膜。
＞または＜−１−１２＞である付記１〜４のいずれか１
項記載の多結晶シリコン薄膜。
【００５８】（付記６） （ａ）下地上にアモルファス
シリコン薄膜を堆積する工程と、（ｂ）前記アモルファ
スシリコン薄膜にエネルギパルスを多数回照射して、ア
モルファスシリコン薄膜を多結晶シリコン薄膜に変換す
る工程と、（ｃ）前記多結晶シリコン薄膜の表面をウェ
ットエッチして高さ約０．３ｎｍのステップと幅約３ｎ
ｍ以上のテラスとが交互に並ぶ原子レベルのステップア
ンドテラス構造を形成する工程とを含む多結晶シリコン
薄膜の製造方法。
シリコン薄膜を堆積する工程と、（ｂ）前記アモルファ
スシリコン薄膜にエネルギパルスを多数回照射して、ア
モルファスシリコン薄膜を多結晶シリコン薄膜に変換す
る工程と、（ｃ）前記多結晶シリコン薄膜の表面をウェ
ットエッチして高さ約０．３ｎｍのステップと幅約３ｎ
ｍ以上のテラスとが交互に並ぶ原子レベルのステップア
ンドテラス構造を形成する工程とを含む多結晶シリコン
薄膜の製造方法。
【００５９】（付記７） さらに、（ｄ）前記工程
（ｂ）と（ｃ）との間に、前記多結晶シリコン薄膜表面
の酸化膜をウエットエッチングで除去する工程を含む付
記６記載の多結晶シリコン薄膜の製造方法。
（ｂ）と（ｃ）との間に、前記多結晶シリコン薄膜表面
の酸化膜をウエットエッチングで除去する工程を含む付
記６記載の多結晶シリコン薄膜の製造方法。
【００６０】（付記８） 前記エネルギパルスは、エネ
ルギ密度２００〜６００ｍＪ／ｃｍ-2を有するエキシマ
レーザパルスである付記６または７記載の多結晶シリコ
ン薄膜の製造方法。
ルギ密度２００〜６００ｍＪ／ｃｍ-2を有するエキシマ
レーザパルスである付記６または７記載の多結晶シリコ
ン薄膜の製造方法。
【００６１】（付記９） 前記工程（ｃ）は、ＮＨ4Ｆ
を含む溶液または無酸素水により多結晶シリコン薄膜の
表面をウェットエッチする付記６〜８のいずれか１項記
載の多結晶シリコン薄膜の製造方法。
を含む溶液または無酸素水により多結晶シリコン薄膜の
表面をウェットエッチする付記６〜８のいずれか１項記
載の多結晶シリコン薄膜の製造方法。
【００６２】（付記１０） 前記ＮＨ4Ｆを含む溶液の
ＮＨ4Ｆ濃度は１０Ｍ以下であり、前記無酸素水の酸素
濃度は１０ｐｐｂ以下である付記９記載の多結晶シリコ
ン薄膜の製造方法。
ＮＨ4Ｆ濃度は１０Ｍ以下であり、前記無酸素水の酸素
濃度は１０ｐｐｂ以下である付記９記載の多結晶シリコ
ン薄膜の製造方法。
【００６３】（付記１１） 絶縁基板と、前記絶縁基板
上に形成された多結晶シリコン薄膜と、前記多結晶シリ
コン薄膜に絶縁層を介して結合されたゲート電極と、前
記ゲート電極両側の前記多結晶シリコン薄膜に形成され
た一対のソース／ドレイン領域とを有し、前記多結晶シ
リコン薄膜の前記ゲート電極と重なる部分が（１１１）
配向の結晶粒を有し、その結晶粒の表面に＜ｈｋｌ＞
（ｈ＋ｋ＋ｌ＝０）方位に沿って傾斜し、高さ約０．３
ｎｍのステップと幅約３ｎｍ以上のテラスとが交互に並
ぶ原子レベルのステップアンドテラス構造を有する薄膜
トランジスタ。
上に形成された多結晶シリコン薄膜と、前記多結晶シリ
コン薄膜に絶縁層を介して結合されたゲート電極と、前
記ゲート電極両側の前記多結晶シリコン薄膜に形成され
た一対のソース／ドレイン領域とを有し、前記多結晶シ
リコン薄膜の前記ゲート電極と重なる部分が（１１１）
配向の結晶粒を有し、その結晶粒の表面に＜ｈｋｌ＞
（ｈ＋ｋ＋ｌ＝０）方位に沿って傾斜し、高さ約０．３
ｎｍのステップと幅約３ｎｍ以上のテラスとが交互に並
ぶ原子レベルのステップアンドテラス構造を有する薄膜
トランジスタ。
【００６４】（付記１２） 液晶を挟持するための一対
の透明基板と、前記一対の透明基板の一方の上に画定さ
れた多数の画素領域の各々に形成された第１の多結晶シ
リコンの島状薄膜と、前記第１の多結晶シリコンの島状
薄膜の各々に絶縁層を介して結合された第１のゲート電
極と、前記第１のゲート電極両側の前記第１の多結晶シ
リコンの島状薄膜に形成された一対の第１のソース／ド
レイン領域と、前記一対の第１のソース／ドレイン領域
の一方に接続され、前記透明基板上に延在する画素電極
とを有し、前記第１の多結晶シリコンの島状薄膜の前記
第１のゲート電極と重なる部分が（１１１）配向の結晶
粒を有し、その結晶粒の表面に＜ｈｋｌ＞（ｈ＋ｋ＋ｌ
＝０）方位に沿って傾斜し、高さ約０．３ｎｍのステッ
プと幅約３ｎｍ以上のテラスとが交互に並ぶ原子レベル
のステップアンドテラス構造を有する液晶表示装置。
の透明基板と、前記一対の透明基板の一方の上に画定さ
れた多数の画素領域の各々に形成された第１の多結晶シ
リコンの島状薄膜と、前記第１の多結晶シリコンの島状
薄膜の各々に絶縁層を介して結合された第１のゲート電
極と、前記第１のゲート電極両側の前記第１の多結晶シ
リコンの島状薄膜に形成された一対の第１のソース／ド
レイン領域と、前記一対の第１のソース／ドレイン領域
の一方に接続され、前記透明基板上に延在する画素電極
とを有し、前記第１の多結晶シリコンの島状薄膜の前記
第１のゲート電極と重なる部分が（１１１）配向の結晶
粒を有し、その結晶粒の表面に＜ｈｋｌ＞（ｈ＋ｋ＋ｌ
＝０）方位に沿って傾斜し、高さ約０．３ｎｍのステッ
プと幅約３ｎｍ以上のテラスとが交互に並ぶ原子レベル
のステップアンドテラス構造を有する液晶表示装置。
【００６５】（付記１３） さらに、前記一方の透明基
板の周辺部に画定された周辺回路領域に形成された多数
の第２の多結晶シリコンの島状薄膜と、前記第２の多結
晶シリコンの島状薄膜の各々に絶縁層を介して結合され
た第２のゲート電極と、前記第２のゲート電極両側の前
記第２の多結晶シリコンの島状薄膜に形成された一対の
第２のソース／ドレイン領域とを有し、前記第２の多結
晶シリコンの島状薄膜の前記第２のゲート電極と重なる
部分が（１１１）配向の結晶粒を有し、その結晶粒の表
面に、＜ｈｋｌ＞（ｈ＋ｋ＋ｌ＝０）方位に沿って傾斜
し、高さ約０．３ｎｍのステップと幅約３ｎｍ以上のテ
ラスとが交互に並ぶ原子レベルのステップアンドテラス
構造を有する付記１２記載の液晶表示装置。
板の周辺部に画定された周辺回路領域に形成された多数
の第２の多結晶シリコンの島状薄膜と、前記第２の多結
晶シリコンの島状薄膜の各々に絶縁層を介して結合され
た第２のゲート電極と、前記第２のゲート電極両側の前
記第２の多結晶シリコンの島状薄膜に形成された一対の
第２のソース／ドレイン領域とを有し、前記第２の多結
晶シリコンの島状薄膜の前記第２のゲート電極と重なる
部分が（１１１）配向の結晶粒を有し、その結晶粒の表
面に、＜ｈｋｌ＞（ｈ＋ｋ＋ｌ＝０）方位に沿って傾斜
し、高さ約０．３ｎｍのステップと幅約３ｎｍ以上のテ
ラスとが交互に並ぶ原子レベルのステップアンドテラス
構造を有する付記１２記載の液晶表示装置。
【００６６】（付記１４） 複数の領域を有する透明基
板と、前記複数の領域の１つの上に形成され、第１群の
多結晶シリコン薄膜トランジスタを含む電子回路と、前
記複数の領域の他の１つの上に形成され、第２群の多結
晶シリコン薄膜トランジスタを含む液晶表示部と、少な
くとも前記液晶表示部と対向配置され、その間に液晶を
挟持する対向基板とを有するシステムオンパネルであっ
て、前記第１群および第２群の多結晶シリコン薄膜トラ
ンジスタが、それぞれ（１１１）配向の結晶粒を有し、
その結晶粒の表面に、＜ｈｋｌ＞（ｈ＋ｋ＋ｌ＝０）方
位に沿って傾斜し、高さ約０．３ｎｍのステップと幅約
３ｎｍ以上のテラスとが交互に並ぶ原子レベルのステッ
プアンドテラス構造を有するチャネル領域を含むシステ
ムオンパネル。
板と、前記複数の領域の１つの上に形成され、第１群の
多結晶シリコン薄膜トランジスタを含む電子回路と、前
記複数の領域の他の１つの上に形成され、第２群の多結
晶シリコン薄膜トランジスタを含む液晶表示部と、少な
くとも前記液晶表示部と対向配置され、その間に液晶を
挟持する対向基板とを有するシステムオンパネルであっ
て、前記第１群および第２群の多結晶シリコン薄膜トラ
ンジスタが、それぞれ（１１１）配向の結晶粒を有し、
その結晶粒の表面に、＜ｈｋｌ＞（ｈ＋ｋ＋ｌ＝０）方
位に沿って傾斜し、高さ約０．３ｎｍのステップと幅約
３ｎｍ以上のテラスとが交互に並ぶ原子レベルのステッ
プアンドテラス構造を有するチャネル領域を含むシステ
ムオンパネル。
【００６７】
【発明の効果】以上説明したように、本発明によれば、
大粒径で表面が原子レベルで平坦化された多結晶シリコ
ン薄膜を得ることができる。
大粒径で表面が原子レベルで平坦化された多結晶シリコ
ン薄膜を得ることができる。
【００６８】この多結晶シリコン薄膜を用い、種々の電
子機器を提供することができる。
子機器を提供することができる。
【図１】 本発明の実施例による多結晶シリコン薄膜の
製造方法を示す概略断面図である。
製造方法を示す概略断面図である。
【図２】 図１の製造方法に従って得られた表面状態を
示すスケッチである。
示すスケッチである。
【図３】 図１の製造方法の２つの段階におけるＡＴＲ
スペクトル強度を示すグラフである。
スペクトル強度を示すグラフである。
【図４】 図１の実施例のおける平坦化エッチングの機
能を説明する概略断面図である。
能を説明する概略断面図である。
【図５】 液晶表示装置の製造工程を説明する断面図で
ある。
ある。
【図６】 液晶表示装置およびシステムオンパネルのレ
イアウトを示す平面図である。
イアウトを示す平面図である。
１ ガラス基板、 ２ バッファＳｉＯ2層 ３ 非晶質シリコン膜 ４ 多結晶シリコン膜、 ５ 結晶粒界 ６ 結晶粒表面 １１ ＴＦＴ基板 １２ 共通電極基板 １３ シール ＬＣ 液晶
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６２７Ｇ ６２７Ａ (72)発明者 原 明人 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 2H092 JA24 KA04 KA05 MA18 MA30 NA21 NA25 5F043 AA10 BB03 DD30 FF07 FF10 GG06 GG10 5F052 AA02 BB01 BB02 BB03 BB07 BB09 BB10 DA02 EA16 JA10 5F110 AA18 BB02 BB05 DD02 DD13 EE03 FF02 GG02 GG13 GG16 GG17 GG22 GG25 GG45 GG58 HJ13 HJ23 HL07 PP03 PP08 PP35 PP38 QQ11 QQ19
Claims (5)
- 【請求項１】 下地上に形成された多結晶シリコン薄膜
であって、（１１１）配向の結晶粒を有し、その結晶粒
の表面に、＜ｈｋｌ＞（ｈ＋ｋ＋ｌ＝０）方位に沿って
傾斜し、高さ約０．３ｎｍのステップと幅約３ｎｍ以上
のテラスとが交互に並ぶ原子レベルのステップアンドテ
ラス構造を有する多結晶シリコン薄膜。 - 【請求項２】 （ａ）下地上にアモルファスシリコン薄
膜を堆積する工程と、 （ｂ）前記アモルファスシリコン薄膜にエネルギパルス
を多数回照射して、アモルファスシリコン薄膜を多結晶
シリコン薄膜に変換する工程と、 （ｃ）前記多結晶シリコン薄膜の表面をウェットエッチ
して高さ約０．３ｎｍのステップと幅約３ｎｍ以上のテ
ラスとが交互に並ぶ原子レベルのステップアンドテラス
構造を形成する工程とを含む多結晶シリコン薄膜の製造
方法。 - 【請求項３】 絶縁基板と、 前記絶縁基板上に形成された多結晶シリコン薄膜と、 前記多結晶シリコン薄膜に絶縁層を介して結合されたゲ
ート電極と、 前記ゲート電極両側の前記多結晶シリコン薄膜に形成さ
れた一対のソース／ドレイン領域とを有し、 前記多結晶シリコン薄膜の前記ゲート電極と重なる部分
が（１１１）配向の結晶粒を有し、その結晶粒の表面に
＜ｈｋｌ＞（ｈ＋ｋ＋ｌ＝０）方位に沿って傾斜し、高
さ約０．３ｎｍのステップと幅約３ｎｍ以上のテラスと
が交互に並ぶ原子レベルのステップアンドテラス構造を
有する薄膜トランジスタ。 - 【請求項４】 液晶を挟持するための一対の透明基板
と、 前記一対の透明基板の一方の上に画定された多数の画素
領域の各々に形成された第１の多結晶シリコンの島状薄
膜と、 前記第１の多結晶シリコンの島状薄膜の各々に絶縁層を
介して結合された第１のゲート電極と、 前記第１のゲート電極両側の前記第１の多結晶シリコン
の島状薄膜に形成された一対の第１のソース／ドレイン
領域と、 前記一対の第１のソース／ドレイン領域の一方に接続さ
れ、前記透明基板上に延在する画素電極とを有し、 前記第１の多結晶シリコンの島状薄膜の前記第１のゲー
ト電極と重なる部分が（１１１）配向の結晶粒を有し、
その結晶粒の表面に＜ｈｋｌ＞（ｈ＋ｋ＋ｌ＝０）方位
に沿って傾斜し、高さ約０．３ｎｍのステップと幅約３
ｎｍ以上のテラスとが交互に並ぶ原子レベルのステップ
アンドテラス構造を有する液晶表示装置。 - 【請求項５】 複数の領域を有する透明基板と、 前記複数の領域の１つの上に形成され、第１群の多結晶
シリコン薄膜トランジスタを含む電子回路と、 前記複数の領域の他の１つの上に形成され、第２群の多
結晶シリコン薄膜トランジスタを含む液晶表示部と、 少なくとも前記液晶表示部と対向配置され、その間に液
晶を挟持する対向基板とを有するシステムオンパネルで
あって、 前記第１群および第２群の多結晶シリコン薄膜トランジ
スタが、それぞれ（１１１）配向の結晶粒を有し、その
結晶粒の表面に、＜ｈｋｌ＞（ｈ＋ｋ＋ｌ＝０）方位に
沿って傾斜し、高さ約０．３ｎｍのステップと幅約３ｎ
ｍ以上のテラスとが交互に並ぶ原子レベルのステップア
ンドテラス構造を有するチャネル領域を含むシステムオ
ンパネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000086078A JP2001274085A (ja) | 2000-03-27 | 2000-03-27 | 多結晶シリコン薄膜、その製造方法、薄膜トランジスタ、液晶表示装置およびシステムオンパネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000086078A JP2001274085A (ja) | 2000-03-27 | 2000-03-27 | 多結晶シリコン薄膜、その製造方法、薄膜トランジスタ、液晶表示装置およびシステムオンパネル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001274085A true JP2001274085A (ja) | 2001-10-05 |
Family
ID=18602299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000086078A Pending JP2001274085A (ja) | 2000-03-27 | 2000-03-27 | 多結晶シリコン薄膜、その製造方法、薄膜トランジスタ、液晶表示装置およびシステムオンパネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001274085A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004193593A (ja) * | 2002-11-26 | 2004-07-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US6946330B2 (en) | 2001-10-11 | 2005-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Designing method and manufacturing method for semiconductor display device |
| JP2008277715A (ja) * | 2007-04-26 | 2008-11-13 | Mallinckrodt Baker Inc | 低温ポリ−シリコン薄膜パネルを平坦化するためのポリシリコン平坦化溶液 |
| US7863114B2 (en) | 2002-11-26 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
-
2000
- 2000-03-27 JP JP2000086078A patent/JP2001274085A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6946330B2 (en) | 2001-10-11 | 2005-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Designing method and manufacturing method for semiconductor display device |
| US7498206B2 (en) | 2001-10-11 | 2009-03-03 | Semiconductor Energy Laboratory Co., Ltd. | Order receiving process for manufacturing a semiconductor display device |
| JP2004193593A (ja) * | 2002-11-26 | 2004-07-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US7863114B2 (en) | 2002-11-26 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP4651933B2 (ja) * | 2002-11-26 | 2011-03-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US8455335B2 (en) | 2002-11-26 | 2013-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP2008277715A (ja) * | 2007-04-26 | 2008-11-13 | Mallinckrodt Baker Inc | 低温ポリ−シリコン薄膜パネルを平坦化するためのポリシリコン平坦化溶液 |
| JP2011129940A (ja) * | 2007-04-26 | 2011-06-30 | Avantor Performance Materials Inc | 低温ポリ−シリコン薄膜パネルを平坦化するためのポリシリコン平坦化溶液 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6972263B2 (en) | Fabricating a tapered hole incorporating a resinous silicon containing film | |
| US6376290B1 (en) | Method of forming a semiconductor thin film on a plastic substrate | |
| US7923316B2 (en) | Method of forming a polysilicon film and method of manufacturing a thin film transistor including a polysilicon film | |
| CN101673769B (zh) | 半导体元件、半导体器件以及其制作方法 | |
| KR20000011242A (ko) | 식각방법,박막트랜지스터매트릭스기판및그제조방법 | |
| KR100970217B1 (ko) | 전자 디바이스를 제조하는 방법 | |
| US20060051905A1 (en) | Method of fabricating planarized poly-silicon thin film transistors | |
| JP2001274085A (ja) | 多結晶シリコン薄膜、その製造方法、薄膜トランジスタ、液晶表示装置およびシステムオンパネル | |
| KR100282233B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP2776276B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH08213316A (ja) | 半導体薄膜の作製方法 | |
| JPH08330593A (ja) | 薄膜トランジスタの製造方法 | |
| KR100317642B1 (ko) | 금속 도금을 이용한 박막트랜지스터의 제조방법 | |
| JP4304374B2 (ja) | トップゲート型薄膜トランジスタ | |
| JP3613221B2 (ja) | 薄膜トランジスタの製造方法 | |
| US20050037550A1 (en) | Thin film transistor using polysilicon and a method for manufacturing the same | |
| JP2000124457A (ja) | 多結晶シリコン薄膜の平坦化方法 | |
| KR100761346B1 (ko) | 결정질 실리콘의 제조방법 | |
| JP2002246606A (ja) | 薄膜トランジスタ製造方法 | |
| JPH09246183A (ja) | 多結晶半導体膜の製造方法 | |
| KR20030015617A (ko) | 결정질 실리콘의 제조방법 | |
| JPH08172079A (ja) | 薄膜半導体の作製方法 | |
| JP3312541B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH09116164A (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 | |
| JPH06333826A (ja) | 結晶成長方法および薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100309 |