JP2001255790A

JP2001255790A - 画像形成装置および配線異常検出方法

Info

Publication number: JP2001255790A
Application number: JP2000066804A
Authority: JP
Inventors: Mutsumi Takagi; 睦高木; 一 ▲高▼地; Hajime Takachi; Yuichi Goto; 裕一後藤
Original assignee: Konica Minolta Inc
Current assignee: Konica Minolta Inc
Priority date: 2000-03-10
Filing date: 2000-03-10
Publication date: 2001-09-21

Abstract

(57)【要約】【課題】部品点数を増加させず、ＣＰＵや処理プログ
ラムに負担をかけず、基板間の配線異常を自動検出し、
また、検出結果からオペレータが容易に不具合箇所を特
定することを可能にする。【解決手段】基板インターフェイス制御として基板間
でデータ転送を行うためのデータ転送手段を備えた半導
体集積回路と、各基板上の半導体集積回路同士を接続す
る配線と、装置の各部を制御する中央演算手段と、を有
する画像形成装置であって、異なる基板上の前記半導体
集積回路同士１２，１３，２１，２２，３１，４１がデ
ータ転送手段を用いて基板間の配線異常検査を実行し、
前記配線異常検査の結果を中央演算装置１１に送信す
る、ことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は画像形成装置および
その配線異常検出方法に関し、特に、部品点数を増加さ
せず、ＣＰＵの負荷を増加させずに、複数の基板の間の
シリアルデータ転送における不具合を自動検出する画像
形成装置およびその配線異常検出方法に関する。

【０００２】

【従来の技術】画像形成装置において、装置の製造・組
立工程や修理時に基板間の配線不良や配線ミスが発生す
る場合がある。基板単体でのチェックは終了していて
も、複数の基板間に多数の配線箇所があり、配線不良個
所を特定するために多大な時間を費やすことが多かっ
た。

【０００３】

【発明が解決しようとする課題】以上の問題に関して、
例えばバウンダリスキャンを用いて画像形成装置自体で
基板間の配線異常検出を実行すると、自動的に配線異常
を検出することは可能である。しかし、チェックのため
のテストデータが膨大な量となる。

【０００４】このため、ＣＰＵが存在していない処理回
路（半導体集積回路）では別途ＣＰＵを設ける必要があ
り、また、ＣＰＵが存在する処理回路でもその負担が大
きくなるという問題を有している。

【０００５】また、配線異常の自動検出結果の表示方法
について、配線異常あり／なし、といった結果表示で
は、画像形成装置の不具合発生位置をオペレータが把握
するまでに時間がかかる問題がある。

【０００６】すなわち、部品点数を増加させず、ＣＰＵ
の負荷を増大させずに基板間の配線異常を自動検出し、
また、検出結果を表示し、オペレータが容易に不具合箇
所を特定することが可能な画像形成装置は存在していな
かった。

【０００７】本発明は以上の課題に鑑みてなされたもの
であって、部品点数を増加させず、ＣＰＵや処理プログ
ラムに負担をかけず、基板間の配線異常を自動検出し、
また、検出結果からオペレータが容易に不具合箇所を特
定することが可能な画像形成装置およびその配線異常検
出方法を実現することを目的とする。

【０００８】

【課題を解決するための手段】本発明に関して、画像形
成装置に搭載されている各基板について、おのおの基板
単体でのチェックは終了していることを前提とする。

【０００９】画像形成装置を構成する基板に搭載されて
いる基板インタフェース制御をおこなう半導体集積回路
（ＡＳＩＣ）にあらかじめデータ転送機能を備えてお
く。そして、簡単なテスト回路を組み込むことで別基板
のＡＳＩＣ同士でデータ転送を利用した配線チェックを
おこない、配線異常があるかどうか判定する。基板間配
線チェックには中央演算手段（ＣＰＵ）は関与しない。
ＣＰＵは検出結果のみをＡＳＩＣから受け、画像形成条
件などの表示をおこなう表示部に表示するか、または画
像データを顕像化するとともに転写紙に転写して画像形
成をおこなう画像形成手段（作像・転写手段）より転写
出力する。表示形式としては、たとえば、画像形成装置
に搭載されている基板の位置や各基板間の配線位置など
をＲＯＭなどの記憶手段に記憶させ、各配線箇所の検出
結果を○×などの簡単な記号にて表示させることで、視
覚的に画像形成装置のどの場所で配線不良が発生してい
るのか、オペレータが容易に特定することができる。

【００１０】すなわち、以上の課題を解決する本発明
は、具体的には以下に説明するものである。

【００１１】（１）請求項１記載の発明は、基板インタ
フェース制御として基板間でデータ転送をおこなうため
のデータ転送手段を備えた半導体集積回路と、各基板上
の半導体集積回路同士を接続する配線と、装置の各部を
制御する中央演算手段と、を有する画像形成装置であっ
て、異なる基板上の前記半導体集積回路同士がデータ転
送手段を用いて基板間の配線異常検査を実行し、前記配
線異常検査の結果を中央演算手段に送信する、ことを特
徴とする画像形成装置である。

【００１２】また、請求項６記載の発明は、基板インタ
フェース制御として基板間でデータ転送をおこなうため
のデータ転送手段を備えた半導体集積回路と、各基板上
の半導体集積回路同士を接続する配線と、装置の各部を
制御する中央演算手段と、を有する画像形成装置の配線
異常検出方法であって、異なる基板上の前記半導体集積
回路同士がデータ転送手段を用いて基板間の配線異常検
査を実行し、前記配線異常検査の結果を中央演算手段に
送信する、ことを特徴とする配線異常検出方法である。

【００１３】（２）請求項２記載の発明は、装置の状態
を表示する表示手段を備え、前記配線異常検査の結果を
前記表示手段に表示する、ことを特徴とする請求項１記
載の画像形成装置である。

【００１４】また、請求項７記載の発明は、前記配線異
常検査の結果を表示手段に表示する、ことを特徴とする
請求項６記載の配線異常検出方法である。

【００１５】（３）請求項３記載の発明は、転写紙上に
画像を形成する画像形成手段を備え、前記配線異常検査
の結果を前記画像形成手段により転写紙上に形成する、
ことを特徴とする請求項１記載の画像形成装置である。

【００１６】また、請求項８記載の発明は、前記配線異
常検査の結果を画像形成手段により転写紙上に形成す
る、ことを特徴とする請求項６記載の配線異常検出方法
である。

【００１７】（４）請求項４記載の発明は、配線異常検
査開始からの経過時間を測定する計時手段を備え、前記
中央演算手段もしくは半導体集積回路が前記配線異常検
査の結果を受信するまでの時間により配線異常検出を行
う、ことを特徴とする請求項１乃至請求項３のいずれか
に記載の画像形成装置である。

【００１８】また、請求項９記載の発明は、前記中央演
算手段もしくは半導体集積回路が前記配線異常検査の結
果を受信するまでの時間により配線異常検出を行う、こ
とを特徴とする請求項６乃至請求項８のいずれかに記載
の配線異常検出方法である。

【００１９】（５）請求項５記載の発明は、前記中央演
算手段に直接接続されていない基板上の半導体集積回路
の配線異常検査の結果について、他の基板上の半導体集
積回路を経由して前記中央演算手段に送信する、ことを
特徴とする請求項１乃至請求項４のいずれかに記載の画
像形成装置である。

【００２０】

【発明の実施の形態】以下に、本発明の実施の形態例を
詳細に説明する。

【００２１】図１は本発明の実施の形態例の画像形成装
置における基板の接続例を示すブロック図である。

【００２２】図１において、１０は第１基板であり、画
像形成装置の制御基板として動作するものであり、中央
演算手段としてのＣＰＵ１１、他の基板（第２基板２
０）とデータ転送を行えるデータ転送手段を備えた半導
体集積回路としてのＡＳＩＣ１２、他の基板（第４基板
４０）とデータ転送を行えるデータ転送手段を備えた半
導体集積回路としてのＡＳＩＣ１３を備えて構成されて
いる。なお、第１基板１０に存在する一般的な他の回路
については省略している。

【００２３】２０は第２基板であり、画像形成装置の一
部として動作するものであり、他の基板（第１基板１
０）とデータ転送を行えるデータ転送手段を備えた半導
体集積回路としてのＡＳＩＣ２１、他の基板（第３基板
３０）とデータ転送を行えるデータ転送手段を備えた半
導体集積回路としてのＡＳＩＣ２２を備えて構成されて
いる。なお、第２基板２０に存在する一般的な他の回路
については省略している。

【００２４】３０は第３基板であり、画像形成装置の一
部として動作するものであり、他の基板（第２基板２
０）とデータ転送を行えるデータ転送手段を備えた半導
体集積回路としてのＡＳＩＣ３１を備えて構成されてい
る。なお、第３基板３０に存在する一般的な他の回路に
ついては省略している。

【００２５】４０は画像形成装置の入力・表示基板とし
ての第４基板であり、画像形成装置の一部として動作す
るものであり、他の基板（第１基板１０）とデータ転送
を行えるデータ転送手段を備えた半導体集積回路として
のＡＳＩＣ４１、入力部４２と、表示部４３とを備えて
構成されている。なお、第４基板４０に存在する一般的
な他の回路については省略している。また、入力部４２
と表示部４３とは一体化されたものであっても、別体と
なったものでもよい。

【００２６】なお、以上の第１基板１０〜第４基板４０
は画像形成装置の説明のための一例であり、基板数や内
容はここに示したものに限定されるものではない。

【００２７】以上のように、各基板において、基板イン
タフェース制御を行うＡＳＩＣにシリアルデータ転送機
能を備えておく。通常では別基板に搭載されている同様
のＡＳＩＣとの間で、データ転送手段がデータ転送を行
う。

【００２８】以上のＡＳＩＣ１２，１３，２１，２２，
３１，４１にあらかじめ簡単なテスト回路を組み込んで
おき、通常時にデータ転送で使用する機能を利用してテ
ストモード時に基板間の配線チェック（配線異常検出）
を行う。テストモードヘの切替は、画像形成装置の電源
投入時に自動選択する方法と、入力部にて手動選択する
方法のいずれかが考えられる。

【００２９】以下、各基板間の配線異常検出について一
連の流れを説明する。

【００３０】画像形成装置は図１に示すように、複数の
基板（図１では、一例として、第１基板１０、第２基板
２０、第３基板３０）により構成されている。基板イン
タフェース制御を行うためのＡＳＩＣは各基板に搭載さ
れており、基板間は束線（配線Ａ、配線Ｂ、配線Ｃ）に
て配線されている。

【００３１】テストモードになるとインタフェース制御
のためのＡＳＩＣは基板間の配線異常検出を行う。図１
の配線Ａ、配線Ｂ、配線Ｃについて、それぞれインタフ
ェース制御をしているＡＳＩＣ同士で配線検査（配線異
常検出）を行い、各ＡＳＩＣは検出結果のみをＣＰＵ１
１に対して送る。なお、配線異常検出の詳細については
後述する。

【００３２】図１の第１基板１０と第３基板３０とは配
線によって直接接続されていないため、配線Ｂの検出結
果はＡＳＩＣ２２がＡＳＩＣ２１と配線ＡとＡＳＩＣ１
２とを介してＣＰＵ１１に対して送る。ＣＰＵ１１は各
ＡＳＩＣから送られてきた検出結果データについての表
示命令を表示部４３に送り、表示部４３はＣＰＵから受
けたデータを液晶表示画面上などに表示する。なお、図
示されていない作像転写部にて転写紙に転写して表示・
出力してもよい。

【００３３】ところで、配線異常が発生した場合、検出
結果がいつまで経ってもＣＰＵ１１に送信されない可能
性がある。このため、ＣＰＵ１１や各ＡＳＩＣなどにテ
ストモード開始からの経過時間を計測する手段を設けて
時間を計測しておき、所定時間後に検出結果が送られな
ければ配線異常があると判断する手段を各ＡＳＩＣなど
に設けておく。そして、いずれかのＡＳＩＣで所定時間
経過による異常が検出された場合、その異常結果をＣＰ
Ｕ１１に対して送信する。たとえば、このとき、配線Ｃ
に異常が発生した場合は、配線検査（配線異常検出）結
果を表示部４３に表示することができないので、検出結
果を作像転写部にて転写紙に転写して出力する。

【００３４】ここで、各基板間の配線異常自動検出方法
の一例を、基板毎にＡＳＩＣを備えた画像形成装置を例
にして詳細に説明する。なお、自動検出方法は以下の検
出方法に限定するものではない。

【００３５】図２は本発明の実施の形態例の画像形成装
置の基本的な詳細構成を示すブロック図である。また、
図３は画像形成装置の基本的な概略構成を示すブロック
図である。

【００３６】ここでは、ＡＳＩＣで構成されたシリアル
データ転送回路１００と、同様にＡＳＩＣで構成された
シリアルデータ転送回路２００とから構成される画像形
成装置の一例を示す。まず、図３により、全体の概略構
成を説明する。

【００３７】本実施の形態例では、シリアルデータ転送
回路１００とシリアルデータ転送回路２００とは略同一
の回路構成になっており、シリアルデータ転送回路１０
０、シリアルデータ転送回路２００は、それぞれ独立し
た処理回路であり、ＡＳＩＣ等の半導体集積回路などで
構成される。そして、それぞれ、データ送信を行う送信
手段１１０，２１０、データ受信を行う受信手段１２
０，２２０、送受信以外の各種の機能を実現するための
別機能回路１９０，２９０を備えている。

【００３８】つぎに、図２を参照して送受信に関する詳
細な回路構成を説明する。この図２では、シリアルデー
タ転送回路１００とシリアルデータ転送回路２００とは
同一の回路構成になっている場合を示している。なお、
シリアルデータ転送回路１００、シリアルデータ転送回
路２００は、それぞれ独立した処理回路であり、ＡＳＩ
Ｃ等の半導体集積回路などで構成される。

【００３９】まず、シリアルデータ転送回路１００の内
部構成について説明する。なお、シリアルデータ転送回
路２００については、シリアルデータ転送回路１００と
同一構成であるので詳細説明は省略する。

【００４０】なお、この実施の形態例の説明では、シリ
アルデータ転送回路１００がテストモード送信側となる
一方の処理回路、シリアルデータ転送回路２００がテス
トモード受信側となる他方の処理回路、となっている場
合を例にして説明を行う。

【００４１】送信手段１１０は、通常時には通信要求信
号（RTS）をSREQ端子より送信し、これに対する通信許
可信号（CTS）をSACK端子で相手側より受信した場合
に、送信データ（TxD）をSDATA端子より送信するもので
ある。なお、本実施の形態例の特徴として、テストモー
ド時には送信手段１１０内のテストデータ送信部１１１
よりテストデータの送信を行う。

【００４２】受信手段１２０は、通常時には通信要求信
号（RTS）をMREQ端子で受信した場合にこれに対する通
信許可信号（CTS）をMACK端子より送信し、相手側から
の送信データを受信データ（RxD）としてMDATA端子で受
信するものである。なお、本実施の形態例の特徴とし
て、テストモード時には受信手段１２０内のテストデー
タ比較部１２１で受信したテストデータの比較を行う。

【００４３】１３１はテストモードの設定とテストモー
ド送信側かテストモード受信側かを処理回路に知らせる
ためのモード信号を受けて、その結果を送信手段１１０
と受信手段１２０とに伝達する論理回路である。なお、
この実施の形態例では、テストＡ＝Ｌで通常モード，テ
ストＡ＝Ｈでテストモードになり、テストＡ＝Ｈ，テス
トＢ＝Ｈでテストモード送信側，テストＡ＝Ｈ，テスト
Ｂ＝Ｌでテストモード受信側になる。

【００４４】１４１は第１切替手段としてのセレクタで
あり、テストモード時のテストモード送信側では送信手
段１１０からのテストデータを通信要求信号（RTS）送
出用のSREQ端子に接続された信号線から送信させ、受信
データ（RxD）用の信号線で受信したテストデータを受
信手段１２０に導く。

【００４５】１４２は第１切替手段としてのセレクタで
あり、テストモード時にはセレクタ１４１を通過した送
信手段１１０からのテストデータを通信要求信号（RT
S）送出用のSREQ端子に接続された信号線から送信さ
せ、通常時は送信手段１１０からの通信要求信号（RT
S）をSREQ端子に接続された信号線から送信させる。

【００４６】１４３は第２切替手段としてのセレクタで
あり、テストモード時には相手の処理回路からの通信許
可信号（CTS）受信用のSACK端子に接続された信号線で
受信されて振り分け用の論理回路１６２を通過したテス
トデータを、通常時には送信手段１１０からの送信デー
タ（TxD）を、送信データ（TxD）用のSDATA端子に接続
された信号線から送信させる。この場合、論理回路１６
２とセレクタ１４３が折り返し手段を構成している。

【００４７】１４４は第２切替手段としてのセレクタで
あり、テストモード時には相手の処理回路からの通信要
求信号（RTS）受信用のMREQ端子に接続された信号線で
受信されて振り分け用の論理回路１６４を通過したテス
トデータを、通常時には受信手段１２０からの通信許可
信号（CTS）を、通信許可信号（CTS）用のMACK端子に接
続された信号線から送信させる。この場合、論理回路１
６４とセレクタ１４４が折り返し手段を構成している。

【００４８】１６１と１６２とはテストモード時のテス
トデータと通常時の通信許可信号とを振り分ける論理回
路である。１６３と１６４とはテストモード時のテスト
データと通常時の通信要求信号とを振り分ける論理回路
である。１５１〜１５６は各端子を通過するデータを増
幅するバッファアンプである。

【００４９】また、テストモード受信側に設定されたシ
リアルデータ転送回路２００の各セレクタは、請求項に
おける第３切替手段を構成している。

【００５０】なお、以上の各セレクタは、印加されるテ
ストＡまたはテストＢがＨの場合にはＨ側の入力が出力
され、印加されるテストＡまたはテストＢがＬの場合に
はＨとは逆の側の入力が出力されるように構成されてい
る。

【００５１】以下、図２の画像形成装置のエラー検出に
ついての動作説明を行う。

【００５２】ここでは、シリアルデータ転送回路１００
にはテストＡ＝Ｈ，テストＢ＝Ｈが印加されることでテ
ストモード送信側に設定され、シリアルデータ転送回路
２００にはテストＡ＝Ｈ，テストＢ＝Ｌが印加されるこ
とでテストモード受信側に設定された場合を考える。

【００５３】この場合、アンド論理の論理回路１３１に
は両入力にＨが印加されるため、その出力はＨになる。

【００５４】そして、この論理回路１３１の出力Ｈがテ
ストデータ送信部１１１に印加されるため、テストデー
タ送信部１１１はテストデータを出力する。また、この
論理回路１３１の出力Ｈがテストデータ比較部１２１に
印加されるため、テストデータ比較部１２１はテストデ
ータを受信した場合には比較を行う準備をしている。

【００５５】テストデータ送信部１１１からのテストデ
ータは、通常の送信データと同様に送信手段１１０デー
タ端子から出力される。このテストデータは、セレクタ
１４１とセレクタ１４２とを通過し（図４ア）、通信要
求信号送出用のSREQ端子に接続された信号線を経由して
シリアルデータ転送回路２００に向かう（図４イ）。

【００５６】シリアルデータ転送回路１００からの通信
要求信号受信用のMREQ端子に接続された信号線で受信さ
れたテストデータは、アクティブになっている振り分け
用の論理回路２６４を通過し、セレクタ２４４で折り返
されて（図４ウ）、通信許可信号用のMACK端子に接続さ
れた信号線から再びシリアルデータ転送回路１００に向
けて送信される（図４エ）。

【００５７】シリアルデータ転送回路２００からの通信
許可信号受信用のSACK端子に接続された信号線で受信さ
れたテストデータは、アクティブになっている振り分け
用の論理回路１６２を通過し、セレクタ１４３で折り返
されて（図４オ）、送信データ用のSDATA端子に接続さ
れた信号線から再びシリアルデータ転送回路２００に向
けて送信される（図４カ）。

【００５８】シリアルデータ転送回路１００からの送信
データ用のMDATA端子に接続された信号線で受信された
テストデータは、セレクタ２４１とセレクタ２４２とで
折り返されて（図４キ）、通信要求信号用のSREQ端子に
接続された信号線から再びシリアルデータ転送回路１０
０に向けて送信される（図４ク）。

【００５９】シリアルデータ転送回路２００からの通信
要求信号受信用のMREQ端子に接続された信号線で受信さ
れたテストデータは、アクティブになっている振り分け
用の論理回路１６４を通過し、セレクタ１４４で折り返
されて（図４ケ）、通信許可信号用のMACK端子に接続さ
れた信号線から再びシリアルデータ転送回路２００に向
けて送信される（図４コ）。

【００６０】シリアルデータ転送回路１００からの通信
許可信号受信用のSACK端子に接続された信号線で受信さ
れたテストデータは、アクティブになっている振り分け
用の論理回路２６２を通過し、セレクタ２４３で折り返
されて（図４サ）、送信データ用のSDATA端子に接続さ
れた信号線から再びシリアルデータ転送回路１００に向
けて送信される（図４シ）。

【００６１】シリアルデータ転送回路２００からの送信
データ用のMDATA端子に接続された信号線で受信された
テストデータは、セレクタ２４１は通過せず、受信手段
１２０のデータ端子で受信される（図４ス）。

【００６２】すなわち、シリアルデータ転送回路１００
から送信されたテストデータが、シリアル転送に使用さ
れる全ての信号線を循環して再びシリアルデータ転送回
路１００に戻ってくる。

【００６３】この時点で、テストデータ比較部１２１に
おいて、送信手段１１０から送信したテストデータと、
循環して受信手段１２０に届いたテストデータとの内容
の比較を行う。

【００６４】このようにして比較を行った結果、送信し
たテストデータと受信したテストデータとが一致すれば
信号線は正常である（異常なし）と判定する。この場合
には、テストモードを終了して通常モードに移行すれば
よい。

【００６５】また、比較結果が一致しなければ、いずれ
かの信号線に異常有りと判定する。なお、異常有りの場
合には、その結果をシステムのＣＰＵや表示手段などに
伝達することが望ましい。

【００６６】また、シリアルデータ転送回路１００内に
時間計測手段（図示せず）を備えておいて、テストデー
タを送信してから、テストデータを受信するまでの時間
間隔の値により異常検出を行うことも可能である。これ
により、未結線を検出できる。なお、比較結果が一致し
ない場合の異常とテストデータが戻ってこない異常とを
区別してＣＰＵや表示手段に伝達することが望ましい。

【００６７】これにより、２本以上の信号線を必要とす
るシリアルデータ転送手段を有する二つの信号処理回路
のデータ転送において、その信号線上に異常があるかを
信号線数や部品点数を増やさず、ＣＰＵや処理プログラ
ムの負荷を増加させず、また通常動作時の信号線の入出
力の方向を維持したまま、異常を自動検出できる。

【００６８】このため、ＣＰＵや処理プログラムに負担
をかけず、また、ＣＰＵが存在しない処理回路でも容易
にシリアルデータ転送の異常検知が実現可能になる。

【００６９】たとえば、処理回路をＡＳＩＣ等の集積回
路とした場合、集積回路自体に比較的簡単なテスト回路
を搭載することで、製品本体のコストアップや部品点数
増加はない。

【００７０】なお、テストデータとしては、図５に示す
ようなスタートビットとストップビットを備えた１バイ
トデータ、あるいは、ブロック転送（１バイトデータを
数バイトと順番に連続して転送し、この場合は最初の１
バイト目にテストデータであることを示す情報にする）
として、受信したテストデータをテストデータ比較部１
２１において偶発的な一致により異常なしとの判断がく
だされないようにすることが望ましい。

【００７１】また、テストＡとテストＢとを切り替え
て、テストモード送信側とテストモード受信側とを逆に
することも可能である。また、各シリアルデータ転送回
路間の配線数が奇数の場合は、シリアルデータ転送回路
１００が送信側になり１往復チェックし、その後シリア
ルデータ転送回路２００が送信側になり１往復チェック
すればよい。これにより、２重にチェックする配線が存
在することになるが、奇数の信号線についてもテストが
可能になる。

【００７２】また、いずれか一方からのテストにより異
常が検出されなかった場合に、テストモード送信側とテ
ストモード受信側を入れ替える、ことも望ましい。さら
に、時間計測手段を備え、前記モード設定手段は、前記
時間計測手段の計測結果に基づいて、テストモード送信
側とテストモード受信側を入れ替える、ことも望まし
い。これらの場合、テストモード送信側になる場合に
は、時間計測に一定のマージンを持たせることが望まし
い。

【００７３】なお、以上の動作で、システムの電源投入
時から一定時間はテストモードの設定を行う、ことが望
ましい。これにより、電源投入のたびに自動的に信号線
のテストが可能になる。そして、一定時間経過後に通常
モードに移行させる。

【００７４】また、シリアルデータ転送回路１００とシ
リアルデータ転送回路２００とで電源投入のタイミング
が異なる場合には、テストモード送信側でマージンを考
えて、一定時間経過後にテストデータの送信を開始する
ことが望ましい。

【００７５】なお、以上の各場合に、時間計測手段を持
たない場合には、外部に切替指示手段を設けることで対
処することができる。

【００７６】また、以上の各場合に、信号線の配線が交
差していてテストデータ送信部１１１からの送信データ
がテストデータ比較部１２１に届いてしまう場合には、
異常を検知することができない。このような異常を検知
するためには、テストデータを１往復ずつ順番にチェッ
クできるような形のセレクタを設ければよい。この場合
には、１往復で異常がなければ、次の１往復、あるいは
最初の１往復と次の１往復とを加えた２往復、というよ
うにすればよい。

【００７７】以上のような本実施の形態例により、各種
の機器において、複数の処理回路，複数の回路基板，複
数の半導体集積回路などが存在していて、それらの間で
データ転送を行う場合に、配線上のさまざまな検証が可
能になる。

【００７８】配線が切れているこの場合、送信側からのテストデータがいっまで経って
も、送信側のテストデータ比較部に送られてこないこと
になる。受信する際にはスタートビットを検出してから
データを読み取るので、スタートビットがなければ、配
線が切れているなどの配線ミスがあることになる。

【００７９】配線が交差しているこの場合、図２の回路であるとテストモード送信側から
のテストデータはテストデータ比較部１２１に戻ってく
ることになる。よって上述したように１往復ずつチェッ
クするセレクタを設けることにより交差しているという
異常も検出可能になる。

【００８０】配線上の部品定数ミスたとえば、コンデンサの定数を間違え、信号波形が読み
取れないほど鈍ってしまっている（信号劣化）場合、テ
ストモード送信側が自分自身で出力したテストデータを
読み取れなくなり、テストデータ比較部１２１でエラー
となる。逆に、テストデータ比較部１２１で一致が確認
できれば、配線上の部品定数は送受信に関して問題ない
範囲であると判断することができる。

【００８１】つぎに、検出結果の表示例を説明する。

【００８２】あらかじめ各基板の設置位置・基板間配線
箇所の情報などをＲＯＭなどの記憶手段（図示せず）に
記憶させておく。ＣＰＵ１１は各ＡＳＩＣから送られた
異常検出検出結果を受け、配線箇所情報とあわせて表示
部４３に表示させる。

【００８３】検出結果のリストだけではオペレータが短
時間で配線異常箇所を特定することは不可能であるた
め、視覚的にわかりやすいよう、たとえば画像形成装置
・基板設置位置・配線箇所などを図示し、図に○×等の
わかりやすい記号を重ねて、表示部４３の液晶表示画面
上に表示させる。また、同様な図示したものの画像を、
作像転写部で転写紙に転写して出力する。以上により、
オペレータが瞬時に不具合箇所を特定することができ
る。

【００８４】図６は表示あるいは出力する画像の一例を
模式的に示している。この図６の例では、異常箇所をイ
メージとして示し、さらに、異常箇所の異常内容を文字
により示している。

【００８５】なお、テストモードにて異常が検出されな
かった場合は、配線異常検出結果の異常なしとの表示あ
るいは転写紙出力の後、通常モード（画像形成モード）
に移行することが望ましい。

【００８６】

【発明の効果】以上詳細に説明したように、本発明によ
れば、部品点数を増加させず、ＣＰＵや処理プログラム
に負担をかけず、基板間の配線異常を自動検出し、ま
た、検出結果からオペレータが容易に不具合箇所を特定
することが可能な画像形成装置およびその配線異常検出
方法を実現できる。

【図面の簡単な説明】

【図１】本発明の実施の形態例の画像形成装置の構成や
接続状態を示す機能ブロック図である。

【図２】本発明の実施の形態例の画像形成装置の構成や
接続状態を示す機能ブロック図である。

【図３】本発明の実施の形態例の画像形成装置の構成や
接続状態を示す機能ブロック図である。

【図４】本発明の実施の形態例の画像形成装置の動作状
態を示す機能ブロック図である。

【図５】本発明の実施の形態例で使用するテストデータ
の様子を模式的に示す説明図である。

【図６】本発明の実施の形態例で表示あるいは出力する
画像の様子を模式的に示す説明図である。

【符号の説明】

１０第１基板１１ＣＰＵ１２ＡＳＩＣ１３ＡＳＩＣ２０第２基板２１ＡＳＩＣ２２ＡＳＩＣ３０第３基板３１ＡＳＩＣ４０第４基板４１ＡＳＩＣ４２入力部４３表示部Ａ，Ｂ，Ｃ配線

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０６Ｆ 11/22 ３１０Ｂ４１Ｊ 29/00 Ｄ (72)発明者後藤裕一東京都八王子市石川町2970番地コニカ株式会社内Ｆターム(参考） 2C061 CG01 CQ33 CQ41 HK19 HQ20 HV02 KK02 KK04 KK06 KK23 KK35 2H027 DA38 DE07 EE06 EE10 GA21 GB07 GB08 HA02 HA03 HA10 HA17 ZA09 5B048 AA08 DD10 EE07 FF01 9A001 BB04 HZ34 JJ45 KK42 LL06

Claims

【特許請求の範囲】

【請求項１】基板インタフェース制御として基板間で
データ転送をおこなうためのデータ転送手段を備えた半
導体集積回路と、各基板上の半導体集積回路同士を接続
する配線と、装置の各部を制御する中央演算手段と、を
有する画像形成装置であって、異なる基板上の前記半導体集積回路同士がデータ転送手
段を用いて基板間の配線異常検出を実行し、前記配線異
常検出の結果を中央演算装置に送信する、ことを特徴と
する画像形成装置。
【請求項２】装置の状態を表示する表示手段を備え、前記配線異常検出の結果を前記表示手段に表示する、こ
とを特徴とする請求項１記載の画像形成装置。
【請求項３】転写紙上に画像を形成する画像形成手段
を備え、前記配線異常検出の結果を前記画像形成手段により転写
紙上に形成する、ことを特徴とする請求項１記載の画像
形成装置。
【請求項４】配線異常検出開始からの経過時間を測定
する計時手段を備え、前記中央演算手段もしくは半導体集積回路が前記配線異
常検出の結果を受信するまでの時間により配線異常検出
を行う、ことを特徴とする請求項１乃至請求項３のいず
れかに記載の画像形成装置。
【請求項５】前記中央演算手段に直接接続されていな
い基板上の半導体集積回路の配線異常検出の結果につい
て、他の基板上の半導体集積回路を経由して前記中央演
算手段に送信する、ことを特徴とする請求項１乃至請求
項４のいずれかに記載の画像形成装置。
【請求項６】基板インタフェース制御として基板間で
データ転送をおこなうためのデータ転送手段を備えた半
導体集積回路と、各基板上の半導体集積回路同士を接続
する配線と、装置の各部を制御する中央演算手段と、を
有する画像形成装置の配線異常検出方法であって、異なる基板上の前記半導体集積回路同士がデータ転送手
段を用いて基板間の配線異常検出を実行し、前記配線異
常検出の結果を中央演算装置に送信する、ことを特徴と
する配線異常検出方法。
【請求項７】前記配線異常検出の結果を表示手段に表
示する、ことを特徴とする請求項６記載の配線異常検出
方法。
【請求項８】前記配線異常検出の結果を画像形成手段
により転写紙上に形成する、ことを特徴とする請求項６
記載の配線異常検出方法。
【請求項９】前記中央演算手段もしくは半導体集積回
路が前記配線異常検出の結果を受信するまでの時間によ
り配線異常検出を行う、ことを特徴とする請求項６乃至
請求項８のいずれかに記載の配線異常検出方法。
【請求項１０】前記中央演算手段に直接接続されてい
ない基板上の半導体集積回路の配線異常検出の結果につ
いて、他の基板上の半導体集積回路を経由して前記中央
演算手段に送信する、ことを特徴とする請求項６乃至請
求項９のいずれかに記載の配線異常検出方法。