JP3600480B2 - シリアルデータ転送システムおよび異常検出方法 - Google Patents
シリアルデータ転送システムおよび異常検出方法 Download PDFInfo
- Publication number
- JP3600480B2 JP3600480B2 JP22827499A JP22827499A JP3600480B2 JP 3600480 B2 JP3600480 B2 JP 3600480B2 JP 22827499 A JP22827499 A JP 22827499A JP 22827499 A JP22827499 A JP 22827499A JP 3600480 B2 JP3600480 B2 JP 3600480B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- test
- processing circuit
- data
- transmitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はシリアルデータ転送システムおよびその異常検出方法に関し、特に、複数の半導体集積回路の間のシリアルデータ転送における不具合を自動検出するシリアルデータ転送システムおよびその異常検出方法に関する。
【０００２】
【従来の技術】
各種の機器において、複数の処理回路，複数の回路基板，複数の半導体集積回路などが存在していて、それらの間でデータ転送を行う場合には、シリアルデータ転送手段を使用することで配線数を削減できるという有利がある。
【０００３】
ここで、ＡＳＩＣなどの処理回路がそれぞれ別基板上に搭載され、基板間の接続にシリアルデータ転送を使用する場合、基板単位でそれぞれクロックに同期してＡＳＩＣが動作しているケースがある。このような場合には送信側は自分のクロックでデータを出力し、受信側も自分のクロックでデータを受信する。データには最初にスタートビットを送り、タイミングを合わせる。また長時間転送を連続させると送信側と受信側とのクロックのずれが蓄積される可能性があるで、データを８ビットなどに区切り、ストップビットを最後につける。そして次のデータも最初にスタートビットを付けるようにする。
【０００４】
また、従来からデータ転送に関する異常検出回路として、もっとも多く使用される方法は、送信側がテストデータを受信側に送り、受信側はそのテストデータを一旦レジスタに格納、あるいは信号処理を施し、格納したデータあるいは信号処理を施したデータを再び送信側に送り返すものがある。送信側では送り返されたデータを検証し、送受信に異常があったかを検出する。
【０００５】
しかし、シリアルデータ転送で送受信エラーが発生した場合、
▲１▼プロトコル（データのレートも含む）上の問題なのか、
▲２▼配線（結線）上の物理的な異常なのか、
を特定するのが困難であり、多大な時間を費やすことが多かった。
【０００６】
すなわち、送受信に問題が発生したことがだけが判明している場合、
・問題がソフトなのかハードなのか、
・クロック等のラッチするための信号の微妙なずれなのか、
・シリアルデータのプロトコルの問題なのか、
問題点を絞り込む（切り分けを行う）のに悪戦苦闘することになる。
【０００７】
そしていろいろな方面から検討した結果、配線が切れていた、部品定数に間違いがあり信号が相手ＡＳＩＣまで正しく転送されていなかった、といったハードウェアに原因があるという結果がでることが多々ある。
【０００８】
【発明が解決しようとする課題】
以上のようなシリアルデータ転送の検査に関し、特開昭６０−４５８５８号公報には、２つの処理回路において、一方から送信したデータを受信側の回路で受信してしまわずに途中で折り返すように制御して、送信側で異常の検出を行うものが示されている。
【０００９】
この技術によれば、送信側で異常検知ができるものの、シリアルデータ転送に使用する各線の受信側で折り返しの制御をおこなうようにすると共に、送信側では各線に対してテストデータを送信すると共に、テストデータの受信と検査とを行う必要がある。すなわち、通信要求信号の信号線，通信許可信号の信号線，データの信号線の各線について両方の処理回路で行うため、ＣＰＵや処理プログラムの負担も大きくなる。
【００１０】
このため、ＣＰＵが存在していない処理回路（半導体集積回路）では別途ＣＰＵを設ける必要があり、また、ＣＰＵが存在する処理回路でもその負担が大きくなるという問題を有している。
【００１１】
したがって、本発明は以上の課題に鑑みてなされたものであって、ＣＰＵや処理プログラムに負担をかけず、また、ＣＰＵが存在しない処理回路でもシリアルデータ転送の異常検知を実現可能なシリアルデータ転送システムおよびその異常検出方法を実現することを目的とする。
【００１２】
【課題を解決するための手段】
以上の課題を解決する本発明は以下に説明するものである。
（１）請求項１記載の発明は、シリアルデータ転送手段として受信手段と送信手段とをそれぞれ有する第１の処理回路および第２の処理回路を備え、前記送信手段は、通信要求信号送信用端子を介して通信要求信号を送信し、通信許可信号受信用端子を介して通信許可信号を受信し、送信データ用端子を介してデータを送信するものであり、前記受信手段は、通信要求信号受信用端子を介して通信要求信号を受信し、通信許可信号送信用端子を介して通信許可信号を送信し、受信データ用端子を介してデータを受信するものであり、前記第１の処理回路と前記第２の処理回路との間では、前記通信要求信号送信用端子と前記通信要求信号受信用端子とが信号線を介して接続され、前記通信許可信号受信用端子と前記通信許可信号送信用端子とが信号線を介して接続され、前記送信データ用端子と前記受信データ用端子とが信号線を介して接続されており、前記第１の処理回路の前記送信手段と前記第２の処理回路の前記受信手段との間、および、前記第２の処理回路の前記送信手段と前記第１の処理回路の前記受信手段と間でデータ転送をおこなうシリアルデータ転送システムであって、テストモード時には一方の処理回路がテストモード送信側として設定され、他方の処理回路がテストモード受信側として設定され、前記処理回路がテストモード送信側となった場合に前記送信手段からテストデータを発生するテストデータ送信部と、前記処理回路がテストモード送信側となった場合に前記送信手段からのテストデータを前記通信要求信号送信用端子から送信させ、前記処理回路がテストモード受信側となった場合に前記受信データ用端子から受信したテストデータを前記通信要求信号送信用端子に折り返す第１切替手段と、前記処理回路がテストモード送信側あるいはテストモード受信側のいずれの場合にも、前記通信要求信号受信用端子からのテストデータを前記通信許可信号送信用端子に折り返し、前記通信許可信号受信用端子からのテストデータを前記送信データ用端子に折り返す第２切替手段と、前記処理回路がテストモード送信側となった場合に各信号線を循環して前記受信部で受信したテストデータにより異常検出を行うテストデータ比較部と、を備えることを特徴とするシリアルデータ転送システムである。
【００１３】
この発明では、テストモード送信側となる一方の処理回路から送信されたテストデータは、テストモード受信側となる他方の処理回路との間で折り返され、全ての信号線を経由して循環してからテストモード送信側となる一方の処理回路に戻る。
【００１４】
これにより、２本以上の信号線を必要とするシリアルデータ転送手段を有する二つの信号処理回路のデータ転送において、その信号線上に異常があるかを信号線数や部品点数を増やさず、ＣＰＵや処理プログラムの負荷を増加させず、また通常動作時の信号線の入出力の方向を維持したまま、異常を自動検出できる。
【００１５】
このため、ＣＰＵや処理プログラムに負担をかけず、また、ＣＰＵが存在しない処理回路でも容易にシリアルデータ転送の異常検知が実現可能になる。
たとえば、処理回路をＡＳＩＣ等の集積回路とした場合、集積回路自体に比較的簡単なテスト回路を搭載することで、製品本体のコストアップや部品点数増加はない。
【００１６】
なお、前記テストデータ比較部は、送信したテストデータと受信したテストデータとの比較により異常検出を行う。また、前記テストデータ比較部は、テストデータを送信してから、テストデータを受信するまでの時間間隔により異常検出を行う。
【００１７】
また、テストモードに設定するモード設定手段と、テストモードに設定されているかを判別するモード判別手段を備え、前記モード判別手段の判別結果により、前記第１切替手段の信号伝達状態が切り替わる、ようにすることが可能である。
【００１８】
また、前記モード設定手段は、システムの電源投入時から一定時間はテストモードの設定を行う、ことが望ましい。また、前記モード設定手段は、前記テストデータ比較部により異常が検出されなかった場合に、テストモード送信側とテストモード受信側を入れ替える、ことが望ましい。
【００１９】
また、時間計測手段を備え、前記モード設定手段は、前記時間計測手段の計測結果に基づいて、テストモード送信側とテストモード受信側を入れ替える、ことが望ましい。
【００２０】
（２）請求項８記載の発明は、シリアルデータ転送手段として受信手段と送信手段とをそれぞれ有する第１の処理回路および第２の処理回路を備え、前記送信手段は、通信要求信号送信用端子を介して通信要求信号を送信し、通信許可信号受信用端子を介して通信許可信号を受信し、送信データ用端子を介してデータを送信するものであり、前記受信手段は、通信要求信号受信用端子を介して通信要求信号を受信し、通信許可信号送信用端子を介して通信許可信号を送信し、受信データ用端子を介してデータを受信するものであり、前記第１の処理回路と前記第２の処理回路との間では、前記通信要求信号送信用端子と前記通信要求信号受信用端子とが信号線を介して接続され、前記通信許可信号受信用端子と前記通信許可信号送信用端子とが信号線を介して接続され、前記送信データ用端子と前記受信データ用端子とが信号線を介して接続されており、前記第１の処理回路の前記送信手段と前記第２の処理回路の前記受信手段との間、および、前記第２の処理回路の前記送信手段と前記第１の処理回路の前記受信手段と間でデータ転送をおこなうシリアルデータ転送システムでの異常を検出する異常検出方法であって、テストモード時にはいずれか一方の処理回路をテストモード送信側、他方の処理回路をテストモード受信側と設定し、テストモード送信側の前記処理回路の前記送信手段からのテストデータを前記通信要求信号送信用端子から送信させ、テストモード受信側の前記処理回路の前記通信要求信号受信用端子からのテストデータを前記通信許可信号送信用端子に折り返し、テストモード送信側の前記処理回路の前記通信許可信号受信用端子からのテストデータを前記送信データ用端子に折り返し、テストモード受信側の前記処理回路の前記受信データ用端子から受信したテストデータを前記通信要求信号送信用端子に折り返し、テストモード送信側の前記処理回路の前記通信要求信号受信用端子からのテストデータを前記通信許可信号送信用端子に折り返し、テストモード受信側の前記処理回路の前記通信許可信号受信用端子からのテストデータを前記送信データ用端子に折り返し、テストモード送信側の前記処理回路の前記受信データ用端子から受信したテストデータを前記受信手段に導き、テストモード送信側の前記処理回路の前記受信手段で、送信したテストデータと受信したテストデータとの比較により異常検出を行う、ことを特徴とするシリアルデータ転送システムの異常検出方法である。
【００２１】
この発明では、テストモード送信側となる一方の処理回路から送信されたテストデータは、テストモード受信側となる他方の処理回路との間で折り返され、全ての信号線を経由して循環してからテストモード送信側となる一方の処理回路に戻る。
【００２２】
これにより、２本以上の信号線を必要とするシリアルデータ転送手段を有する二つの信号処理回路のデータ転送において、その信号線上に異常があるかを信号線数や部品点数を増やさず、ＣＰＵや処理プログラムの負荷を増加させず、また通常動作時の信号線の入出力の方向を維持したまま、異常を自動検出できる。
【００２３】
このため、ＣＰＵや処理プログラムに負担をかけず、また、ＣＰＵが存在しない処理回路でも容易にシリアルデータ転送の異常検知が実現可能になる。
【００２４】
【発明の実施の形態】
以下に、本発明の実施の形態例を詳細に説明する。
図１は本発明の実施の形態例のシリアルデータ転送システムの基本的な詳細構成を示すブロック図である。また、図２はシリアルデータ転送システムの基本的な概略構成を示すブロック図である。
【００２５】
ここでは、シリアルデータ転送回路１００とシリアルデータ転送回路２００とから構成されるシリアルデータ転送システムの一例を示す。まず、図２により、全体の概略構成を説明する。
【００２６】
本実施の形態例では、シリアルデータ転送回路１００とシリアルデータ転送回路２００とは略同一の回路構成になっており、シリアルデータ転送回路１００、シリアルデータ転送回路２００は、それぞれ独立した処理回路であり、ＡＳＩＣ等の半導体集積回路などで構成される。そして、それぞれ、データ送信を行う送信手段１１０，２１０、データ受信を行う受信手段１２０，２２０、送受信以外の各種の機能を実現するための別機能回路１９０，２９０を備えている。
【００２７】
つぎに、図１を参照して送受信に関する詳細な回路構成を説明する。この図１では、シリアルデータ転送回路１００とシリアルデータ転送回路２００とは同一の回路構成になっている場合を示している。なお、シリアルデータ転送回路１００、シリアルデータ転送回路２００は、それぞれ独立した処理回路であり、ＡＳＩＣ等の半導体集積回路などで構成される。
【００２８】
まず、シリアルデータ転送回路１００の内部構成について説明する。なお、シリアルデータ転送回路２００については、シリアルデータ転送回路１００と同一構成であるので詳細説明は省略する。
【００２９】
なお、この実施の形態例の説明では、シリアルデータ転送回路１００がテストモード送信側となる一方の処理回路、シリアルデータ転送回路２００がテストモード受信側となる他方の処理回路、となっている場合を例にして説明を行う。
【００３０】
送信手段１１０は、通常時には通信要求信号（ＲＴＳ）をＳＲＥＱ端子より送信し、これに対する通信許可信号（ＣＴＳ）をＳＡＣＫ端子で相手側より受信した場合に、送信データ（ＴｘＤ）をＳＤＡＴＡ端子より送信するものである。なお、本実施の形態例の特徴として、テストモード時には送信手段１１０内のテストデータ送信部１１１よりテストデータの送信を行う。
【００３１】
受信手段１２０は、通常時には通信要求信号（ＲＴＳ）をＭＲＥＱ端子で受信した場合にこれに対する通信許可信号（ＣＴＳ）をＭＡＣＫ端子より送信し、相手側からの送信データを受信データ（ＲｘＤ）としてＭＤＡＴＡ端子で受信するものである。なお、本実施の形態例の特徴として、テストモード時には受信手段１２０内のテストデータ比較部１２１で受信したテストデータの比較を行う。
【００３２】
１３１はテストモードの設定とテストモード送信側かテストモード受信側かを処理回路に知らせるためのモード信号を受けて、その結果を送信手段１１０と受信手段１２０とに伝達する論理回路である。なお、この実施の形態例では、テストＡ＝Ｌで通常モード，テストＡ＝Ｈでテストモードになり、テストＡ＝Ｈ，テストＢ＝Ｈでテストモード送信側，テストＡ＝Ｈ，テストＢ＝Ｌでテストモード受信側になる。
【００３３】
１４１は第１切替手段としてのセレクタであり、テストモード時のテストモード送信側では送信手段１１０からのテストデータを通信要求信号（ＲＴＳ）送出用のＳＲＥＱ端子に接続された信号線から送信させ、受信データ（ＲｘＤ）用の信号線で受信したテストデータを受信手段１２０に導く。
【００３４】
１４２は第１切替手段としてのセレクタであり、テストモード時にはセレクタ１４１を通過した送信手段１１０からのテストデータを通信要求信号（ＲＴＳ）送出用のＳＲＥＱ端子に接続された信号線から送信させ、通常時は送信手段１１０からの通信要求信号（ＲＴＳ）をＳＲＥＱ端子に接続された信号線から送信させる。
【００３５】
１４３は第２切替手段としてのセレクタであり、テストモード時には相手の処理回路からの通信許可信号（ＣＴＳ）受信用のＳＡＣＫ端子に接続された信号線で受信されて振り分け用の論理回路１６２を通過したテストデータを、通常時には送信手段１１０からの送信データ（ＴｘＤ）を、送信データ（ＴｘＤ）用のＳＤＡＴＡ端子に接続された信号線から送信させる。この場合、論理回路１６２とセレクタ１４３が折り返し手段を構成している。
【００３６】
１４４は第２切替手段としてのセレクタであり、テストモード時には相手の処理回路からの通信要求信号（ＲＴＳ）受信用のＭＲＥＱ端子に接続された信号線で受信されて振り分け用の論理回路１６４を通過したテストデータを、通常時には受信手段１２０からの通信許可信号（ＣＴＳ）を、通信許可信号（ＣＴＳ）用のＭＡＣＫ端子に接続された信号線から送信させる。この場合、論理回路１６４とセレクタ１４４が折り返し手段を構成している。
【００３７】
１６１と１６２とはテストモード時のテストデータと通常時の通信許可信号とを振り分ける論理回路である。１６３と１６４とはテストモード時のテストデータと通常時の通信要求信号とを振り分ける論理回路である。１５１〜１５６は各端子を通過するデータを増幅するバッファアンプである。
【００３８】
また、テストモード受信側に設定されたシリアルデータ転送回路２００の各セレクタも、図１に示してるように、第１切替手段と第２切替手段を構成している。
なお、以上の各セレクタは、印加されるテストＡまたはテストＢがＨの場合にはＨ側の入力が出力され、印加されるテストＡまたはテストＢがＬの場合にはＨとは逆の側の入力が出力されるように構成されている。
【００３９】
以下、図１のシリアルデータ転送システムのエラー検出についての動作説明を行う。
ここでは、シリアルデータ転送回路１００にはテストＡ＝Ｈ，テストＢ＝Ｈが印加されることでテストモード送信側に設定され、シリアルデータ転送回路２００にはテストＡ＝Ｈ，テストＢ＝Ｌが印加されることでテストモード受信側に設定された場合を考える。
【００４０】
この場合、アンド論理の論理回路１３１には両入力にＨが印加されるため、その出力はＨになる。
そして、この論理回路１３１の出力Ｈがテストデータ送信部１１１に印加されるため、テストデータ送信部１１１はテストデータを出力する。また、この論理回路１３１の出力Ｈがテストデータ比較部１２１に印加されるため、テストデータ比較部１２１はテストデータを受信した場合には比較を行う準備をしている。
【００４１】
テストデータ送信部１１１からのテストデータは、通常の送信データと同様に送信手段１１０データ端子から出力される。このテストデータは、セレクタ１４１とセレクタ１４２とを通過し（図３ア）、通信要求信号送出用のＳＲＥＱ端子に接続された信号線を経由してシリアルデータ転送回路２００に向かう（図３イ）。
【００４２】
シリアルデータ転送回路１００からの通信要求信号受信用のＭＲＥＱ端子に接続された信号線で受信されたテストデータは、アクティブになっている振り分け用の論理回路２６４を通過し、セレクタ２４４で折り返されて（図３ウ）、通信許可信号用のＭＡＣＫ端子に接続された信号線から再びシリアルデータ転送回路１００に向けて送信される（図３エ）。
【００４３】
シリアルデータ転送回路２００からの通信許可信号受信用のＳＡＣＫ端子に接続された信号線で受信されたテストデータは、アクティブになっている振り分け用の論理回路１６２を通過し、セレクタ１４３で折り返されて（図３オ）、送信データ用のＳＤＡＴＡ端子に接続された信号線から再びシリアルデータ転送回路２００に向けて送信される（図３カ）。
【００４４】
シリアルデータ転送回路１００からの送信データ用のＭＤＡＴＡ端子に接続された信号線で受信されたテストデータは、セレクタ２４１とセレクタ２４２とで折り返されて（図３キ）、通信要求信号用のＳＲＥＱ端子に接続された信号線から再びシリアルデータ転送回路１００に向けて送信される（図３ク）。
【００４５】
シリアルデータ転送回路２００からの通信要求信号受信用のＭＲＥＱ端子に接続された信号線で受信されたテストデータは、アクティブになっている振り分け用の論理回路１６４を通過し、セレクタ１４４で折り返されて（図３ケ）、通信許可信号用のＭＡＣＫ端子に接続された信号線から再びシリアルデータ転送回路２００に向けて送信される（図３コ）。
【００４６】
シリアルデータ転送回路１００からの通信許可信号受信用のＳＡＣＫ端子に接続された信号線で受信されたテストデータは、アクティブになっている振り分け用の論理回路２６２を通過し、セレクタ２４３で折り返されて（図３サ）、送信データ用のＳＤＡＴＡ端子に接続された信号線から再びシリアルデータ転送回路１００に向けて送信される（図３シ）。
【００４７】
シリアルデータ転送回路２００からの送信データ用のＭＤＡＴＡ端子に接続された信号線で受信されたテストデータは、セレクタ２４１は通過せず、受信手段１２０のデータ端子で受信される（図３ス）。
【００４８】
すなわち、シリアルデータ転送回路１００から送信されたテストデータが、シリアル転送に使用される全ての信号線を循環して再びシリアルデータ転送回路１００に戻ってくる。
【００４９】
この時点で、テストデータ比較部１２１において、送信手段１１０から送信したテストデータと、循環して受信手段１２０に届いたテストデータとの内容の比較を行う。
【００５０】
このようにして比較を行った結果、送信したテストデータと受信したテストデータとが一致すれば信号線は正常である（異常なし）と判定する。この場合には、テストモードを終了して通常モードに移行すればよい。
【００５１】
また、比較結果が一致しなければ、いずれかの信号線に異常有りと判定する。なお、異常有りの場合には、その結果をシステムのＣＰＵや表示手段などに伝達することが望ましい。
【００５２】
また、シリアルデータ転送回路１００内に時間計測手段（図示せず）を備えておいて、テストデータを送信してから、テストデータを受信するまでの時間間隔の値により異常検出を行うことも可能である。これにより、未結線を検出できる。なお、比較結果が一致しない場合の異常とテストデータが戻ってこない異常とを区別してＣＰＵや表示手段に伝達することが望ましい。
【００５３】
これにより、２本以上の信号線を必要とするシリアルデータ転送手段を有する二つの信号処理回路のデータ転送において、その信号線上に異常があるかを信号線数や部品点数を増やさず、ＣＰＵや処理プログラムの負荷を増加させず、また通常動作時の信号線の入出力の方向を維持したまま、異常を自動検出できる。
【００５４】
このため、ＣＰＵや処理プログラムに負担をかけず、また、ＣＰＵが存在しない処理回路でも容易にシリアルデータ転送の異常検知が実現可能になる。
たとえば、処理回路をＡＳＩＣ等の集積回路とした場合、集積回路自体に比較的簡単なテスト回路を搭載することで、製品本体のコストアップや部品点数増加はない。
【００５５】
なお、テストデータとしては、図４に示すようなスタートビットとストップビットを備えた１バイトデータ、あるいは、ブロック転送（１バイトデータを数バイトと順番に連続して転送し、この場合は最初の１バイト目にテストデータであることを示す情報にする）として、受信したテストデータをテストデータ比較部１２１において偶発的な一致により異常なしとの判断がくだされないようにすることが望ましい。
【００５６】
また、テストＡとテストＢとを切り替えて、テストモード送信側とテストモード受信側とを逆にすることも可能である。また、各シリアルデータ転送回路間の配線数が奇数の場合は、シリアルデータ転送回路１００が送信側になり１往復チェックし、その後シリアルデータ転送回路２００が送信側になり１往復チェックすればよい。これにより、２重にチェックする配線が存在することになるが、奇数の信号線についてもテストが可能になる。
【００５７】
また、いずれか一方からのテストにより異常が検出されなかった場合に、テストモード送信側とテストモード受信側を入れ替える、ことも望ましい。さらに、時間計測手段を備え、前記モード設定手段は、前記時間計測手段の計測結果に基づいて、テストモード送信側とテストモード受信側を入れ替える、ことも望ましい。これらの場合、テストモード送信側になる場合には、時間計測に一定のマージンを持たせることが望ましい。
【００５８】
なお、以上の動作で、システムの電源投入時から一定時間はテストモードの設定を行う、ことが望ましい。これにより、電源投入のたびに自動的に信号線のテストが可能になる。そして、一定時間経過後に通常モードに移行させる。
【００５９】
また、シリアルデータ転送回路１００とシリアルデータ転送回路２００とで電源投入のタイミングが異なる場合には、テストモード送信側でマージンを考えて、一定時間経過後にテストデータの送信を開始することが望ましい。
【００６０】
なお、以上の各場合に、時間計測手段を持たない場合には、外部に切替指示手段を設けることで対処することができる。
また、以上の各場合に、信号線の配線が交差していてテストデータ送信部１１１からの送信データがテストデータ比較部１２１に届いてしまう場合には、異常を検知することができない。このような異常を検知するためには、テストデータを１往復ずつ順番にチェックできるような形のセレクタを設ければよい。この場合には、１往復で異常がなければ、次の１往復、あるいは最初の１往復と次の１往復とを加えた２往復、というようにすればよい。
【００６１】
以上のような本実施の形態例により、各種の機器において、複数の処理回路，複数の回路基板，複数の半導体集積回路などが存在していて、それらの間でデータ転送を行う場合に、配線上のさまざまな検証が可能になる。
【００６２】
▲１▼配線が切れている
この場合、送信側からのテストデータがいっまで経っても、送信側のテストデータ比較部に送られてこないことになる。受信する際にはスタートビットを検出してからデータを読み取るので、スタートビットがなければ、配線が切れているなどの配線ミスがあることになる。
【００６３】
▲２▼配線が交差している
この場合、図１の回路であるとテストモード送信側からのテストデータはテストデータ比較部１２１に戻ってくることになる。よって上述したように１往復ずつチェックするセレクタを設けることにより交差しているという異常も検出可能になる。
【００６４】
▲３▼配線上の部品定数ミス
たとえば、コンデンサの定数を間違え、信号波形が読み取れないほど鈍ってしまっている（信号劣化）場合、テストモード送信側が自分自身で出力したテストデータを読み取れなくなり、テストデータ比較部１２１でエラーとなる。逆に、テストデータ比較部１２１で一致が確認できれば、配線上の部品定数は送受信に関して問題ない範囲であると判断することができる。
【００６５】
【発明の効果】
以上詳細に説明したように、以下のような効果が得られる。
本発明では、テストモード送信側となる一方の処理回路から送信されたテストデータは、テストモード受信側となる他方の処理回路との間で折り返され、全ての信号線を経由して循環してからテストモード送信側となる一方の処理回路に戻る。
【００６６】
これにより、２本以上の信号線を必要とするシリアルデータ転送手段を有する二つの信号処理回路のデータ転送において、その信号線上に異常があるかを信号線数や部品点数を増やさず、ＣＰＵや処理プログラムの負荷を増加させず、また通常動作時の信号線の入出力の方向を維持したまま、異常を自動検出できる。
【００６７】
このため、ＣＰＵや処理プログラムに負担をかけず、また、ＣＰＵが存在しない処理回路でも容易にシリアルデータ転送の異常検知が実現可能になる。たとえば、処理回路をＡＳＩＣ等の集積回路とした場合、集積回路自体に比較的簡単なテスト回路を搭載することで、製品本体のコストアップや部品点数増加はない。
【図面の簡単な説明】
【図１】本発明の実施の形態例のシリアルデータ転送システムの構成や接続状態を示す機能ブロック図である。
【図２】本発明の実施の形態例のシリアルデータ転送システムの構成や接続状態を示す機能ブロック図である。
【図３】本発明の実施の形態例のシリアルデータ転送システムの動作状態を示す機能ブロック図である。
【図４】本発明の実施の形態例で使用するテストデータの様子を模式的に示す説明図である。
【符号の説明】
１００ シリアルデータ転送回路
１１０ 送信手段
１１１ テストデータ送信部
１２０ 受信手段
１２１ テストデータ比較部
２００ シリアルデータ転送回路
２１０ 送信手段
２１１ テストデータ送信部
２２０ 受信手段
２２１ テストデータ比較部
【発明の属する技術分野】
本発明はシリアルデータ転送システムおよびその異常検出方法に関し、特に、複数の半導体集積回路の間のシリアルデータ転送における不具合を自動検出するシリアルデータ転送システムおよびその異常検出方法に関する。
【０００２】
【従来の技術】
各種の機器において、複数の処理回路，複数の回路基板，複数の半導体集積回路などが存在していて、それらの間でデータ転送を行う場合には、シリアルデータ転送手段を使用することで配線数を削減できるという有利がある。
【０００３】
ここで、ＡＳＩＣなどの処理回路がそれぞれ別基板上に搭載され、基板間の接続にシリアルデータ転送を使用する場合、基板単位でそれぞれクロックに同期してＡＳＩＣが動作しているケースがある。このような場合には送信側は自分のクロックでデータを出力し、受信側も自分のクロックでデータを受信する。データには最初にスタートビットを送り、タイミングを合わせる。また長時間転送を連続させると送信側と受信側とのクロックのずれが蓄積される可能性があるで、データを８ビットなどに区切り、ストップビットを最後につける。そして次のデータも最初にスタートビットを付けるようにする。
【０００４】
また、従来からデータ転送に関する異常検出回路として、もっとも多く使用される方法は、送信側がテストデータを受信側に送り、受信側はそのテストデータを一旦レジスタに格納、あるいは信号処理を施し、格納したデータあるいは信号処理を施したデータを再び送信側に送り返すものがある。送信側では送り返されたデータを検証し、送受信に異常があったかを検出する。
【０００５】
しかし、シリアルデータ転送で送受信エラーが発生した場合、
▲１▼プロトコル（データのレートも含む）上の問題なのか、
▲２▼配線（結線）上の物理的な異常なのか、
を特定するのが困難であり、多大な時間を費やすことが多かった。
【０００６】
すなわち、送受信に問題が発生したことがだけが判明している場合、
・問題がソフトなのかハードなのか、
・クロック等のラッチするための信号の微妙なずれなのか、
・シリアルデータのプロトコルの問題なのか、
問題点を絞り込む（切り分けを行う）のに悪戦苦闘することになる。
【０００７】
そしていろいろな方面から検討した結果、配線が切れていた、部品定数に間違いがあり信号が相手ＡＳＩＣまで正しく転送されていなかった、といったハードウェアに原因があるという結果がでることが多々ある。
【０００８】
【発明が解決しようとする課題】
以上のようなシリアルデータ転送の検査に関し、特開昭６０−４５８５８号公報には、２つの処理回路において、一方から送信したデータを受信側の回路で受信してしまわずに途中で折り返すように制御して、送信側で異常の検出を行うものが示されている。
【０００９】
この技術によれば、送信側で異常検知ができるものの、シリアルデータ転送に使用する各線の受信側で折り返しの制御をおこなうようにすると共に、送信側では各線に対してテストデータを送信すると共に、テストデータの受信と検査とを行う必要がある。すなわち、通信要求信号の信号線，通信許可信号の信号線，データの信号線の各線について両方の処理回路で行うため、ＣＰＵや処理プログラムの負担も大きくなる。
【００１０】
このため、ＣＰＵが存在していない処理回路（半導体集積回路）では別途ＣＰＵを設ける必要があり、また、ＣＰＵが存在する処理回路でもその負担が大きくなるという問題を有している。
【００１１】
したがって、本発明は以上の課題に鑑みてなされたものであって、ＣＰＵや処理プログラムに負担をかけず、また、ＣＰＵが存在しない処理回路でもシリアルデータ転送の異常検知を実現可能なシリアルデータ転送システムおよびその異常検出方法を実現することを目的とする。
【００１２】
【課題を解決するための手段】
以上の課題を解決する本発明は以下に説明するものである。
（１）請求項１記載の発明は、シリアルデータ転送手段として受信手段と送信手段とをそれぞれ有する第１の処理回路および第２の処理回路を備え、前記送信手段は、通信要求信号送信用端子を介して通信要求信号を送信し、通信許可信号受信用端子を介して通信許可信号を受信し、送信データ用端子を介してデータを送信するものであり、前記受信手段は、通信要求信号受信用端子を介して通信要求信号を受信し、通信許可信号送信用端子を介して通信許可信号を送信し、受信データ用端子を介してデータを受信するものであり、前記第１の処理回路と前記第２の処理回路との間では、前記通信要求信号送信用端子と前記通信要求信号受信用端子とが信号線を介して接続され、前記通信許可信号受信用端子と前記通信許可信号送信用端子とが信号線を介して接続され、前記送信データ用端子と前記受信データ用端子とが信号線を介して接続されており、前記第１の処理回路の前記送信手段と前記第２の処理回路の前記受信手段との間、および、前記第２の処理回路の前記送信手段と前記第１の処理回路の前記受信手段と間でデータ転送をおこなうシリアルデータ転送システムであって、テストモード時には一方の処理回路がテストモード送信側として設定され、他方の処理回路がテストモード受信側として設定され、前記処理回路がテストモード送信側となった場合に前記送信手段からテストデータを発生するテストデータ送信部と、前記処理回路がテストモード送信側となった場合に前記送信手段からのテストデータを前記通信要求信号送信用端子から送信させ、前記処理回路がテストモード受信側となった場合に前記受信データ用端子から受信したテストデータを前記通信要求信号送信用端子に折り返す第１切替手段と、前記処理回路がテストモード送信側あるいはテストモード受信側のいずれの場合にも、前記通信要求信号受信用端子からのテストデータを前記通信許可信号送信用端子に折り返し、前記通信許可信号受信用端子からのテストデータを前記送信データ用端子に折り返す第２切替手段と、前記処理回路がテストモード送信側となった場合に各信号線を循環して前記受信部で受信したテストデータにより異常検出を行うテストデータ比較部と、を備えることを特徴とするシリアルデータ転送システムである。
【００１３】
この発明では、テストモード送信側となる一方の処理回路から送信されたテストデータは、テストモード受信側となる他方の処理回路との間で折り返され、全ての信号線を経由して循環してからテストモード送信側となる一方の処理回路に戻る。
【００１４】
これにより、２本以上の信号線を必要とするシリアルデータ転送手段を有する二つの信号処理回路のデータ転送において、その信号線上に異常があるかを信号線数や部品点数を増やさず、ＣＰＵや処理プログラムの負荷を増加させず、また通常動作時の信号線の入出力の方向を維持したまま、異常を自動検出できる。
【００１５】
このため、ＣＰＵや処理プログラムに負担をかけず、また、ＣＰＵが存在しない処理回路でも容易にシリアルデータ転送の異常検知が実現可能になる。
たとえば、処理回路をＡＳＩＣ等の集積回路とした場合、集積回路自体に比較的簡単なテスト回路を搭載することで、製品本体のコストアップや部品点数増加はない。
【００１６】
なお、前記テストデータ比較部は、送信したテストデータと受信したテストデータとの比較により異常検出を行う。また、前記テストデータ比較部は、テストデータを送信してから、テストデータを受信するまでの時間間隔により異常検出を行う。
【００１７】
また、テストモードに設定するモード設定手段と、テストモードに設定されているかを判別するモード判別手段を備え、前記モード判別手段の判別結果により、前記第１切替手段の信号伝達状態が切り替わる、ようにすることが可能である。
【００１８】
また、前記モード設定手段は、システムの電源投入時から一定時間はテストモードの設定を行う、ことが望ましい。また、前記モード設定手段は、前記テストデータ比較部により異常が検出されなかった場合に、テストモード送信側とテストモード受信側を入れ替える、ことが望ましい。
【００１９】
また、時間計測手段を備え、前記モード設定手段は、前記時間計測手段の計測結果に基づいて、テストモード送信側とテストモード受信側を入れ替える、ことが望ましい。
【００２０】
（２）請求項８記載の発明は、シリアルデータ転送手段として受信手段と送信手段とをそれぞれ有する第１の処理回路および第２の処理回路を備え、前記送信手段は、通信要求信号送信用端子を介して通信要求信号を送信し、通信許可信号受信用端子を介して通信許可信号を受信し、送信データ用端子を介してデータを送信するものであり、前記受信手段は、通信要求信号受信用端子を介して通信要求信号を受信し、通信許可信号送信用端子を介して通信許可信号を送信し、受信データ用端子を介してデータを受信するものであり、前記第１の処理回路と前記第２の処理回路との間では、前記通信要求信号送信用端子と前記通信要求信号受信用端子とが信号線を介して接続され、前記通信許可信号受信用端子と前記通信許可信号送信用端子とが信号線を介して接続され、前記送信データ用端子と前記受信データ用端子とが信号線を介して接続されており、前記第１の処理回路の前記送信手段と前記第２の処理回路の前記受信手段との間、および、前記第２の処理回路の前記送信手段と前記第１の処理回路の前記受信手段と間でデータ転送をおこなうシリアルデータ転送システムでの異常を検出する異常検出方法であって、テストモード時にはいずれか一方の処理回路をテストモード送信側、他方の処理回路をテストモード受信側と設定し、テストモード送信側の前記処理回路の前記送信手段からのテストデータを前記通信要求信号送信用端子から送信させ、テストモード受信側の前記処理回路の前記通信要求信号受信用端子からのテストデータを前記通信許可信号送信用端子に折り返し、テストモード送信側の前記処理回路の前記通信許可信号受信用端子からのテストデータを前記送信データ用端子に折り返し、テストモード受信側の前記処理回路の前記受信データ用端子から受信したテストデータを前記通信要求信号送信用端子に折り返し、テストモード送信側の前記処理回路の前記通信要求信号受信用端子からのテストデータを前記通信許可信号送信用端子に折り返し、テストモード受信側の前記処理回路の前記通信許可信号受信用端子からのテストデータを前記送信データ用端子に折り返し、テストモード送信側の前記処理回路の前記受信データ用端子から受信したテストデータを前記受信手段に導き、テストモード送信側の前記処理回路の前記受信手段で、送信したテストデータと受信したテストデータとの比較により異常検出を行う、ことを特徴とするシリアルデータ転送システムの異常検出方法である。
【００２１】
この発明では、テストモード送信側となる一方の処理回路から送信されたテストデータは、テストモード受信側となる他方の処理回路との間で折り返され、全ての信号線を経由して循環してからテストモード送信側となる一方の処理回路に戻る。
【００２２】
これにより、２本以上の信号線を必要とするシリアルデータ転送手段を有する二つの信号処理回路のデータ転送において、その信号線上に異常があるかを信号線数や部品点数を増やさず、ＣＰＵや処理プログラムの負荷を増加させず、また通常動作時の信号線の入出力の方向を維持したまま、異常を自動検出できる。
【００２３】
このため、ＣＰＵや処理プログラムに負担をかけず、また、ＣＰＵが存在しない処理回路でも容易にシリアルデータ転送の異常検知が実現可能になる。
【００２４】
【発明の実施の形態】
以下に、本発明の実施の形態例を詳細に説明する。
図１は本発明の実施の形態例のシリアルデータ転送システムの基本的な詳細構成を示すブロック図である。また、図２はシリアルデータ転送システムの基本的な概略構成を示すブロック図である。
【００２５】
ここでは、シリアルデータ転送回路１００とシリアルデータ転送回路２００とから構成されるシリアルデータ転送システムの一例を示す。まず、図２により、全体の概略構成を説明する。
【００２６】
本実施の形態例では、シリアルデータ転送回路１００とシリアルデータ転送回路２００とは略同一の回路構成になっており、シリアルデータ転送回路１００、シリアルデータ転送回路２００は、それぞれ独立した処理回路であり、ＡＳＩＣ等の半導体集積回路などで構成される。そして、それぞれ、データ送信を行う送信手段１１０，２１０、データ受信を行う受信手段１２０，２２０、送受信以外の各種の機能を実現するための別機能回路１９０，２９０を備えている。
【００２７】
つぎに、図１を参照して送受信に関する詳細な回路構成を説明する。この図１では、シリアルデータ転送回路１００とシリアルデータ転送回路２００とは同一の回路構成になっている場合を示している。なお、シリアルデータ転送回路１００、シリアルデータ転送回路２００は、それぞれ独立した処理回路であり、ＡＳＩＣ等の半導体集積回路などで構成される。
【００２８】
まず、シリアルデータ転送回路１００の内部構成について説明する。なお、シリアルデータ転送回路２００については、シリアルデータ転送回路１００と同一構成であるので詳細説明は省略する。
【００２９】
なお、この実施の形態例の説明では、シリアルデータ転送回路１００がテストモード送信側となる一方の処理回路、シリアルデータ転送回路２００がテストモード受信側となる他方の処理回路、となっている場合を例にして説明を行う。
【００３０】
送信手段１１０は、通常時には通信要求信号（ＲＴＳ）をＳＲＥＱ端子より送信し、これに対する通信許可信号（ＣＴＳ）をＳＡＣＫ端子で相手側より受信した場合に、送信データ（ＴｘＤ）をＳＤＡＴＡ端子より送信するものである。なお、本実施の形態例の特徴として、テストモード時には送信手段１１０内のテストデータ送信部１１１よりテストデータの送信を行う。
【００３１】
受信手段１２０は、通常時には通信要求信号（ＲＴＳ）をＭＲＥＱ端子で受信した場合にこれに対する通信許可信号（ＣＴＳ）をＭＡＣＫ端子より送信し、相手側からの送信データを受信データ（ＲｘＤ）としてＭＤＡＴＡ端子で受信するものである。なお、本実施の形態例の特徴として、テストモード時には受信手段１２０内のテストデータ比較部１２１で受信したテストデータの比較を行う。
【００３２】
１３１はテストモードの設定とテストモード送信側かテストモード受信側かを処理回路に知らせるためのモード信号を受けて、その結果を送信手段１１０と受信手段１２０とに伝達する論理回路である。なお、この実施の形態例では、テストＡ＝Ｌで通常モード，テストＡ＝Ｈでテストモードになり、テストＡ＝Ｈ，テストＢ＝Ｈでテストモード送信側，テストＡ＝Ｈ，テストＢ＝Ｌでテストモード受信側になる。
【００３３】
１４１は第１切替手段としてのセレクタであり、テストモード時のテストモード送信側では送信手段１１０からのテストデータを通信要求信号（ＲＴＳ）送出用のＳＲＥＱ端子に接続された信号線から送信させ、受信データ（ＲｘＤ）用の信号線で受信したテストデータを受信手段１２０に導く。
【００３４】
１４２は第１切替手段としてのセレクタであり、テストモード時にはセレクタ１４１を通過した送信手段１１０からのテストデータを通信要求信号（ＲＴＳ）送出用のＳＲＥＱ端子に接続された信号線から送信させ、通常時は送信手段１１０からの通信要求信号（ＲＴＳ）をＳＲＥＱ端子に接続された信号線から送信させる。
【００３５】
１４３は第２切替手段としてのセレクタであり、テストモード時には相手の処理回路からの通信許可信号（ＣＴＳ）受信用のＳＡＣＫ端子に接続された信号線で受信されて振り分け用の論理回路１６２を通過したテストデータを、通常時には送信手段１１０からの送信データ（ＴｘＤ）を、送信データ（ＴｘＤ）用のＳＤＡＴＡ端子に接続された信号線から送信させる。この場合、論理回路１６２とセレクタ１４３が折り返し手段を構成している。
【００３６】
１４４は第２切替手段としてのセレクタであり、テストモード時には相手の処理回路からの通信要求信号（ＲＴＳ）受信用のＭＲＥＱ端子に接続された信号線で受信されて振り分け用の論理回路１６４を通過したテストデータを、通常時には受信手段１２０からの通信許可信号（ＣＴＳ）を、通信許可信号（ＣＴＳ）用のＭＡＣＫ端子に接続された信号線から送信させる。この場合、論理回路１６４とセレクタ１４４が折り返し手段を構成している。
【００３７】
１６１と１６２とはテストモード時のテストデータと通常時の通信許可信号とを振り分ける論理回路である。１６３と１６４とはテストモード時のテストデータと通常時の通信要求信号とを振り分ける論理回路である。１５１〜１５６は各端子を通過するデータを増幅するバッファアンプである。
【００３８】
また、テストモード受信側に設定されたシリアルデータ転送回路２００の各セレクタも、図１に示してるように、第１切替手段と第２切替手段を構成している。
なお、以上の各セレクタは、印加されるテストＡまたはテストＢがＨの場合にはＨ側の入力が出力され、印加されるテストＡまたはテストＢがＬの場合にはＨとは逆の側の入力が出力されるように構成されている。
【００３９】
以下、図１のシリアルデータ転送システムのエラー検出についての動作説明を行う。
ここでは、シリアルデータ転送回路１００にはテストＡ＝Ｈ，テストＢ＝Ｈが印加されることでテストモード送信側に設定され、シリアルデータ転送回路２００にはテストＡ＝Ｈ，テストＢ＝Ｌが印加されることでテストモード受信側に設定された場合を考える。
【００４０】
この場合、アンド論理の論理回路１３１には両入力にＨが印加されるため、その出力はＨになる。
そして、この論理回路１３１の出力Ｈがテストデータ送信部１１１に印加されるため、テストデータ送信部１１１はテストデータを出力する。また、この論理回路１３１の出力Ｈがテストデータ比較部１２１に印加されるため、テストデータ比較部１２１はテストデータを受信した場合には比較を行う準備をしている。
【００４１】
テストデータ送信部１１１からのテストデータは、通常の送信データと同様に送信手段１１０データ端子から出力される。このテストデータは、セレクタ１４１とセレクタ１４２とを通過し（図３ア）、通信要求信号送出用のＳＲＥＱ端子に接続された信号線を経由してシリアルデータ転送回路２００に向かう（図３イ）。
【００４２】
シリアルデータ転送回路１００からの通信要求信号受信用のＭＲＥＱ端子に接続された信号線で受信されたテストデータは、アクティブになっている振り分け用の論理回路２６４を通過し、セレクタ２４４で折り返されて（図３ウ）、通信許可信号用のＭＡＣＫ端子に接続された信号線から再びシリアルデータ転送回路１００に向けて送信される（図３エ）。
【００４３】
シリアルデータ転送回路２００からの通信許可信号受信用のＳＡＣＫ端子に接続された信号線で受信されたテストデータは、アクティブになっている振り分け用の論理回路１６２を通過し、セレクタ１４３で折り返されて（図３オ）、送信データ用のＳＤＡＴＡ端子に接続された信号線から再びシリアルデータ転送回路２００に向けて送信される（図３カ）。
【００４４】
シリアルデータ転送回路１００からの送信データ用のＭＤＡＴＡ端子に接続された信号線で受信されたテストデータは、セレクタ２４１とセレクタ２４２とで折り返されて（図３キ）、通信要求信号用のＳＲＥＱ端子に接続された信号線から再びシリアルデータ転送回路１００に向けて送信される（図３ク）。
【００４５】
シリアルデータ転送回路２００からの通信要求信号受信用のＭＲＥＱ端子に接続された信号線で受信されたテストデータは、アクティブになっている振り分け用の論理回路１６４を通過し、セレクタ１４４で折り返されて（図３ケ）、通信許可信号用のＭＡＣＫ端子に接続された信号線から再びシリアルデータ転送回路２００に向けて送信される（図３コ）。
【００４６】
シリアルデータ転送回路１００からの通信許可信号受信用のＳＡＣＫ端子に接続された信号線で受信されたテストデータは、アクティブになっている振り分け用の論理回路２６２を通過し、セレクタ２４３で折り返されて（図３サ）、送信データ用のＳＤＡＴＡ端子に接続された信号線から再びシリアルデータ転送回路１００に向けて送信される（図３シ）。
【００４７】
シリアルデータ転送回路２００からの送信データ用のＭＤＡＴＡ端子に接続された信号線で受信されたテストデータは、セレクタ２４１は通過せず、受信手段１２０のデータ端子で受信される（図３ス）。
【００４８】
すなわち、シリアルデータ転送回路１００から送信されたテストデータが、シリアル転送に使用される全ての信号線を循環して再びシリアルデータ転送回路１００に戻ってくる。
【００４９】
この時点で、テストデータ比較部１２１において、送信手段１１０から送信したテストデータと、循環して受信手段１２０に届いたテストデータとの内容の比較を行う。
【００５０】
このようにして比較を行った結果、送信したテストデータと受信したテストデータとが一致すれば信号線は正常である（異常なし）と判定する。この場合には、テストモードを終了して通常モードに移行すればよい。
【００５１】
また、比較結果が一致しなければ、いずれかの信号線に異常有りと判定する。なお、異常有りの場合には、その結果をシステムのＣＰＵや表示手段などに伝達することが望ましい。
【００５２】
また、シリアルデータ転送回路１００内に時間計測手段（図示せず）を備えておいて、テストデータを送信してから、テストデータを受信するまでの時間間隔の値により異常検出を行うことも可能である。これにより、未結線を検出できる。なお、比較結果が一致しない場合の異常とテストデータが戻ってこない異常とを区別してＣＰＵや表示手段に伝達することが望ましい。
【００５３】
これにより、２本以上の信号線を必要とするシリアルデータ転送手段を有する二つの信号処理回路のデータ転送において、その信号線上に異常があるかを信号線数や部品点数を増やさず、ＣＰＵや処理プログラムの負荷を増加させず、また通常動作時の信号線の入出力の方向を維持したまま、異常を自動検出できる。
【００５４】
このため、ＣＰＵや処理プログラムに負担をかけず、また、ＣＰＵが存在しない処理回路でも容易にシリアルデータ転送の異常検知が実現可能になる。
たとえば、処理回路をＡＳＩＣ等の集積回路とした場合、集積回路自体に比較的簡単なテスト回路を搭載することで、製品本体のコストアップや部品点数増加はない。
【００５５】
なお、テストデータとしては、図４に示すようなスタートビットとストップビットを備えた１バイトデータ、あるいは、ブロック転送（１バイトデータを数バイトと順番に連続して転送し、この場合は最初の１バイト目にテストデータであることを示す情報にする）として、受信したテストデータをテストデータ比較部１２１において偶発的な一致により異常なしとの判断がくだされないようにすることが望ましい。
【００５６】
また、テストＡとテストＢとを切り替えて、テストモード送信側とテストモード受信側とを逆にすることも可能である。また、各シリアルデータ転送回路間の配線数が奇数の場合は、シリアルデータ転送回路１００が送信側になり１往復チェックし、その後シリアルデータ転送回路２００が送信側になり１往復チェックすればよい。これにより、２重にチェックする配線が存在することになるが、奇数の信号線についてもテストが可能になる。
【００５７】
また、いずれか一方からのテストにより異常が検出されなかった場合に、テストモード送信側とテストモード受信側を入れ替える、ことも望ましい。さらに、時間計測手段を備え、前記モード設定手段は、前記時間計測手段の計測結果に基づいて、テストモード送信側とテストモード受信側を入れ替える、ことも望ましい。これらの場合、テストモード送信側になる場合には、時間計測に一定のマージンを持たせることが望ましい。
【００５８】
なお、以上の動作で、システムの電源投入時から一定時間はテストモードの設定を行う、ことが望ましい。これにより、電源投入のたびに自動的に信号線のテストが可能になる。そして、一定時間経過後に通常モードに移行させる。
【００５９】
また、シリアルデータ転送回路１００とシリアルデータ転送回路２００とで電源投入のタイミングが異なる場合には、テストモード送信側でマージンを考えて、一定時間経過後にテストデータの送信を開始することが望ましい。
【００６０】
なお、以上の各場合に、時間計測手段を持たない場合には、外部に切替指示手段を設けることで対処することができる。
また、以上の各場合に、信号線の配線が交差していてテストデータ送信部１１１からの送信データがテストデータ比較部１２１に届いてしまう場合には、異常を検知することができない。このような異常を検知するためには、テストデータを１往復ずつ順番にチェックできるような形のセレクタを設ければよい。この場合には、１往復で異常がなければ、次の１往復、あるいは最初の１往復と次の１往復とを加えた２往復、というようにすればよい。
【００６１】
以上のような本実施の形態例により、各種の機器において、複数の処理回路，複数の回路基板，複数の半導体集積回路などが存在していて、それらの間でデータ転送を行う場合に、配線上のさまざまな検証が可能になる。
【００６２】
▲１▼配線が切れている
この場合、送信側からのテストデータがいっまで経っても、送信側のテストデータ比較部に送られてこないことになる。受信する際にはスタートビットを検出してからデータを読み取るので、スタートビットがなければ、配線が切れているなどの配線ミスがあることになる。
【００６３】
▲２▼配線が交差している
この場合、図１の回路であるとテストモード送信側からのテストデータはテストデータ比較部１２１に戻ってくることになる。よって上述したように１往復ずつチェックするセレクタを設けることにより交差しているという異常も検出可能になる。
【００６４】
▲３▼配線上の部品定数ミス
たとえば、コンデンサの定数を間違え、信号波形が読み取れないほど鈍ってしまっている（信号劣化）場合、テストモード送信側が自分自身で出力したテストデータを読み取れなくなり、テストデータ比較部１２１でエラーとなる。逆に、テストデータ比較部１２１で一致が確認できれば、配線上の部品定数は送受信に関して問題ない範囲であると判断することができる。
【００６５】
【発明の効果】
以上詳細に説明したように、以下のような効果が得られる。
本発明では、テストモード送信側となる一方の処理回路から送信されたテストデータは、テストモード受信側となる他方の処理回路との間で折り返され、全ての信号線を経由して循環してからテストモード送信側となる一方の処理回路に戻る。
【００６６】
これにより、２本以上の信号線を必要とするシリアルデータ転送手段を有する二つの信号処理回路のデータ転送において、その信号線上に異常があるかを信号線数や部品点数を増やさず、ＣＰＵや処理プログラムの負荷を増加させず、また通常動作時の信号線の入出力の方向を維持したまま、異常を自動検出できる。
【００６７】
このため、ＣＰＵや処理プログラムに負担をかけず、また、ＣＰＵが存在しない処理回路でも容易にシリアルデータ転送の異常検知が実現可能になる。たとえば、処理回路をＡＳＩＣ等の集積回路とした場合、集積回路自体に比較的簡単なテスト回路を搭載することで、製品本体のコストアップや部品点数増加はない。
【図面の簡単な説明】
【図１】本発明の実施の形態例のシリアルデータ転送システムの構成や接続状態を示す機能ブロック図である。
【図２】本発明の実施の形態例のシリアルデータ転送システムの構成や接続状態を示す機能ブロック図である。
【図３】本発明の実施の形態例のシリアルデータ転送システムの動作状態を示す機能ブロック図である。
【図４】本発明の実施の形態例で使用するテストデータの様子を模式的に示す説明図である。
【符号の説明】
１００ シリアルデータ転送回路
１１０ 送信手段
１１１ テストデータ送信部
１２０ 受信手段
１２１ テストデータ比較部
２００ シリアルデータ転送回路
２１０ 送信手段
２１１ テストデータ送信部
２２０ 受信手段
２２１ テストデータ比較部
Claims (8)
- シリアルデータ転送手段として受信手段と送信手段とをそれぞれ有する第１の処理回路および第２の処理回路を備え、
前記送信手段は、通信要求信号送信用端子を介して通信要求信号を送信し、通信許可信号受信用端子を介して通信許可信号を受信し、送信データ用端子を介してデータを送信するものであり、
前記受信手段は、通信要求信号受信用端子を介して通信要求信号を受信し、通信許可信号送信用端子を介して通信許可信号を送信し、受信データ用端子を介してデータを受信するものであり、
前記第１の処理回路と前記第２の処理回路との間では、前記通信要求信号送信用端子と前記通信要求信号受信用端子とが信号線を介して接続され、前記通信許可信号受信用端子と前記通信許可信号送信用端子とが信号線を介して接続され、前記送信データ用端子と前記受信データ用端子とが信号線を介して接続されており、
前記第１の処理回路の前記送信手段と前記第２の処理回路の前記受信手段との間、および、前記第２の処理回路の前記送信手段と前記第１の処理回路の前記受信手段と間でデータ転送をおこなうシリアルデータ転送システムであって、
テストモード時には一方の処理回路がテストモード送信側として設定され、他方の処理回路がテストモード受信側として設定され、
前記処理回路がテストモード送信側となった場合に前記送信手段からテストデータを発生するテストデータ送信部と、
前記処理回路がテストモード送信側となった場合に前記送信手段からのテストデータを前記通信要求信号送信用端子から送信させ、前記処理回路がテストモード受信側となった場合に前記受信データ用端子から受信したテストデータを前記通信要求信号送信用端子に折り返す第１切替手段と、
前記処理回路がテストモード送信側あるいはテストモード受信側のいずれの場合にも、前記通信要求信号受信用端子からのテストデータを前記通信許可信号送信用端子に折り返し、前記通信許可信号受信用端子からのテストデータを前記送信データ用端子に折り返す第２切替手段と、
前記処理回路がテストモード送信側となった場合に各信号線を循環して前記受信部で受信したテストデータにより異常検出を行うテストデータ比較部と、
を備えることを特徴とするシリアルデータ転送システム。 - 前記テストデータ比較部は、送信したテストデータと受信したテストデータとの比較により異常検出を行う、
ことを特徴とする請求項１記載のシリアルデータ転送システム。 - 前記テストデータ比較部は、テストデータを送信してから、テストデータを受信するまでの時間間隔により異常検出を行う、
ことを特徴とする請求項１または請求項２のいずれかに記載のシリアルデータ転送システム。 - テストモードに設定するモード設定手段と、
テストモードに設定されているかを判別するモード判別手段を備え、
前記モード判別手段の判別結果により、前記第１切替手段の信号伝達状態が切り替わる、
ことを特徴とする請求項１乃至請求項３のいずれかに記載のシリアルデータ転送システム。 - 前記モード設定手段は、システムの電源投入時から一定時間はテストモードの設定を行う、
ことを特徴とする請求項４記載のシリアルデータ転送システム。 - 前記モード設定手段は、前記テストデータ比較部により異常が検出されなかった場合に、テストモード送信側とテストモード受信側を入れ替える、ことを特徴とする請求項１乃至請求項５のいずれかに記載のシリアルデータ転送システム。
- 時間計測手段を備え、前記モード設定手段は、前記時間計測手段の計測結果に基づいて、テストモード送信側とテストモード受信側を入れ替える、
ことを特徴とする請求項１乃至請求項５のいずれかに記載のシリアルデータ転送システム。 - シリアルデータ転送手段として受信手段と送信手段とをそれぞれ有する第１の処理回路および第２の処理回路を備え、前記送信手段は、通信要求信号送信用端子を介して通信要求信号を送信し、通信許可信号受信用端子を介して通信許可信号を受信し、送信データ用端子を介してデータを送信するものであり、前記受信手段は、通信要求信号受信用端子を介して通信要求信号を受信し、通信許可信号送信用端子を介して通信許可信号を送信し、受信データ用端子を介してデータを受信するものであり、前記第１の処理回路と前記第２の処理回路との間では、前記通信要求信号送信用端子と前記通信要求信号受信用端子とが信号線を介して接続され、前記通信許可信号受信用端子と前記通信許可信号送信用端子とが信号線を介して接続され、前記送信データ用端子と前記受信データ用端子とが信号線を介して接続されており、前記第１の処理回路の前記送信手段と前記第２の処理回路の前記受信手段との間、および、前記第２の処理回路の前記送信手段と前記第１の処理回路の前記受信手段と間でデータ転送をおこなうシリアルデータ転送システムでの異常を検出する異常検出方法であって、
テストモード時にはいずれか一方の処理回路をテストモード送信側、他方の処理回路をテストモード受信側と設定し、
テストモード送信側の前記処理回路の前記送信手段からのテストデータを前記通信要求信号送信用端子から送信させ、
テストモード受信側の前記処理回路の前記通信要求信号受信用端子からのテストデータを前記通信許可信号送信用端子に折り返し、
テストモード送信側の前記処理回路の前記通信許可信号受信用端子からのテストデータを前記送信データ用端子に折り返し、
テストモード受信側の前記処理回路の前記受信データ用端子から受信したテストデータを前記通信要求信号送信用端子に折り返し、
テストモード送信側の前記処理回路の前記通信要求信号受信用端子からのテストデータを前記通信許可信号送信用端子に折り返し、
テストモード受信側の前記処理回路の前記通信許可信号受信用端子からのテストデータを前記送信データ用端子に折り返し、
テストモード送信側の前記処理回路の前記受信データ用端子から受信したテストデータを前記受信手段に導き、
テストモード送信側の前記処理回路の前記受信手段で、送信したテストデータと受信したテストデータとの比較により異常検出を行う、
ことを特徴とするシリアルデータ転送システムの異常検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22827499A JP3600480B2 (ja) | 1999-08-12 | 1999-08-12 | シリアルデータ転送システムおよび異常検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22827499A JP3600480B2 (ja) | 1999-08-12 | 1999-08-12 | シリアルデータ転送システムおよび異常検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001051912A JP2001051912A (ja) | 2001-02-23 |
| JP3600480B2 true JP3600480B2 (ja) | 2004-12-15 |
Family
ID=16873920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22827499A Expired - Fee Related JP3600480B2 (ja) | 1999-08-12 | 1999-08-12 | シリアルデータ転送システムおよび異常検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3600480B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4869234B2 (ja) * | 2005-08-26 | 2012-02-08 | パナソニック株式会社 | 信号ソース装置 |
| JP4973858B2 (ja) * | 2007-06-12 | 2012-07-11 | オムロン株式会社 | Ｉｏユニット |
-
1999
- 1999-08-12 JP JP22827499A patent/JP3600480B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001051912A (ja) | 2001-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2004095297A2 (en) | A high performance serial bus testing methodology | |
| JPH0746322B2 (ja) | 障害装置特定システム | |
| US5537535A (en) | Multi-CPU system having fault monitoring facility | |
| JP3600480B2 (ja) | シリアルデータ転送システムおよび異常検出方法 | |
| EP0725514A1 (en) | Port address resolution device | |
| JP2000040040A (ja) | データ通信装置及びプログラムを記憶した記憶媒体 | |
| JP3473951B2 (ja) | データ処理装置およびシステム | |
| JP3591383B2 (ja) | 共有バス障害診断装置及び方法 | |
| JP2746280B2 (ja) | 伝送装置の装置内監視方式 | |
| KR100267344B1 (ko) | 에이치.디.엘.씨(hdlc)버스 구조 교환기 시스템의 전송 데이터 충돌 방지 장치 및 그 방법 | |
| US6553519B1 (en) | Method for detecting signal transfer errors in near real time in a digital system | |
| JPH11338594A (ja) | 接触不良検出回路 | |
| KR930006894B1 (ko) | 전자 교환기의 신호단말그룹 정합회로 | |
| JP2001331384A (ja) | パッケージ間通信障害検出システム及びその方法 | |
| KR100474770B1 (ko) | 다중 비동기 직렬 통신 장치 | |
| JP2001186581A (ja) | 障害検出装置及び障害検出方法 | |
| JPH0983548A (ja) | 衝突検出装置 | |
| JP2919366B2 (ja) | バス障害処理方式 | |
| JPS62200432A (ja) | 複数のコンピユ−タを有するコンピユ−タ装置 | |
| JPS6248833A (ja) | ト−クン形式 | |
| JPH11284605A (ja) | 情報処理システムおよびそのシリアル通信方法 | |
| JPH04267631A (ja) | パリティビット付加方式 | |
| KR20000056731A (ko) | 에이치.디.엘.씨 데이터의 통신 에러 방지 장치 | |
| JPH0574257B2 (ja) | ||
| JPH04321140A (ja) | エラー発生部指摘方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040823 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040916 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |