JPH01262486A - 信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、信号処理装置に関し、更に詳しくは、信号処
理回路の故障を検査することが可能な信号処理装置に関
する。

（発明の背Ｗ４） 近年、信号処理回路には、ゲートアレイ等に代表される
カスタムＩＣが多数使用されている。更に、装置の多機
能化のためにカスタムＩＣ１個あたりの入出力数は増加
すると共に、多数のカスタムＩＣが直列若しくは並列に
接続されている。

この様なＩＣのパッケージとしては、入出力を多数使用
できるフラット型、チップキャリア型に代表される表面
実装型が多く使用されている。この様な場合、表面実装
時にオーブン（テンプラ）。

部品の位置ずれ、パターン断線等により、回路が断線し
、正常に動作しない場合がある。その他、半田ブリッジ
やパターンショートを原因とするものや、ＩＣ自体の故
障を原因とする回路故障も考えられる。

これらの回路故障を発見する方法としては、以下の方法
がある。

（１）目視による外Ｉ２チエツク。

（２）テスタを使用し、２点間の導通検査。

（３）ＩＣの入出力信号の波形観１ｓ。

（４）所定の１０グラムにより動作させ、ボードテスタ
で各部の信号を確認する。

（発明が解決しようとする課題） 上記した方法によれば、以下に述べるような欠点がある
。その欠点について、上記の項目に合わせて説明する。

（１）〜（３）人間の軽験に頼るため、故障の発見率を
高くできない。また、熟練や多くの工数を要する。

（４）専用の装Ｍ（専用ボードテスタ）を必要とするた
め、費用がかかる。また、専用のプログラムの作成など
の工数を要する。

フラットパッケージｆｃを使用している場合は、そのま
までは検査することができない。また、高密度実装の基
板ではボードテスタのコンタクドブＯ−ブを使用するこ
とができず、検査不可能である。

また、故障発生から対処までの間に、異常動作をし、他
の部品の破壊、事故をもたらす恐れもある。

本発明は上記問題点に鑑みてなされたもので、その目的
とするところは、簡単な構成で、信号処理回路等の故障
検査が容易にできる信号処理装置を実現することにある
。

（課題を解決するための手段） 上記課題を解決する本発明は、信号処理を行うため、デ
ータ伝達手段を介し直列に接続された第１及び第２の信
号処理手段を有する信号処理装置であって、第２の信号
処理手段は、データ伝達手段を介し第１の信号処理手段
から与えられる入力データを記憶する入力データ記憶手
段と、この入力データ記憶手段で記憶されたデータをデ
ータ伝達手段を介し前記第１の信号処理手段に返送する
データ返送手段とを具備し、第１の信号処理手段は、デ
ータ伝送手段を介し第２の信号処理手段に出力するデー
タを記憶する出力データ記憶手段と、この出力データ記
憶手段で記憶されたデータと前記データ返送手段から返
送されたデータとを比較することによりデータ伝達手段
の故障を検出する故障検出手段とを具備したことを特徴
とするものである。

（作用） 本発明では、第１の信号処理手段からデータ伝送手段を
介して第２の信号処理手段に供給された検査データを入
力データ記憶手段が記憶する。データ返送手段は入力デ
ータ記憶手段で記憶された検査データを第１の信号処理
手段に返送する。第１の記憶手段内の出力データ記憶手
段は、第２の信号処理手段に出力したデータを出力デー
タ記憶手段が記憶している。この出力データ記憶手段の
記憶データと、データ返送手段から返送されたデータと
を比較して、両者が異なっていれば故障と判断する。

（実施例） 以下、図面を参照して、本発明の実施例を詳細に説明す
る。

第１図は本発明の一実施例の要部の構成を示す構成図で
ある。

図において、１０は■Ｃ等で構成され、ｎ（ｎは１以上
の正の整数）チャンネルの信号処理を行う第１信号処理
手段である。ここで、１０ａはテストと通常動作とをＶ
Ｊ換えるためのテストモードデータが印加される端子、
１０ｂはテスト時にテストデータが印加される端子、１
０ｃはテスト時にテストトリガか印加される端子である
。１１は第１チヤンネルの信号処理部（図示せず）から
の信号を出力するための第１出力部である。１１ａはテ
ストモードデータに従い、信号処理部からの信号若しく
はテストデータを切換えるセレクタ、１１ｂはテストト
リガによって状態が制御される出力バッフ７．１１ｃは
信号線を介して第２信号処理手段の入力端子とデータの
授受を行うための出力端子、１１ｄはテスト１へリガに
よってスルー状態及びラッチ状態が切替わるＤタイプラ
ッチ回路（以下、単にラッチ回路という）、１１ｅは出
力端子１１ｃに表れているデータを増幅する入力バッフ
ァ、１１「はラッチ回路１，１ｄの出力と入力バッフ７
１１ｅの出力とを比較することにより回路の異常を検出
する排他的論理和回路、１１ｇは排他的論理和回路１１
「の異常時における出力を増幅する出力バッフ？、１１
ｈは異常検出信号出力端子である。以下、第ロチヤンネ
ルの第ｎ出力部１ｎまで同じ構成であるため、説明は省
略する。２０はＩＣ等で構成され、ｎチャンネルの信号
処理を行う第２信号処理手段である。この第２信号処理
手段２０は、第１信＠処理手段１０の出力を更に信号処
理するため、各チャンネルの入力端子は第１信号処理手
段１０の各出力端子と信号線を介して直列接続されてい
る。２０ａはテスト時にテストトリガが印加される端子
である。２１は第１出力部１１からの信号を入力し、信
号処理部（図示せず）に伝達するための第１人力部であ
る。２１ａは信号線を介して第１信号処理手段１０の出
力端子とデータの授受を行うための入力端子、２１１）
は入力端子２１ａを通過したデータを増幅して信号処理
部（図示せず）に伝達するための入力バッフ／７．２１
Ｃはテストトリガによってスルー状態及びラッチ状態が
切替わるラッチ回路、２１（Ｉはテストトリガによって
状態がυＪｔｌｌｌされる出力バッフ？である。以下、
第ｎチャンネルの第ｎ入力部２ｎまで同じ構成であるた
め、詳細な説明は省略する。

第２図は本発明の全体の概略構成を示′１ｊｆｌＩ成図
である。図において、第１図と同一物には同一番号を付
し、説明は省略する。３０はテストデータ。

テストモードデータ、テストトリガを発生して、前記第
１信号処理手段１０及び第２信号処理手段２０に印加す
るフントロール部、３１はコントロール部３０からの指
示及び第１信号処理手段１０からの異常検出信号に基づ
いて表示を行う表示部である。

以下、第１図及び第２図により動作の説明を行う。

先ず、通常の信号処理時の動作について説明する。この
時、端子１０ａに印加されるテストモードデータはＯ１
端子１０ｃ及び端子２０ａに印加されるテストトリガも
Ｏに設定し工おく。この為、セレクタ１１ａは出力信号
側に、出力バッフ７１１ｂはスルー状態に、ラッチ回路
１１ｄはスルー状態に、出力バッフ７２１ｄはストップ
状態に、ラッチ回路２１はスルー状態になっている。第
１信号処理手段の図示しない信号処理部からの信号はセ
レクタｌｌａを通過した優、出力バッファ１１ｂを通過
し、出力端子１１Ｃから信号線を介して第２信＠処運手
段に印加される。第２信号処理手段２０の入力端子２１
ａに印加された信号は入力バッフ７２１ｂを通過した後
、図示しない信号処理部に供給されて所定の信号処理が
施される。

尚、この時、排他的論理和回路１１ｆの再入力端子に与
えられる信号は同一であるため出力はＯ（正常）であり
、異常検出信号は出力されない。

ここでは、第１チヤンネルの動作について説明したが、
第ｎチャンネルまで同様の動作を行う。

次に、テストモード時の動作について説明する。

このテストモードはｍ源投入直後若しくは信号処理後な
どに行う。この時、端子１０ａに印加されるテストモー
ドデータは１に、端子１０ｃ及び端子２０ａに印加され
るテストトリガはＯｋ：設定しておく。この為、セレク
タ１１ａはテストデータ側に切替わっており、出力バッ
フ７１１ｂはスルー状態に、ラッチ回路１１ｄはスルー
状態に、出力バッファ２１ｄはストップ状態に、ラッチ
回路２１はスルー状態になっている。

コントロール部３０からテストデータとしてＯが与えら
れると、このテストデータはセレクタ１１ａを通過した
後、出力バッフ７１１ｂを通過して、第２信号処理手段
の入力端子に印加される。

このデータは入力バッフ７２１ｂを通過し、ラッチ回路
２１ｃにも与えられている。また、バッファｌｉｅの出
力データとラッチ回路１１ｄの出力はともにＯであり、
排他的論理和回路１１ｆの出力もＯ（正常）になってお
り、異常検出信号は出力されない。

ここで、コントロール部３０からのテストトリガを１に
変更すると、出力バッフ７１１ｂはストップ状態に、ラ
ッチ回路１１ｄはラッチ状態に、ラッチ回路２１ｃはラ
ッチ状態に８、出力バッファ２１ｄはスルー状態になる
。従って、ラッチ回路１１ｄはラッチ状態になる直前の
データ０をラッチし、ラッチ回路２１Ｃもラッチ状態に
なる直前のデータＯをラッチする。ここで、出力バッフ
１２１ｄがスルー状態となっており、また出力バッフ７
１１ｂがストップ状態になっているために、ラッチ回路
２１ｃの出力Ｏが端子２１ａ、信号線。

端子１１Ｃ９入力バツフア１１ｅを通り排他的論理和回
路１１ｆの一方の入力端子に印加される。

排他的論理和回路１１ｆの他方の入力端子にはラッチ回
路１１ｄでラッチされた出力Ｏが印加されている。この
時、排他的論理和回路１１ｆの肉入力端子に与えられる
信号は同一であるため出力は０（正常）になっており、
異常検出信号は出力されない。

以上の説明では第１信号処理手段１０と第２信号処理手
段２０との間の信号線に異常が無い場合について説明し
た。次に、第１信号処理手段１０と第２信号処理手段２
０との間の信号線若しくは接続状態に異常が有る場合に
ついて説明する。

先ず、第１信号処理手段１０と第２信号処理手段２０と
の間が断線している場合について説明する。テストモー
ドデータを１に、テストトリガを０に、テストデータを
０に設定する。この為、ラッチ回路１１ｄ及び２１ｃに
０が印加される。ここで、テストトリガを１に設定する
と、出力バッフ７１１ｂはストップ状態に、ラッチ回路
１１ｄはラッチ状態に、ラッチ回路２１ｃはラッチ状態
に、出力バッフ？２１ｄはスルー状態になる。従って、
ラッチ回路１１ｄはラッチ状態になる直前のデータ０を
ラッチし、ラッチ回路２１Ｑもラッチ状態になる直前の
データＯをラッチする。排他的論理和回路１１ｆの一方
の入力端子にはラッチ回路１１ｄの出力Ｏが印加されて
いるが、信号線が断線しているために他方の入力（入力
バッファ１１ｅの出力）は不定となる。そして、テスト
トリガをＯ，テストデータを１にした優にテストトリガ
を１に変更すると、排他的論理和回路の一方の入力（ラ
ッチ回路１１ｄの出力）は１になるが、他方の入力（入
力バッファ１１ｅの出力）は不定となる。この場合、排
他的論理和回路の肉入力がたまたま同一であったとして
も、テストデータが０か１のいずれかの場合で排他的論
理和回路の肉入力が一致しないことが予想される。従っ
て、排他的論理和回路１１ｆの出力が１（異常）になり
、異常検出信号が出力される。この異常検出信号により
、表示部３１に異常が発生していることが表示される。

以上の説明は、回路が０ＭＯ８により構成されている場
合である。回路がＴＴＬ、ＮＭＯ８，ＰＭＯ３等により
構成されている場合は、信号線が断線したときは入力バ
ッフ７１１ｅの出力はＯ又は１に固定されるので、テス
トデータをＯと１と切り替えることで同様に断線を検出
できる。

次に、第１信号処理手段１０と第２信号処理手段２０と
の間が半田ブリッジやパターンショートしている場合、
若しくはバッファが故障している場合について説明する
。この場合でも、正しいレベルの信号の転送が行われな
いので、テストデータをＯと１とに切替えることで、前
記同様故障検出を行える。

表示部３１としては、発光ダイオード等を用いて、各チ
ャンネルの異常検出信号出力端子にそれぞれ接続する。

この様にすれば、どのチャンネルで異常が発生したかを
容易に確認することができる。

尚、ＩＣの入出力端子数の都合により、各チャンネル毎
に異常検出信号出力端子を設けることができない場合は
、各チャンネルの排他的論理和回路の出力をそれぞれオ
ア回路に並列入力してから、単一の異常検出信号出力と
してもよい。この方法によれば、いずれかのチャンネル
に異常が生じれば検出できるので、以後テスタ等で導通
を確認すれば良い。１つの装置内に多数のＩＣが配置さ
れている場合には、この方法も故障の早期発見に有効で
ある。

また、以上の説明では、テストデータ、テストトリガ、
テストモードデータをコントロール部から出力するもの
としたが、スイッチを設は手動でデータを与えても良い
。

第３図は、本発明の他の実施例を示す構成図である。第
１図及び第２図と同一物には同一番号を付し、説明を省
略する。３２は各部を統括するＣＰＵ、３３はＣＰＵ３
２と各回路間でデータの授受を行うためのデータバスで
ある。

この回路構成において、第１信号処理手段１０と第２信
号処理手段２０との接続は、第１図と同様にする。通常
動作時には、ＣＰ（Ｊ３２から各種データがデータバス
を介して第１信号処理手段１０と第２信号処理手段２０
とに与えられている。

テストモード時においては、ＣＰｔＪ３２からテストデ
ータ、テストモードデータ、テストトリガがデータバス
を介して第１信号処理手段１０と第２信号処理手段２０
とに与えられている。また、故障検出結果は第１信号処
理手段内に記憶しておき、ＣＰＵ３２がこの記憶内容を
読出すようにする。

そして、ＣＰ（Ｊ３２が故障箇所を判断し、表示部３１
に故障の表示を行う。この様な動作を、電源投入直後あ
るいは外部から指示があったときに行う。以上の説明で
は、２つの信号処理手段が接続された場合であるが、３
個以上の信号処理手段がＣＰＵ及びデータバスで接続さ
れている場合であっても同様な効果を得ることができる
。

ＣＰＬＪ３２と第１及び第２信号処理手段との間の故障
検出については、ＣＰＵからテストデータを送出し、各
信号処理手段がこのテストデータをＣＰｔＪに返送する
ように構成すれば良い。この為には、各信号処理手段の
データバスインターフェースに、第１図で説明したよう
な入力部を設ければ良い。

この方法によれば、通常動作時に使用しているデータバ
スを使用するので、回路及び配線の追加を最小限にする
ことができる。表示部３１としては、他の表示を行う表
示装置と兼用しても良く、また専用の表示部を設けても
良い。

次に、本発明の信号処理装置を画像処理装置に適用した
場合についての動作を第４図を用いて説明する。

図において、第１図乃至第３図と同一のものについては
同一番号を付し、説明は一省略する。４０は被写体の光
学像をレッドＲの色分解像とシアンＣの色分解除とに分
ｗｉするダイクロイックミラー、４１は、ダイクロイッ
クミラー４０により色分解されたレッドＲの色分解像を
電気信号に変換するためのＣＯＤ、４２は同様にシアン
Ｃの色分解像を電気信号に変換するためのＣＣＤ、４３
はＣＣＤ４１．４２の出力をＡ／Ｄ変換するためのＡ／
Ｄ変挽回路、４４はＡ／Ｄ変換された画像信号のうら有
効領域のみを抜き取るゲート回路、４５は画像信号（６
ビツト）をカラーコード（２ビツト）と濃度データ（６
ビツト）とに分離する色分離回路、４６は画像信号に含
まれるカラーゴーストを補正するカラーゴースト補正回
路、４７は解像度の補正を行うＭＴＦ補正回路、４８は
濃度を選択するためのＩＩＩ選択回路、４９は画像信号
を多値化するための多値化回路である。これらＭＴＦ補
正回路４７．ｍ度選択回路４８．多値化回路４９は１チ
ツプのＩＣによって構成されており、第１図及び第３図
に示した構成になっている（以下、ｌＣｂという）。５
０は画像のうち一部分の色を変換する部分色変換回路で
あり、１チツプのＩＣによって構成されており、第１図
に示した構成になっている（以下、ＩＣｃという）。５
１は画像の変倍を行う変倍回路、５２は画像信号をプリ
ンタ出力用の信号に変換するプリンタインターフェース
回路である。これら変倍回路５１．プリンタインターフ
ェース回路５２は１チツプのＩＣによって構成されてお
り、第１図に示した構成になっている（以下、ＩＣｄと
いう）。５３は各部を駆動するためのタイミング発生回
路である。このタイミング発生回路５３は１チツプのＩ
Ｃによって構成されており、第１図に示した構成になっ
ている（以下、ＩＣａという）。尚、このタイミング発
生回路５３から各部への配線は省略しである。

以下、動作を説明する。スキャナ（図示せず）によって
撮像された光学像は、ダイクロイックミラー４０により
レッドＲの色分解像とシアンＣの色分解像とに分離され
て、それぞれＣ０Ｄ４１゜４２で読み取られる。そして
、Ａ／Ｄｖｌｌ換回路４３でＡ／Ｄ変換された後、ゲー
ト、回路４４で有効Ｍｌａのみの画像信号が抜き取られ
る。このゲート回路４４にはタイミング発生回路５３か
ら有効領域を示す信号＜８４若しくはＡ３）が与えられ
ている。この画像信号は色分離回路４５で、カラーコー
ドと濃度データとに分離される。このカラーコードと濃
度データとは、カラーゴースト補正回路４６に送られて
カラーゴースト補正が行われる。

このカラーゴースト補正回路は、主走査方向、副走査方
向でカラーゴースト補正を実行する。カラーゴースト補
正された濃度データは解像度補正。

濃度選択がなされる。また、カラーコードは部分色変換
回路５０に与えられ、ＣＰＵ３２から指示があった場合
はスキャンコードに基づいて部分色変換が実行される。

濃度選択回路４８の出力は変倍回路５１により、ＣＰＵ
３２からの変倍データに基づいて、変倍が実行される。

この後、ＣＰＵ３２からの閾値データを基準にして、多
値化回路４９が変倍回路５１からの濃度データを多値化
してプリンタインターフェースに送る。この多値化信号
はプリンタインターフェース５２からプリンタ（図示せ
ず）に送出される。尚、この様な動作を行っているとき
は、タイミング回路５３はＣＰＵ３２からのタイミング
発生データを受信して、各回路にタイミング信号を与え
ている。

ところで、以上の画像処理装置において、ＩＣａはタイ
ミング発生回路を構成するカスタム■Ｃ１１ＣｂはＭＴ
Ｆ補正回路、１１度選択回路、多値化回路を構成するカ
スタムＩＣ１ＩＣｃは部分色変換回路を構成するカスタ
ムＩＣ，ＩＣｄは変倍回路、プリンタインターフェース
を構成するカスタムＩＣである。そして、それぞれのＩ
Ｃは、ＣＰＵ３２とはデータバスを介して、前述した変
倍データ、ａｌｆ！データ、スキャンコード、タイミン
グ信号等のデータの授受を行っている。また、この画像
処理装置はレッドとシアンの信号を処理する必要がある
ために、各ＩＣ内のセレクタ及び信号処理回路はレッド
用及びシアン用の２組配置されているものとする。

ここで、ｒｃａの故障検査について説明する。

画ｔＩＩｉ処理装茸の電源投入直後ある。いは画像処理
動作終了後（例えば１秒侵）に、ＣＰＵ３２からテスト
モードデータを、データバスを介してＩＣａに送出する
。これにより、ＩＣａは、通常の画像処理動作からテス
トモードに切り替わる。その後、ＣＰＵ３２はテストト
リガ及びテストデータをデータバスを介してＩＣａに送
出する。■Ｃａ内で前述したように故障の検出を行う。

その結果（異常検出信号）をＣＰＵ３２がデータバスを
介して読み出す。また、ＩＣａとＣＰＵ３２との接続に
関しても同様に故障の検査を行う。ＣＰＬＩ３２は検出
結果により［Ｃａの状態を判定し、故障があれば表示部
３１にその旨の表示を行い、ＩＣａ（タイミング発生回
路２３）の動作を停止させる。

故障がなければ、検査は終了し、通常の信号処理動作に
戻る。

ＩＣｂ、Ｉｃｅ、ＩＣｄについても同様の故障検査を実
行プ”る。この為、詳細については省略する。

以上のような構成にすることにより、人間の経験に頼ら
ず故障を発見できるので、発見率は極めて高い。また、
部品の追加を要しないので、部品追加（部品の増加）に
起因する信頼性の低下を防止できる。この為、基板面積
の増加も抑えられる。

更に、本発明は、最近多用されているフラットパッケー
ジのＩＣや高密度実装基板にも使用できる。

また、外部よりの指示若しくは内部タイミングにより自
動テストを行うことが可能なので、電源を切ったり基板
を取り外す必要がない。そして、故障検査を一定期間毎
に実行すれば、同査中に故障が発生しても、故障発生と
ほぼ同時に検出が可能である。この為、異常動作９部品
の破壊、事故を防止することも可能になる。

尚、上記した実施例では、画像処理装置に適用した場合
について説明したが、これに限定されるものではなく、
種々の信号処理装置に適用できることは言うまでもない
。

（発明の効果） 以上詳細に説明したように、本発明では、複数の信号処
理手段を備えた信号処理ｖｔ置において、第１の信号処
理手段から第２の信−号処理手段に送信したテストデー
タと、これを受信した第２の信号処理手段から第１の信
号処理手段に再送信したデータとを比較することにより
故障の検査を行うよう構成している。この為、信号処理
装置内部の故障を、簡単な回路構成で検査し、確実に発
見することのできる信号処理装置を実現することができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例の要部構成を示す構成図、第
２図は第１図の回路の全体の構成を示す構成図、第３図
及び第４図は本発明の応用例の構成を示す構成図である
。 １０・・・第１信号処理手段 １０ａ　、１０ｂ　、１０ｃ　−・・端子１１・・・第
１出力部　　　１１ａ・・・セレクタ１１ｂ・・・出力
バッフ７１１Ｃ・・・出力端子１１ｄ・・・Ｄタイプラ
ッチ回路 １１ｅ・・・入力バッファ １１ｆ・・・排他的論理和回路 １１ｇ・・・出力バッファ １１ｈ・・・異常検出データ出力端子 １２・・・第２出力部　　　１ｎ・・・第ｎ出力部２０
・・・第２信号処理手段 ２０ａ・・・端子　　　　　２１・・・第１人力部２１
ａ・・・入力端子　　　２１ｂ・・・入力バッファ２１
ｃ・・・Ｄタイプラッチ回路 ２１ｄ・・・出力バラフン　２２・・・第２人力部２ｎ
・・・第ｎ入力部　　　３０・・・コントロール部３１
・・・表示部　　　　　３２・・・ＣＰＵ４０・・・ダ
イクロイックミラー ４１．４２・・・ＣＣＤ　　　４３・・・△／Ｄ変換回
路４４・・・ゲート　　　　　４５・・・色分離回路４
６・・・カラーゴースト補正回路 ４７・・・ＭＴＦ補正回路　４８・・・ｌＩ度選択回路
４９・・・多値化回路　　　５０・・・部分色変換回路
５１・・・変倍回路 ５２・・・プリンタインターフェース ５３・・・タイミング発生回路

Claims (1)

【特許請求の範囲】
1. 信号処理を行うため、データ伝達手段を介し直列に接続
   された第１及び第２の信号処理手段を有する信号処理装
   置であって、第２の信号処理手段は、データ伝達手段を
   介し第１の信号処理手段から与えられる入力データを記
   憶する入力データ記憶手段と、この入力データ記憶手段
   で記憶されたデータをデータ伝達手段を介し前記第１の
   信号処理手段に返送するデータ返送手段とを具備し、第
   １の信号処理手段は、データ伝達手段を介し第２の信号
   処理手段に出力するデータを記憶する出力データ記憶手
   段と、この出力データ記憶手段で記憶されたデータと前
   記データ返送手段から返送されたデータとを比較するこ
   とによりデータ伝達手段の故障を検出する故障検出手段
   とを具備したことを特徴とする信号処理装置。