JP2001251275A - ディジタル復調装置 - Google Patents

ディジタル復調装置

Info

Publication number
JP2001251275A
JP2001251275A JP2000063579A JP2000063579A JP2001251275A JP 2001251275 A JP2001251275 A JP 2001251275A JP 2000063579 A JP2000063579 A JP 2000063579A JP 2000063579 A JP2000063579 A JP 2000063579A JP 2001251275 A JP2001251275 A JP 2001251275A
Authority
JP
Japan
Prior art keywords
period
signal
demodulator
digital
reception state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000063579A
Other languages
English (en)
Other versions
JP2001251275A5 (ja
JP4351783B2 (ja
Inventor
Akio Takeuchi
章生 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000063579A priority Critical patent/JP4351783B2/ja
Publication of JP2001251275A publication Critical patent/JP2001251275A/ja
Publication of JP2001251275A5 publication Critical patent/JP2001251275A5/ja
Application granted granted Critical
Publication of JP4351783B2 publication Critical patent/JP4351783B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 視聴時にフロントエンド部が機能状態であっ
ても、低消費電力化を実現できる電力制御機能を有する
ディジタル復調機を提供することを目的とする。 【解決手段】 受信されたマルチキャリア伝送信号(S
r)を復調するディジタル復調装置(AMDp)におい
て、期間特定器(14)は信号(Sr)の有効期間(T
u)である有効シンボル長(Tu)と、それに後続する
無効期間(Tg)を複写して当該有効シンボル(Tu)
の時間的に前にガードインターバルTgをして付加して
規定される1シンボルTu+Tg中に電力制御に最適な
期間(TC)を特定し、電力制御器(13)は特定され
た最適な期間(TC)に受信装置(AMDp)を構成す
る機能ブロック(FE)の動作を制御する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、受信したマルチキ
ャリア信号を復調するディジタル復調装置に関し、さら
に詳述すると電力制御機能を有するディジタル復調装置
に関する。
【0002】
【従来の技術】ディジタル受信機に用いられるディジタ
ル復調装置は低消費電力化に向けて、各機能LSIの低
電圧化や電源回路の高効率化などが進められている。チ
ューナ部、復調部、および誤り訂正部から構成されるフ
ロントエンド部においても、同様の取組が行われている
が、アナログ部においてはコストの問題もあり低消費電
力に最適なデバイスを使用できない。図10に、従来の
ディジタル復調装置を示す。ディジタル復調装置AMD
cは、チューナ10、復調器11、誤り訂正器12、ス
イッチ13、およびマイコン14を有する。チューナ1
0、復調器11、および誤り訂正器12によってフロン
トエンド部FEが構成される。フロントエンド部FE
は、スイッチ13を介してマイコン14によって電力制
御される。ディジタル復調装置AMDcにおいては、フ
ロントエンド部FEは電源が常時ON状態であり、利用
者がディジタル受信機を使用しない時には、ディジタル
復調器AMDcのチューナ10は通電されないことを前
提として構成されている。
【0003】
【発明が解決しようとする課題】しかしながら、利用者
がディジタル受信機を使用するときには、ディジタル復
調装置AMDcにおいては、フロントエンド部FEを構
成するチューナ10、復調器11、および誤り訂正器1
2の全てが機能状態(通電されて正常に動作している状
態)である。つまり、ディジタル復調装置AMDcにお
いては、通常の視聴時においては低消費電力化が実現さ
れていない。本発明は上記の課題を解決するために成さ
れたもので、通常の視聴時にフロントエンド部が機能状
態であっても、低消費電力化を実現できる電力制御機能
を有するディジタル復調機を提供することを目的とす
る。
【0004】
【課題を解決するための手段および発明の効果】信号の
有効期間である有効シンボルと、当該有効期間期間の一
部を複写して当該有効シンボルの時間的に前にガードイ
ンターバルとして付加したものを1シンボルとするマル
チキャリア信号を復調するディジタル復調装置であっ
て、前記1シンボル中において電力制御に最適な期間を
特定する期間特定器と、特定された最適な期間に受信装
置を構成する機能ブロックの動作を制御する電力制御器
とを備えることを特徴とする。
【0005】上述のように、第1の発明においては、通
常視聴時でフロントエンド部が機能状態であっても低消
費電力化を実現しうるものである。
【0006】第2の発明は、第1の発明において、最適
な期間は、DVB−T方式およびISDB−T方式の何
れかによって規定されているガードインターバル期間内
にあることを特徴とする。
【0007】第3の発明は、第2の発明において、最適
な期間は、DVB−T方式およびISDB−T方式の何
れかによって規定されているシンボル長の任意の整数倍
毎に位置することを特徴とする。
【0008】第4の発明は、第1、第2、第3、および
第4の発明の何れかの発明において、期間特定器は、受
信されたマルチキャリア信号の受信状態を監視して受信
状態を示す受信状態信号を生成する受信状態監視器を備
えると共に、受信状態信号に基づいて、前記最適な期間
が前記受信状態の悪化に従い短なるように決定すること
を特徴とする。
【0009】第5の発明は、第4の発明において、受信
状態監視器は、受信されたマルチキャリア信号の誤り率
を計測することを特徴とする。
【0010】第6の発明は、第4の発明において、受信
状態監視器は、受信されたマルチキャリア信号のCN比
を算出とすることを特徴とする。
【0011】第7の発明は、第1〜第6の発明の何れか
の発明において、機能ブロック(FE)は、受信された
マルチキャリア信号に同期してベースバンド信号を生成
するチューナと、ベースバンド信号を復調してビット系
列データを生成する復調器と、ビット系列データに誤り
訂正を施す誤り訂正器とで構成されることを特徴とす
る。
【0012】第8の発明は、第7の発明において、電力
制御器はチューナの少なくとも一部を停止させることを
特徴とする。
【0013】第9の発明は、第7発明において、電力制
御器は復調器の少なくとも一部を停止させることを特徴
とする。
【0014】第10の発明は、第7の発明において、電
力制御器はチューナおよび復調器の少なくとも一部を停
止させることを特徴とする。
【0015】
【発明の実施の形態】(第1の実施形態)以下に、図1
を参照して本発明の第1の実施形態にかかるディジタル
復調装置について説明する。ディジタル復調装置AMD
p1は、チューナ10、復調器11、誤り訂正器12、
スイッチ13、およびマイコン14P1を有する。チュ
ーナ10、復調器11、および誤り訂正器12によって
フロントエンド部FEが構成される。フロントエンド部
FEは、スイッチ13を介してマイコン14P1によっ
て電力制御される。
【0016】テレビ番組などを視聴する場合、受信され
たマルチキャリア信号Sr(以降、「受信信号Sr」と
略称する)はチューナ10で増幅、選局されてベースバ
ンド信号Sbに変換される。復調器11は、ベースバン
ド信号Sbに復調処理を施してビット系列のデータSt
に変換する。誤り訂正器12は、ビット系列データSt
の誤り部を正しいデータに変換して訂正済みビット系列
データStcを生成する。マイコン14P1は、フロン
トエンド部FEの電力制御期間を特定して、スイッチ1
3を駆動するスイッチ駆動信号Sw1を生成する。
【0017】スイッチ13は好ましくはトランジスタで
構成され、スイッチ駆動信号Sw1に基づいてマイコン
14によって事前に設定されたタイミングでフロントエ
ンド部FEをON/OFFするように駆動される。この
ように、本発明において、スイッチ13はフロントエン
ド部FE(チューナ10、復調器11、誤り訂正12)
に対する電力制御手段として、マイコン14はディジタ
ル復調装置AMDp1のフロントエンド部FEの駆動期
間を特定する電力制御手段として設けられている。つま
り、スイッチ13によて、フロントエンド部FEを構成
するチューナ10、復調器11、および誤り訂正12の
それぞれの駆動を制御できる。
【0018】図2を参照して、チューナ10の詳細な構
成について説明する。チューナ10は、アンプ18、周
波数変換器(ミキサ)19、選局器20、およびフィル
タ21を含む。つまり、上述のスイッチ13はチューナ
10を構成するアンプ18、周波数変換器19、選局器
20、フィルタ21のそれぞれの駆動を制御する。
【0019】さらに、図3を参照して、復調器11の構
成について詳しく説明する。復調器11は、直交検波器
22、FFT処理器23、キャリア復調器24、および
同期再生器25を含む。上述のスイッチ13は、復調器
11を構成する直交検波器22、FFT処理器23、キ
ャリア復調器24、および同期再生器25のそれぞれの
駆動を制する。
【0020】次に、図4に示すタイミングチャートを参
照して、ディジタル復調装置AMDp1におけるマイコ
ン14P1による電力制御方法について説明する。同図
に示すように、受信信号Srは複数の搬送波に分割して
送信されるマルチキャリア(多重搬送波)伝送信号であ
り、当該信号有効期間である有効シンボル長Tuと、当
該信号期間の時間的に後ろの無効期間部分Tgを有す
る。この無効期間部分Tgには、有効期間Tuの情報を
誤りなく再生するための情報が付加されており、何らか
の原因により受信状態が悪化した場合には、無効期間部
分Tgと有効機関部部分Tuから有効期間Tuの情報を
復調するように利用されるものとする。本実施形態にお
いては、有効期間Tuに後続する無効期間Tgに有効期
間Tuの一部を複写して、有効シンボルTuの時間的に
前にガードインターバルTgとして付加して無効期間T
g+有効期間Tuを1シンボルとする信号を受信するも
のとする。
【0021】そこで、スイッチ駆動信号Sw1は、1シ
ンボル毎に存在するガードインターバルTgに続く所定
の期間をフロントエンド部FEを駆動しない電力制御期
間TC1として設定している。電力制御期間TC1は0
より大きく無効期間Tg以下の時間である。また、電力
制御期間TC1は、1シンボル毎に1つの電力制御期間
TC1が設定設定されるので、受信信号Sr全体に関し
ても、電力制御期間TC1は0より大きく無効期間Tg
以下の時間である関係が保たれる。このようにディジタ
ル復調装置AMDp1は、マイコン14P1により設定
されたタイミングによってフロントエンド部FEの駆動
が制御されて、テレビ視聴のために必要最低限の電力で
動作できる。
【0022】このように、1シンボル毎に1つの電力制
御期間TC1を設ける代わりに、N(1以上の任意の正
数)個のシンボル毎に1つの電力制御期間TCNを設け
るようにしても良い。この関係を図4において、スイッ
チ駆動信号Sw1’として示す。なお、同図において
は、N=2の例が示されている。この電力制御期間TC
Nは、DVB−T(Digital Video Br
oadcast;ディジタルビデオ放送)方式あるいは
ISDB−T(Integrated Service
s Digital Broadcasting;統合
ディジタル放送)方式で規定されている数種類のガード
インターバルに後続して設けられる。結果、通常視聴時
でフロントエンド部FEが機能状態であっても低消費電
力化を実現できるものである。また、電力制御期間TC
Nは、Nシンボル毎に1つの電力制御期間TCNが設定
設定されるので、受信信号Sr全体に関しは、電力制御
期間TCNは0より大きく無効期間Tg/N以下の時間
である関係が保たれる。
【0023】(第2の実施形態)図5を参照して、本発
明の第2の実施形態にかかるディジタル復調装置につい
て説明する。本例にかかるディジタル復調装置AMDp
2は、図1に示したディジタル復調装置AMDp1のマ
イコン14P1がマイコン14P2に交換されると共と
もに、同マイコン14P2とフロントエンド部FEとの
間に信号処理器15が新たに設けられている。なお、デ
ィジタル復調装置AMDp2において受信される信号
は、上述の第1の実施形態にかかるディジタル復調装置
AMDp1において受信されるものと同じである。ま
た、本例においては、誤り訂正器12は、復調器11に
よって復調された有効期間Tuと無効期間Tgの復調さ
れた部分から誤り訂正が施された訂正済みビット系列デ
ータStcを出力する。
【0024】信号処理部15は、フロントエンド部FE
における受信信号Srの受信状態を監視する。つまり、
信号処理部15は、誤り訂正器12の誤り訂正動作に基
づいて、受信信号Srの確からしさを判定して、受信状
態を表す監視信号Srcを生成する。
【0025】マイコン14P2は、監視信号Srcに基
づいてフロントエンド部FEの電力制御期間を特定し
て、スイッチ13を駆動するスイッチ駆動信号Sw2を
生成する。つまり、マイコン14P2は監視信号Src
に基づいて、信号処理部15における判定が所定の確か
らしさを保つ様に事前に設定されたタイミングに従い、
スイッチ13を駆動する信号スイッチ駆動信号Sw2を
生成する。例えば、受信状態の悪化によって、フロント
エンド部FEから出力される訂正済みビット系列データ
Stcの誤り率が高くなった場合は、マイコン14P2
はスイッチ13に対して電力制御期間TC2を短くする
ためのスイッチ駆動信号Sw2を生成して出力する。無
効期間Tgの電力制御期間TC2が短くなるので、無効
期間Tg中の情報を多く復調器11に渡すことができ
る。けっか、誤り訂正率が向上する。
【0026】スイッチ13は、スイッチ駆動信号Sw2
に基づいてフロントエンド部FEを構成するチューナ1
0、復調器11、および誤り訂正器12のそれぞれをO
N/OFFする。
【0027】なお、スイッチ駆動信号Sw2によるフロ
ントエンド部FEの駆動制御タイミングは、図4を参照
して説明した電力制御期間TC1およびTCNと基本的
に同じである。ただし、電力制御期間TC1あるいはT
CNの出現タイミングが監視された受信信号Srの受信
状態が許容範囲内になるように決定することが、スイッ
チ駆動信号Sw1の場合と異なる。
【0028】(第3の実施形態)次に、図6および7を
参照して、本発明の第3の実施形態にかかるディジタル
復調装置について説明する。本例にかかるディジタル復
調装置AMDp3は、図5に示したディジタル復調装置
AMDp2の信号処理部15が誤り率計測器16に交換
されていると共にマイコン14P2がマイコン14P3
に交換されている。
【0029】誤り率計測部16は、フロントエンド部F
Eにおける受信信号Srの受信状態を監視する。つま
り、誤り率計測器16は、誤り訂正器12の誤り訂正動
作にもとづいて、受信信号Srの確からしさ(BER)
を判定して、確度信号Srpを生成する。
【0030】マイコン14P3は確度信号Srpに基づ
いて、誤り率計測器16において判定された確からしさ
(BER)を基準にしたタイミングでスイッチ13を駆
動する信号スイッチ駆動信号Sw3を生成する。
【0031】スイッチ13は、スイッチ駆動信号Sw3
に基づいてフロントエンド部FEを構成するチューナ1
0、復調器11、および誤り訂正器12のそれぞれをO
N/OFFする。
【0032】次に図7を参照して、マイコン14P3が
スイッチ駆動信号Sw3によって規定するフロントエン
ド部FEの駆動制御タイミングについて説明する。図7
(a)において、縦軸Tgcntは無効期間Tgにおけ
る制御時間(図4におけるTC2に対応)を示し、横軸
BERは誤り率計測器16によって検出された受信信号
Srの確からしさを示す。図7(b)において、縦軸1
/Nは制御期間Tgcntの出現頻度を示す。
【0033】図7(a)に示すように、確度信号Srp
が示す確からしさBERの値に応じて、時間軸の受信信
号Srに対しガードインターバルTg以降の期間である
電力制御期間Tgcntを定める。すなわち、BERの
値が高いときは受信状態が悪化しており、無効期間Tg
の情報をより多く復調に利用するために、制御期間Tg
cntを短く設定する。またBERの値が低いときは、
受信状態は良いと判断して制御期間Tgcntを長く設
定して、より省電力効果を高めることができる。かかる
構成によれば、マイコン14の設定により、テレビ視聴
のために必要最低限の電力でディジタル復調器を動作さ
せることができる。
【0034】なお、上記マイコン14のタイミングがN
シンボル毎の場合(電力制御期間TCN)には、当該動
作の頻度は図7(b)に示すとおりで上記と同様の作用
を示すものである。
【0035】なお、スイッチ駆動信号Sw3によるフロ
ントエンド部FEの駆動制御タイミングは、図4を参照
して説明した電力制御期間TC1およびTCNと基本的
に同じである。ただし、電力制御期間TC1あるいはT
CNの出現タイミングおよび個々の制御時間TCが、受
信信号Srを復調したデータの誤り率の計測値に基づい
て決定されるスイッチ駆動信号Sw1の場合と異なる。
【0036】(第4の実施形態)図8および図9を参照
して、本発明の第4の実施形態にかかるディジタル復調
装置について説明する。本実施形態にかかるディジタル
復調装置AMDp4は、図8に示すように、図6に示し
たディジタル復調装置AMDp3の誤り率計測器16が
CN算出器17に交換されていると共にマイコン14P
3がマイコン14P4に交換されている。
【0037】CN算出器17は、誤り率計測器16と同
様にフロントエンド部FEにおける受信信号Srの受信
状態を監視するが、ただし誤り訂正器12にではなく復
調器11に接続されている。つまり、CN算出器17
は、前記復調器11の動作に基づいて受信信号Srの純
度(CN比)を検出してCN比信号Srnを生成する。
マイコン14P4は、CN比信号Scnに基づいて、受
信信号Srの純度(C/N)を基準にしたタイミング
で、スイッチ13を駆動させるスイッチ駆動信号Sw4
を生成する。
【0038】次に図9を参照して、マイコン14P4が
スイッチ駆動信号Sw4によって規定するフロントエン
ド部FEの駆動制御タイミングについて説明する。図9
(a)において、縦軸Tgcntは無効期間Tgの制御
時間(図4におけるTCに対応)を示し、横軸CNはC
N算出器17によって検出された受信信号Srの純度
(C/N)を示す。図9(b)において、縦軸1/Nは
制御期間Tgcntの出現頻度を示す。
【0039】図9(a)に示すように、CN比信号Sc
nが示す受信信号Srの純度CNの値に従って、時間軸
の受信信号に対しガードインターバルTg以降の期間の
電力制御期間を決定する。すなわち、CN比が高い場合
は、受信状態は良好であると見なし、制御期間Tgcn
tを長く設定して省電力効果を高めても有効期間Tuの
情報を正しく復調できる。しかしながら、CN比が低い
場合には、無効期間Tgの情報を復調に用いてフロント
エンド部FEの出力である訂正済みビット系列データS
tcの誤り率を下げる必要がある。かかる構成によれ
ば、マイコン14の設定により、テレビ視聴のための必
要最低限の電力でディジタル復調器を動作させることが
できる。
【0040】なお、上記マイコン14P4によるタイミ
ングがNシンボル毎の場合にも、当該動作の頻度は図9
(b)に示すとおりで上記と同様の作用を示すものであ
る。以上のように、本発明によれば、通常視聴時でフロ
ントエンド部が機能状態であってもフロントエンド部F
Eの構成要素の全て或いは一部を停止されることによっ
て、ディジタル復調装置の低消費電力化を実現できる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態にかかるディジタル復
調装置の構成を示すブロック図である。
【図2】図1に示したチューナの構成を示すブロック図
である。
【図3】図1に示した復調器の構成を示すブロック図で
ある。
【図4】図1にディジタル復調装置におけるフロントエ
ンド部の電力制御タイミングの説明図である。
【図5】本発明の第2の実施形態にかかるディジタル復
調装置の構成を示すブロック図である。
【図6】本発明の第3の実施形態にかかるディジタル復
調装置の構成を示すブロック図である。
【図7】図6に示したディジタル復調装置におけるフロ
ントエンド部の電力制御タイミングの説明図である。
【図8】本発明の第4の実施形態にかかるディジタル復
調装置の構成を示すブロック図である。
【図9】図8に示したディジタル復調装置におけるフロ
ントエンド部の電力制御タイミングの説明図である。
【図10】従来のディジタル復調装置の構成を示すブロ
ック図である。
【符号の説明】
AMDp1〜AMDp4、AMDc ディジタル復調装
置 FE フロントエンド部 10 チューナ 11 復調器 12 誤り訂正器 13 スイッチ器 14、14P1〜14P4 マイコン 15 信号処理器 16 誤り率計測器 17 CN算出器 18 アンプ 19 ミキサ 20 選局器 21 フィルタ 22 直交検波器 23 FFT処理器 24 キャリア復調器 25 同期再生器

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 信号の有効期間である有効シンボルと、
    当該有効期間期間の一部を複写して当該有効シンボルの
    時間的に前にガードインターバルとして付加したものを
    1シンボルとするマルチキャリア信号を復調するディジ
    タル復調装置であって、 前記1シンボル中において電力制御に最適な期間を特定
    する期間特定手段と、 前記特定された最適な期間に受信装置を構成する機能ブ
    ロックの動作を制御する電力制御手段とを備えることを
    特徴とするディジタル復調装置。
  2. 【請求項2】 前記最適な期間は、DVB−T方式およ
    びISDB−T方式の何れかによって規定されているガ
    ードインターバル期間内にあることを特徴とする請求項
    1に記載のディジタル復調装置。
  3. 【請求項3】 前記最適な期間は、DVB−T方式およ
    びISDB−T方式の何れかによって規定されているシ
    ンボル長の任意の整数倍毎に設けられることを特徴とす
    る請求項2に記載のディジタル復調装置。
  4. 【請求項4】 前記期間特定手段は、前記受信されたマ
    ルチキャリア信号の受信状態を監視して受信状態を示す
    受信状態信号を生成する受信状態監視手段を備えると共
    に、 前記受信状態信号に基づいて、前記最適な期間が前記受
    信状態の悪化に従い短なるように決定することを特徴と
    する請求項1、請求項2、および請求項3の何れか1項
    に記載のディジタル復調装置。
  5. 【請求項5】 前記受信状態監視手段は、前記受信され
    たマルチキャリア信号の誤り率を計測することを特徴と
    する請求項4に記載のディジタル復調装置。
  6. 【請求項6】 前記受信状態監視手段は、前記受信され
    たマルチキャリア信号のCN比を算出とすることを特徴
    とする請求項4に記載のディジタル復調装置。
  7. 【請求項7】 前記機能ブロックは、 前記受信されたマルチキャリア信号に同期してベースバ
    ンド信号を生成するチューナと、 前記ベースバンド信号を復調してビット系列データを生
    成する復調器と、 前記ビット系列データに誤り訂正を施す誤り訂正器とを
    備えることを特徴とする請求項1〜請求項6の何れか1
    項に記載のディジタル復調装置。
  8. 【請求項8】 前記電力制御手段は前記チューナの少な
    くとも一部を停止させることを特徴とする請求項7に記
    載のディジタル復調装置。
  9. 【請求項9】 前記電力制御手段は前記復調器の少なく
    とも一部を停止させることを特徴とする請求項7に記載
    のディジタル復調装置。
  10. 【請求項10】 前記電力制御手段は前記チューナおよ
    び前記復調器の少なくとも一部を停止させることを特徴
    とする請求項7に記載のディジタル復調装置。
JP2000063579A 2000-03-08 2000-03-08 ディジタル復調装置 Expired - Fee Related JP4351783B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000063579A JP4351783B2 (ja) 2000-03-08 2000-03-08 ディジタル復調装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000063579A JP4351783B2 (ja) 2000-03-08 2000-03-08 ディジタル復調装置

Publications (3)

Publication Number Publication Date
JP2001251275A true JP2001251275A (ja) 2001-09-14
JP2001251275A5 JP2001251275A5 (ja) 2007-03-08
JP4351783B2 JP4351783B2 (ja) 2009-10-28

Family

ID=18583420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000063579A Expired - Fee Related JP4351783B2 (ja) 2000-03-08 2000-03-08 ディジタル復調装置

Country Status (1)

Country Link
JP (1) JP4351783B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003032544A1 (fr) * 2001-10-04 2003-04-17 Sharp Kabushiki Kaisha Circuit de demodulation ofdm et appareil de reception ofdm utilisant ce circuit
JP2006066959A (ja) * 2004-08-24 2006-03-09 Sharp Corp デジタル放送受信装置
JP2006129015A (ja) * 2004-10-28 2006-05-18 Sharp Corp エネルギー供給制御装置,テレビジョン受像機
JP2007165953A (ja) * 2005-12-09 2007-06-28 Sharp Corp デジタル復調装置、デジタル受信装置、デジタル復調装置の制御方法、デジタル復調装置の制御プログラム、及び、この制御プログラムを記録した記録媒体
JP2007259007A (ja) * 2006-03-23 2007-10-04 Sharp Corp デジタル復調装置、デジタル受信装置、デジタル復調装置の制御方法、デジタル復調装置の制御プログラム、及び、この制御プログラムを記録した記録媒体
JP2007336323A (ja) * 2006-06-16 2007-12-27 Sharp Corp デジタル復調装置、その制御方法、デジタル復調装置用プログラム、そのプログラムを記録した記録媒体及びデジタル受信装置
JP2008199400A (ja) * 2007-02-14 2008-08-28 Toshiba Corp 信号受信装置
US7861133B2 (en) 2005-11-21 2010-12-28 Sharp Kabushiki Kaisha Digital demodulating apparatus, controlling method of the apparatus, computer program product for the apparatus, recording medium recording thereon the product, and digital receiver
US8009767B2 (en) 2005-11-25 2011-08-30 Sharp Kabushiki Kaisha Digital demodulating apparatus, digital receiver, controlling method of the apparatus, computer program product for the apparatus, and recording medium recording thereon the product

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4291848B2 (ja) * 2006-12-05 2009-07-08 シャープ株式会社 デジタル復調装置及びその制御方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003032544A1 (fr) * 2001-10-04 2003-04-17 Sharp Kabushiki Kaisha Circuit de demodulation ofdm et appareil de reception ofdm utilisant ce circuit
US7519121B2 (en) 2001-10-04 2009-04-14 Sharp Kabushiki Kaisha OFDM demodulation circuit and OFDM reception apparatus using the same
JP2006066959A (ja) * 2004-08-24 2006-03-09 Sharp Corp デジタル放送受信装置
JP2006129015A (ja) * 2004-10-28 2006-05-18 Sharp Corp エネルギー供給制御装置,テレビジョン受像機
JP4704008B2 (ja) * 2004-10-28 2011-06-15 シャープ株式会社 エネルギー供給制御装置,テレビジョン受像機
US7861133B2 (en) 2005-11-21 2010-12-28 Sharp Kabushiki Kaisha Digital demodulating apparatus, controlling method of the apparatus, computer program product for the apparatus, recording medium recording thereon the product, and digital receiver
US8009767B2 (en) 2005-11-25 2011-08-30 Sharp Kabushiki Kaisha Digital demodulating apparatus, digital receiver, controlling method of the apparatus, computer program product for the apparatus, and recording medium recording thereon the product
JP2007165953A (ja) * 2005-12-09 2007-06-28 Sharp Corp デジタル復調装置、デジタル受信装置、デジタル復調装置の制御方法、デジタル復調装置の制御プログラム、及び、この制御プログラムを記録した記録媒体
JP4541291B2 (ja) * 2005-12-09 2010-09-08 シャープ株式会社 デジタル復調装置、デジタル受信装置、デジタル復調装置の制御方法、デジタル復調装置の制御プログラム、及び、この制御プログラムを記録した記録媒体
JP4541311B2 (ja) * 2006-03-23 2010-09-08 シャープ株式会社 デジタル復調装置、デジタル受信装置、デジタル復調装置の制御方法、デジタル復調装置の制御プログラム、及び、この制御プログラムを記録した記録媒体
JP2007259007A (ja) * 2006-03-23 2007-10-04 Sharp Corp デジタル復調装置、デジタル受信装置、デジタル復調装置の制御方法、デジタル復調装置の制御プログラム、及び、この制御プログラムを記録した記録媒体
JP4593529B2 (ja) * 2006-06-16 2010-12-08 シャープ株式会社 デジタル復調装置、その制御方法、デジタル復調装置用プログラム、そのプログラムを記録した記録媒体及びデジタル受信装置
JP2007336323A (ja) * 2006-06-16 2007-12-27 Sharp Corp デジタル復調装置、その制御方法、デジタル復調装置用プログラム、そのプログラムを記録した記録媒体及びデジタル受信装置
JP2008199400A (ja) * 2007-02-14 2008-08-28 Toshiba Corp 信号受信装置
US7907674B2 (en) 2007-02-14 2011-03-15 Kabushiki Kaisha Toshiba Orthogonal frequency division multiplexing (OFDM) signal receiver having reduced power consumption

Also Published As

Publication number Publication date
JP4351783B2 (ja) 2009-10-28

Similar Documents

Publication Publication Date Title
JP4245602B2 (ja) デジタル復調装置、デジタル受信装置、デジタル復調装置の制御方法、デジタル復調装置の制御プログラム、及び、この制御プログラムを記録した記録媒体
US20100289943A1 (en) Broadcasting receiver
EP0735787A2 (en) Selective call receiver for FM multiplexer broadcast
JP2001251275A (ja) ディジタル復調装置
CN1559106A (zh) 用于在射频(rf)接收机中节省功率的方法和rf接收机
JP2009502077A (ja) Dvb‐h信号受信方法及びdvb‐h受信機
WO2008026376A1 (fr) Dispositif de démodulation, procédé de commande d'un dispositif de démodulation, programme de commande d'un dispositif de démodulation, et support d'enregistrement ayant un programme de commande d'un dispositif de démodulation enregistré
JP4164609B2 (ja) ヌルシンボル位置検出方法、ヌルシンボル位置検出装置および受信機
JP3930525B2 (ja) デジタル復調装置、その制御方法、その制御用プログラム、その制御用プログラムを記録した記録媒体及びデジタル受信装置
JP2003273824A (ja) 階層選択出力装置及びパケット処理方法
JP4476915B2 (ja) デジタル復調装置、その制御方法、デジタル復調装置用プログラム、デジタル復調装置用プログラムを記録した記録媒体及びデジタル受信装置
JP3651434B2 (ja) 携帯デジタル放送受信機
JP4018925B2 (ja) 信号構成および送信装置ならびに受信装置
US6831960B2 (en) Receiver for digital broadcasting
KR101092545B1 (ko) 단일 및 다수 반송파 변조 신호 수신이 가능한 디지털 멀티미디어 신호 수신기 및 수신 방법
JP2001285156A (ja) ダイバーシティ受信機
JPH11239192A (ja) 復調装置および復調方法
JP4541291B2 (ja) デジタル復調装置、デジタル受信装置、デジタル復調装置の制御方法、デジタル復調装置の制御プログラム、及び、この制御プログラムを記録した記録媒体
JP3798654B2 (ja) デジタル放送受信機
JPWO2008126379A1 (ja) 受信装置及び受信方法
KR100192451B1 (ko) 디지탈 오디오 방송 수신기에서의 전송모드 판별방법 및 장치
JP2008141660A (ja) デジタル復調装置及びその制御方法
JP2006066959A (ja) デジタル放送受信装置
JP4997071B2 (ja) Tmcc信号受信装置
JP2010141424A (ja) 受信装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090727

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees