JP4351783B2

JP4351783B2 - ディジタル復調装置

Info

Publication number: JP4351783B2
Application number: JP2000063579A
Authority: JP
Inventors: 章生竹内
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2000-03-08
Filing date: 2000-03-08
Publication date: 2009-10-28
Anticipated expiration: 2020-03-08
Also published as: JP2001251275A

Description

【０００１】
【発明の属する技術分野】
本発明は、受信したマルチキャリア信号を復調するディジタル復調装置に関し、さらに詳述すると電力制御機能を有するディジタル復調装置に関する。
【０００２】
【従来の技術】
ディジタル受信機に用いられるディジタル復調装置は低消費電力化に向けて、各機能ＬＳＩの低電圧化や電源回路の高効率化などが進められている。チューナ部、復調部、および誤り訂正部から構成されるフロントエンド部においても、同様の取組が行われているが、アナログ部においてはコストの問題もあり低消費電力に最適なデバイスを使用できない。
図１０に、従来のディジタル復調装置を示す。ディジタル復調装置ＡＭＤｃは、チューナ１０、復調器１１、誤り訂正器１２、スイッチ１３、およびマイコン１４を有する。チューナ１０、復調器１１、および誤り訂正器１２によってフロントエンド部ＦＥが構成される。
フロントエンド部ＦＥは、スイッチ１３を介してマイコン１４によって電力制御される。ディジタル復調装置ＡＭＤｃにおいては、フロントエンド部ＦＥは電源が常時ＯＮ状態であり、利用者がディジタル受信機を使用しない時には、ディジタル復調器ＡＭＤｃのチューナ１０は通電されないことを前提として構成されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、利用者がディジタル受信機を使用するときには、ディジタル復調装置ＡＭＤｃにおいては、フロントエンド部ＦＥを構成するチューナ１０、復調器１１、および誤り訂正器１２の全てが機能状態（通電されて正常に動作している状態）である。つまり、ディジタル復調装置ＡＭＤｃにおいては、通常の視聴時においては低消費電力化が実現されていない。
本発明は上記の課題を解決するために成されたもので、通常の視聴時にフロントエンド部が機能状態であっても、低消費電力化を実現できる電力制御機能を有するディジタル復調機を提供することを目的とする。
【０００４】
【課題を解決するための手段および発明の効果】
信号の有効期間である有効シンボルと、当該有効期間期間の一部を複写して当該有効シンボルの時間的に前にガードインターバルとして付加したものを１シンボルとするマルチキャリア信号を復調するディジタル復調装置であって、
前記１シンボル中において電力制御に最適な期間を特定する期間特定器と、
特定された最適な期間に受信装置を構成する機能ブロックの動作を制御する電力制御器とを備えることを特徴とする。
【０００５】
上述のように、第１の発明においては、通常視聴時でフロントエンド部が機能状態であっても低消費電力化を実現しうるものである。
【０００６】
第２の発明は、第１の発明において、最適な期間は、ＤＶＢ−Ｔ方式およびＩＳＤＢ−Ｔ方式の何れかによって規定されているガードインターバル期間内にあることを特徴とする。
【０００７】
第３の発明は、第２の発明において、最適な期間は、ＤＶＢ−Ｔ方式およびＩＳＤＢ−Ｔ方式の何れかによって規定されているシンボル長の任意の整数倍毎に位置することを特徴とする。
【０００８】
第４の発明は、第１、第２、第３、および第４の発明の何れかの発明において、期間特定器は、受信されたマルチキャリア信号の受信状態を監視して受信状態を示す受信状態信号を生成する受信状態監視器を備えると共に、
受信状態信号に基づいて、前記最適な期間が前記受信状態の悪化に従い短なるように決定することを特徴とする。
【０００９】
第５の発明は、第４の発明において、受信状態監視器は、受信されたマルチキャリア信号の誤り率を計測することを特徴とする。
【００１０】
第６の発明は、第４の発明において、受信状態監視器は、受信されたマルチキャリア信号のＣＮ比を算出とすることを特徴とする。
【００１１】
第７の発明は、第１〜第６の発明の何れかの発明において、機能ブロック（ＦＥ）は、
受信されたマルチキャリア信号に同期してベースバンド信号を生成するチューナと、
ベースバンド信号を復調してビット系列データを生成する復調器と、
ビット系列データに誤り訂正を施す誤り訂正器とで構成されることを特徴とする。
【００１２】
第８の発明は、第７の発明において、電力制御器はチューナの少なくとも一部を停止させることを特徴とする。
【００１３】
第９の発明は、第７発明において、電力制御器は復調器の少なくとも一部を停止させることを特徴とする。
【００１４】
第１０の発明は、第７の発明において、電力制御器はチューナおよび復調器の少なくとも一部を停止させることを特徴とする。
【００１５】
【発明の実施の形態】
（第１の実施形態）
以下に、図１を参照して本発明の第１の実施形態にかかるディジタル復調装置について説明する。ディジタル復調装置ＡＭＤｐ１は、チューナ１０、復調器１１、誤り訂正器１２、スイッチ１３、およびマイコン１４Ｐ１を有する。チューナ１０、復調器１１、および誤り訂正器１２によってフロントエンド部ＦＥが構成される。フロントエンド部ＦＥは、スイッチ１３を介してマイコン１４Ｐ１によって電力制御される。
【００１６】
テレビ番組などを視聴する場合、受信されたマルチキャリア信号Ｓｒ（以降、「受信信号Ｓｒ」と略称する）はチューナ１０で増幅、選局されてベースバンド信号Ｓｂに変換される。復調器１１は、ベースバンド信号Ｓｂに復調処理を施してビット系列のデータＳｔに変換する。誤り訂正器１２は、ビット系列データＳｔの誤り部を正しいデータに変換して訂正済みビット系列データＳｔｃを生成する。マイコン１４Ｐ１は、フロントエンド部ＦＥの電力制御期間を特定して、スイッチ１３を駆動するスイッチ駆動信号Ｓｗ１を生成する。
【００１７】
スイッチ１３は好ましくはトランジスタで構成され、スイッチ駆動信号Ｓｗ１に基づいてマイコン１４によって事前に設定されたタイミングでフロントエンド部ＦＥをＯＮ／ＯＦＦするように駆動される。このように、本発明において、スイッチ１３はフロントエンド部ＦＥ（チューナ１０、復調器１１、誤り訂正器１２）に対する電力制御手段として、マイコン１４はディジタル復調装置ＡＭＤｐ１のフロントエンド部ＦＥの駆動期間を特定する電力制御手段として設けられている。つまり、スイッチ１３によって、フロントエンド部ＦＥを構成するチューナ１０、復調器１１、および誤り訂正器１２のそれぞれの駆動を制御できる。
【００１８】
図２を参照して、チューナ１０の詳細な構成について説明する。チューナ１０は、アンプ１８、周波数変換器（ミキサ）１９、選局器２０、およびフィルタ２１を含む。つまり、上述のスイッチ１３はチューナ１０を構成するアンプ１８、周波数変換器１９、選局器２０、フィルタ２１のそれぞれの駆動を制御する。
【００１９】
さらに、図３を参照して、復調器１１の構成について詳しく説明する。復調器１１は、直交検波器２２、ＦＦＴ処理器２３、キャリア復調器２４、および同期再生器２５を含む。上述のスイッチ１３は、復調器１１を構成する直交検波器２２、ＦＦＴ処理器２３、キャリア復調器２４、および同期再生器２５のそれぞれの駆動を制する。
【００２０】
次に、図４に示すタイミングチャートを参照して、ディジタル復調装置ＡＭＤｐ１におけるマイコン１４Ｐ１による電力制御方法について説明する。同図に示すように、受信信号Ｓｒは複数の搬送波に分割して送信されるマルチキャリア（多重搬送波）伝送信号であり、当該信号有効期間である有効シンボル長Ｔｕと、当該信号期間の時間的に後ろの無効期間部分Ｔｇを有する。この無効期間部分Ｔｇには、有効期間Ｔｕの情報を誤りなく再生するための情報が付加されており、何らかの原因により受信状態が悪化した場合には、無効期間部分Ｔｇと有効機関部部分Ｔｕから有効期間Ｔｕの情報を復調するように利用されるものとする。
本実施形態においては、有効期間Ｔｕに後続する無効期間Ｔｇに有効期間Ｔｕの一部を複写して、有効シンボルＴｕの時間的に前にガードインターバルＴｇとして付加して無効期間Ｔｇ＋有効期間Ｔｕを１シンボルとする信号を受信するものとする。
【００２１】
そこで、スイッチ駆動信号Ｓｗ１は、１シンボル毎に存在するガードインターバルＴｇに続く所定の期間をフロントエンド部ＦＥを駆動しない電力制御期間ＴＣ１として設定している。電力制御期間ＴＣ１は０より大きく無効期間Ｔｇ以下の時間である。また、電力制御期間ＴＣ１は、１シンボル毎に１つの電力制御期間ＴＣ１が設定設定されるので、受信信号Ｓｒ全体に関しても、電力制御期間ＴＣ１は０より大きく無効期間Ｔｇ以下の時間である関係が保たれる。このようにディジタル復調装置ＡＭＤｐ１は、マイコン１４Ｐ１により設定されたタイミングによってフロントエンド部ＦＥの駆動が制御されて、テレビ視聴のために必要最低限の電力で動作できる。
【００２２】
このように、１シンボル毎に１つの電力制御期間ＴＣ１を設ける代わりに、Ｎ（１以上の任意の正数）個のシンボル毎に１つの電力制御期間ＴＣＮを設けるようにしても良い。この関係を図４において、スイッチ駆動信号Ｓｗ１’として示す。なお、同図においては、Ｎ＝２の例が示されている。この電力制御期間ＴＣＮは、ＤＶＢ−Ｔ（ＤｉｇｉｔａｌＶｉｄｅｏＢｒｏａｄｃａｓｔ；ディジタルビデオ放送）方式あるいはＩＳＤＢ−Ｔ（ＩｎｔｅｇｒａｔｅｄＳｅｒｖｉｃｅｓＤｉｇｉｔａｌＢｒｏａｄｃａｓｔｉｎｇ；統合ディジタル放送）方式で規定されている数種類のガードインターバルに後続して設けられる。結果、通常視聴時でフロントエンド部ＦＥが機能状態であっても低消費電力化を実現できるものである。また、電力制御期間ＴＣＮは、Ｎシンボル毎に１つの電力制御期間ＴＣＮが設定設定されるので、受信信号Ｓｒ全体に関しは、電力制御期間ＴＣＮは０より大きく無効期間Ｔｇ／Ｎ以下の時間である関係が保たれる。
【００２３】
（第２の実施形態）
図５を参照して、本発明の第２の実施形態にかかるディジタル復調装置について説明する。本例にかかるディジタル復調装置ＡＭＤｐ２は、図１に示したディジタル復調装置ＡＭＤｐ１のマイコン１４Ｐ１がマイコン１４Ｐ２に交換されると共ともに、同マイコン１４Ｐ２とフロントエンド部ＦＥとの間に信号処理器１５が新たに設けられている。なお、ディジタル復調装置ＡＭＤｐ２において受信される信号は、上述の第１の実施形態にかかるディジタル復調装置ＡＭＤｐ１において受信されるものと同じである。また、本例においては、誤り訂正器１２は、復調器１１によって復調された有効期間Ｔｕと無効期間Ｔｇの復調された部分から誤り訂正が施された訂正済みビット系列データＳｔｃを出力する。
【００２４】
信号処理器１５は、フロントエンド部ＦＥにおける受信信号Ｓｒの受信状態を監視する。つまり、信号処理器１５は、誤り訂正器１２の誤り訂正動作に基づいて、受信信号Ｓｒの確からしさを判定して、受信状態を表す監視信号Ｓｒｃを生成する。
【００２５】
マイコン１４Ｐ２は、監視信号Ｓｒｃに基づいてフロントエンド部ＦＥの電力制御期間を特定して、スイッチ１３を駆動するスイッチ駆動信号Ｓｗ２を生成する。つまり、マイコン１４Ｐ２は監視信号Ｓｒｃに基づいて、信号処理器１５における判定が所定の確からしさを保つ様に事前に設定されたタイミングに従い、スイッチ１３を駆動する信号スイッチ駆動信号Ｓｗ２を生成する。
例えば、受信状態の悪化によって、フロントエンド部ＦＥから出力される訂正済みビット系列データＳｔｃの誤り率が高くなった場合は、マイコン１４Ｐ２はスイッチ１３に対して電力制御期間ＴＣ２を短くするためのスイッチ駆動信号Ｓｗ２を生成して出力する。無効期間Ｔｇの電力制御期間ＴＣ２が短くなるので、無効期間Ｔｇ中の情報を多く復調器１１に渡すことができる。けっか、誤り訂正率が向上する。
【００２６】
スイッチ１３は、スイッチ駆動信号Ｓｗ２に基づいてフロントエンド部ＦＥを構成するチューナ１０、復調器１１、および誤り訂正器１２のそれぞれをＯＮ／ＯＦＦする。
【００２７】
なお、スイッチ駆動信号Ｓｗ２によるフロントエンド部ＦＥの駆動制御タイミングは、図４を参照して説明した電力制御期間ＴＣ１およびＴＣＮと基本的に同じである。ただし、電力制御期間ＴＣ１あるいはＴＣＮの出現タイミングが監視された受信信号Ｓｒの受信状態が許容範囲内になるように決定することが、スイッチ駆動信号Ｓｗ１の場合と異なる。
【００２８】
（第３の実施形態）
次に、図６および７を参照して、本発明の第３の実施形態にかかるディジタル復調装置について説明する。本例にかかるディジタル復調装置ＡＭＤｐ３は、図５に示したディジタル復調装置ＡＭＤｐ２の信号処理器１５が誤り率計測器１６に交換されていると共にマイコン１４Ｐ２がマイコン１４Ｐ３に交換されている。
【００２９】
誤り率計測器１６は、フロントエンド部ＦＥにおける受信信号Ｓｒの受信状態を監視する。つまり、誤り率計測器１６は、誤り訂正器１２の誤り訂正動作にもとづいて、受信信号Ｓｒの確からしさ（ＢＥＲ）を判定して、確度信号Ｓｒｐを生成する。
【００３０】
マイコン１４Ｐ３は確度信号Ｓｒｐに基づいて、誤り率計測器１６において判定された確からしさ（ＢＥＲ）を基準にしたタイミングでスイッチ１３を駆動する信号スイッチ駆動信号Ｓｗ３を生成する。
【００３１】
スイッチ１３は、スイッチ駆動信号Ｓｗ３に基づいてフロントエンド部ＦＥを構成するチューナ１０、復調器１１、および誤り訂正器１２のそれぞれをＯＮ／ＯＦＦする。
【００３２】
次に図７を参照して、マイコン１４Ｐ３がスイッチ駆動信号Ｓｗ３によって規定するフロントエンド部ＦＥの駆動制御タイミングについて説明する。図７（ａ）において、縦軸Ｔｇｃｎｔは無効期間Ｔｇにおける制御時間（図４におけるＴＣ２に対応）を示し、横軸ＢＥＲは誤り率計測器１６によって検出された受信信号Ｓｒの確からしさを示す。図７（ｂ）において、縦軸１／Ｎは制御期間Ｔｇｃｎｔの出現頻度を示す。
【００３３】
図７（ａ）に示すように、確度信号Ｓｒｐが示す確からしさＢＥＲの値に応じて、時間軸の受信信号Ｓｒに対しガードインターバルＴｇ以降の期間である電力制御期間Ｔｇｃｎｔを定める。すなわち、ＢＥＲの値が高いときは受信状態が悪化しており、無効期間Ｔｇの情報をより多く復調に利用するために、制御期間Ｔｇｃｎｔを短く設定する。またＢＥＲの値が低いときは、受信状態は良いと判断して制御期間Ｔｇｃｎｔを長く設定して、より省電力効果を高めることができる。かかる構成によれば、マイコン１４の設定により、テレビ視聴のために必要最低限の電力でディジタル復調器を動作させることができる。
【００３４】
なお、上記マイコン１４のタイミングがＮシンボル毎の場合（電力制御期間ＴＣＮ）には、当該動作の頻度は図７（ｂ）に示すとおりで上記と同様の作用を示すものである。
【００３５】
なお、スイッチ駆動信号Ｓｗ３によるフロントエンド部ＦＥの駆動制御タイミングは、図４を参照して説明した電力制御期間ＴＣ１およびＴＣＮと基本的に同じである。ただし、電力制御期間ＴＣ１あるいはＴＣＮの出現タイミングおよび個々の制御時間ＴＣが、受信信号Ｓｒを復調したデータの誤り率の計測値に基づいて決定されるスイッチ駆動信号Ｓｗ１の場合と異なる。
【００３６】
（第４の実施形態）
図８および図９を参照して、本発明の第４の実施形態にかかるディジタル復調装置について説明する。本実施形態にかかるディジタル復調装置ＡＭＤｐ４は、図８に示すように、図６に示したディジタル復調装置ＡＭＤｐ３の誤り率計測器１６がＣＮ算出器１７に交換されていると共にマイコン１４Ｐ３がマイコン１４Ｐ４に交換されている。
【００３７】
ＣＮ算出器１７は、誤り率計測器１６と同様にフロントエンド部ＦＥにおける受信信号Ｓｒの受信状態を監視するが、ただし誤り訂正器１２にではなく復調器１１に接続されている。つまり、ＣＮ算出器１７は、前記復調器１１の動作に基づいて受信信号Ｓｒの純度（ＣＮ比）を検出してＣＮ比信号Ｓｒｎを生成する。マイコン１４Ｐ４は、ＣＮ比信号Ｓｃｎに基づいて、受信信号Ｓｒの純度（Ｃ／Ｎ）を基準にしたタイミングで、スイッチ１３を駆動させるスイッチ駆動信号Ｓｗ４を生成する。
【００３８】
次に図９を参照して、マイコン１４Ｐ４がスイッチ駆動信号Ｓｗ４によって規定するフロントエンド部ＦＥの駆動制御タイミングについて説明する。図９（ａ）において、縦軸Ｔｇｃｎｔは無効期間Ｔｇの制御時間（図４におけるＴＣに対応）を示し、横軸ＣＮはＣＮ算出器１７によって検出された受信信号Ｓｒの純度（Ｃ／Ｎ）を示す。図９（ｂ）において、縦軸１／Ｎは制御期間Ｔｇｃｎｔの出現頻度を示す。
【００３９】
図９（ａ）に示すように、ＣＮ比信号Ｓｃｎが示す受信信号Ｓｒの純度ＣＮの値に従って、時間軸の受信信号に対しガードインターバルＴｇ以降の期間の電力制御期間を決定する。すなわち、ＣＮ比が高い場合は、受信状態は良好であると見なし、制御期間Ｔｇｃｎｔを長く設定して省電力効果を高めても有効期間Ｔｕの情報を正しく復調できる。しかしながら、ＣＮ比が低い場合には、無効期間Ｔｇの情報を復調に用いてフロントエンド部ＦＥの出力である訂正済みビット系列データＳｔｃの誤り率を下げる必要がある。かかる構成によれば、マイコン１４の設定により、テレビ視聴のための必要最低限の電力でディジタル復調器を動作させることができる。
【００４０】
なお、上記マイコン１４Ｐ４によるタイミングがＮシンボル毎の場合にも、当該動作の頻度は図９（ｂ）に示すとおりで上記と同様の作用を示すものである。以上のように、本発明によれば、通常視聴時でフロントエンド部が機能状態であってもフロントエンド部ＦＥの構成要素の全て或いは一部を停止されることによって、ディジタル復調装置の低消費電力化を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態にかかるディジタル復調装置の構成を示すブロック図である。
【図２】図１に示したチューナの構成を示すブロック図である。
【図３】図１に示した復調器の構成を示すブロック図である。
【図４】図１にディジタル復調装置におけるフロントエンド部の電力制御タイミングの説明図である。
【図５】本発明の第２の実施形態にかかるディジタル復調装置の構成を示すブロック図である。
【図６】本発明の第３の実施形態にかかるディジタル復調装置の構成を示すブロック図である。
【図７】図６に示したディジタル復調装置におけるフロントエンド部の電力制御タイミングの説明図である。
【図８】本発明の第４の実施形態にかかるディジタル復調装置の構成を示すブロック図である。
【図９】図８に示したディジタル復調装置におけるフロントエンド部の電力制御タイミングの説明図である。
【図１０】従来のディジタル復調装置の構成を示すブロック図である。
【符号の説明】
ＡＭＤｐ１〜ＡＭＤｐ４、ＡＭＤｃディジタル復調装置
ＦＥフロントエンド部
１０チューナ
１１復調器
１２誤り訂正器
１３スイッチ器
１４、１４Ｐ１〜１４Ｐ４マイコン
１５信号処理器
１６誤り率計測器
１７ＣＮ算出器
１８アンプ
１９ミキサ
２０選局器
２１フィルタ
２２直交検波器
２３ＦＦＴ処理器
２４キャリア復調器
２５同期再生器

Claims

信号の有効期間である有効シンボルと、前記有効期間の一部を複写して前記有効シンボルの前にガードインターバルとして付加したものを１シンボルとするマルチキャリア信号を復調するディジタル復調装置であって、
前記受信されたマルチキャリア信号に同期してベースバンド信号を生成し、後述する電源オフ期間駆動信号に基いて電源をオフするチューナと、
前記チューナの出力である前記ベースバンド信号を復調してビット系列データを生成し、後述する電源オフ期間駆動信号に基いて電源をオフする復調器と、
前記復調器の出力である前記ビット系列データに誤り訂正を施し、後述する電源オフ期間駆動信号に基いて電源をオフする誤り訂正器と、
前記誤り訂正器の誤り訂正動作に基いて受信信号の確からしさを判定してＢＥＲを生成する誤り率計測器と、
前記チューナ、前記復調器、前記誤り訂正器の少なくとも何れかの電源をオフさせる期間であり０より大きく前記ガードインターバルの期間以下である電源オフ期間について、前記誤り率計測器の出力であるＢＥＲが高い場合は前記電源オフ期間を短くさせＢＥＲが低い場合は前記電源オフ期間を長くさせる旨の電源オフ期間制御信号を生成する制御器と、
前記制御器の出力である電源オフ期間制御信号に基づいて前記チューナ、前記復調器、前記誤り訂正器の少なくとも何れかの電源をオフさせる電源オフ期間駆動信号を生成するスイッチと、を有するディジタル復調装置。
信号の有効期間である有効シンボルと、前記有効期間の一部を複写して前記有効シンボルの前にガードインターバルとして付加したものを１シンボルとするマルチキャリア信号を復調するディジタル復調装置であって、
前記受信されたマルチキャリア信号に同期してベースバンド信号を生成し、後述する電源オフ期間駆動信号に基いて電源をオフするチューナと、
前記チューナの出力である前記ベースバンド信号を復調してビット系列データを生成し、後述する電源オフ期間駆動信号に基いて電源をオフする復調器と、
前記復調器の出力である前記ビット系列データに誤り訂正を施し、後述する電源オフ期間駆動信号に基いて電源をオフする誤り訂正器と、
前記復調器の動作に基いて受信信号のＣＮ比を検出するＣＮ算出器と、
前記チューナ、前記復調器、前記誤り訂正器の少なくとも何れかの電源をオフさせる期間であり０より大きく前記ガードインターバルの期間以下である電源オフ期間について、前記ＣＮ算出器の出力であるＣＮ比が低い場合は前記電源オフ期間を短くさせＣＮ比が高い場合は前記電源オフ期間を長くさせる旨の電源オフ期間制御信号を生成する制御器と、
前記制御器の出力である電源オフ期間制御信号に基づいて前記チューナ、前記復調器、前記誤り訂正器の少なくとも何れかの電源をオフさせる電源オフ期間駆動信号を生成するスイッチと、を有するディジタル復調装置。