JP2001244359A - 電子部品実装体 - Google Patents
電子部品実装体Info
- Publication number
- JP2001244359A JP2001244359A JP2000050351A JP2000050351A JP2001244359A JP 2001244359 A JP2001244359 A JP 2001244359A JP 2000050351 A JP2000050351 A JP 2000050351A JP 2000050351 A JP2000050351 A JP 2000050351A JP 2001244359 A JP2001244359 A JP 2001244359A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- solder
- pad
- check
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】電子部品を大型化することなく、電子部品の実
装状態を容易に検査することができる。 【解決手段】裏面に複数の半田ボール２および３が設け
られた電子部品１が、各半田ボールにそれぞれ対応する
複数の半田接続パッドが表面に設けられたプリント配線
基板上に、各半田パッドおよび各半田接続パッド同士が
接続された状態で実装される。電子部品１の相互に近接
して設けられた一対の半田ボール３同士は、全半田ボー
ル２および３が設けられた領域内に配置された配線パタ
ーン４によって接続されている。この配線パターン４に
て接続された各半田ボール３にそれぞれ対応する各半田
接続パッドには、チェックパッドが、配線パターンを介
してそれぞれ接続されている。各チェックパッドは、プ
リント配線基板の表面における電子部品１の実装領域以
外の領域に配置されている。
装状態を容易に検査することができる。 【解決手段】裏面に複数の半田ボール２および３が設け
られた電子部品１が、各半田ボールにそれぞれ対応する
複数の半田接続パッドが表面に設けられたプリント配線
基板上に、各半田パッドおよび各半田接続パッド同士が
接続された状態で実装される。電子部品１の相互に近接
して設けられた一対の半田ボール３同士は、全半田ボー
ル２および３が設けられた領域内に配置された配線パタ
ーン４によって接続されている。この配線パターン４に
て接続された各半田ボール３にそれぞれ対応する各半田
接続パッドには、チェックパッドが、配線パターンを介
してそれぞれ接続されている。各チェックパッドは、プ
リント配線基板の表面における電子部品１の実装領域以
外の領域に配置されている。
Description
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ）、ＣＳＰ（ＣｈｉｐＳｃａｌ
ｅ／Ｓｉｚｅ Ｐａｃｋａｇｅ）型の電子部品がプリン
ト配線基板に実装される電子部品実装体に関し、さらに
詳述すれば、電子部品が正常に実装されているかを容易
に検査することができる電子部品実装体に関する。
Ｇｒｉｄ Ａｒｒａｙ）、ＣＳＰ（ＣｈｉｐＳｃａｌ
ｅ／Ｓｉｚｅ Ｐａｃｋａｇｅ）型の電子部品がプリン
ト配線基板に実装される電子部品実装体に関し、さらに
詳述すれば、電子部品が正常に実装されているかを容易
に検査することができる電子部品実装体に関する。
【０００２】
【従来の技術】ＢＧＡ型、ＣＳＰ型等の電子部品をプリ
ント配線基板に実装すると、電子部品がプリント配線基
板上に正常に実装されているか、すなわち、プリント配
線基板の半田接続パッドと、電子部品の半田ボール（半
田バンプ）とが正常に接続されているかを検査する必要
がある。この場合には、通常、ＪＴＡＧ（ＪｏｉｎｔＴ
ｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ）端子を用いて行わ
れるバンダリスキャンテスト等によって、全ての端子の
接続状態が検査されている。
ント配線基板に実装すると、電子部品がプリント配線基
板上に正常に実装されているか、すなわち、プリント配
線基板の半田接続パッドと、電子部品の半田ボール（半
田バンプ）とが正常に接続されているかを検査する必要
がある。この場合には、通常、ＪＴＡＧ（ＪｏｉｎｔＴ
ｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ）端子を用いて行わ
れるバンダリスキャンテスト等によって、全ての端子の
接続状態が検査されている。
【０００３】しかし、このような方法では、検査器具が
高価であり、しかも、検査専用プログラムの開発が必要
である等の問題があり、より簡易な実装検査方法が要望
されている。
高価であり、しかも、検査専用プログラムの開発が必要
である等の問題があり、より簡易な実装検査方法が要望
されている。
【０００４】ＢＧＡ型あるいはＣＳＰ型の電子部品をプ
リント配線基板に実装する場合、各コーナー部分におけ
る半田ボールと半田パッドとの接続が、しばしば問題に
なる。
リント配線基板に実装する場合、各コーナー部分におけ
る半田ボールと半田パッドとの接続が、しばしば問題に
なる。
【０００５】このために、特開平１１−２６９０３号公
報には、ＢＧＡ型の電子部品が実装される実装基板の各
コーナー部に、接続確認用の一対の半田バンプをそれぞ
れ設けて、電子部品が実装された後に、各半田バンプに
基づいて、電子部品が正常に実装されているかを確認す
る方法が開示されている。この場合、接続確認用の一対
の半田バンプの間隔が、他の半田バンプの配置間隔より
も狭く形成されており、半田バンプの溶融によって、相
互に導通されるようになっている。
報には、ＢＧＡ型の電子部品が実装される実装基板の各
コーナー部に、接続確認用の一対の半田バンプをそれぞ
れ設けて、電子部品が実装された後に、各半田バンプに
基づいて、電子部品が正常に実装されているかを確認す
る方法が開示されている。この場合、接続確認用の一対
の半田バンプの間隔が、他の半田バンプの配置間隔より
も狭く形成されており、半田バンプの溶融によって、相
互に導通されるようになっている。
【０００６】このような構成では、接続確認用の一対の
半田バンプの間隔が狭くなっているために、半田バンプ
の表面張力等によって、各半田バンプ同士が、溶融され
る前に、導通状態になるおそれがある。このような問題
を回避するためには、半田バンプを精度よく形成する必
要があるが、半田バンプを精度よく形成することは容易
ではなく、また、コストアップを招くおそれもある。さ
らに、実装基板上に電子部品が実装された後に、接続確
認のための導通検査を実施するためには、電子部品の表
面に検査用の端子を設ける必要もある。
半田バンプの間隔が狭くなっているために、半田バンプ
の表面張力等によって、各半田バンプ同士が、溶融され
る前に、導通状態になるおそれがある。このような問題
を回避するためには、半田バンプを精度よく形成する必
要があるが、半田バンプを精度よく形成することは容易
ではなく、また、コストアップを招くおそれもある。さ
らに、実装基板上に電子部品が実装された後に、接続確
認のための導通検査を実施するためには、電子部品の表
面に検査用の端子を設ける必要もある。
【０００７】特開平１１−５４８８１号公報には、ＢＧ
Ａ型の電子部品に接続確認用の半田バンプを設けるとと
もに、実装基板にも、その半田パッドに接続される接続
確認のためのチェック用パッドを設ける構成が開示され
ている。この場合、接続確認用の半田バンプは、他の半
田バンプよりも小さく形成されており、接続用半田バン
プがチェック用パッドと接続されることによって、他の
半田バンプおよびパッドも接続されたものと判断するよ
うになっている。
Ａ型の電子部品に接続確認用の半田バンプを設けるとと
もに、実装基板にも、その半田パッドに接続される接続
確認のためのチェック用パッドを設ける構成が開示され
ている。この場合、接続確認用の半田バンプは、他の半
田バンプよりも小さく形成されており、接続用半田バン
プがチェック用パッドと接続されることによって、他の
半田バンプおよびパッドも接続されたものと判断するよ
うになっている。
【０００８】このような構成も、接続確認用の半田バン
プを他の半田バンプよりも小さく形成する必要があり、
その形成が容易ではなく、また、コストアップを招くお
それもある。さらに、実装基板上に電子部品が実装され
た後に、接続確認のための導通検査を実施するために
は、電子部品の表面に検査用の端子を設ける必要もあ
る。また、接続確認用の半田バンプに対して、他の半田
バンプが大きくなっているために、他の半田バンプが実
装基板におけるパッドに接続された場合に大きく変形す
るおそれがある。このように半田バンプが大きく変形す
ると、隣接する他の半田パッド同士が導通状態になる。
プを他の半田バンプよりも小さく形成する必要があり、
その形成が容易ではなく、また、コストアップを招くお
それもある。さらに、実装基板上に電子部品が実装され
た後に、接続確認のための導通検査を実施するために
は、電子部品の表面に検査用の端子を設ける必要もあ
る。また、接続確認用の半田バンプに対して、他の半田
バンプが大きくなっているために、他の半田バンプが実
装基板におけるパッドに接続された場合に大きく変形す
るおそれがある。このように半田バンプが大きく変形す
ると、隣接する他の半田パッド同士が導通状態になる。
【０００９】特開平１１−８７００３号公報には、各コ
ーナー部における半田ボールと半田接続パッドとの接続
状態を検査することにより、全ての半田ボールと半田パ
ッドとの検査に代用する実装検査システムが開示されて
いる。このような実装検査システムによって、短時間
で、しかも、低コストで、電子部品の実装状態を検査す
ることができる。
ーナー部における半田ボールと半田接続パッドとの接続
状態を検査することにより、全ての半田ボールと半田パ
ッドとの検査に代用する実装検査システムが開示されて
いる。このような実装検査システムによって、短時間
で、しかも、低コストで、電子部品の実装状態を検査す
ることができる。
【００１０】図６は、このような実装検査システムに使
用されるＢＧＡ型またはＣＰＳ型の電子部品の一例を示
す表面図である。この電子部品３０は、内部配線板３５
の表面上に、ＬＳＩチップ３２が搭載されており、ＬＳ
Ｉチップ３２表面に設けられたＩＯ＿ＢＵＦＦＥＲ３２
ａと内部配線板３５とが、ボンディングワイヤ３４によ
ってワイヤーボンディングされている。そして、ＬＳＩ
チップ３２が、ボンディングワイヤ３４とともに樹脂に
て封止されて方形パッケージとされている。
用されるＢＧＡ型またはＣＰＳ型の電子部品の一例を示
す表面図である。この電子部品３０は、内部配線板３５
の表面上に、ＬＳＩチップ３２が搭載されており、ＬＳ
Ｉチップ３２表面に設けられたＩＯ＿ＢＵＦＦＥＲ３２
ａと内部配線板３５とが、ボンディングワイヤ３４によ
ってワイヤーボンディングされている。そして、ＬＳＩ
チップ３２が、ボンディングワイヤ３４とともに樹脂に
て封止されて方形パッケージとされている。
【００１１】図７は、その電子部品の裏面図である。内
部配線板３５の裏面には、多数の半田ボール２３が、Ｌ
ＳＩチップ３２が設けられた中央部を除く周縁部に沿っ
て四角形の枠状に設けられている。なお、各半田ボール
２３は、縦方向に沿って順番に付けられたアルファベッ
トと、横方向に沿って順番に付けられた番号とによっ
て、それぞれが特定されるようになっている。
部配線板３５の裏面には、多数の半田ボール２３が、Ｌ
ＳＩチップ３２が設けられた中央部を除く周縁部に沿っ
て四角形の枠状に設けられている。なお、各半田ボール
２３は、縦方向に沿って順番に付けられたアルファベッ
トと、横方向に沿って順番に付けられた番号とによっ
て、それぞれが特定されるようになっている。
【００１２】内部配線板３５の各コーナー部に配置され
た１つの半田ボール２２に対してそれぞれ隣接して配置
された一対の半田ボール２３（黒丸で示す）、すなわ
ち、「Ａ−２」および「Ｂ−１」、「Ａ−３４」および
「Ｂ−３５」、「ＡＰ−１」および「ＡＲ−２」、「Ａ
Ｐ−３５」および「ＡＲ−３４」にてそれぞれ示される
各一対の半田ボール２３同士が、内部配線板１５の裏面
に沿って設けられた配線パターン２４によって、それぞ
れ相互に接続されている。また、縦方向に対向した各コ
ーナー部における一方の半田ボール２３同士、すなわ
ち、「Ｂ−１」の半田ボール２３と、「ＡＰ−１」の半
田ボール２３とが、配線パターン２４ａによって接続さ
れるとともに、「Ｂ−３５」の半田ボール２３と、「Ａ
Ｐ−３５」の半田ボール２３とが、配線パターン２４ａ
によって接続されている。
た１つの半田ボール２２に対してそれぞれ隣接して配置
された一対の半田ボール２３（黒丸で示す）、すなわ
ち、「Ａ−２」および「Ｂ−１」、「Ａ−３４」および
「Ｂ−３５」、「ＡＰ−１」および「ＡＲ−２」、「Ａ
Ｐ−３５」および「ＡＲ−３４」にてそれぞれ示される
各一対の半田ボール２３同士が、内部配線板１５の裏面
に沿って設けられた配線パターン２４によって、それぞ
れ相互に接続されている。また、縦方向に対向した各コ
ーナー部における一方の半田ボール２３同士、すなわ
ち、「Ｂ−１」の半田ボール２３と、「ＡＰ−１」の半
田ボール２３とが、配線パターン２４ａによって接続さ
れるとともに、「Ｂ−３５」の半田ボール２３と、「Ａ
Ｐ−３５」の半田ボール２３とが、配線パターン２４ａ
によって接続されている。
【００１３】図８は、このような電子部品３０が実装さ
れるプリント配線基板２６の表面図である。プリント配
線基板２６の表面には、電子部品３０の内部配線板３５
の裏面に設けられた各半田ボール２２および２３に対応
した半田接続パッド３６および２９がそれぞれ設けられ
ている。また、プリント配線基板２６の表面には、実装
される電子部品３０の外形に対応した四角形の表示線が
シルク印刷によって形成された外形シルク表示３１が設
けられており、この外形シルク表示３１によって、電子
部品３０の実装位置が示されている。
れるプリント配線基板２６の表面図である。プリント配
線基板２６の表面には、電子部品３０の内部配線板３５
の裏面に設けられた各半田ボール２２および２３に対応
した半田接続パッド３６および２９がそれぞれ設けられ
ている。また、プリント配線基板２６の表面には、実装
される電子部品３０の外形に対応した四角形の表示線が
シルク印刷によって形成された外形シルク表示３１が設
けられており、この外形シルク表示３１によって、電子
部品３０の実装位置が示されている。
【００１４】プリント配線基板２６の表面には、実装さ
れる電子部品３０（図６および図７参照）に設けられた
各半田ボール２２および２３（図６および図７参照）
と、プリント配線基板２６に設けられた各半田接続パッ
ド３６および２９とを、それぞれ特定するための番号お
よびアルファベットがシルク印刷によってそれぞれ形成
されたシルク表示２０ａおよび２０ｂがそれぞれ設けら
れている。
れる電子部品３０（図６および図７参照）に設けられた
各半田ボール２２および２３（図６および図７参照）
と、プリント配線基板２６に設けられた各半田接続パッ
ド３６および２９とを、それぞれ特定するための番号お
よびアルファベットがシルク印刷によってそれぞれ形成
されたシルク表示２０ａおよび２０ｂがそれぞれ設けら
れている。
【００１５】プリント配線基板２６の表面には、外形シ
ルク表示３１の外側であって、外形シルク表示３１を形
成する４本の外形線の中央部に対応して、一対のチェッ
クパッド２７がそれぞれ設けられている。各チェックパ
ッド２７には、プリント配線基板２６の表面に、外形シ
ルク表示３１を形成する各外形線に沿ってそれぞれ設け
られた配線パターン２８の一方の端部が、それぞれ接続
されている。各配線パターン２８の他方の端部は、外形
シルク表示３１の各コーナー部にそれぞれ配置された半
田接続パッド２９にそれぞれ接続されている。配線パタ
ーン２８がそれぞれ接続される各半田接続パッド２９
は、電子部品３０における内部配線板３５の各コーナー
部にそれぞれ設けられた各半田ボール２３にそれぞれ対
応している。
ルク表示３１の外側であって、外形シルク表示３１を形
成する４本の外形線の中央部に対応して、一対のチェッ
クパッド２７がそれぞれ設けられている。各チェックパ
ッド２７には、プリント配線基板２６の表面に、外形シ
ルク表示３１を形成する各外形線に沿ってそれぞれ設け
られた配線パターン２８の一方の端部が、それぞれ接続
されている。各配線パターン２８の他方の端部は、外形
シルク表示３１の各コーナー部にそれぞれ配置された半
田接続パッド２９にそれぞれ接続されている。配線パタ
ーン２８がそれぞれ接続される各半田接続パッド２９
は、電子部品３０における内部配線板３５の各コーナー
部にそれぞれ設けられた各半田ボール２３にそれぞれ対
応している。
【００１６】各チェックパッド２７の近傍には、それぞ
れのチェックパッド２７を特定するためのシルク表示２
０ｃが、シルク印刷によって形成されている。外形シル
ク表示３１における横方向に沿って延びる一方の表示線
の中央部に対応して設けられた一対のチェックパッド２
７は、「ＣＨＥＣＫ ＰＡＤ＿Ａ」および「ＣＨＥＣＫ
ＰＡＤ＿Ｂ」と、それぞれシルク表示２０ｃによって
表示されており、これらの各チェックパッド２７に対向
して配置された一対のチェックパッド２７は、「ＣＨＥ
ＣＫ ＰＡＤ＿Ｆ」および「ＣＨＥＣＫ ＰＡＤ＿Ｅ」
と、それぞれシルク表示２０ｃによって表示されてい
る。
れのチェックパッド２７を特定するためのシルク表示２
０ｃが、シルク印刷によって形成されている。外形シル
ク表示３１における横方向に沿って延びる一方の表示線
の中央部に対応して設けられた一対のチェックパッド２
７は、「ＣＨＥＣＫ ＰＡＤ＿Ａ」および「ＣＨＥＣＫ
ＰＡＤ＿Ｂ」と、それぞれシルク表示２０ｃによって
表示されており、これらの各チェックパッド２７に対向
して配置された一対のチェックパッド２７は、「ＣＨＥ
ＣＫ ＰＡＤ＿Ｆ」および「ＣＨＥＣＫ ＰＡＤ＿Ｅ」
と、それぞれシルク表示２０ｃによって表示されてい
る。
【００１７】さらに、外形シルク表示３１における縦方
向に沿って延びる一方の表示線の中央部に対応して設け
られた一対のチェックパッド２７は、「ＣＨＥＣＫ Ｐ
ＡＤ＿Ｃ」および「ＣＨＥＣＫ ＰＡＤ＿Ｄ」と、それ
ぞれシルク表示２０ｃによって表示されており、これら
の各チェックパッド２７に対向して配置された一対のチ
ェックパッド２７は、「ＣＨＥＣＫ ＰＡＤ＿Ｈ」およ
び「ＣＨＥＣＫ ＰＡＤ＿Ｇ」と、それぞれシルク表示
２０ｃによって表示されている。
向に沿って延びる一方の表示線の中央部に対応して設け
られた一対のチェックパッド２７は、「ＣＨＥＣＫ Ｐ
ＡＤ＿Ｃ」および「ＣＨＥＣＫ ＰＡＤ＿Ｄ」と、それ
ぞれシルク表示２０ｃによって表示されており、これら
の各チェックパッド２７に対向して配置された一対のチ
ェックパッド２７は、「ＣＨＥＣＫ ＰＡＤ＿Ｈ」およ
び「ＣＨＥＣＫ ＰＡＤ＿Ｇ」と、それぞれシルク表示
２０ｃによって表示されている。
【００１８】図９は、電子部品３０がプリント配線基板
２６に実装された状態における各半田接続パッド２９の
状態を示す平面図である。電子部品３０がプリント配線
基板２６に正常に実装されると、電子部品３０の裏面に
設けられた各半田ボール２２および２３と、プリント配
線基板２６の表面に設けられた各半田接続パッド３６お
よび２９とが、それぞれ相互に接続される。
２６に実装された状態における各半田接続パッド２９の
状態を示す平面図である。電子部品３０がプリント配線
基板２６に正常に実装されると、電子部品３０の裏面に
設けられた各半田ボール２２および２３と、プリント配
線基板２６の表面に設けられた各半田接続パッド３６お
よび２９とが、それぞれ相互に接続される。
【００１９】電子部品３０がプリント配線基板２６に実
装されると、電子部品３０が正常に実装されているかが
検査される。例えば、「Ａ−３４」および「Ｂ−３５」
によって示される半田ボール２３と、同様に「Ａ−３
４」および「Ｂ−３５」によって示される半田接続パッ
ド２９とが、正常に接続されているかを検査する場合に
は、「ＣＨＥＣＫ ＰＡＤ＿Ｂ」表示のチェックパッド
２７と、「ＣＨＥＣＫＰＡＤ＿Ｃ」表示のチェックパッ
ド２７との間の導通が検査される。同様に、他の一対の
チェックパッド２７同士の導通も検査される。
装されると、電子部品３０が正常に実装されているかが
検査される。例えば、「Ａ−３４」および「Ｂ−３５」
によって示される半田ボール２３と、同様に「Ａ−３
４」および「Ｂ−３５」によって示される半田接続パッ
ド２９とが、正常に接続されているかを検査する場合に
は、「ＣＨＥＣＫ ＰＡＤ＿Ｂ」表示のチェックパッド
２７と、「ＣＨＥＣＫＰＡＤ＿Ｃ」表示のチェックパッ
ド２７との間の導通が検査される。同様に、他の一対の
チェックパッド２７同士の導通も検査される。
【００２０】
【発明が解決しようとする課題】このような構成の実装
検査システムでは、方形状の電子部品３０における一対
の辺に沿って配線パターン２４ａをそれぞれ設ける必要
がある。これらの配線パターン２４ａは、内部配線板３
５上において、半田ボール２２の外側に設けるか、積層
構造にする必要があり、その結果、電子部品３０全体が
大型化するおそれがある。
検査システムでは、方形状の電子部品３０における一対
の辺に沿って配線パターン２４ａをそれぞれ設ける必要
がある。これらの配線パターン２４ａは、内部配線板３
５上において、半田ボール２２の外側に設けるか、積層
構造にする必要があり、その結果、電子部品３０全体が
大型化するおそれがある。
【００２１】これに対して、このような配線パターン２
４ａを、内部配線板３５の表面において、全半田ボール
２２が設けられた枠状領域内に設けることも可能であ
る。しかしながら、この場合には、図６に示すように、
配線パターン２４ａは、ＬＳＩチップ３２と、内部配線
板３５とをボンディングするワイヤー３４と交差した状
態で設けなければならず、容易に配線することができな
いという問題がある。
４ａを、内部配線板３５の表面において、全半田ボール
２２が設けられた枠状領域内に設けることも可能であ
る。しかしながら、この場合には、図６に示すように、
配線パターン２４ａは、ＬＳＩチップ３２と、内部配線
板３５とをボンディングするワイヤー３４と交差した状
態で設けなければならず、容易に配線することができな
いという問題がある。
【００２２】本発明は、このような問題を解決するもの
であり、その目的は、電子部品が大型化するおそれがな
く、電子部品が正常に実装されていることを容易に検査
することができる電子部品実装体を提供することにあ
る。
であり、その目的は、電子部品が大型化するおそれがな
く、電子部品が正常に実装されていることを容易に検査
することができる電子部品実装体を提供することにあ
る。
【００２３】本発明の他の目的は、電子部品に対して、
特別な部材、配線パターン等を設けることなく、電子部
品が正常に実装されていることを容易に検査することが
できる電子部品実装体を提供することにある。
特別な部材、配線パターン等を設けることなく、電子部
品が正常に実装されていることを容易に検査することが
できる電子部品実装体を提供することにある。
【００２４】
【課題を解決するための手段】本発明の電子部品実装体
は、裏面に複数の半田ボールが設けられた電子部品が、
各半田ボールにそれぞれ対応する複数の半田接続パッド
が表面に設けられた基板上に、各半田パッドおよび各半
田接続パッド同士が接続された状態で実装される電子部
品実装体であって、前記電子部品の相互に近接して設け
られた一対の半田ボール同士を、該電子部品の裏面にお
ける全半田ボールが設けられた領域内において接続する
配線パターンと、この配線パターンにて接続された各半
田ボールにそれぞれ対応して前記基板に設けられた各半
田接続パッドに、配線パターンを介してそれぞれ接続さ
れて、該基板の表面における電子部品の実装領域以外の
領域に配置された一対のチェックパッドと、を具備する
ことを特徴とする。
は、裏面に複数の半田ボールが設けられた電子部品が、
各半田ボールにそれぞれ対応する複数の半田接続パッド
が表面に設けられた基板上に、各半田パッドおよび各半
田接続パッド同士が接続された状態で実装される電子部
品実装体であって、前記電子部品の相互に近接して設け
られた一対の半田ボール同士を、該電子部品の裏面にお
ける全半田ボールが設けられた領域内において接続する
配線パターンと、この配線パターンにて接続された各半
田ボールにそれぞれ対応して前記基板に設けられた各半
田接続パッドに、配線パターンを介してそれぞれ接続さ
れて、該基板の表面における電子部品の実装領域以外の
領域に配置された一対のチェックパッドと、を具備する
ことを特徴とする。
【００２５】前記電子部品は方形状をしており、前記配
線パターンにて接続される一対の半田ボールが、電子部
品のコーナー部に配置されている。
線パターンにて接続される一対の半田ボールが、電子部
品のコーナー部に配置されている。
【００２６】また、本発明の電子部品実装体は、裏面に
複数の半田ボールが設けられた電子部品が、各半田ボー
ルにそれぞれ対応する複数の半田接続パッドが表面に設
けられた基板上に、各半田パッドおよび各半田接続パッ
ド同士が接続された状態で実装される電子部品実装体で
あって、それぞれが共通電位とされる一対の半田ボール
にそれぞれ対応して前記基板表面に設けられた半田接続
パッドに、それぞれ配線パターンを介して接続されてお
り、該基板の表面における電子部品の実装領域以外の領
域において、非導通状態に分割されて配置された検査用
チェックパッドと、該検査用チェックパッドと、前記半
田パッドの共通電位とされる端子とに配線パターンを介
して接続されており、該基板の表面における電子部品の
実装領域以外の領域において、非導通状態に分割されて
配置された共通電位用チェックパッドと、を具備するこ
とを特徴とする。
複数の半田ボールが設けられた電子部品が、各半田ボー
ルにそれぞれ対応する複数の半田接続パッドが表面に設
けられた基板上に、各半田パッドおよび各半田接続パッ
ド同士が接続された状態で実装される電子部品実装体で
あって、それぞれが共通電位とされる一対の半田ボール
にそれぞれ対応して前記基板表面に設けられた半田接続
パッドに、それぞれ配線パターンを介して接続されてお
り、該基板の表面における電子部品の実装領域以外の領
域において、非導通状態に分割されて配置された検査用
チェックパッドと、該検査用チェックパッドと、前記半
田パッドの共通電位とされる端子とに配線パターンを介
して接続されており、該基板の表面における電子部品の
実装領域以外の領域において、非導通状態に分割されて
配置された共通電位用チェックパッドと、を具備するこ
とを特徴とする。
【００２７】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。
て、図面を参照して詳細に説明する。
【００２８】＜実施形態１＞図１は、本発明の実装検査
システムに用いられるＢＧＡ型またはＣＰＳ型の電子部
品の一例を示す裏面図、図２は、その電子部品の内部構
造を示す断面図である。
システムに用いられるＢＧＡ型またはＣＰＳ型の電子部
品の一例を示す裏面図、図２は、その電子部品の内部構
造を示す断面図である。
【００２９】ＢＧＡ型またはＣＰＳ型の電子部品１は、
図２に示すように、内部配線板１５の表面上にＬＳＩチ
ップ１２が搭載されており、ＬＳＩチップ１２と内部配
線板１５とが、ボンディングワイヤ１４によってワイヤ
ーボンディングされている。そして、ＬＳＩチップ１２
が、ボンディングワイヤ１４とともに樹脂１３にて封止
されて方形パッケージとされている。
図２に示すように、内部配線板１５の表面上にＬＳＩチ
ップ１２が搭載されており、ＬＳＩチップ１２と内部配
線板１５とが、ボンディングワイヤ１４によってワイヤ
ーボンディングされている。そして、ＬＳＩチップ１２
が、ボンディングワイヤ１４とともに樹脂１３にて封止
されて方形パッケージとされている。
【００３０】図１に示すように、内部配線板１５の裏面
には、多数の半田ボール２が、ＬＳＩチップ１２が実装
される中央部を除く周縁部に沿って四角形の枠状に設け
られている。半田ホール２は、図１に示す縦方向には、
６個ずつ横方向に並んだ状態で配置されており、また、
横方向には、５個ずつ縦方向に並んだ状態で配置されて
いる。そして、横方向の中央部においては、縦方向に並
んだ５個の半田接続パッド２に対して１個の半田接続パ
ッドが中央部側に並んでそれぞれ配置されている。
には、多数の半田ボール２が、ＬＳＩチップ１２が実装
される中央部を除く周縁部に沿って四角形の枠状に設け
られている。半田ホール２は、図１に示す縦方向には、
６個ずつ横方向に並んだ状態で配置されており、また、
横方向には、５個ずつ縦方向に並んだ状態で配置されて
いる。そして、横方向の中央部においては、縦方向に並
んだ５個の半田接続パッド２に対して１個の半田接続パ
ッドが中央部側に並んでそれぞれ配置されている。
【００３１】なお、各半田ボール２は、縦方向に沿って
順番に付けられたアルファベットと、横方向に沿って順
番に付けられた番号とによって、それぞれが特定される
ようになっている。
順番に付けられたアルファベットと、横方向に沿って順
番に付けられた番号とによって、それぞれが特定される
ようになっている。
【００３２】内部配線板１５の各コーナー部に配置され
た１つの半田ボール２に対してそれぞれ隣接して配置さ
れた一対の半田ボール３（黒丸で示す）、すなわち、
「Ａ−２」および「Ｂ−１」、「Ａ−３４」および「Ｂ
−３５」、「ＡＰ−１」および「ＡＲ−２」、「ＡＰ−
３５」および「ＡＲ−３４」にて、それぞれ示される各
一対の半田ボール３が、内部配線板１５の裏面に沿って
設けられた配線パターン４によって、それぞれ相互に接
続されている。各配線パターン４は、前述した内部配線
板１５あるいはＬＳＩチップ１２の内部に接続されてい
る。
た１つの半田ボール２に対してそれぞれ隣接して配置さ
れた一対の半田ボール３（黒丸で示す）、すなわち、
「Ａ−２」および「Ｂ−１」、「Ａ−３４」および「Ｂ
−３５」、「ＡＰ−１」および「ＡＲ−２」、「ＡＰ−
３５」および「ＡＲ−３４」にて、それぞれ示される各
一対の半田ボール３が、内部配線板１５の裏面に沿って
設けられた配線パターン４によって、それぞれ相互に接
続されている。各配線パターン４は、前述した内部配線
板１５あるいはＬＳＩチップ１２の内部に接続されてい
る。
【００３３】図３は、このようなＢＧＡ／ＣＳＰ型の電
子部品１が実装されるプリント配線基板６の表面図であ
る。プリント配線基板６の表面には、ＢＧＡ／ＣＳＰ型
の電子部品１の内部配線板１５の裏面に設けられた各半
田ボール２および３に対応した半田接続パッド１６およ
び９がそれぞれ設けられている。また、プリント配線基
板６の表面には、実装される電子部品１の外形に対応し
た四角形の外形線がシルク印刷によって形成された外形
シルク表示１１が設けられており、この外形シルク表示
１１によって、電子部品１の実装位置が示されている。
子部品１が実装されるプリント配線基板６の表面図であ
る。プリント配線基板６の表面には、ＢＧＡ／ＣＳＰ型
の電子部品１の内部配線板１５の裏面に設けられた各半
田ボール２および３に対応した半田接続パッド１６およ
び９がそれぞれ設けられている。また、プリント配線基
板６の表面には、実装される電子部品１の外形に対応し
た四角形の外形線がシルク印刷によって形成された外形
シルク表示１１が設けられており、この外形シルク表示
１１によって、電子部品１の実装位置が示されている。
【００３４】プリント配線基板６の表面には、実装され
る電子部品１に設けられた各半田ボール２および３とプ
リント配線基板６に設けられた各半田接続パッド１６お
よび９とをそれぞれ特定するための番号およびアルファ
ベットがシルク印刷によってそれぞれ形成されたシルク
表示１０ａおよび１０ｂがそれぞれ設けられている。各
シルク表示１０ａおよび１０ｂは、外形シルク表示１１
の横方向に延びる一方の外形線および縦方向に延びる一
方の外形線に沿って、それぞれシルク印刷によって形成
されている。
る電子部品１に設けられた各半田ボール２および３とプ
リント配線基板６に設けられた各半田接続パッド１６お
よび９とをそれぞれ特定するための番号およびアルファ
ベットがシルク印刷によってそれぞれ形成されたシルク
表示１０ａおよび１０ｂがそれぞれ設けられている。各
シルク表示１０ａおよび１０ｂは、外形シルク表示１１
の横方向に延びる一方の外形線および縦方向に延びる一
方の外形線に沿って、それぞれシルク印刷によって形成
されている。
【００３５】プリント配線基板６の表面には、外形シル
ク表示１１の外側であって、外形シルク表示１１を形成
する４本の外形線の中央部に対応して、一対のチェック
パッド７がそれぞれ設けられている。各チェックパッド
７には、プリント配線基板６の表面に、外形シルク表示
１１を形成する各外形線に沿ってそれぞれ設けられたパ
ターン配線８の一方の端部が、それぞれ接続されてい
る。各配線パターン８の他方の端部は、外形シルク表示
１１の各コーナー部にそれぞれ配置された半田接続パッ
ド９にそれぞれ接続されている。配線パターン８がそれ
ぞれ接続される各半田接続パッド９は、ＢＧＡ／ＣＳＰ
型の電子部品１における内部配線板１５の各コーナー部
にそれぞれ設けられた各半田ボール３にそれぞれ対応し
ている。
ク表示１１の外側であって、外形シルク表示１１を形成
する４本の外形線の中央部に対応して、一対のチェック
パッド７がそれぞれ設けられている。各チェックパッド
７には、プリント配線基板６の表面に、外形シルク表示
１１を形成する各外形線に沿ってそれぞれ設けられたパ
ターン配線８の一方の端部が、それぞれ接続されてい
る。各配線パターン８の他方の端部は、外形シルク表示
１１の各コーナー部にそれぞれ配置された半田接続パッ
ド９にそれぞれ接続されている。配線パターン８がそれ
ぞれ接続される各半田接続パッド９は、ＢＧＡ／ＣＳＰ
型の電子部品１における内部配線板１５の各コーナー部
にそれぞれ設けられた各半田ボール３にそれぞれ対応し
ている。
【００３６】各チェックパッド７の近傍には、それぞれ
のチェックパッド７を特定するためのシルク表示１０ｃ
が、シルク印刷によって形成されている。外形シルク表
示１１における横方向に沿って延びる一方の表示線の中
央部に対応して設けられた一対のチェックパッド７は、
「ＣＨＥＣＫ ＰＡＤ＿Ａ」および「ＣＨＥＣＫ ＰＡ
Ｄ＿Ｂ」と、それぞれシルク表示１０ｃによって表示さ
れており、これらの各チェックパッド７に対向して配置
された一対のチェックパッド７は、「ＣＨＥＣＫ ＰＡ
Ｄ＿Ｆ」および「ＣＨＥＣＫ ＰＡＤ＿Ｅ」と、それぞ
れシルク表示１０ｃによって表示されている。
のチェックパッド７を特定するためのシルク表示１０ｃ
が、シルク印刷によって形成されている。外形シルク表
示１１における横方向に沿って延びる一方の表示線の中
央部に対応して設けられた一対のチェックパッド７は、
「ＣＨＥＣＫ ＰＡＤ＿Ａ」および「ＣＨＥＣＫ ＰＡ
Ｄ＿Ｂ」と、それぞれシルク表示１０ｃによって表示さ
れており、これらの各チェックパッド７に対向して配置
された一対のチェックパッド７は、「ＣＨＥＣＫ ＰＡ
Ｄ＿Ｆ」および「ＣＨＥＣＫ ＰＡＤ＿Ｅ」と、それぞ
れシルク表示１０ｃによって表示されている。
【００３７】さらに、外形シルク表示１１における縦方
向に沿って延びる一方の表示線の中央部に対応して設け
られた一対のチェックパッド７は、「ＣＨＥＣＫ ＰＡ
Ｄ＿Ｃ」および「ＣＨＥＣＫ ＰＡＤ＿Ｄ」と、それぞ
れシルク表示１０ｃによって表示されており、これらの
各チェックパッド７に対向して配置された一対のチェッ
クパッド７は、「ＣＨＥＣＫ ＰＡＤ＿Ｈ」および「Ｃ
ＨＥＣＫ ＰＡＤ＿Ｇ」と、それぞれシルク表示１０ｃ
によって表示されている。
向に沿って延びる一方の表示線の中央部に対応して設け
られた一対のチェックパッド７は、「ＣＨＥＣＫ ＰＡ
Ｄ＿Ｃ」および「ＣＨＥＣＫ ＰＡＤ＿Ｄ」と、それぞ
れシルク表示１０ｃによって表示されており、これらの
各チェックパッド７に対向して配置された一対のチェッ
クパッド７は、「ＣＨＥＣＫ ＰＡＤ＿Ｈ」および「Ｃ
ＨＥＣＫ ＰＡＤ＿Ｇ」と、それぞれシルク表示１０ｃ
によって表示されている。
【００３８】このようなプリント配線基板６に対して、
ＢＧＡ／ＣＳＰ型の電子部品１が実装される。ＢＧＡ／
ＣＳＰ型の電子部品１は、プリント配線基板６の外形シ
ルク表示１１に合わせて配置される。外形シルク表示１
１の外形線は、ＢＧＡ／ＣＳＰ型電子部品１がプリント
配線基板６の表面に正常に実装された場合には、全てを
目視することができ、ＢＧＡ／ＣＳＰ型の電子部品１が
少しでもずれて実装されると、外形線は見えなくなるよ
うになっている。
ＢＧＡ／ＣＳＰ型の電子部品１が実装される。ＢＧＡ／
ＣＳＰ型の電子部品１は、プリント配線基板６の外形シ
ルク表示１１に合わせて配置される。外形シルク表示１
１の外形線は、ＢＧＡ／ＣＳＰ型電子部品１がプリント
配線基板６の表面に正常に実装された場合には、全てを
目視することができ、ＢＧＡ／ＣＳＰ型の電子部品１が
少しでもずれて実装されると、外形線は見えなくなるよ
うになっている。
【００３９】ＢＧＡ／ＣＳＰ型の電子部品１がプリント
配線基板６に正常に実装されると、ＢＧＡ／ＣＳＰ型電
子部品１の裏面に設けられた各半田ボール２および３
と、プリント配線基板６の表面に設けられた各半田接続
パッド１６および９とが、それぞれ相互に接続される。
配線基板６に正常に実装されると、ＢＧＡ／ＣＳＰ型電
子部品１の裏面に設けられた各半田ボール２および３
と、プリント配線基板６の表面に設けられた各半田接続
パッド１６および９とが、それぞれ相互に接続される。
【００４０】ＢＧＡ／ＣＳＰ型の電子部品１がプリント
配線基板６に実装されると、ＢＧＡ／ＣＳＰ型の電子部
品１が正常に実装されているかが検査される。例えば、
「Ａ−３４」および「Ｂ−３５」によって示される半田
ボール３と、同様に「Ａ−３４」および「Ｂ−３５」に
よって示される半田接続パッド９とが、正常に接続され
ているかを検査する場合には、「ＣＨＥＣＫ ＰＡＤ＿
Ｂ」と表示されたチェックパッド７と、「ＣＨＥＣＫ
ＰＡＤ＿Ｃ」と表示されたチェックパッド７との間の導
通状態が導通チェッカー、簡易テスター等によって検査
される。
配線基板６に実装されると、ＢＧＡ／ＣＳＰ型の電子部
品１が正常に実装されているかが検査される。例えば、
「Ａ−３４」および「Ｂ−３５」によって示される半田
ボール３と、同様に「Ａ−３４」および「Ｂ−３５」に
よって示される半田接続パッド９とが、正常に接続され
ているかを検査する場合には、「ＣＨＥＣＫ ＰＡＤ＿
Ｂ」と表示されたチェックパッド７と、「ＣＨＥＣＫ
ＰＡＤ＿Ｃ」と表示されたチェックパッド７との間の導
通状態が導通チェッカー、簡易テスター等によって検査
される。
【００４１】「ＣＨＥＣＫ ＰＡＤ＿Ｂ」と表示された
チェックパッド７に配線パターン８によって接続された
「Ａ−３４」の半田接続パッド９が、ＢＧＡ／ＣＳＰ型
の電子部品１の「Ａ−３４」の半田ボール３と正常に接
続され、しかも、「ＣＨＥＣＫ ＰＡＤ＿Ｃ」と表示さ
れたチェックパッド７に配線パターン８によって接続さ
れた「Ｂ−３５」の半田接続パッド９が、ＢＧＡ／ＣＳ
Ｐ型の電子部品１の「Ｂ−３５」の半田ボール３と正常
に接続されていると、「Ａ−３４」および「Ｂ−３５」
の半田ボール３同士が、内部パターン配線４によって接
続されているために、「ＣＨＥＣＫ ＰＡＤ＿Ｂ」のチ
ェックパッド７と、「ＣＨＥＣＫ ＰＡＤ＿Ｃ」のチェ
ックパッド７との間が導通状態となって短絡する。
チェックパッド７に配線パターン８によって接続された
「Ａ−３４」の半田接続パッド９が、ＢＧＡ／ＣＳＰ型
の電子部品１の「Ａ−３４」の半田ボール３と正常に接
続され、しかも、「ＣＨＥＣＫ ＰＡＤ＿Ｃ」と表示さ
れたチェックパッド７に配線パターン８によって接続さ
れた「Ｂ−３５」の半田接続パッド９が、ＢＧＡ／ＣＳ
Ｐ型の電子部品１の「Ｂ−３５」の半田ボール３と正常
に接続されていると、「Ａ−３４」および「Ｂ−３５」
の半田ボール３同士が、内部パターン配線４によって接
続されているために、「ＣＨＥＣＫ ＰＡＤ＿Ｂ」のチ
ェックパッド７と、「ＣＨＥＣＫ ＰＡＤ＿Ｃ」のチェ
ックパッド７との間が導通状態となって短絡する。
【００４２】同様に、「ＣＨＥＣＫ ＰＡＤ＿Ｄ」と表
示されたチェックパッド７と、「ＣＨＥＣＫ ＰＡＤ＿
Ｅ」と表示されたチェックパッド７との間の導通、「Ｃ
ＨＥＣＫ ＰＡＤ＿Ｆ」と表示されたチェックパッド７
と、「ＣＨＥＣＫ ＰＡＤ＿Ｇ」と表示されたチェック
パッド７との間の導通、「ＣＨＥＣＫ ＰＡＤ＿Ｈ」と
表示されたチェックパッド７と、「ＣＨＥＣＫ ＰＡＤ
＿Ａ」と表示されたチェックパッド７との間の導通状態
が、それぞれ検査される。
示されたチェックパッド７と、「ＣＨＥＣＫ ＰＡＤ＿
Ｅ」と表示されたチェックパッド７との間の導通、「Ｃ
ＨＥＣＫ ＰＡＤ＿Ｆ」と表示されたチェックパッド７
と、「ＣＨＥＣＫ ＰＡＤ＿Ｇ」と表示されたチェック
パッド７との間の導通、「ＣＨＥＣＫ ＰＡＤ＿Ｈ」と
表示されたチェックパッド７と、「ＣＨＥＣＫ ＰＡＤ
＿Ａ」と表示されたチェックパッド７との間の導通状態
が、それぞれ検査される。
【００４３】そして、全てにおいて導通状態になってい
る場合には、ＢＧＡ／ＣＳＰ型の電子部品１がプリント
配線基板６に正常に実装されていると判断される。これ
に対して、いずれかにおいて、導通状態になっていない
場合には、ＢＧＡ／ＣＳＰ型の電子部品１がプリント配
線基板６に正常に実装されていないものと判断される。
この場合、導通状態にならないチェックパッド７間にお
いて、接続不良が発生していることを認識することがで
きるために、迅速に接続不良を解消することができる。
る場合には、ＢＧＡ／ＣＳＰ型の電子部品１がプリント
配線基板６に正常に実装されていると判断される。これ
に対して、いずれかにおいて、導通状態になっていない
場合には、ＢＧＡ／ＣＳＰ型の電子部品１がプリント配
線基板６に正常に実装されていないものと判断される。
この場合、導通状態にならないチェックパッド７間にお
いて、接続不良が発生していることを認識することがで
きるために、迅速に接続不良を解消することができる。
【００４４】このように、方形パッケージであるＢＧＡ
／ＣＳＰ型の電子部品１のコーナー部に配置された半田
ボール３と、プリント配線基板６の各コーナー部に設け
られた半田接続パッド９との接続不良を検査することに
よって、ＢＧＡ／ＣＳＰ型の電子部品１に機械的ストレ
ス、熱ストレス等が加わった場合において、ＢＧＡ／Ｃ
ＳＰ型の電子部品１とプリント配線６との物理的な接続
不良が発生しやすいコーナー部の接続不良を容易に検出
することができる。
／ＣＳＰ型の電子部品１のコーナー部に配置された半田
ボール３と、プリント配線基板６の各コーナー部に設け
られた半田接続パッド９との接続不良を検査することに
よって、ＢＧＡ／ＣＳＰ型の電子部品１に機械的ストレ
ス、熱ストレス等が加わった場合において、ＢＧＡ／Ｃ
ＳＰ型の電子部品１とプリント配線６との物理的な接続
不良が発生しやすいコーナー部の接続不良を容易に検出
することができる。
【００４５】なお、このような構成に限定されず、他の
部分の電気的接続状態を検査することによって、ＢＧＡ
／ＣＳＰ型の電子部品１とプリント配線基板６との実装
状態を確認するようにしても良い。
部分の電気的接続状態を検査することによって、ＢＧＡ
／ＣＳＰ型の電子部品１とプリント配線基板６との実装
状態を確認するようにしても良い。
【００４６】＜実施形態２＞図４は、本発明の実装検査
システムに使用されるＢＧＡ／ＣＳＰ型の電子部品１の
他の例を示す裏面図である。ＢＧＡ／ＣＳＰ型の電子部
品１における内部配線板１５の裏面に設けられた半田ボ
ール２において、対角線方向に沿ってそれぞれ配置され
た複数の半田ボール３、縦方向の中央部にて横方向に沿
って並んで配置された複数の半田ボール３、横方向の中
央部にて縦方向に沿って並んで配置された複数の半田ボ
ール３は、それぞれ、共通電位とされるものであり、例
えば、これらはＧＮＤ電位とされる。
システムに使用されるＢＧＡ／ＣＳＰ型の電子部品１の
他の例を示す裏面図である。ＢＧＡ／ＣＳＰ型の電子部
品１における内部配線板１５の裏面に設けられた半田ボ
ール２において、対角線方向に沿ってそれぞれ配置され
た複数の半田ボール３、縦方向の中央部にて横方向に沿
って並んで配置された複数の半田ボール３、横方向の中
央部にて縦方向に沿って並んで配置された複数の半田ボ
ール３は、それぞれ、共通電位とされるものであり、例
えば、これらはＧＮＤ電位とされる。
【００４７】図５は、実装検査システムに用いられるプ
リント配線基板の構造を示す表面図である。このプリン
ト配線基板６では、ＢＧＡ／ＣＳＰ型の電子部品１にお
いて、それぞれ共通電位とされる一対の半田ボール３と
接続される半田接続パッド９間に、検査用チェックパッ
ド７ａおよび共通電位用チェックパッド７ｂがそれぞれ
設けられている。
リント配線基板の構造を示す表面図である。このプリン
ト配線基板６では、ＢＧＡ／ＣＳＰ型の電子部品１にお
いて、それぞれ共通電位とされる一対の半田ボール３と
接続される半田接続パッド９間に、検査用チェックパッ
ド７ａおよび共通電位用チェックパッド７ｂがそれぞれ
設けられている。
【００４８】すなわち、プリント配線基板６における外
形シルク表示１１の各コーナー部において、対角線方向
に沿って並んで配置された複数の半田接続パッドにおけ
る両端の各半田接続パッド９に、検査用チェックパッド
７ａが、それぞれパターン配線８を介してそれぞれ接続
されるとともに、その検査用チェックパッド７ａに、Ｇ
ＮＤ電位とされる端子に接続された共通電位用チェック
パッド７ｂも、配線パターン８を介して接続されてい
る。各検査用チェックパッド７ａおよび共通電位用チェ
ックパッド７ｂは、それぞれ、２分割されており、分割
された各半体部同士が非導通状態になっている。
形シルク表示１１の各コーナー部において、対角線方向
に沿って並んで配置された複数の半田接続パッドにおけ
る両端の各半田接続パッド９に、検査用チェックパッド
７ａが、それぞれパターン配線８を介してそれぞれ接続
されるとともに、その検査用チェックパッド７ａに、Ｇ
ＮＤ電位とされる端子に接続された共通電位用チェック
パッド７ｂも、配線パターン８を介して接続されてい
る。各検査用チェックパッド７ａおよび共通電位用チェ
ックパッド７ｂは、それぞれ、２分割されており、分割
された各半体部同士が非導通状態になっている。
【００４９】同様に、縦方向および横方向の中央部に
て、横方向および縦方向に沿ってそれぞれ並んで配置さ
れた複数の半田接続パッドにおける両端の半田接続パッ
ド９に、検査用チェックパッド７ａが、パターン配線８
を介してそれぞれ接続されるとともに、その検査用チェ
ックパッド７ａに、ＧＮＤ電位とされる端子に接続され
た共通電位用チェックパッド７ｂも、配線パターン８を
介してそれぞれ接続されている。各検査用チェックパッ
ド７ａおよび共通電位用チェックバンド７ｂは、それぞ
れ、２分割されており、分割された各半体部同士が非導
通状態になっている。
て、横方向および縦方向に沿ってそれぞれ並んで配置さ
れた複数の半田接続パッドにおける両端の半田接続パッ
ド９に、検査用チェックパッド７ａが、パターン配線８
を介してそれぞれ接続されるとともに、その検査用チェ
ックパッド７ａに、ＧＮＤ電位とされる端子に接続され
た共通電位用チェックパッド７ｂも、配線パターン８を
介してそれぞれ接続されている。各検査用チェックパッ
ド７ａおよび共通電位用チェックバンド７ｂは、それぞ
れ、２分割されており、分割された各半体部同士が非導
通状態になっている。
【００５０】具体的には、外形シルク表示１１の１つの
コーナー部において、「Ａ−１」および「Ｅ−６」によ
って示される各半田接続パッド９に、「ＣＨＥＣＫ Ｐ
ＡＤ＿Ａ」とシルク表示１０によって表示された検査用
チェックパッド７ａが、パターン配線８によってそれぞ
れ接続されて、この検査用チェックパッド７ａに、ＧＮ
Ｄ電位とされる端子に接続された「ＣＨＥＣＫ ＰＡＤ
＿Ｂ」表示のチェックパッド７ｂが接続されている。
コーナー部において、「Ａ−１」および「Ｅ−６」によ
って示される各半田接続パッド９に、「ＣＨＥＣＫ Ｐ
ＡＤ＿Ａ」とシルク表示１０によって表示された検査用
チェックパッド７ａが、パターン配線８によってそれぞ
れ接続されて、この検査用チェックパッド７ａに、ＧＮ
Ｄ電位とされる端子に接続された「ＣＨＥＣＫ ＰＡＤ
＿Ｂ」表示のチェックパッド７ｂが接続されている。
【００５１】また、外形シルク表示１１の横方向中央部
の一方において、「Ａ−１８」および「Ｆ−１８」によ
って示される各半田接続パッド９に、「ＣＨＥＣＫ Ｐ
ＡＤ＿Ｄ」表示の検査用チェックパッド７ａが、パター
ン配線８によってそれぞれ接続されて、この検査用チェ
ックパッド７ａに、ＧＮＤ電位とされる端子に接続され
た「ＣＨＥＣＫ ＰＡＤ＿Ｃ」表示の共通端子用チェッ
クパッド７ｂが接続されている。
の一方において、「Ａ−１８」および「Ｆ−１８」によ
って示される各半田接続パッド９に、「ＣＨＥＣＫ Ｐ
ＡＤ＿Ｄ」表示の検査用チェックパッド７ａが、パター
ン配線８によってそれぞれ接続されて、この検査用チェ
ックパッド７ａに、ＧＮＤ電位とされる端子に接続され
た「ＣＨＥＣＫ ＰＡＤ＿Ｃ」表示の共通端子用チェッ
クパッド７ｂが接続されている。
【００５２】外形シルク表示１１の他のコーナー部にお
いて、「Ａ−３５」および「Ｅ−３０」によって特定さ
れる各半田接続パッド９に、「ＣＨＥＣＫ ＰＡＤ＿
Ｅ」表示の検査用チェックパッド７ａが、パターン配線
８によってそれぞれ接続されて、この検査用チェックパ
ッド７ａに、ＧＮＤ電位とされる端子に接続された「Ｃ
ＨＥＣＫ ＰＡＤ＿Ｆ」表示の共通端子用チェックパッ
ド７ｂが接続されている。
いて、「Ａ−３５」および「Ｅ−３０」によって特定さ
れる各半田接続パッド９に、「ＣＨＥＣＫ ＰＡＤ＿
Ｅ」表示の検査用チェックパッド７ａが、パターン配線
８によってそれぞれ接続されて、この検査用チェックパ
ッド７ａに、ＧＮＤ電位とされる端子に接続された「Ｃ
ＨＥＣＫ ＰＡＤ＿Ｆ」表示の共通端子用チェックパッ
ド７ｂが接続されている。
【００５３】外形シルク表示１１の縦方向中央部の一方
において、「Ｖ−３０」および「Ｖ−３５」によって示
される各半田接続パッド９に、「ＣＨＥＣＫ ＰＡＤ＿
Ｈ」表示の検査用チェックパッド７ａが、パターン配線
８によってそれぞれ接続されて、この検査用チェックパ
ッド７ａに、ＧＮＤ電位とされる端子に接続された「Ｃ
ＨＥＣＫ ＰＡＤ＿Ｇ」表示の共通端子用チェックパッ
ド７ｂが接続されている。
において、「Ｖ−３０」および「Ｖ−３５」によって示
される各半田接続パッド９に、「ＣＨＥＣＫ ＰＡＤ＿
Ｈ」表示の検査用チェックパッド７ａが、パターン配線
８によってそれぞれ接続されて、この検査用チェックパ
ッド７ａに、ＧＮＤ電位とされる端子に接続された「Ｃ
ＨＥＣＫ ＰＡＤ＿Ｇ」表示の共通端子用チェックパッ
ド７ｂが接続されている。
【００５４】外形シルク表示１１の他のコーナー部にお
いて、「ＡＬ−３０」および「ＡＲ−３５」によって示
される各半田接続パッド９に、「ＣＨＥＣＫ ＰＡＤ＿
Ｊ」表示の検査用チェックパッド７ａが、パターン配線
８によってそれぞれ接続されて、この検査用チェックパ
ッド７ａに、ＧＮＤ電位とされる端子に接続された「Ｃ
ＨＥＣＫ ＰＡＤ＿Ｉ」表示の共通用チェックパッド７
ｂが接続されている。
いて、「ＡＬ−３０」および「ＡＲ−３５」によって示
される各半田接続パッド９に、「ＣＨＥＣＫ ＰＡＤ＿
Ｊ」表示の検査用チェックパッド７ａが、パターン配線
８によってそれぞれ接続されて、この検査用チェックパ
ッド７ａに、ＧＮＤ電位とされる端子に接続された「Ｃ
ＨＥＣＫ ＰＡＤ＿Ｉ」表示の共通用チェックパッド７
ｂが接続されている。
【００５５】外形シルク表示１１の横方向中央部の他方
において、「ＡＫ−１８」および「ＡＲ−１８」によっ
て特定される各半田接続パッド９に、「ＣＨＥＣＫ Ｐ
ＡＤ＿Ｋ」表示の検査用チェックパッド７ａが、パター
ン配線８によってそれぞれ接続されて、この検査用チェ
ックパッド７ａに、ＧＮＤ電位とされる端子に接続され
た「ＣＨＥＣＫ ＰＡＤ＿Ｌ」表示の共通端子用チェッ
クパッド７ｂが接続されている。
において、「ＡＫ−１８」および「ＡＲ−１８」によっ
て特定される各半田接続パッド９に、「ＣＨＥＣＫ Ｐ
ＡＤ＿Ｋ」表示の検査用チェックパッド７ａが、パター
ン配線８によってそれぞれ接続されて、この検査用チェ
ックパッド７ａに、ＧＮＤ電位とされる端子に接続され
た「ＣＨＥＣＫ ＰＡＤ＿Ｌ」表示の共通端子用チェッ
クパッド７ｂが接続されている。
【００５６】外形シルク表示１１の他のコーナー部にお
いて、「ＡＬ−６」および「ＡＲ−１」によって特定さ
れる各半田接続パッド９に、「ＣＨＥＣＫ ＰＡＤ＿
Ｍ」表示の検査用チェックパッド７ａが、パターン配線
８によってそれぞれ接続されて、この検査用チェックパ
ッド７ａに、ＧＮＤ電位とされる端子に接続された「Ｃ
ＨＥＣＫ ＰＡＤ＿Ｎ」表示の共通端子用チェックパッ
ド７ｂが接続されている。
いて、「ＡＬ−６」および「ＡＲ−１」によって特定さ
れる各半田接続パッド９に、「ＣＨＥＣＫ ＰＡＤ＿
Ｍ」表示の検査用チェックパッド７ａが、パターン配線
８によってそれぞれ接続されて、この検査用チェックパ
ッド７ａに、ＧＮＤ電位とされる端子に接続された「Ｃ
ＨＥＣＫ ＰＡＤ＿Ｎ」表示の共通端子用チェックパッ
ド７ｂが接続されている。
【００５７】外形シルク表示１１の縦方向中央部の他方
において、「Ｖ−１」および「Ｖ−６」によって特定さ
れる各半田接続パッド９に、「ＣＨＥＣＫ ＰＡＤ＿
Ｏ」表示の検査用チェックパッド７ａが、パターン配線
８によってそれぞれ接続されて、この検査用チェックパ
ッド７ａに、ＧＮＤ電位とされる端子に接続された「Ｃ
ＨＥＣＫ ＰＡＤ＿Ｐ」表示の共通端子用チェックパッ
ド７ｂが接続されている。
において、「Ｖ−１」および「Ｖ−６」によって特定さ
れる各半田接続パッド９に、「ＣＨＥＣＫ ＰＡＤ＿
Ｏ」表示の検査用チェックパッド７ａが、パターン配線
８によってそれぞれ接続されて、この検査用チェックパ
ッド７ａに、ＧＮＤ電位とされる端子に接続された「Ｃ
ＨＥＣＫ ＰＡＤ＿Ｐ」表示の共通端子用チェックパッ
ド７ｂが接続されている。
【００５８】その他の構成は、前記実施の形態における
プリント配線基板６と同様になっている。
プリント配線基板６と同様になっている。
【００５９】ＢＧＡ／ＣＳＰ型の電子部品１がプリント
配線基板６に実装されると、ＢＧＡ／ＣＳＰ型の電子部
品１が正常に実装されているかが検査される。例えば、
「Ａ−１」および「Ｅ−６」によって示される各半田ボ
ール３と、同様に「Ａ−１」および「Ｅ−６」によって
示される各半田接続パッド９とが、それぞれ正常に接続
されているかを検査する場合には、「ＣＨＥＣＫ ＰＡ
Ｄ＿Ａ」表示の検査用チェックパッド７ａにおける各半
体部同士の導通が、導通チェッカー、簡易テスター等に
よって検査される。そして、「ＣＨＥＣＫ ＰＡＤ＿
Ａ」表示の検査チェックパッド７ａにおける各半体部同
士が短絡した導通状態であることにより、各半田ボール
３と、各半田接続パッド９とが、それぞれ、接続状態に
なっていることが確認される。
配線基板６に実装されると、ＢＧＡ／ＣＳＰ型の電子部
品１が正常に実装されているかが検査される。例えば、
「Ａ−１」および「Ｅ−６」によって示される各半田ボ
ール３と、同様に「Ａ−１」および「Ｅ−６」によって
示される各半田接続パッド９とが、それぞれ正常に接続
されているかを検査する場合には、「ＣＨＥＣＫ ＰＡ
Ｄ＿Ａ」表示の検査用チェックパッド７ａにおける各半
体部同士の導通が、導通チェッカー、簡易テスター等に
よって検査される。そして、「ＣＨＥＣＫ ＰＡＤ＿
Ａ」表示の検査チェックパッド７ａにおける各半体部同
士が短絡した導通状態であることにより、各半田ボール
３と、各半田接続パッド９とが、それぞれ、接続状態に
なっていることが確認される。
【００６０】この場合、ＢＧＡ／ＣＳＰ型電子部品１の
「Ａ−１」および「Ｅ−６」によって示される各半田ボ
ール３は、共通電位用端子であり、ＢＧＡ／ＣＳＰ型の
電子部品１を動作させる際には、それぞれＧＮＤ電位と
する必要がある。このために、各半田ボール３と、各半
田接続パッド９とが、それぞれ、接続状態になっている
ことが確認されると、「ＣＨＥＣＫ ＰＡＤ＿Ａ」表示
の検査用チェックパッド７ａの各半体部同士が、半田等
によって短絡されて導通状態とされるとともに、この
「ＣＨＥＣＫ ＰＡＤ＿Ａ」表示の検査用チェックパッ
ド７ａに接続された「ＣＨＥＣＫ ＰＡＤ＿Ｂ」表示の
共通端子用チェックパッド７ｂの各半体部同士が、半田
等によって短絡されて導通状態とされる。
「Ａ−１」および「Ｅ−６」によって示される各半田ボ
ール３は、共通電位用端子であり、ＢＧＡ／ＣＳＰ型の
電子部品１を動作させる際には、それぞれＧＮＤ電位と
する必要がある。このために、各半田ボール３と、各半
田接続パッド９とが、それぞれ、接続状態になっている
ことが確認されると、「ＣＨＥＣＫ ＰＡＤ＿Ａ」表示
の検査用チェックパッド７ａの各半体部同士が、半田等
によって短絡されて導通状態とされるとともに、この
「ＣＨＥＣＫ ＰＡＤ＿Ａ」表示の検査用チェックパッ
ド７ａに接続された「ＣＨＥＣＫ ＰＡＤ＿Ｂ」表示の
共通端子用チェックパッド７ｂの各半体部同士が、半田
等によって短絡されて導通状態とされる。
【００６１】「ＣＨＥＣＫ ＰＡＤ＿Ｂ」表示の共通端
子用チェックパッド７ｂは、ＧＮＤ電位とされる端子に
接続されているために、「ＣＨＥＣＫ ＰＡＤ＿Ｂ」表
示の共通端子用チェックパッド７ｂの各半体部同士が導
通状態になるとともに、「ＣＨＥＣＫ ＰＡＤ＿Ａ」表
示の検査用チェックパッド７ａの各半体部同士も導通状
態になることにより、各半田ボール３は、容易にＧＮＤ
電位とされる。
子用チェックパッド７ｂは、ＧＮＤ電位とされる端子に
接続されているために、「ＣＨＥＣＫ ＰＡＤ＿Ｂ」表
示の共通端子用チェックパッド７ｂの各半体部同士が導
通状態になるとともに、「ＣＨＥＣＫ ＰＡＤ＿Ａ」表
示の検査用チェックパッド７ａの各半体部同士も導通状
態になることにより、各半田ボール３は、容易にＧＮＤ
電位とされる。
【００６２】以下、同様にして、他の検査用チェックパ
ッド７ａによって、所定の半田ボール３と半田接続パッ
ド９との接続状態が検査され、また、検査用チェックパ
ッド７ａの半体部同士を導通させるとともに、共通端子
用チェックパッド７ｂの各半体部同士も導通させること
により、共通電位端子である半田ボール３を容易にＧＮ
Ｄ電位とすることができる。
ッド７ａによって、所定の半田ボール３と半田接続パッ
ド９との接続状態が検査され、また、検査用チェックパ
ッド７ａの半体部同士を導通させるとともに、共通端子
用チェックパッド７ｂの各半体部同士も導通させること
により、共通電位端子である半田ボール３を容易にＧＮ
Ｄ電位とすることができる。
【００６３】なお、本実施の形態でも、機械的ストレ
ス、熱ストレス等が加わった場合に、方形パッケージで
あるＢＧＡ／ＣＳＰ型の電子部品１の各コーナー部に位
置する半田ボール３と、プリント配線基板６の半田接続
パッド９との接続不良が発生しやすいことから、ＢＧＡ
／ＣＳＰ型の電子部品１の各コーナー部において、それ
らの電気的接続を検査するようにしたが、これに限定さ
れるものでなく、他の部分の電気的接続状態を検査する
ことによって、ＢＧＡ／ＣＳＰ型の電子部品１とプリン
ト配線基板６との実装状態を確認するようにしても良
い。
ス、熱ストレス等が加わった場合に、方形パッケージで
あるＢＧＡ／ＣＳＰ型の電子部品１の各コーナー部に位
置する半田ボール３と、プリント配線基板６の半田接続
パッド９との接続不良が発生しやすいことから、ＢＧＡ
／ＣＳＰ型の電子部品１の各コーナー部において、それ
らの電気的接続を検査するようにしたが、これに限定さ
れるものでなく、他の部分の電気的接続状態を検査する
ことによって、ＢＧＡ／ＣＳＰ型の電子部品１とプリン
ト配線基板６との実装状態を確認するようにしても良
い。
【００６４】
【発明の効果】本発明の電子部品実装体は、このよう
に、チェックパッド間の電気的状態を検査することによ
り、基板に対する電子部品の実装状態を検査することが
できるため、複雑な検査装置を用いることなく、簡易テ
スター、導通チェッカー等の簡易な装置によって実装状
態を検査することができる。また、電子部品が実装され
た後に、機械的ストレス、熱ストレス等によって、電子
部品と基板とが接続不良になっていることも、チェック
パッド間の導通状態を簡易テスター、導通チェッカー等
により検査することによって、容易に発見することがで
きる。
に、チェックパッド間の電気的状態を検査することによ
り、基板に対する電子部品の実装状態を検査することが
できるため、複雑な検査装置を用いることなく、簡易テ
スター、導通チェッカー等の簡易な装置によって実装状
態を検査することができる。また、電子部品が実装され
た後に、機械的ストレス、熱ストレス等によって、電子
部品と基板とが接続不良になっていることも、チェック
パッド間の導通状態を簡易テスター、導通チェッカー等
により検査することによって、容易に発見することがで
きる。
【００６５】特に、電子部品は、半田パッド同士を接続
する配線パターンが、全半田パッドの形成領域内に設け
られているために、大型化するおそれがない。
する配線パターンが、全半田パッドの形成領域内に設け
られているために、大型化するおそれがない。
【００６６】さらには、電子部品における共通電位とさ
れる半田パッドを利用することにより、電子部品に対し
て配線パターン、検査用のための半田ボール等を設ける
必要もない。
れる半田パッドを利用することにより、電子部品に対し
て配線パターン、検査用のための半田ボール等を設ける
必要もない。
【図１】本発明の電子部品実装体に使用される電子部品
の一例を示す裏面図である。
の一例を示す裏面図である。
【図２】その電子部品の断面図である。
【図３】その電子部品が実装されるプリント配線基板の
表面図である。
表面図である。
【図４】本発明の電子部品実装体に使用される電子部品
の他の例を示す裏面図である。
の他の例を示す裏面図である。
【図５】その電子部品が実装されるプリント配線基板の
表面図である。
表面図である。
【図６】従来の電子部品実装体に使用される電子部品の
一例を示す概略表面図である。
一例を示す概略表面図である。
【図７】その電子部品の裏面図である。
【図８】その電子部品が実装されるプリント基板の一例
を示す表面図である。
を示す表面図である。
【図９】そのプリント配線基板に電子部品が実装された
状態でのプリント配線基板の半田接続パッドの状態を示
す表面図である。
状態でのプリント配線基板の半田接続パッドの状態を示
す表面図である。
１ ＢＧＡ／ＣＳＰ型の電子部品 ２ 半田ボール ３ 半田ボール ４ パターン配線 ６ プリント配線基板 ７ チェックパッド ７ａ 検査用チェックパッド ７ｂ 共通電位用チェックパッド ８ パターン配線 ９ 半田接続パッド １０ａ、１０ｂ、１０ｃ シルク表示 １１ 外形シルク表示 １２ ＬＳＩチップ １３ 封止樹脂 １４ ボンディングワイヤー １５ 内部配線板 １６ 半田接続パッド
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G014 AA01 AA02 AA03 AA13 AB51 AC01 AC09 5E319 AA03 AB05 BB04 CC33 CD51 CD52
Claims (3)
- 【請求項１】 裏面に複数の半田ボールが設けられた電
子部品が、各半田ボールにそれぞれ対応する複数の半田
接続パッドが表面に設けられた基板上に、各半田パッド
および各半田接続パッド同士が接続された状態で実装さ
れる電子部品実装体であって、 前記電子部品の相互に近接して設けられた一対の半田ボ
ール同士を、該電子部品の裏面における全半田ボールが
設けられた領域内において接続する配線パターンと、 この配線パターンにて接続された各半田ボールにそれぞ
れ対応して前記基板に設けられた各半田接続パッドに、
配線パターンを介してそれぞれ接続されて、該基板の表
面における電子部品の実装領域以外の領域に配置された
一対のチェックパッドと、 を具備することを特徴とする電子部品実装体。 - 【請求項２】 前記電子部品は方形状をしており、前記
配線パターンにて接続される一対の半田ボールが、電子
部品のコーナー部に配置されている請求項１に記載の電
子部品実装体。 - 【請求項３】 裏面に複数の半田ボールが設けられた電
子部品が、各半田ボールにそれぞれ対応する複数の半田
接続パッドが表面に設けられた基板上に、各半田パッド
および各半田接続パッド同士が接続された状態で実装さ
れる電子部品実装体であって、 それぞれが共通電位とされる一対の半田ボールにそれぞ
れ対応して前記基板表面に設けられた半田接続パッド
に、それぞれ配線パターンを介して接続されており、該
基板の表面における電子部品の実装領域以外の領域にお
いて、非導通状態に分割されて配置された検査用チェッ
クパッドと、 該検査用チェックパッドと、前記半田パッドの共通電位
とされる端子とに配線パターンを介して接続されてお
り、該基板の表面における電子部品の実装領域以外の領
域において、非導通状態に分割されて配置された共通電
位用チェックパッドと、 を具備することを特徴とする電子部品実装体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000050351A JP3592180B2 (ja) | 2000-02-25 | 2000-02-25 | 電子部品実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000050351A JP3592180B2 (ja) | 2000-02-25 | 2000-02-25 | 電子部品実装体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001244359A true JP2001244359A (ja) | 2001-09-07 |
| JP3592180B2 JP3592180B2 (ja) | 2004-11-24 |
Family
ID=18572142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000050351A Expired - Fee Related JP3592180B2 (ja) | 2000-02-25 | 2000-02-25 | 電子部品実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3592180B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008149445A1 (ja) * | 2007-06-07 | 2008-12-11 | Fujitsu Limited | 半田接合部を有する電子装置の診断装置、診断方法、及び診断プログラム |
| JP2009094250A (ja) * | 2007-10-05 | 2009-04-30 | Sharp Corp | 半導体装置、半導体装置の製造方法、および半導体装置のテスト方法 |
| US7535090B2 (en) | 2003-12-26 | 2009-05-19 | Kabuhsiki Kaisha Toshiba | LSI package provided with interface module |
-
2000
- 2000-02-25 JP JP2000050351A patent/JP3592180B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7535090B2 (en) | 2003-12-26 | 2009-05-19 | Kabuhsiki Kaisha Toshiba | LSI package provided with interface module |
| WO2008149445A1 (ja) * | 2007-06-07 | 2008-12-11 | Fujitsu Limited | 半田接合部を有する電子装置の診断装置、診断方法、及び診断プログラム |
| JP2009094250A (ja) * | 2007-10-05 | 2009-04-30 | Sharp Corp | 半導体装置、半導体装置の製造方法、および半導体装置のテスト方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3592180B2 (ja) | 2004-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6564986B1 (en) | Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board | |
| JP3459765B2 (ja) | 実装検査システム | |
| US20080158839A1 (en) | Printed Wiring Board, Printed Circuit Board, and Method of Inspecting Joint of Printed Circuit Board | |
| KR20050030126A (ko) | 반도체 집적 회로 장치 및 전자 기기 | |
| JP2907127B2 (ja) | マルチチップモジュール | |
| JP3592180B2 (ja) | 電子部品実装体 | |
| JPH09246426A (ja) | 表面実装型電子部品、配線基板、実装基板及び実装方法 | |
| JP2006278374A (ja) | 半導体装置及びその実装構造 | |
| JP4179234B2 (ja) | 半導体装置 | |
| JPH11121648A (ja) | 電子部品実装体およびこれを構成する基板 | |
| JP3722325B2 (ja) | 表面実装型電子部品、配線基板、実装基板及び実装方法 | |
| JP3471208B2 (ja) | 電子部品 | |
| JP2885202B2 (ja) | 半導体パッケージ用検査治具 | |
| KR100216894B1 (ko) | Bga 반도체패키지의 전기테스트장치 | |
| JPH08191111A (ja) | 電子部品パッケージ | |
| JP2010080770A (ja) | 電子回路モジュールおよびその検査方法 | |
| JP2005347710A (ja) | 表面実装型電子部品、プリント配線板及び実装基板 | |
| JP4126127B2 (ja) | 電気的機能検査方法 | |
| JP2001298244A (ja) | 半導体装置実装用プリント基板 | |
| JPH1117057A (ja) | 検査パッド付きｂｇａ型半導体装置 | |
| JPH1126903A (ja) | 電子部品実装基板およびその接続検査方法 | |
| JPH1154881A (ja) | 電子部品実装基板およびその接続検査方法 | |
| JP2018160609A (ja) | 電子装置の実装状態の検査回路システム及び検査方法 | |
| JP2009021517A (ja) | パッケージ部品およびそれを備える電子機器ならびにパッケージ部品の製造方法 | |
| JPH10242206A (ja) | ベアチップパッケージ、半導体接続基板、及び半導体チップ検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040610 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040824 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |