JP2001230371A - 電子部品 - Google Patents

Abstract

(57)【要約】 【課題】 半導体素子が実装された基板と放熱部材と整
列板とを備えた電子部品において、その基板のリード端
子にノイズが重畳したり上記半導体素子がノイズ源とな
ったりすることを良好に防止すること。 【解決手段】 パワー素子としてのＩＣが実装されたセ
ラミック基板はメインボードに立設される放熱フィンの
表面に接合されている。上記セラミック基板からメイン
ボードに向かって伸びるリード端子の間隔を保持する整
列板３５には、その表面に、整列板３５の外周に沿って
設けられたグランドパターン６１と、各リード端子と個
々に導通するランド６３とが形成されており、更に、各
ランド６３とグランドパターン６１との間には、コンデ
ンサ６５が接続されている。このコンデンサ６５によっ
てリード端子に重畳するノイズを除去することができ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体素子を備え
た電子部品に関し、詳しくは、その半導体素子が発生す
る熱を吸収・発散する放熱部材を備え、その放熱部材を
メインボードに立設することによってそのメインボード
に装着可能な電子部品に関する。

【０００２】

【従来の技術】従来より、ソレノイド等の各種制御対象
を駆動する半導体素子（いわゆるパワー素子）は、発熱
量が多いため、その半導体素子が実装された基板にフィ
ン等の放熱部材を接合して使用することが考えられてい
る。また、放熱部材の放熱作用を良好にするため、上記
基板が接合された放熱部材をメインボードに立設し、上
記基板に配設されたリード端子をメインボードの穴に挿
入して組み付けることも考えられている。この場合、上
記基板もメインボードに垂直に配設され、かつ、メイン
ボードとはある程度の間隔を開けて配置される。このた
め、基板に配設された上記リード端子の位置関係を保持
して、そのリード端子のメインボードへの装着を容易に
することが要請される。

【０００３】そこで、上記基板に配設されたリード端子
の配列に対応して穴が穿設された整列板を設け、その整
列板の穴に上記リード端子を挿入することによって、上
記リード端子の位置関係を保持することが考えられる。
また、このような整列板では、半導体素子の発熱時にも
上記位置関係を適切に保持できるようメインボードと熱
膨張率を同じにするために、メインボードと同じ材質を
使用し、かつ、その表面にはメインボードと同様に金属
箔のパターン（このパターンで回路を構成する必要はな
いので通常ベタのパターンとなる）を形成することが考
えられる。

【０００４】

【発明が解決しようとする課題】ところが、この種のパ
ワー素子は、大電流を効率よく出力するためにコネクタ
の近傍に配設される。コネクタ近傍には、メインボード
内の他の素子へ向かう信号線も配設されるので、これら
の信号線で発生した静電気等が上記リード端子にノイズ
として重畳する可能性がある。逆に、パワー素子が他の
素子の信号線に対するノイズ源となる場合もある。ノイ
ズを除去するためにはコンデンサを配設するのが有効で
あるが、リード端子のメインボードへの接続部近傍には
コンデンサを配設するためのスペースもない。

【０００５】そこで、本発明は、上記のように半導体素
子が実装された基板と放熱部材と整列板とを備えた電子
部品において、その基板のリード端子にノイズが重畳し
たり上記半導体素子がノイズ源となったりすることを良
好に防止することを目的としてなされた。

【０００６】

【課題を解決するための手段及び発明の効果】上記目的
を達するためになされた請求項１記載の発明は、半導体
素子が実装された基板を、メインボードに立設可能に構
成された放熱部材に接合し、上記半導体素子が発生する
熱を上記放熱部材によって吸収・発散すると共に、上記
基板に配設されたリード端子の配列に対応して穴が穿設
された整列板を更に設けた電子部品であって、上記整列
板は、上記穴に挿入されたリード端子のノイズを除去す
るノイズ除去手段を備えている。

【０００７】本発明では、整列板にノイズ除去手段を設
けてリード端子のノイズを除去しているので、そのノイ
ズ除去手段を設けるスペースが容易に確保でき、上記リ
ード端子にノイズが重畳したり上記半導体素子がノイズ
源となったりすることを良好に防止することができる。
また、近年、回路図を作成する人とアートワークを設計
する人とは別の人である場合が多いが、本発明では、整
列板にノイズ除去手段を設けているので、誰がアートワ
ークを設計しても良好にノイズを除去して上記半導体素
子を保護することができる。

【０００８】すなわち、アートワークを設計する人が回
路的なことに達者でないと、コンデンサ等のノイズ除去
手段を半導体素子（ＩＣ等）の直近に接続して充分にノ
イズ除去ができなくなる場合がある。この場合、静電気
等が半導体素子に直接入力され、その半導体素子を破壊
してしまう可能性がある（図７（Ｂ）参照）。これに対
して、本発明では、整列板にノイズ除去手段を設けてい
るので、誰がアートワークを設計しても図７（Ａ）に例
示するような良い配置例となり、半導体素子を良好に保
護することができる。

【０００９】請求項２記載の発明は、請求項１記載の発
明の構成に加え、上記ノイズ除去手段が、上記整列板の
表面に金属箔によって形成され、アース電位に保持され
るグランドパターンと、上記整列板の表面に金属箔によ
って形成され、上記穴に挿入されたリード端子と導通す
るランドと、上記グランドパターンと上記ランドとの間
に設けられたコンデンサと、を備えている。

【００１０】前述のように、整列板には従来より金属箔
のパターンを設けることがなされているが、本発明で
は、このパターンをコンデンサを配置するために使用し
ている。従って、本発明では、請求項１記載の発明の効
果に加えて、整列板の構成をそれ程複雑化させることな
くノイズの除去を可能にして、製造コストを一層低減す
ることができるといった効果が生じる。

【００１１】なお、請求項２記載の発明の形態として
は、上記グランドパターンと上記ランドとの間の整列板
上に形成したパターンによってコンデンサを構成する形
態も含まれるが、請求項３記載の発明では、上記コンデ
ンサが、上記グランドパターンと上記ランドとの間の上
記整列板表面に、はんだ付けされている。このため、ノ
イズの除去に最も適した特性のコンデンサを各リード端
子に対して設けることが容易にできる。従って、請求項
３記載の発明では、請求項２記載の発明の効果に加え
て、ノイズを一層良好に除去することができるといった
効果が生じる。

【００１２】請求項４記載の発明は、請求項１記載の構
成に加え、上記ノイズ除去手段が、アース電位に保持さ
れるグランド層と、該グランド層に所定の静電容量を介
して積層され、上記穴に挿入されたリード端子と導通す
る電源層とを備えている。このため、本発明では、グラ
ンド層と電源層との積層によってコンデンサが形成さ
れ、それによってノイズが除去できる。従って、本発明
では、請求項１記載の発明の効果に加え、コンデンサ等
のノイズ対策用素子を取り付ける作業が省け、製造を一
層容易にして製造コストを低減することができるといっ
た効果が生じる。

【００１３】なお、請求項４記載の発明の形態として
は、グランド層と電源層とが従来の整列板の表面に積層
された形態も含まれるが、請求項５記載の発明では、上
記整列板が、上記グランド層と上記電源層との積層によ
って形成されている。このため、請求項５記載の発明で
は、請求項４記載の発明の効果に加えて、整列板の構成
材料がそのままノイズ除去手段の構成材料となるので部
品点数が減り、製造を一層容易にして製造コストを低減
することができるといった効果が生じる。

【００１４】

【発明の実施の形態】以下、本発明の実施の形態を図面
と共に説明する。図１は、本発明が適用され電子制御回
路（ＥＣＵ）１の構成を表す分解斜視図である。図１に
示すように、ＥＣＵ１は、本発明の実施の形態としての
電子部品２の他、種々の他の素子３及びコネクタ５をメ
インボード７に装着して構成されるものである。

【００１５】図１に示すように、電子部品２では、厚膜
用基板として放熱性が高いセラミック基板２０Ａ，２０
Ｂ，２０Ｃ，２０Ｄが用いられている。これら複数のセ
ラミック基板２０Ａ，２０Ｂ，２０Ｃ，２０Ｄは、後述
のように、制御内容毎に分割・分類されている。なお、
以下、複数のセラミック基板２０Ａ，２０Ｂ，２０Ｃ，
２０Ｄのそれぞれに共通な構成等を説明するときには、
単に、『セラミック基板２０』として代表させて述べ
る。

【００１６】図２は、この電子部品２の近傍を図１の右
方向から見た一部破断図である。図１及び図２に示すよ
うに、セラミック基板２０には、種々の半導体素子（発
熱性を有するパワー素子としてのＩＣ２１やその他のＩ
Ｃ２２）や抵抗，コンデンサ等が実装されている。この
セラミック基板２０は、更にＩＣ２１で発生する熱を吸
収・発散させるためアルミニウム材料等で形成された１
つの放熱フィン４０に熱伝導性が高い接合剤としての塗
布剤４５を介して接合されている。

【００１７】セラミック基板２０のリードクランプ部３
０から突出したリード端子３１は、後に詳述する整列板
３５を介してメインボード７に穿設された所定の穴に挿
入され、噴流はんだ付けされる。この整列板３５には、
図３の拡大図に示すように、セラミック基板２０に配設
されたリード端子３１の配列位置に対応した複数のテー
パ状の穴３５ａが設けられている。このため、セラミッ
ク基板２０のリード端子３１が整列板３５の穴３５ａに
挿入されることで各リード端子３１の間隔が保持され、
その挿入後におけるリード端子３１の整列・保持状態が
補償される。これにより、セラミック基板２０が複数あ
っても、それらのリード端子３１の配列位置とメインボ
ード７側の実装用の穴７ａ位置との位置関係が補償さ
れ、セラミック基板２０のリード端子３１がメインボー
ド７の穴７ａに実装し易くなる。

【００１８】また、熱伝導性の高い、例えば、シリコン
系の塗布剤４５によって複数のセラミック基板２０がそ
れぞれ所望の位置に接合された１つの放熱フィン４０
は、メインボード７にビス４９を用いて固定されてい
る。更に、メインボード７の１辺の周縁近傍には、前述
のコネクタ５がビス５９（図２）を用いて固定されると
共に、コネクタ５のリード端子５１がはんだ付けされて
電気的に接続されている。このように各部材が固定され
たメインボード７は、熱伝導性が高い、例えば、アルミ
ニウム材料等で形成された図示しないケース内に収容さ
れた後、図示しないアルミニウム材料等で形成されたカ
バーが被せられビス止めされることでＥＣＵ１が構成さ
れる。このとき、前述の放熱フィン４０が上記ケースに
接触状態に保持されることで、放熱フィン４０からの熱
が上記ケース側に吸収・発散される。

【００１９】このように、電子部品２は、発熱性を有す
るＩＣ２１を含んだ複数のＩＣ２１，２２を実装する複
数のセラミック基板２０（２０Ａ，２０Ｂ，２０Ｃ，２
０Ｄ）と、その複数のセラミック基板２０が接合され、
ＩＣ２１，２２等からの熱を吸収・発散する１つの放熱
部材としての放熱フィン４０と、複数のセラミック基板
２０をそれぞれ電気的に接続すると共に、複数のセラミ
ック基板２０と一体的な放熱フィン４０を固定するメイ
ンボード７とを具備するものである。

【００２０】つまり、複数のＩＣ２１，２２が実装され
た複数のセラミック基板２０がまとめて１つの放熱フィ
ン４０に接合され、この後、メインボード７に実装され
る。このため、複数のセラミック基板２０に実装された
ＩＣ２１からの熱を放熱フィン４０側へ効率良く吸収・
発散できると共に、複数のセラミック基板２０によるメ
インボード７への組付工数を削減することができる。更
に、複数のセラミック基板２０が放熱フィン４０に接合
された後、セラミック基板２０に実装されたＩＣ２１，
２２や配線パターン等を樹脂剤等でまとめてパッケージ
することができるため、パッケージ工数を削減すること
も可能となる。

【００２１】なお、複数のセラミック基板２０は、制御
内容毎に、例えば、電子部品２の電源供給回路を構成す
るセラミック基板２０Ａ、燃料噴射回路を構成するセラ
ミック基板２０Ｂ，２０Ｃ、スロットル制御におけるＤ
Ｃモータ等に対するモータ駆動回路を構成するセラミッ
ク基板２０Ｄに分割・分類され、各制御回路に必要な素
子が実装されている。これらのセラミック基板２０は放
熱フィン４０の所定位置に上述の塗布剤４５にて接合配
置されている。このように、セラミック基板２０が制御
内容毎に分割・分類されていることから、車両の仕様に
よる制御内容に対応させて必要な基板を選択的に放熱フ
ィン４０に接合すればよいこととなる。

【００２２】ここで、電子部品２では、図１及び図２に
示すようにコネクタ５の近傍に配置されることで、セラ
ミック基板２０のＩＣ２１とコネクタ５との距離を最短
の長さにすることができる。このため、ＩＣ２１からの
大電流を効率良くコネクタ５側に流すことができる。し
かしながら、コネクタ５の近傍には、メインボード７内
の他の素子３等へ向かう信号線も配設されるので、これ
らの信号線で発生した静電気等が前述のリード端子３１
にノイズとして重畳する可能性がある。逆に、ＩＣ２０
が他の素子３等の信号線に対するノイズ源となる場合も
ある。

【００２３】そこで、電子部品２では、整列板３５を次
のように構成することによって、その整列板３５に上記
ノイズの除去機能を付与している。図４は、整列板３５
の構成を表す平面図である。整列板３５には、ＩＣ２０
の発熱時にもリード端子３１の位置関係を適切に保持で
きるよう、メインボード７と同じ材質が使用され、か
つ、その表面にはメインボード７と同様に金属箔（例え
ば白金）のパターンが形成されている。しかも、本実施
の形態の整列板３５では、その金属箔のパターンが図４
に示すように、整列板３５の外周に沿って設けられたグ
ランドパターン６１と、各穴３５ａの周囲に設けられて
リード端子３１と導通するランド６３とによって構成さ
れており、更に、各ランド６３とグランドパターン６１
との間には、コンデンサ６５が接続されている。

【００２４】なお、ランド６３の内、アース電位に保持
されるリード端子３１に対応したランド６３ａは、グラ
ンドパターン６１と直接的にも接続されている。また、
各リード端子３１は、整列板３５の穴３５ａに挿入され
た後、図３に示すように下方から噴流はんだ付けされ、
そのはんだＨが穴３５ａを上昇してランド６３に達する
ことによってランド６３と導通する。一方、コンデンサ
６５は、グランドパターン６１とランド６３との間にリ
フローはんだ付けによって固定されている。

【００２５】このように構成された電子部品２では、整
列板３５に設けられたコンデンサ６５によってリード端
子３１のノイズを除去することができる。しかも、整列
板３５の表面を利用することによってそのコンデンサ６
５を設けるスペースが容易に確保できる。従って、電子
部品２では、ＩＣ２１，２２が入出力する信号にノイズ
が重畳したり、ＩＣ２１，２２が他の素子３に対するノ
イズ源となったりすることを良好に防止することができ
る。

【００２６】また、電子部品２では、整列板３５に設け
られたグランドパターン６１，ランド６３，及びコンデ
ンサ６５（３者でノイズ除去手段に相当）によってノイ
ズを除去しているので、そのノイズ除去効果は電子部品
２の配置等によっても殆ど変化しない。従って、回路的
な知識の乏しい人がアートワークを設計しても、良好に
ＩＣ２１，２２を保護することができる。更に、グラン
ドパターン６１及びランド６３は、整列板３５の膨張率
をメインボード７に合わせるための金属箔としても機能
している。このため、部品点数を減らして構成を簡略化
し、製造コストを良好に低減することができる。

【００２７】なお、本発明は上記実施の形態に何等限定
されるものではなく、本発明の要旨を逸脱しない範囲で
種々の形態で実施することができる。例えば、上記実施
の形態ではグランドパターン６１をアース電位に保持し
ているが、他の定電位に保持されるリード端子３１が存
在する場合は、そのリード端子３１の電位にグランドパ
ターン６１を保持してもよい。

【００２８】また、グランドパターン６１とランド６３
との間には、所定のパターンを形成することによってそ
の所定のパターンをコンデンサとして機能させてもよ
い。この場合、構成を一層簡略化することができる。但
し、上記実施の形態のようにコンデンサ６５をリフロー
はんだ付けによって固定する場合、ノイズの除去に最も
適した特性のコンデンサ６５をグランドパターン６１と
ランド６３との間に設けることが容易にでき、ノイズ除
去効果を一層向上させることができる。

【００２９】また、上記実施の形態では、ランド６３と
リード端子３１との接続を噴流はんだ付けによって行っ
ているが、リード端子３１を次のような構成とすれば両
者の接続を一層容易に行うことができる。すなわち、図
５（Ａ）に示すように、両側側部に薄肉の変形部３１ａ
を有すると共に中央に凹部３１ｂを有するいわゆる舌片
状のリード端子とするのである。この場合、穴３５ａに
対応して整列板３５に設けたスルーホール１３５内にリ
ード端子３１を挿入すると、図５（Ｂ）に示すように変
形部３１ａが凹部３１ｂを中心にして湾曲し、簡単に抜
けないように固定される。従って、製造を一層容易にし
て製造コストを低減することができる。

【００３０】更に、整列板３５の代わりに、図６に示す
ように、アース電位（他の定電位でもよい）に保持され
るグランド層２３１といずれかのリード端子３１に導通
する電源層２３３とを、所定の静電容量を介して交互に
積層させることによって構成された整列板２３５を採用
してもよい。この整列板２３５では、グランド層２３１
と電源層２３３との層間に自然と形成されるコンデンサ
成分２３７によって、上記実施の形態と同様にノイズを
除去することができる。また、このような整列板２３５
を利用した場合、整列板２３５の構成材料がそのままノ
イズ除去手段の構成材料となり、しかも、コンデンサ等
を別途取り付ける必要がないので、部品点数を減らして
製造を一層容易にし、製造コストを低減することができ
る。

【００３１】また更に、本発明は、コネクタから離れた
位置に固定される電子部品にも適用することができ、ま
た、一部のリード端子に対してのみノイズ除去手段を設
けてもよい。

【図面の簡単な説明】

【図１】 本発明が適用されＥＣＵの構成を表す分解斜
視図である。

【図２】 そのＥＣＵの電子部品近傍の構成を表す一部
破断図である。

【図３】 図２の要部拡大図である。

【図４】 上記電子部品の整列板の構成を表す平面図で
ある。

【図５】 上記電子部品のリード端子の変形例を表す説
明図である。

【図６】 上記電子部品の整列板の変形例を表す説明図
である。

【図７】 本発明の効果を解説する説明図である。

【符号の説明】

１…ＥＣＵ ２…電子部品 ５…コネクタ
７…メインボード ２０…セラミック基板 ３０…リードクランプ部
３１…リード端子 ３５，２３５…整列板 ４０…放熱フィン
６１…グランドパターン ６３…ランド ６５…コンデンサ
２３１…グランド層 ２３３…電源層 ２３７…コンデンサ成分

───────────────────────────────────────────────────── フロントページの続き (72)発明者 西 良介 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 (72)発明者 田中 秀人 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 Ｆターム(参考） 5E338 AA01 AA02 AA18 BB04 BB13 BB14 BB71 BB75 CC01 CC04 CC05 CC06 CD23 CD40 EE02 EE13 EE32

Claims (5)

【特許請求の範囲】
1. 【請求項１】 半導体素子が実装された基板と、 該基板が接合され、上記半導体素子が発生する熱を吸収
   ・発散すると共に、メインボードに立設可能に構成され
   た放熱部材と、 上記基板に配設されたリード端子の配列に対応して穴が
   穿設された整列板と、を備えた電子部品であって、 上記整列板が、上記穴に挿入されたリード端子のノイズ
   を除去するノイズ除去手段を備えたことを特徴とする電
   子部品。
2. 【請求項２】 上記ノイズ除去手段が、 上記整列板の表面に金属箔によって形成され、アース電
   位に保持されるグランドパターンと、 上記整列板の表面に金属箔によって形成され、上記穴に
   挿入されたリード端子と導通するランドと、 上記グランドパターンと上記ランドとの間に設けられた
   コンデンサと、 を備えたことを特徴とする請求項１記載の電子部品。
3. 【請求項３】 上記コンデンサが、上記グランドパター
   ンと上記ランドとの間の上記整列板表面に、はんだ付け
   されたことを特徴とする請求項２記載の電子部品。
4. 【請求項４】 上記ノイズ除去手段が、 アース電位に保持されるグランド層と、 該グランド層に所定の静電容量を介して積層され、上記
   穴に挿入されたリード端子と導通する電源層と、 を備えたことを特徴とする請求項１記載の電子部品。
5. 【請求項５】 上記整列板が、上記グランド層と上記電
   源層との積層によって形成されたことを特徴とする請求
   項４記載の電子部品。