JP2001229120A - チェーン式ｄｍａの処理誤り検出方法及びｄｍａコントローラ - Google Patents

Abstract

(57)【要約】 【課題】制御情報データ自体の誤りや以前の制御情報の
存在を考慮して、転送処理の誤りをより確実に防止する
ことができるチェーン式ＤＭＡの処理誤り検出方法及び
ＤＭＡコントローラを提供する。 【解決手段】チェーン式ＤＭＡデータ転送では、ポイン
タデータの順に制御情報データを読み込み、その読み込
んだ制御情報データに従って転送を行うことで、正しい
転送順にデータが転送される。しかしながら、ノイズ等
でポインタデータ以外の制御情報データに誤りが発生す
ると、ポインタデータは正しいために転送が行われてし
まうことになり、全く異なるアドレスやサイズのデータ
が転送されてしまう。そこで、ポインタデータとともに
制御情報データも合わせたデータに対してチェックサム
データを付加し、ポインタデータだけでなく、制御情報
データの誤りも検出することができ、チェーン外れを確
実に防止できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、チェーン式のＤＭ
Ａ処理における制御情報ブロックの内容の誤りを検出す
るための方法、及びその誤り検出方法を用いたＤＭＡコ
ントローラに関する。

【０００２】

【従来の技術】メモリと周辺回路との間のデータ転送速
度を高速にする方法として、ＣＰＵを介さずに、メモリ
と周辺回路との間でデータ転送を行うことができるダイ
レクト・メモリ・アクセス（以下、ＤＭＡと称する。）
方式がある。このＤＭＡ方式においては、メモリと周辺
回路との間でデータ転送の制御を行うＤＭＡコントロー
ラに、どのアドレスから、どれだけのサイズのデータを
転送すべきかを表す制御情報を逐次指示する方式があ
る。

【０００３】また、ＤＭＡコントローラに一括して転送
指示をしておき、ＤＭＡ用のメモリに格納しておいた各
制御情報ブロックを順次読み出して、対応するアドレス
及びサイズのデータを転送するようにしたチェーン式の
ＤＭＡ方式があり、この方式は通信などで広く用いられ
ている。

【０００４】例えば、複写機において、読み込み画像を
処理したデータを、ブロック単位またはバンド幅単位で
プリンタエンジンに転送する際や、一連のデータである
けれども小さなサイズに分割されたデータや、任意のア
ドレス領域に離散して格納されているデータを一連のデ
ータとして集める場合などに、チェーン式のＤＭＡ方式
が用いられる。

【０００５】このチェーン式のＤＭＡ方式では、各制御
情報ブロック間はポインタデータで接続されている。即
ち、現在の転送処理が終了すると、次に、現在転送処理
中のデータのための制御情報ブロックのポインタデータ
を参照して、そのポインタデータのアドレスに移ること
で、チェーン式に順次データの転送が行われる。

【０００６】しかし、ポインタデータにノイズなどによ
って誤りが生じた際に、ＤＭＡ用のメモリに以前に使用
した制御情報ブロックが残っており、誤りが生じたポイ
ンタデータに対応するアドレスが存在する場合がある。
この場合、ＤＭＡコントローラは、そのアドレスから制
御情報を読み出してしまい、チェーン外れが生じるとい
う問題がある。

【０００７】そこで、この問題を解決するために、特開
平１０−９１５７１号公報には、各制御情報ブロックに
順番を示す番号を付加し、これをチェックすることで、
チェーン外れを検出して誤ったデータ転送を防止するＤ
ＭＡコントローラのチェーン外れ検出方法とＤＭＡコン
トローラについての技術が開示されている。

【０００８】

【発明が解決しようとする課題】しかしながら、特開平
１０−９１５７１号公報に開示された技術では、ポイン
タデータに誤りが生じておらず、正しい順番の制御情報
ブロックであっても、ソースアドレス、デスティネーシ
ョンアドレス及び転送サイズなどの制御情報データに誤
りが生じると、全く異なるアドレスやサイズのデータが
転送されてしまうという問題がある。例えば、以前の制
御情報ブロックが今回の転送の際に上書きされずに残っ
ており、そのアドレスが誤りによって指定されてしまう
と、その以前の制御情報ブロックに対応したデータが転
送されてしまうことになる。

【０００９】本発明の目的は、このような制御情報デー
タ自体の誤りや以前の制御情報の存在を考慮して、転送
処理の誤りをより確実に防止することができるチェーン
式ＤＭＡの処理誤り検出方法及びＤＭＡコントローラを
提供することである。

【００１０】

【課題を解決するための手段】この発明は、上記の課題
を解決するための手段として、以下の構成を備えてい
る。

【００１１】(1) 制御情報データ及び次のブロックへの
ポインタデータを有する各制御情報ブロックに、制御情
報データ及びポインタデータのチェックサムデータを付
加しておき、制御情報ブロックの読み込み時に、読み込
んだ制御情報ブロックの制御情報データ及びポインタデ
ータのチェックサムを計算し、その計算値と付加されて
いるチェックサムデータとを比較し、比較結果に基づい
てＤＭＡ処理の実行を決定することを特徴とする。

【００１２】この構成においては、制御情報ブロックの
読み込み時に、各制御情報ブロックが有する制御情報デ
ータと次のブロックへのポインタデータとのチェックサ
ムを計算した値と、各制御情報ブロックに付加された制
御情報データ及び次のブロックへのポインタデータのチ
ェックサムデータと、を比較して、チェーン式ＤＭＡの
実行を決定する。したがって、従来、チェーン式ＤＭＡ
において、正しい転送順での転送を実現するために付加
されたポインタデータの順に制御情報データを読み込
み、その読み込んだ制御情報データに従って転送を行う
ことで、正しい転送順にデータが転送され、次の順のポ
インタデータが見つからなければ、ポインタデータに誤
りが発生したものとして、ＤＭＡ処理は中止されるが、
ノイズ等でポインタデータ以外の制御情報データに誤り
が発生すると、ポインタデータは正しいために転送が行
われてしまうことになり、全く異なるアドレスやサイズ
のデータが転送されてしまう。これに対して、ポインタ
データとともに制御情報データも合わせたデータに対し
てチェックサムデータを付加することで、ポインタデー
タだけでなく、制御情報データの誤りも検出して、チェ
ーン外れを確実に防止することができる。

【００１３】(2) 制御情報ブロックを読み込む毎にカウ
ンタでカウントするとともに、該カウンタのカウント値
を前記チェックサムの計算値にさらに加え、前記チェッ
クサムデータに、制御情報ブロックの順番を表すデータ
をさらに付加したことを特徴とする。

【００１４】この構成においては、制御情報ブロックを
読み込む毎にカウンタでカウントし、制御情報ブロック
の読み込み時に、各制御情報ブロックが有する制御情報
データと次のブロックへのポインタデータとカウンタの
カウント値とのチェックサムを計算した値と、各制御情
報ブロックに付加された制御情報データと次のブロック
へのポインタデータと制御情報ブロックの順番を表すデ
ータとのチェックサムデータと、を比較して、チェーン
式ＤＭＡの処理誤りを検出する。したがって、カウンタ
のカウント値がさらに加算された制御情報データと次の
ブロックのポインタデータとの計算値と、付加されたチ
ェックサムデータと、を比較することによって、正しい
順番か否かを確認することができ、チェーン外れをさら
に確実に防止することができる。

【００１５】(3) 制御情報ブロックのＤＭＡ転送処理毎
に決めたＩＤ番号をＤＭＡコントローラに記憶させてお
くとともに、該ＩＤ番号を前記チェックサムの計算値に
さらに加え、前記チェックサムデータに、該ＩＤ番号を
さらに付加したことを特徴とする。

【００１６】この構成においては、制御情報ブロックの
ＤＭＡ転送処理毎に決めたＩＤ番号をＤＭＡコントロー
ラに記憶させておき、制御情報ブロックの読み込み時
に、各制御情報ブロックが有する制御情報データと次の
ブロックへのポインタデータと制御情報ブロックのＤＭ
Ａ転送処理毎に決めたＩＤ番号とのチェックサムを計算
した値と、各制御情報ブロックに付加された制御情報デ
ータと次のブロックへのポインタデータと制御情報ブロ
ックのＤＭＡ転送処理毎に決めたＩＤ番号とのチェック
サムデータと、を比較して、チェーン式ＤＭＡの処理誤
りを検出する。したがって、転送処理毎にＩＤ番号を付
加しておくことで、各転送処理のＩＤ番号は個別のもの
となり、制御情報ブロックが今回の転送処理のものであ
るか否かを確認することができ、チェーン外れをさらに
確実に防止することができる。

【００１７】(4) 制御情報ブロックを読み込む毎にＤＭ
Ａコントローラにカウントさせ、制御情報ブロックのＤ
ＭＡ転送処理毎に決めたＩＤ番号をＤＭＡコントローラ
に記憶させておくとともに、該カウント値及び該ＩＤ番
号を前記チェックサムの計算値にさらに加え、前記チェ
ックサムデータに、制御情報ブロックの順番を表すデー
タ及び該ＩＤ番号をさらに付加したことを特徴とする。

【００１８】この構成においては、制御情報ブロックを
読み込む毎にＤＭＡコントローラにカウントさせ、ま
た、制御情報ブロックのＤＭＡ転送処理毎に決めたＩＤ
番号をＤＭＡコントローラに記憶させておき、制御情報
ブロックの読み込み時に、各制御情報ブロックが有する
制御情報データと次のブロックへのポインタデータとカ
ウンタのカウント値と制御情報ブロックのＤＭＡ転送処
理毎に決めたＩＤ番号とのチェックサムを計算した値
と、各制御情報ブロックに付加された制御情報データと
次のブロックへのポインタデータと制御情報ブロックの
順番を表すデータと制御情報ブロックのＤＭＡ転送処理
毎に決めたＩＤ番号とのチェックサムデータと、を比較
して、チェーン式ＤＭＡの処理誤りを検出する。したが
って、制御情報ブロックを読み込む毎のカウント値及び
制御情報ブロックのＤＭＡ転送処理毎に決めたＩＤ番号
がさらに加算された制御情報データと次のブロックのポ
インタデータとの計算値と、付加されたチェックサムデ
ータと、を比較することによって、チェーン外れをさら
に確実に防止することができる。

【００１９】(5) １番目の制御情報ブロックのＤＭＡ転
送処理時に決めたＩＤ番号をＤＭＡコントローラに記憶
させておくとともに、該ＩＤ番号を前記チェックサムの
計算値にさらに加え、前記チェックサムデータに、該Ｉ
Ｄ番号をさらに付加し、２番目以降の制御情報ブロック
のＤＭＡ転送処理毎に該ＩＤ番号をローテートしてＤＭ
Ａコントローラに記憶させておくとともに、該ローテー
トしたＩＤ番号を前記チェックサムの計算値にさらに加
え、前記チェックサムデータに、該ローテートしたＩＤ
番号をさらに付加したことを特徴とする。

【００２０】この構成においては、１番目の制御情報ブ
ロックの読み込み時に、制御情報ブロックのＤＭＡ転送
処理時に決めたＩＤ番号をＤＭＡコントローラに記憶さ
せておき、１番目の制御情報ブロックが有する制御情報
データと次のブロックへのポインタデータと制御情報ブ
ロックのＤＭＡ転送処理時に決めたＩＤ番号とのチェッ
クサムを計算した値と、１番目の制御情報ブロックに付
加された制御情報データと次のブロックへのポインタデ
ータと１番目の制御情報ブロックのＤＭＡ転送処理時に
決めたＩＤ番号とのチェックサムデータと、を比較し
て、チェーン式ＤＭＡの処理誤りを検出する。また、２
番目以降の制御情報ブロックの読み込み毎に、１番目の
制御情報ブロックのＤＭＡ転送処理時に決めたＩＤ番号
をローテートしてＤＭＡコントローラに記憶させてお
き、２番目以降の制御情報ブロックが有する制御情報デ
ータと次のブロックへのポインタデータと制御情報ブロ
ックのＤＭＡ転送処理毎にローテートしたＩＤ番号との
チェックサムを計算した値と、２番目以降の制御情報ブ
ロックに付加された制御情報データと次のブロックへの
ポインタデータと１番目の制御情報ブロックのＤＭＡ転
送処理時に決めてＤＭＡ転送処理毎にローテートしたＩ
Ｄ番号とのチェックサムデータと、を比較して、チェー
ン式ＤＭＡの処理誤りを検出する。したがって、転送処
理時にＩＤ番号を付加し、ＩＤ番号をローテートするこ
とで、各転送処理のＩＤ番号は個別のものとなり、制御
情報ブロックが今回の転送処理のものであるか否かを確
認することができ、例えば奇数を用いると、ＩＤ番号自
体が固有値で順番を表す値となるので、順番を表すデー
タを省略することができるとともに、チェーン外れを確
実に防止することができる。

【００２１】(6) 前記制御情報ブロックの制御情報デー
タを受信して確認を行った際に、前記制御情報データに
異常があると、前記制御情報ブロックを再度受信するこ
とを特徴とする。

【００２２】この構成においては、制御情報ブロックを
受信して制御情報データの確認を行った際に、制御情報
データに異常があると、制御情報ブロックを再度受信す
る。したがって、制御情報ブロックの読み込み前に制御
情報データの確認しておくことによって、チェックサム
データと照合して異常が確認されたときに転送を中止す
るのではなく、ＤＭＡ転送を始める前にもう一度情報の
書込みをやり直すことができる。

【００２３】(7) 上記(1) 乃至(6) のいずれかに記載の
処理誤り検出方法を実行することを特徴とする。

【００２４】この構成においては、ＤＭＡコントローラ
は、上記(1) 乃至(6) のいずれかに記載の処理誤り検出
方法によって、チェックサムの計算値とチェックサムデ
ータとを比較して、チェーン式ＤＭＡの実行を決定す
る。したがって、制御情報データやポインタデータなど
の誤りを検出して、チェーン外れを確実に防止すること
ができる。

【００２５】

【発明の実施の形態】図１は、本発明の第１実施形態に
係るＤＭＡコントローラ１の構成、及びそのＤＭＡコン
トローラ１によって使用されるメモリ２の記憶内容を説
明するためのブロック図である。マイクロコンピュータ
などからメモリ２には、一連のデータを転送するため
に、複数の制御情報ブロックＤ１、Ｄ２、…（総称する
ときは、以下参照符Ｄで示す。）が書き込まれる。各制
御情報ブロックＤは、ソースアドレスデータＳＲＣ、デ
スティネーションアドレスデータＤＳＴ、転送サイズデ
ータＣＮＴ、及び次の制御情報へのポインタデータＮＰ
から成る制御情報データとともに、チェックサムデータ
ｃｈｅｃｋ ｓｕｍが付加されて構成される。

【００２６】ここで、誤り検出手段として、チェックサ
ムデータを用いているが、あるデータの誤りを検出する
という目的を満たすものであれば、特にチェックサム手
法に限定されない。

【００２７】ＤＭＡコントローラ１は、ＳＲＣアドレス
バッファＢ１、ＤＳＴアドレスバッファＢ２、転送サイ
ズバッファＢ３、次の制御情報用のポインタＢ４、現在
の制御情報用のポインタＢ５、チェックサムバッファＢ
６、チェックサム演算部４、比較部５、制御部６、及び
転送処理部３によって構成される。

【００２８】メモリ２の制御情報ブロックＤは、ＤＭＡ
コントローラ１内に転送される際に、転送処理の進行に
従って、ソースアドレスデータＳＲＣはＳＲＣアドレス
バッファＢ１に、デスティネーションアドレスデータＤ
ＳＴはＤＳＴアドレスバッファＢ２に、転送サイズデー
タＣＮＴは転送サイズバッファＢ３に、番号データＮＰ
はポインタＢ４に、チェックサムデータｃｈｅｃｋ ｓ
ｕｍはチェックサムバッファＢ６に、順次読み込まれて
ゆく。また、ポインタＢ４には、次に転送処理すべき制
御情報ブロックの番号が書き込まれており、これに対し
てポインタＢ５には、現在転送処理中の制御情報ブロッ
クの番号が書き込まれる。

【００２９】転送処理部３は、ＳＲＣアドレスバッファ
Ｂ１に転送されているソースアドレスデータＳＲＣのア
ドレスにアクセスし、転送元であるそのソースアドレス
から、転送サイズバッファＢ３に転送されているサイズ
だけ、順次データを読み出して、ＤＳＴアドレスバッフ
ァＢ２に転送されているデスティネーションアドレスデ
ータＤＳＴのアドレスを転送先の先頭アドレスとして、
転送する。転送が終了すると、ポインタＢ４に転送され
ている次に転送処理すべき制御情報ブロックＤの内容を
読み出し、同様に転送処理を行う。

【００３０】一方、各バッファＢ１〜Ｂ３及びポインタ
Ｂ４の転送内容は、チェックサム演算部４において相互
に加算処理される。そして、その加算結果が比較部５に
おいて、チェックサムバッファＢ６の転送内容と相互に
比較され、比較結果が制御部６に送られる。

【００３１】制御部６は、比較結果が一致したときに
は、転送処理部３に制御信号を送り、各バッファＢ１〜
３に転送されたアドレスや転送サイズを、転送処理部３
に転送する。また、比較結果が一致しないときには、ノ
イズ等によって制御情報ブロックの内容に誤りが生じた
ものと判断し、転送処理部３の転送動作を禁止する。

【００３２】次に、ＤＭＡコントローラの動作を説明す
る。図２は、データ転送動作全体を表すフローチャート
である。図３は、図２のフローチャートにおけるステッ
プｓ６のＤＭＡコントローラ１によるチェーン転送動作
を詳細に説明するためのフローチャートである。なお、
図２のステップｓ１０については後述する。

【００３３】データ転送が開始されると、マイクロコン
ピュータなどからメモリ２へ、ソースアドレスデータＳ
ＲＣ、デスティネーションアドレスデータＤＳＴ、転送
サイズデータＣＮＴ、及び番号データＮＰから成る制御
情報データが書き込まれる（ｓ１）。

【００３４】次に、マイクロコンピュータなどからメモ
リ２へ、チェックサムデータｃｈｅｃｋ ｓｕｍが書き
込まれる（ｓ２）。そして、チェーンスタートアドレス
がポインタＢ５にセットされ（ｓ３）、転送許可フラグ
がセットされる（ｓ４）。制御部６は、転送要求が発生
するまで待機し（ｓ５）、転送要求が発生するとＤＭＡ
コントローラ１はメモリ２から図外の周辺回路にチェー
ン転送動作を行う（ｓ６）。チェーン転送動作が終了す
ると、制御部６はマイクロコンピュータなどへ割込み信
号を出力する（ｓ７）。

【００３５】図２のステップｓ６に示したチェーン転送
処理では、図３に示すように、メモリ２からＤＭＡコン
トローラ１のＳＲＣアドレスバッファＢ１に、ソースア
ドレスデータＳＲＣが読み出され（ｓ１１）、デスティ
ネーションアドレスデータＤＳＴがＤＳＴアドレスバッ
ファＢ２に読み出され（ｓ１２）、転送サイズデータＣ
ＮＴが転送サイズバッファＢ３に読み出される（ｓ１
３）。

【００３６】そして、次に転送処理すべき制御情報ブロ
ックのポインタデータＮＰが制御情報へのポインタＢ４
に読み出され（ｓ１４）、チェックサムデータｃｈｅｃ
ｋｓｕｍがチェックサムバッファＢ６に読み出される
（ｓ１５）。さらに、読み出された各バッファＢ１〜Ｂ
３及びポインタＢ４の転送内容が、チェックサム演算部
４で相互に加算処理される（ｓ１６）。

【００３７】その結果が、比較部５にてチェックサムデ
ータｃｈｅｃｋ ｓｕｍと相互に比較される（ｓ１
７）。比較結果が一致しないときには、ＤＭＡ転送を中
止して（ｓ２１）、チェーン転送処理は終了される。

【００３８】一方、比較結果が一致するときには、制御
部６はＤＭＡ方式によるデータ転送を開始し（ｓ１
８）、対応する制御情報ブロック分のデータ転送が終了
するまで待機する（ｓ１９）。転送が終了すると、次に
転送処理すべき制御情報ブロックＤのポイント値が終了
コードであるか否かが判断される（ｓ２０）。

【００３９】そして、制御情報ブロックＤのポイント値
が終了コードである場合は、チェーン転送処理は終了さ
れる。一方、ステップｓ２０において、制御情報ブロッ
クＤのポイント値が終了コードでないときにはステップ
ｓ１１の処理を行う。

【００４０】このようにして、ポインタデータだけでな
く、制御情報データの誤りも検出することができ、チェ
ーン外れを確実に防止することができる。

【００４１】次に、図４は、本発明の第２実施形態に係
るＤＭＡコントローラ１１の構成、及びそのＤＭＡコン
トローラ１１によって使用されるメモリ２の記憶内容を
説明するためのブロック図である。このＤＭＡコントロ
ーラ１１は、前述のＤＭＡコントローラ１の構成と略同
様である。よって、図１と同一部分には同一の参照符号
を付して、詳細な説明を省略する。

【００４２】本発明の第２実施形態においては、チェッ
クサムデータｃｈｅｃｋ ｓｕｍに、その制御情報ブロ
ックＤの順番を表すデータが付加されている。そして、
これに対応して、ＤＭＡコントローラ１１のチェックサ
ム演算部４に、転送回数カウンタ１２が接続され、その
カウント値が与えられる。

【００４３】したがって、付加されたチェックサムデー
タと、制御情報データ及び次のブロックのポインタデー
タの加算値との差は、その制御情報ブロックの順番を表
すことになる。よって、チェックサムバッファＢ６に記
憶されたチェックサムデータと、チェックサム演算部４
で計算された制御情報データ及び次のブロックのポイン
タデータの加算値とを、比較部５で比較することによっ
て正しい順番か否かを確認することができ、チェーン外
れをさらに確実に防止することができる。

【００４４】次に、図５は、本発明の第３実施形態に係
るＤＭＡコントローラ２１の構成、及びそのＤＭＡコン
トローラ２１によって使用されるメモリ２の記憶内容を
説明するためのブロック図である。ＤＭＡコントローラ
２１は、図４に示したＤＭＡコントローラ１１と略同様
の構成である。よって、図４と同一部分には同一の参照
符号を付して、詳細な説明を省略する。

【００４５】本発明の第３実施形態においては、制御情
報ブロックのＤＭＡ転送処理毎に決めたＩＤ番号を記憶
させる転送処理ＩＤバッファＢ７がチェックサム演算部
４に接続して設けられている。また、チェックサムデー
タｃｈｅｃｋ ｓｕｍに、その制御情報ブロックＤのＩ
Ｄ番号を表すデータが付加されている。

【００４６】図４に示したＤＭＡコントローラ１１にお
いては、チェックサムデータｃｈｅｃｋ ｓｕｍに、そ
の制御情報ブロックＤの順番を表すデータが付加されて
いる。そのため、例えばｉ回目の転送のｊ番目の制御情
報ブロックと、ｊ回目の転送のｉ番目の制御情報ブロッ
クとで、チェックサム演算部４の演算結果が同じになる
虞がある。

【００４７】これに対して、転送処理する制御情報ブロ
ックＤ毎にＩＤ番号を付加しておくことで、各順番を表
すデータは個別のものとなる。また、制御情報ブロック
が今回の転送処理のものであるか否かを確認することが
でき、チェーン外れをさらに確実に防止することができ
る。

【００４８】なお、この場合のデータ転送動作は、図２
に示したフローチャートにおいて、ステップｓ１〜ｓ５
間のいずれかで、ステップｓ１０に示したチェーン転送
処理ＩＤをバッファＢ７にセットする処理を行えばよ
い。図２においては、一例として、チェーン転送処理Ｉ
Ｄを設定するステップｓ１０を、ステップｓ３とｓ４と
の間に実施する。

【００４９】次に、図６は、本発明の第４実施形態に係
るＤＭＡコントローラ３１の構成、及びそのＤＭＡコン
トローラ３１によって使用されるメモリ２の記憶内容を
説明するためのブロック図である。ＤＭＡコントローラ
３１は、図４に示したＤＭＡコントローラ１１、及び図
５に示したＤＭＡコントローラ２１と略同様の構成であ
る。よって、図４、５と同一の部分には同一の参照符号
を付して、詳細な説明を省略する。

【００５０】本発明の第４実施形態においては、チェッ
クサムデータｃｈｅｃｋ ｓｕｍに、その制御情報ブロ
ックＤの順番を表すデータ及びＩＤ番号を表すデータが
付加されており、これに対応して、ＤＭＡコントローラ
３１のチェックサム演算部４には、転送回数カウンタ１
２及び転送処理ＩＤバッファＢ７が接続されている。そ
して、転送回数カウンタ１２のカウント値及び転送処理
ＩＤバッファＢ７の転送内容がチェックサム演算部４に
与えられる。

【００５１】図７は、図２に示したフローチャートのス
テップｓ６において、ＤＭＡコントローラ３１によるチ
ェーン転送処理を説明するためのフローチャートであ
る。なお、図３に示したチェーン転送処理１のフローチ
ャートと同じ処理を行うステップには、同一のステップ
番号を付している。

【００５２】ＤＭＡコントローラ３１では、先ず転送回
数カウンタ１２のカウント値をクリアする（ｓ２２）。
次に、メモリ２から、ソースアドレスデータＳＲＣがＳ
ＲＣアドレスバッファＢ１に読み出され（ｓ１１）、デ
スティネーションアドレスデータＤＳＴがＤＳＴアドレ
スバッファＢ２に読み出され（ｓ１２）、転送サイズデ
ータＣＮＴが転送サイズバッファＢ３に読み出される
（ｓ１３）。

【００５３】そして、次に転送処理すべき制御情報ブロ
ックのポインタデータが次に制御情報へのポインタＢ４
に読み出され（ｓ１４）、チェックサムデータｃｈｅｃ
ｋｓｕｍがチェックサムバッファＢ６に読み出される
（ｓ１５）。

【００５４】各バッファＢ１〜Ｂ３、Ｂ７及びポインタ
Ｂ４並びに転送回数カウンタ１２の転送内容及び転送処
理ＩＤバッファＢ７に記憶された制御情報ブロックのＤ
ＭＡ転送処理毎に決めたＩＤ番号がチェックサム演算部
４に相互に加算処理される（ｓ２６）。比較部６は、そ
の結果をチェックサムデータｃｈｅｃｋ ｓｕｍと相互
に比較する（ｓ１７）。

【００５５】制御部６は、ステップｓ１７において、比
較結果が一致しないときには、ＤＭＡ転送を中止して
（ｓ２１）、チェーン転送処理を終了する。

【００５６】一方、比較結果が一致するときには、ＤＭ
Ａによるデータ転送を開始し（ｓ１８）、対応する制御
情報ブロック分のデータ転送が終了するまで待機する
（ｓ１９）。

【００５７】ステップｓ１９において転送が終了する
と、転送回数カウンタ１２のカウント値がインクリメン
トされる（ｓ２９）。そして、転送処理すべき制御情報
ブロックＤのポイント値が、終了コードであるか否かが
判断される（ｓ２０）。

【００５８】制御情報ブロックＤのポイント値が終了コ
ードである場合は、チェーン転送処理を終了する。一
方、制御情報ブロックＤのポイント値が終了コードでな
いときには、ステップｓ１１の処理を行う。

【００５９】このようにして、各制御情報ブロックＤ毎
に固有のＩＤ番号と、転送回数カウンタ１２のカウント
値と、を用いることで、より確実にチェーン外れを防止
できる。

【００６０】次に、図８は、本発明の第５実施形態に係
るＤＭＡコントローラ４１の構成、及びＤＭＡコントロ
ーラ４１によって使用されるメモリ２の記憶内容を説明
するためのブロック図である。ＤＭＡコントローラ４１
は、図６に示したＤＭＡコントローラ３１と略同様の構
成である。よって、図６と同一の部分には同一の参照符
号を付して、その説明を省略する。

【００６１】本発明の第５実施形態において、ＤＭＡコ
ントローラ４１では転送回数カウンタ・処理ＩＤバッフ
ァ４２として同一バッファの上位と下位に格納してい
る。一方、図６に示したＤＭＡコントローラ３１では、
転送カウンタ１２と転送処理ＩＤバッファＢ７が別々に
格納されている。

【００６２】転送回数と処理ＩＤとを別々に格納した場
合、転送回数と転送処理ＩＤの値が、例えば転送回数＝
２、転送処理ＩＤ＝３の場合と転送回数＝３、転送処理
ＩＤ＝２のチェックサムが同じ値となる場合がある。そ
れに対して、同一バッファに格納した場合では、チェッ
クサムが同じ値になることが無いため、誤りの検出率を
高めることが可能となる。

【００６３】次に、図９は、本発明の第６実施形態に係
るＤＭＡコントローラ５１の構成、及びＤＭＡコントロ
ーラ５１によって使用されるメモリ２の転送内容を説明
するためのブロック図である。また、図１０は、ＤＭＡ
コントローラ５１に含まれるローテータ５２の構成及び
動作を説明するための図である。ＤＭＡコントローラ５
１は、図８に示したＤＭＡコントローラ４１と略同様の
構成である。そして、図８と同一部分には同一の参照符
号を付して、その説明を省略する。

【００６４】本発明の第６実施形態においては、転送処
理ＩＤバッファＢ７に転送されるＩＤ番号は、ＤＭＡコ
ントローラ５１の転送回数カウンタに代えて、ローテー
タ５２によるローテートによって求められる。

【００６５】つまり、図１０（Ａ）に示すように、ロー
テータ５２では、ＩＤ番号のデータの最上位ビット（Ｍ
ＳＢ）を最下位ビット（ＬＳＢ）に移動するとともに、
他のビットを上位側へシフトする。例えば、ＩＤ番号と
して、１０進数の”３”を８ビットの２進数”００００
００１１”として１番目の制御情報ブロックに与える。
この場合、２番目以降の制御情報ブロックは、ＩＤ番号
をローテートしたデータが付与されるので、図１０
（Ｂ）に示すように、ローテートする毎に３（００００
００１１）→６（０００００１１０）→１２（００００
１１００）→２４（０００１１０００）→４８（００１
１００００）→９６（０１１０００００）→１９２（１
１００００００）→１２９（１００００００１）と、す
べて異なるＩＤ番号が付与される。そして、最後に１番
目の制御情報ブロックに与えたＩＤ番号である３（００
００００１１）となる。

【００６６】上記のように、ＩＤ番号のビット幅の回数
ローテートすると、元のＩＤ番号に戻るため、制御情報
ブロック数に応じて、ＩＤ番号のビット幅数を変える必
要がある。

【００６７】また、制御情報ブロックに付与するＩＤ番
号は、奇数を用いる必要がある。図１０（Ｂ）に示すよ
うに、例えば、あるデータに対して１番目の制御情報ブ
ロックに与えるＩＤ番号として、３（００００００１
１）を付与する。この場合前記のように、３（００００
００１１）→６（０００００１１０）→１２（００００
１１００）→２４（０００１１０００）→４８（００１
１００００）→９６（０１１０００００）→１９２（１
１００００００）→１２９（１００００００１）とロー
テートする。

【００６８】そして、１２９（１００００００１）をロ
ーテートすると３（００００００１１）に戻るため、次
のデータに対しては、１番目の制御情報ブロックに与え
るＩＤ番号として、５（０００００１０１）を付与す
る。この場合、５（０００００１０１）→１０（０００
０１０１０）→２０（０００１０１００）→４０（００
１０１０００）→８０（０１０１００００）→１６０
（１０１０００００）→６５（０１０００００１）→１
３０（１０００００１０）とローテートする。

【００６９】よって、ローテートしていくビットパター
ンが３（００００００１１）と５（０００００１０１）
とでは異なるため、ローテートしても同じ数値になるこ
とがない。そのため、ノイズなどの影響で以前の制御情
報ブロックのデータがメモリに残っていたとしても、現
在の処理のＩＤ番号との識別が可能になる。

【００７０】一方、制御情報ブロックに付与するＩＤ番
号が偶数の場合、図１０（Ｃ）に示すように、例えば、
あるデータに対して１番目の制御情報ブロックに与える
ＩＤ番号として、２（００００００１０）を付与する。
この場合、２（００００００１０）→４（０００００１
００）→８（００００１０００）→１６（０００１００
００）→３２（００１０００００）→６４（０１０００
０００）→１２８（１０００００００）→１（００００
０００１）とローテートする。

【００７１】そして、１（０００００００１）をローテ
ートすると２（００００００１０）に戻るため、次のデ
ータに対して１番目の制御情報ブロックに与えるＩＤ番
号として、４（０００００１００）を付与する。この場
合、４（０００００１００）→８（００００１０００）
→１６（０００１００００）→３２（００１００００
０）→６４（０１００００００）→１２８（１００００
０００）→１（０００００００１）→２（００００００
１０）とローテートする。

【００７２】このように、偶数の場合ローテートしてい
くビットパターンが同じであるため、ノイズなどの影響
で以前の制御情報ブロックのデータがメモリに残ってい
ると、チェーン外れの原因となる。

【００７３】したがって、例えば奇数を用いると、ＩＤ
番号自体が固有値で順番を表す値となる。

【００７４】なお、ＩＤ番号として奇数を用いる場合、
ＩＤ番号のビット幅の半分が”０”であれば、奇数は互
いに異なるパターンとなるため、識別可能となる。

【００７５】但し、図１０（Ｄ）に示すように、１２７
（１１１１１１１１）や８５（０１０１０１０１）で
は、ビットパターンが同じであるため、使用できない。

【００７６】図１１は、本発明の第６実施形態に係るＤ
ＭＡコントローラ５１のデータ転送動作全体を説明する
ためのフローチャートである。図１１において、図２に
示した処理と同じ処理を行うステップには同一のステッ
プ番号を付している。また、チェーン情報確認のステッ
プｓ３１は、図１２に詳細を示す。さらに、チェーン転
送処理のステップｓ６は、図１３に詳細を示す。

【００７７】図１１において、データ転送が開始される
と、マイクロコンピュータなどからメモリ２へ一連の制
御情報データが書き込まれる（ｓ１）。次に、マイクロ
コンピュータなどからメモリ２へ、チェックサムデータ
ｃｈｅｃｋ ｓｕｍが書き込まれる（ｓ２）。そして、
チェーンスタートアドレスがポインタＢ５にセットされ
る（ｓ３）。チェーン転送処理ＩＤを設定する（ｓ１
０）。

【００７８】その後、チェーン情報の確認を行う（ｓ３
１）。そして、チェーン情報に誤りが有るか否を判定す
る（ｓ３２）。誤りがあると、ステップｓ１に戻って、
制御情報データの再書込みを行う。また、メモリ２に書
き込まれた一連の制御情報データに誤りがない場合、転
送許可フラグがセットされる（ｓ４）。転送要求が発生
するまで待機し（ｓ５）、転送要求が発生するとチェー
ン転送動作を行う（ｓ６）。チェーン転送動作が終了す
ると、マイクロコンピュータなどへ割込み信号を出力す
る（ｓ７）。

【００７９】図１２は、図１１に示したフローチャート
のステップｓ３１における制御情報データの誤り検出動
作を示すフローチャートである。メモリ２から、ソース
アドレスデータＳＲＣが読み出され（ｓ１１）、デステ
ィネーションアドレスデータＤＳＴが読み出され（ｓ１
２）、転送サイズデータＣＮＴが読み出され（ｓ１
３）、次に転進処理すべき制御情報ブロックのポイント
値が読み出され（ｓ１４）、チェックサムデータｃｈｅ
ｃｋ ｓｕｍが読み出される（ｓ１５）。

【００８０】各バッファＢ１〜Ｂ３、Ｂ７及びポインタ
Ｂ４の転送内容が相互に加算処理される（ｓ１６）。

【００８１】その結果がチェックサムデータｃｈｅｃｋ
ｓｕｍと相互に比較され（ｓ１７）、比較結果が一致
するときには、ＤＭＡによるデータ転送を開始する（ｓ
１８）。転送が終了すると、次に転送処理すべき制御情
報ブロックＤのポイント値が終了コードであるか否かが
判断される（ｓ２０）。制御情報ブロックＤのポイント
値が終了コードである場合は、ｓ６のチェーン転送処理
を終了し、ｓ７の処理を行う。また、制御情報ブロック
Ｄのポイント値が終了コードでないときにはステップｓ
１１に戻る。

【００８２】さらに、ステップｓ１７において、比較結
果が一致しないときには、ＤＭＡ転送を中止して（ｓ２
１）、図２のチェーン転送処理を終了し、ステップｓ３
２を実行する。

【００８３】図１３は、図１１に示したフローチャート
のステップｓ６において、ＤＭＡコントローラ３１によ
るチェーン転送処理を説明するためのフローチャートで
ある。なお、図７に示したチェーン転送処理２のフロー
チャートと同じ処理を行うステップには、同一のステッ
プ番号を付している。

【００８４】ＤＭＡコントローラ５１では、先ずメモリ
２から、ソースアドレスデータＳＲＣがＳＲＣアドレス
バッファＢ１に読み出され（ｓ１１）、デスティネーシ
ョンアドレスデータＤＳＴがＤＳＴアドレスバッファＢ
２に読み出される（ｓ１２）。また、転送サイズデータ
ＣＮＴが転送サイズバッファＢ３に読み出される（ｓ１
３）。

【００８５】そして、次に転送処理すべき制御情報ブロ
ックのポインタデータが次に制御情報へのポインタＢ４
に読み出され（ｓ１４）、チェックサムデータｃｈｅｃ
ｋｓｕｍがチェックサムバッファＢ６に読み出される
（ｓ１５）。

【００８６】各バッファＢ１〜Ｂ３、Ｂ７並びにポイン
タＢ４及び転送処理ＩＤバッファＢ７に記憶された１番
目の制御情報ブロックのＤＭＡ転送処理時に決めたＩＤ
番号、または、２番目以降の制御情報ブロックのＤＭＡ
転送処理毎にローテータ５２でローテートされたＩＤ番
号の内容がチェックサム演算部４に相互に加算処理され
る（ｓ３６）。比較部６は、その結果をチェックサムデ
ータｃｈｅｃｋ ｓｕｍと相互に比較する（ｓ１７）。

【００８７】制御部６は、ステップｓ１７において、比
較結果が一致しないときには、ＤＭＡ転送を中止して
（ｓ２１）、チェーン転送処理を終了する。

【００８８】一方、比較結果が一致するときには、ＤＭ
Ａによるデータ転送を開始し（ｓ１８）、対応する制御
情報ブロック分のデータ転送が終了するまで待機する
（ｓ１９）。

【００８９】ステップｓ１９において転送が終了する
と、転送回数カウンタ１２のカウント値がインクリメン
トされる（ｓ２９）。そして、転送処理すべき制御情報
ブロックＤのポイント値が終了コードであるか否かが判
断される（ｓ２０）。

【００９０】制御情報ブロックＤのポイント値が終了コ
ードである場合は、チェーン転送処理を終了する。ま
た、制御情報ブロックＤのポイント値が終了コードでな
いときには、ステップｓ１１を行う。

【００９１】このようにして、各制御情報ブロックＤに
固有のＩＤ番号、またはＩＤ番号をローテートした固有
の番号を用いることで、この番号自体が固有値で順番を
表す値となるので、順番を表すデータを省略することが
できるとともに、より確実にチェーン外れを防止でき
る。

【００９２】また、上記のように一連の制御情報データ
を受信した時点で、ＤＭＡ転送を開始する以前に、該制
御情報データデータを確認することによって、ＤＭＡ転
送を始める前にもう一度情報の書込みをやり直すという
対応が可能になる。

【００９３】なお、図１１のフローチャートに示したス
テップｓ３１のチェーン情報確認及びステップｓ３２の
エラー確認の処理は、本発明の第１実施形態〜第５実施
形態に係るＤＭＡコントローラにおいて適用することに
より、制御情報ブロックの読み込み前に制御情報データ
の確認して、ＤＭＡ転送を始める前にもう一度情報の書
込みをやり直すことができ、チェックサムデータと照合
して異常が確認されたときに転送を中止しなくてもよく
なる。

【００９４】例えば、図２のフローチャートにおいて
は、ステップｓ１０とｓ４との間に、ステップｓ３１の
チェーン情報確認及びステップｓ３２のエラー確認の処
理を追加することにより、制御情報ブロックの読み込み
前に制御情報データの確認して、ＤＭＡ転送を始める前
にもう一度情報の書込みをやり直すことができる。

【００９５】

【発明の効果】本発明によれば、以下の効果が得られ
る。

【００９６】(1) 制御情報ブロックの読み込み時に、各
制御情報ブロックが有する制御情報データと次のブロッ
クへのポインタデータとのチェックサムを計算した値
と、各制御情報ブロックに付加された制御情報データ及
び次のブロックへのポインタデータのチェックサムデー
タと、を比較して、チェーン式ＤＭＡの実行を決定する
ので、ポインタデータとともに制御情報データも合わせ
たデータに対してチェックサムデータを付加すること
で、ポインタデータだけでなく、制御情報データの誤り
も検出して、チェーン外れを確実に防止することができ
る。

【００９７】(2) 制御情報ブロックを読み込む毎にカウ
ンタでカウントし、制御情報ブロックの読み込み時に、
各制御情報ブロックが有する制御情報データと次のブロ
ックへのポインタデータとカウンタのカウント値とのチ
ェックサムを計算した値と、各制御情報ブロックに付加
された制御情報データと次のブロックへのポインタデー
タと制御情報ブロックの順番を表すデータとのチェック
サムデータと、を比較して、チェーン式ＤＭＡの処理誤
りを検出することによって、カウンタのカウント値がさ
らに加算された制御情報データと次のブロックのポイン
タデータとの計算値と、付加されたチェックサムデータ
と、を比較することによって、正しい順番か否かを確認
することができ、チェーン外れをさらに確実に防止でき
る。

【００９８】(3) 制御情報ブロックのＤＭＡ転送処理毎
に決めたＩＤ番号をＤＭＡコントローラに記憶させてお
き、制御情報ブロックの読み込み時に、各制御情報ブロ
ックが有する制御情報データと次のブロックへのポイン
タデータと制御情報ブロックのＤＭＡ転送処理毎に決め
たＩＤ番号とのチェックサムを計算した値と、各制御情
報ブロックに付加された制御情報データと次のブロック
へのポインタデータと制御情報ブロックのＤＭＡ転送処
理毎に決めたＩＤ番号とのチェックサムデータと、を比
較して、チェーン式ＤＭＡの処理誤りを検出することに
より、転送処理毎にＩＤ番号を付加しておくことで、各
転送処理のＩＤ番号は個別のものとなり、制御情報ブロ
ックが今回の転送処理のものであるか否かを確認するこ
とができ、チェーン外れをさらに確実に防止することが
できる。

【００９９】(4) 制御情報ブロックを読み込む毎にＤＭ
Ａコントローラにカウントさせ、また、制御情報ブロッ
クのＤＭＡ転送処理毎に決めたＩＤ番号をＤＭＡコント
ローラに記憶させておき、制御情報ブロックの読み込み
時に、各制御情報ブロックが有する制御情報データと次
のブロックへのポインタデータとカウンタのカウント値
と制御情報ブロックのＤＭＡ転送処理毎に決めたＩＤ番
号とのチェックサムを計算した値と、各制御情報ブロッ
クに付加された制御情報データと次のブロックへのポイ
ンタデータと制御情報ブロックの順番を表すデータと制
御情報ブロックのＤＭＡ転送処理毎に決めたＩＤ番号と
のチェックサムデータと、を比較して、チェーン式ＤＭ
Ａの処理誤りを検出するので、制御情報ブロックを読み
込む毎のカウント値及び制御情報ブロックのＤＭＡ転送
処理毎に決めたＩＤ番号がさらに加算された制御情報デ
ータと次のブロックのポインタデータとの計算値と、付
加されたチェックサムデータと、を比較することによっ
て、チェーン外れをさらに確実に防止することができ
る。

【０１００】(5) １番目の制御情報ブロックの読み込み
時に、制御情報ブロックのＤＭＡ転送処理時に決めたＩ
Ｄ番号をＤＭＡコントローラに記憶させておき、１番目
の制御情報ブロックが有する制御情報データと次のブロ
ックへのポインタデータと制御情報ブロックのＤＭＡ転
送処理時に決めたＩＤ番号とのチェックサムを計算した
値と、１番目の制御情報ブロックに付加された制御情報
データと次のブロックへのポインタデータと１番目の制
御情報ブロックのＤＭＡ転送処理時に決めたＩＤ番号と
のチェックサムデータと、を比較して、チェーン式ＤＭ
Ａの処理誤りを検出する。また、２番目以降の制御情報
ブロックの読み込み毎に、１番目の制御情報ブロックの
ＤＭＡ転送処理時に決めたＩＤ番号をローテートしてＤ
ＭＡコントローラに記憶させておき、２番目以降の制御
情報ブロックが有する制御情報データと次のブロックへ
のポインタデータと制御情報ブロックのＤＭＡ転送処理
毎にローテートしたＩＤ番号とのチェックサムを計算し
た値と、２番目以降の制御情報ブロックに付加された制
御情報データと次のブロックへのポインタデータと１番
目の制御情報ブロックのＤＭＡ転送処理時に決めてＤＭ
Ａ転送処理毎にローテートしたＩＤ番号とのチェックサ
ムデータと、を比較して、チェーン式ＤＭＡの処理誤り
を検出するため、転送処理時にＩＤ番号を付加し、ＩＤ
番号をローテートすることで、各転送処理のＩＤ番号は
個別のものとなり、制御情報ブロックが今回の転送処理
のものであるか否かを確認することができ、例えば奇数
を用いると、ＩＤ番号自体が固有値で順番を表す値とな
るので、順番を表すデータを省略することができるとと
もに、チェーン外れを確実に防止することができる。

【０１０１】(6) 制御情報ブロックを受信して制御情報
データの確認を行った際に、制御情報データに異常があ
ると、制御情報ブロックを再度受信するので、制御情報
ブロックの読み込み前に制御情報データの確認しておく
ことによって、チェックサムデータと照合して異常が確
認されたときに転送を中止するのではなく、ＤＭＡ転送
を始める前にもう一度情報の書込みをやり直すことがで
きる。

【０１０２】(7) ＤＭＡコントローラは、上記(1) 乃至
(6) のいずれかに記載の処理誤り検出方法によって、チ
ェックサムの計算値とチェックサムデータとを比較し
て、チェーン式ＤＭＡの実行を決定するので、制御情報
データやポインタデータなどの誤りを検出して、チェー
ン外れを確実に防止することができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係るＤＭＡコントロー
ラ１の構成及びそのＤＭＡコントローラ１によって使用
されるメモリ２の記憶内容を説明するためのブロック図
である。

【図２】データ転送動作全体を表すフローチャートであ
る。

【図３】図２に示したフローチャートのステップｓ６に
おいてＤＭＡコントローラ１によるチェーン転送処理を
詳細に説明するためのフローチャートである。

【図４】本発明の第２実施形態に係るＤＭＡコントロー
ラ１１の構成及びそのＤＭＡコントローラ１１によって
使用されるメモリ２の記憶内容を説明するためのブロッ
ク図である。

【図５】本発明の第３実施形態に係るＤＭＡコントロー
ラ２１の構成及びそのＤＭＡコントローラ２１によって
使用されるメモリ２の記憶内容を説明するためのブロッ
ク図である。

【図６】本発明の第４実施形態に係るＤＭＡコントロー
ラ３１の構成及びそのＤＭＡコントローラ３１によって
使用されるメモリ２の記憶内容を説明するためのブロッ
ク図である。

【図７】図２に示したフローチャートのステップｓ６に
おいてＤＭＡコントローラ３１によるチェーン転送処理
を説明するための図３とは別のフローチャートである。

【図８】本発明の第５実施形態に係るＤＭＡコントロー
ラ４１の構成及びＤＭＡコントローラ４１によって使用
されるメモリ２の記憶内容を説明するためのブロック図
である。

【図９】本発明の第６実施形態に係るＤＭＡコントロー
ラ５１の構成及びＤＭＡコントローラ５１によって使用
されるメモリ２の転送内容を説明するためのブロック図
である。

【図１０】ＤＭＡコントローラ５１に含まれるローテー
タ５２の構成及び動作を説明するための図である。

【図１１】本発明の第６実施形態に係るＤＭＡコントロ
ーラ５１のデータ転送動作全体を説明するためのフロー
チャートである。

【図１２】図１１に示したフローチャートのステップｓ
３１におけるチェーン情報確認動作を示すフローチャー
トである。

【図１３】図１１に示したフローチャートのステップｓ
６におけるチェーン転送処理動作を示すフローチャート
である。

【符号の説明】

１−ＤＭＡ（ダイレクト・メモリ・アクセス）コントロ
ーラ ２−メモリ ３−転送処理部 ４−チェックサム演算部 ５−比較部 ６−制御部 Ｂ１−ＳＲＣアドレスバッファ Ｂ２−ＤＳＴアドレスバッファ Ｂ３−転送サイズバッファ Ｂ４、Ｂ５−ポインタ Ｂ６−チェックサムバッファ

Claims (7)

【特許請求の範囲】
1. 【請求項１】 制御情報データ及び次のブロックへのポ
   インタデータを有する各制御情報ブロックに、制御情報
   データ及びポインタデータのチェックサムデータを付加
   しておき、 制御情報ブロックの読み込み時に、読み込んだ制御情報
   ブロックの制御情報データ及びポインタデータのチェッ
   クサムを計算し、その計算値と付加されているチェック
   サムデータとを比較し、比較結果に基づいてＤＭＡ処理
   の実行を決定することを特徴とするチェーン式ＤＭＡの
   処理誤り検出方法。
2. 【請求項２】 制御情報ブロックを読み込む毎にカウン
   タでカウントするとともに、該カウンタのカウント値を
   前記チェックサムの計算値にさらに加え、 前記チェックサムデータに、制御情報ブロックの順番を
   表すデータをさらに付加したことを特徴とする請求項１
   に記載のチェーン式ＤＭＡの処理誤り検出方法。
3. 【請求項３】 制御情報ブロックのＤＭＡ転送処理毎に
   決めたＩＤ番号をＤＭＡコントローラに記憶させておく
   とともに、該ＩＤ番号を前記チェックサムの計算値にさ
   らに加え、 前記チェックサムデータに、該ＩＤ番号をさらに付加し
   たことを特徴とする請求項１に記載のチェーン式ＤＭＡ
   の処理誤り検出方法。
4. 【請求項４】 制御情報ブロックを読み込む毎にＤＭＡ
   コントローラにカウントさせ、制御情報ブロックのＤＭ
   Ａ転送処理毎に決めたＩＤ番号をＤＭＡコントローラに
   記憶させておくとともに、該カウント値及び該ＩＤ番号
   を前記チェックサムの計算値にさらに加え、 前記チェックサムデータに、制御情報ブロックの順番を
   表すデータ及び該ＩＤ番号をさらに付加したことを特徴
   とする請求項１に記載のチェーン式ＤＭＡの処理誤り検
   出方法。
5. 【請求項５】 １番目の制御情報ブロックのＤＭＡ転送
   処理時に決めたＩＤ番号をＤＭＡコントローラに記憶さ
   せておくとともに、該ＩＤ番号を前記チェックサムの計
   算値にさらに加え、 前記チェックサムデータに、該ＩＤ番号をさらに付加
   し、２番目以降の制御情報ブロックのＤＭＡ転送処理毎
   に該ＩＤ番号をローテートしてＤＭＡコントローラに記
   憶させておくとともに、該ローテートしたＩＤ番号を前
   記チェックサムの計算値にさらに加え、 前記チェックサムデータに、該ローテートしたＩＤ番号
   をさらに付加したことを特徴とする請求項１に記載のチ
   ェーン式ＤＭＡの処理誤り検出方法。
6. 【請求項６】 前記制御情報ブロックの制御情報データ
   を受信して確認を行った際に、前記制御情報データに異
   常があると、前記制御情報ブロックを再度受信すること
   を特徴とする請求項１乃至４のいずれかに記載のチェー
   ン式ＤＭＡの処理誤り検出方法。
7. 【請求項７】 前記請求項１乃至６のいずれかに記載の
   処理誤り検出方法を実行することを特徴とするＤＭＡコ
   ントローラ。