JP2003316721A - データ転送制御装置、データ転送装置及びデータ転送制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＤＭＡ転送に係るオーバヘッドを小さくする
データ転送制御装置及び方法を提供する。 【解決手段】 かかる課題を解決するために、本発明に
係るデータ転送制御装置は、データ入出力装置及び記憶
装置間のデータ転送において、転送データを構成するヘ
ッダについての記憶装置上の記憶領域アドレスを書込む
第１の書込手段と、転送データを構成するデータ本体に
ついての記憶装置上の記憶領域アドレスを書込む第２の
書込手段と、データ入出力装置に割り当てられたアドレ
スを記憶する記憶手段と、第１の書込手段及び第２の書
込手段に書込まれた記憶領域アドレス、又は、記憶手段
のアドレスに基づいて転送対象のデータを、記憶装置か
ら、又は、データ入出力装置から読取り、その読取った
データを所定の順序で、データ入出力装置、又は、記憶
装置へ転送する転送手段とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ転送装置及
び方法に関するものである。例えば、コンピュータシス
テムにおいて、データ転送制御をするＤＭＡ（Ｄｉｒｅ
ｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）コントローラを備
えたデータ転送装置に適用することができる。

【０００２】

【従来の技術】従来、ＤＭＡコントローラは、メモリ上
のデータだけでなく、メモリとデバイス間のデータ転送
にも利用されている。

【０００３】図２は、メモリとデバイス間における、Ｄ
ＭＡコントローラによる典型的なデータ転送について説
明する説明図である。なお、ここでは、図２に示すよう
に、デバイスをパケットトランスファー／レシーバとし
て説明する。

【０００４】ＤＭＡコントローラ１０２によって制御さ
れるデータ送信処理では、ＤＭＡコントローラ１０２
は、メモリ１０３上にあるパケットデータをアクセス
し、パケットトランスファー／レシーバ１０１に転送す
る。このときに一連のパケット転送が終了したことを示
す送信完了通知信号をアサートする。

【０００５】また、ＤＭＡコントローラ１０２によって
制御されるデータ受信処理では、ＤＭＡコントローラ１
０２は、パケットトランスファー／レシーバ１０１から
の受信開始通知信号がアサートされることに起動し、パ
ケットトランスファー／レシーバ１０１上のバッファレ
ジスタからパケットデータを１ワードずつ取り出し、メ
モリ１０３上に転送する。また、ＤＭＡコントローラ１
０２は、パケットトランスファー／レシーバ１０１から
の受信完了通知信号のアサートによってパケットデータ
の終了を知る。

【０００６】また、ＤＭＡコントローラ１０２は、チェ
ーンコマンドという手法が採用されている。図３は、こ
のチェーンコマンドについて説明する説明図である。

【０００７】このチェーンコマンド方式とは、複数のコ
マンドをチェーンのように繋げて一連の処理を行なう方
式である。複数のコマンドから構成されたチェーンコマ
ンドは、メモリ１０３上に置かれており、一般的に各コ
マンドは、ソースアドレス、デストネーションアドレ
ス、制御ビット、データ長（転送数）を１組として構成
されている。

【０００８】ＤＭＡコントローラ１０２は、起動後、メ
モリ１０３上のコマンドチェーンの先頭から１組のコマ
ンドをアクセスして取り出し、制御レジスタに設定し、
ＤＭＡ転送を実行するものである。ＤＭＡコントローラ
１０２は、このコマンドについてのＤＭＡ転送が終了し
たら、次のコマンドをアクセスして取り出し、同じよう
に次のコマンドについてもＤＭＡ転送する。

【０００９】このようなチェーンコマンドでは、異なっ
たアドレス間でＣＰＵの介在なしに連続的にＤＭＡ転送
ができるので、ＤＭＡ転送に係るオーバーヘッドが少な
く、多くの装置で使用されている。

【００１０】

【発明が解決しようとする課題】しかしながら、上述し
た従来のデータ転送装置は、転送データを１つのデータ
とした場合を想定したものであり、転送データを例えば
パケットデータとし、メモリ１０３上で、そのパケット
データのヘッダ部とデータ部分（データ本体）とをそれ
ぞれ分けて別々に管理する場合については次のような問
題があった。

【００１１】つまり、メモリ１０３上で、ヘッダ部とデ
ータ本体とを別々で管理する場合、そのパケットデータ
を送信する場合には、ヘッダ部とデータ部とを１つの連
続的なデータにする必要があり、また、パケットデータ
を受信する場合には、ヘッダ部とデータ部とを切り離す
必要があった。

【００１２】このため、上述した従来のデータ転送装置
は、ＤＭＡ転送をする前に、ヘッダ部とデータ部とを組
み合せる若しくは切り離すというパケットデータの作成
・分離処理が必要となってしまい、パケットデータに係
るＤＭＡ転送のオーバーヘッドが大きくなるという問題
があった。

【００１３】そのため、転送データをパケットデータと
した場合において、データを送信するときに、転送パケ
ットのソースデータとなるヘッダ部とデータ部とについ
てそれぞれアドレスポインタを持たせ、またデータを受
信するとき、転送パケットのデストネーションデータと
なるヘッダ部とデータ部とについてそれぞれデストネー
ションポインタを持たせ、それぞれチェーンコマンドを
実行できる制御機構を備えるデータ転送装置が求められ
ている。

【００１４】

【課題を解決するための手段】かかる課題を解決するた
めに、第１の本発明に係るデータ転送制御装置は、デー
タ入出力装置と、ヘッダ及びデータ本体をそれぞれ分別
して記憶する記憶装置との間のデータ転送を制御するデ
ータ転送制御装置において、（１）転送データを構成す
るヘッダについての記憶装置上の記憶領域アドレスを書
込む第１の書込手段と、（２）転送データを構成するデ
ータ本体についての記憶装置上の記憶領域アドレスを書
込む第２の書込手段と、（３）データ入出力装置に割り
当てられたアドレスを記憶する記憶手段と、（４）第１
の書込手段及び第２の書込手段に書込まれた記憶領域ア
ドレス、又は、記憶手段のアドレスに基づいて転送対象
のデータを、記憶装置から、又は、データ入出力装置か
ら読取り、その読取ったデータを所定の順序で、データ
入出力装置、又は、記憶装置へ転送する転送手段とを備
えることを特徴とする。

【００１５】また、第２の本発明に係るデータ転送装置
は、データ入出力装置と転送データを構成する構成デー
タをそれぞれ分別して記憶する記憶装置間のデータ転送
を制御するデータ転送制御装置を備えたデータ転送装置
において、第１の本発明に係るデータ転送制御装置を有
することを特徴とする。

【００１６】さらに、第３の本発明に係るデータ転送制
御方法は、第１のデータ転送制御装置を備えたものであ
って、そのデータ転送制御装置が、転送データを構成す
るヘッダについての記憶装置上の記憶領域アドレスを書
込み、転送データを構成するデータ本体についての記憶
装置上の記憶領域アドレスを書込み、データ入出力装置
に割り当てられたアドレスを記憶し、ヘッダの記憶領域
アドレス及びデータ本体の記憶領域アドレス、又は、デ
ータ入出力装置のアドレスに基づいて転送対象のデータ
を、記憶装置から、又は、データ入出力装置から読取
り、その読み取ったデータを所定の順序で、データ入出
力装置、又は、記憶装置へ転送することを特徴とする。

【００１７】

【発明の実施の形態】（Ａ）第１の実施形態 以下、本発明に係るデータ転送装置の第１の実施形態に
ついて図面を参照して詳説する。なお、本実施形態のデ
ータ転送システムは、図２に示す従来の構成と同様な構
成を備えチェーンコマンド方式とするが、本実施形態の
データ転送システムは、ＤＭＡコントローラの内部構成
に特徴があり、従来のＤＭＡコントローラと異なる。

【００１８】第１の実施形態は、メモリ１０３に記憶さ
れているヘッダデータとユーザデータとの２つのデータ
をアクセスして、そのヘッダデータ（ヘッダ部分）とユ
ーザデータ（データ本体部分）とに基づいて、１つのパ
ケットデータとして転送できるＤＭＡコントローラにつ
いて適用する。特に、第１の実施形態は、メモリに記憶
されているデータを、デバイスに転送する場合について
の適用である。

【００１９】また、第１の実施形態では、このデバイス
をパケットトランスファーとして説明する。

【００２０】（Ａ−１）第１の実施形態の構成 まず、本実施形態に係るＤＭＡ転送において、２つのデ
ータから１つのパケットデータ形成例について説明す
る。図４は、パケットデータの形成例について説明する
説明図である。

【００２１】図４において、（２−ａ）は転送元のヘッ
ダデータであり、（２−ｂ）は転送元のユーザデータで
ある。すなわち、図２では、２つのソースデータ、ソー
ス１データとソース２データとを有しており、本実施形
態ではソース１データをヘッダデータとし、ソース２デ
ータをユーザデータとする。ここで説明の便宜上、転送
データのデータ長制約に基づいて、あるデータ長のデー
タを３分割する場合とする。

【００２２】これら転送元のヘッダデータ（２−ａ）及
び転送元ユーザデータ（２−ｂ）は、それぞれメモリ１
０３上に置かれており、それぞれ転送される場合にアク
セスされうるものである。

【００２３】（２−ｃ）はパケットデータであり、パケ
ットトランスファー１０１へ転送される場合に、それぞ
れ対応する転送元のヘッダデータ（２−ａ）と転送元の
ユーザデータ（２−ｂ）とから構成されるものである。
つまり、本実施形態において、パケットデータ（２−
ｃ）は、ヘッダデータ（２−ａ）の転送の後に、ユーザ
データ（２−ｂ）が転送されることにより、構成され得
るものである。

【００２４】図５は、本実施形態のチェーンコマンドの
構成を示した説明図である。図５に示すように、本実施
形態では、３つのコマンドを繋げた場合について示す。
チェーンコマンドは、ヘッダデータ及びユーザデータの
転送数（パケット数）に応じた数のコマンドから構成さ
れており、コマンド１が実行された後に、次のコマンド
２、コマンド３…と順番に実行される。

【００２５】図５において、それぞれのコマンドは、ソ
ース１アドレス５０１と、ソース２アドレス５０２と、
制御用データ５０３と、データ長５０４とを有してい
る。

【００２６】ソース１アドレス５０１は、メモリ１０３
上に置かれているヘッダデータのポイントアドレスを示
すものである。

【００２７】ソース２アドレス５０２は、メモリ１０３
上に置かれているユーザデータのポイントアドレスを示
すものである。

【００２８】制御用データ５０３は、割り込み、または
エラーが発生したときに使用されるデータである。

【００２９】データ長５０４は、ソース２アドレス５０
２のユーザデータのデータ長である。各コマンドのユー
ザデータ長は、転送されるパケットデータと一定の関係
を有するため、チェーンコマンド上では指定しない。こ
のデータ長５０４は、初期設定の段階でＤＭＡコントロ
ーラ１０２のレジスタによって設定される。

【００３０】次に、本実施形態に係るＤＭＡコントロー
ラの構成について説明する。

【００３１】図１は、第１の実施形態に係るＤＭＡコン
トローラの内部構成を示したブロック図である。

【００３２】図１において、第１の実施形態に係るＤＭ
Ａコントローラ１０２は、ソース１アドレスカウンタ４
０１と、ソース２アドレスカウンタ４０２と、デストネ
ーションアドレスレジスタ４０３と、コマンドアドレス
カウンタ４０４と、コマンド数ダウンカウンタ４０５
と、データ転送数カウンタ４０６と、ソース１転送数レ
ジスタ４０７と、ソース２転送数レジスタ４０８と、Ｍ
ＵＸ（アドレスマルチプレクサ）４０９と、データ転送
バッファ４１０とを有して構成されている。

【００３３】ソース１アドレスカウンタ４０１は、ＤＭ
Ａコントローラ１０２が起動後、メモリ１０３上に置か
れているチェーンコマンドのうち対応するコマンドから
読み出されたソース１アドレス５０１を受け取り、その
ソース１アドレスを設定するものである。ソース１アド
レスカウンタ４０１は、ヘッダデータの転送に使用さ
れ、ヘッダデータを１ワードアクセスするたびにインク
リメントするものである。

【００３４】ソース２アドレスカウンタ４０２は、ＤＭ
Ａコントローラ１０２が起動後、メモリ１０３上に置か
れているチェーンコマンドのうち対応するコマンドから
読み出されたソース２アドレス５０２を受け取り、その
ソース２アドレスを設定するものである。ソース２アド
レスカウンタ５０２は、ユーザデータの転送に使用さ
れ、ユーザデータを１ワードアクセスするたびにインク
リメントするものである。

【００３５】デストネーションアドレスレジスタ４０３
は、ＤＭＡコントローラ１０２の初期設定の段階で、転
送先であるパケットトランスファー１０１のアドレスが
設定されるものである。ここで設定されるパケットトラ
ンスファー１０１のアドレスは、パケットトランスファ
ー１０１に割り付けられたアドレスなので固定的なもの
である。

【００３６】コマンドアドレスカウンタ４０４は、初期
設定の段階で、メモリ１０３上のチェーンコマンドのア
ドレスが設定され得るカウンタであり、そのメモリ１０
３上のチェーンコマンドにアクセスするたびに１インク
リメントするものである。

【００３７】コマンド数ダウンカウンタ４０５は、初期
設定の段階で、メモリ１０３上に置かれているチェーン
コマンドの長さ（例えばコマンド数）が設定され得るも
のであり、各コマンド分の転送が終了するたびに、１デ
ィクリメントするものである。

【００３８】データ転送数カウンタ４０６は、１ワード
転送する毎に１インクリメントするものである。データ
転送数カウンタ４０６は、自身のカウンタ値と、後述す
るソース１転送数レジスタ４０７に設定されたデータ長
又はソース２転送数レジスタ４０８に設定された各コマ
ンド毎のユーザデータ長とを比較をして、その値が同じ
であるならば０に初期化するものである。

【００３９】ソース１転送数レジスタ４０７は、初期設
定の段階で、メモリ１０３上に置かれているヘッダデー
タのデータ長が設定されるものである。

【００４０】ソース２転送数レジスタ４０８は、各コマ
ンド毎のユーザデータ長（転送数）が設定されるもので
ある。

【００４１】ＭＵＸ４０９は、アドレスマルチプレクサ
である。ＭＵＸ４０９は、ＤＭＡコントローラ１０２を
構成している各レジスタ、カウンタから転送に係るデー
タを受け取り、そのデータを選択してアドレスラインに
アドレス値を出力するものである。

【００４２】データ転送バッファ４１０は、ＤＭＡ転送
中、メモリ１０３からリードしたデータを一時的に保持
するものであり、その保持後、その保持した転送データ
をデストネーション、すなわちパケットトランスファ１
０１に転送するものである。

【００４３】（Ａ−２）第１の実施形態の動作 以下、本実施形態に係るＤＭＡコントローラによって、
メモリ１０３上にあるデータをパケットトランスファ１
０１に転送するデータ転送の動作について説明する。

【００４４】図６は、本実施形態に係るＤＭＡコントロ
ーラによるデータ転送のシーケンスを示したものであ
る。

【００４５】図６に示すように、本実施形態に係るＤＭ
Ａコントローラによるデータ転送のシーケンスは、大き
く、初期設定処理、チェーンコマンドアクセス処理、ソ
ース１ＤＭＡ転送処理、ソース１転送数判定処理、ソー
ス２ＤＭＡ転送処理、ソース２転送数判定処理、コマン
ド数判定処理を有する。従って、以下ではこれらの処理
について図６を参照しながら説明する。

【００４６】なお、図６において、ｍｅｍ［］＝はメモ
リへのライト、＝ｍｅｍ［］はメモリからのリード、ｄ
ｅｖ［］＝はデバイス（すなわちパケットトランスフ
ァ）ヘのライト転送、＝ｄｅｖ［］はデバイス（パケッ
トトランスファー）からのリードを示す。

【００４７】（１） 初期設定 初期設定の前に、メモリ１０３の所定の位置にチェーン
コマンド、ヘッダデータ、ユーザデータを置いてあるも
のとする。

【００４８】ＤＭＡコントローラ１０２は、次のように
して初期設定が行なわれる。

【００４９】メモリ１０３上にあるチェーンコマンドの
アドレスは、コマンドアドレスカウンタ４０４に与えら
れ、メモリ１０３上にあるチェーンコマンドのアドレス
が設定される（ｓ１）。

【００５０】また、チェーンコマンドの長さ（コマンド
数）は、コマンド数ダウンカウント４０５に与えられ、
チェーンコマンドのコマンドの転送数が設定される（ｓ
２）。

【００５１】例えば、本実施形態において、コマンド数
ダウンカウント４０５は、チェーンコマンドのコマンド
数が「３」と設定される。コマンド数ダウンカウント４
０５は、各コマンドのデータ転送（ヘッダデータ転送及
びユーザデータ転送）が終了するたびに１ディクリメン
トする。

【００５２】さらに、ヘッダデータのヘッダ長は、ソー
ス１転送数レジスタ４０７に与えられ、ヘッダデータ長
が設定される（ｓ３）。例えば、本実施形態では、ヘッ
ダデータ長が「４」と設定されるとする。

【００５３】以上のような設定により、データ転送に係
るチェーンコマンドに対する初期設定が行なわれ、ＤＭ
Ａコントローラ１０２は、それぞれの設定がされるとト
リガ信号に基づいて、図示しない起動用レジスタを起動
（ライト）する（ｓ４）。

【００５４】（２）チェーンコマンドアクセス処理 ＤＭＡコントローラ１０２が起動すると、チェーンコマ
ンドは、メモリ１０３からアクセスされ、メモリ１０３
上に置かれているチェーンコマンドのうち、コマンド１
のソース１アドレス５０１が、ソース１アドレスカウン
タ４０１に与えられて設定される（ｓ５）。すなわち、
コマンド１のヘッダデータのアドレスが、ソース１アド
レスカウンタ４０１に設定される。

【００５５】また、メモリ１０３上のコマンド１のソー
ス２アドレス５０１は、ソース２アドレスカウンタ４０
２に与えられて設定される（ｓ６）。すなわち、コマン
ド１のユーザデータのアドレスが、ソース２アドレスカ
ウンタ４０２に設定される。

【００５６】さらに、メモリ１０３上のコマンド１のデ
ータ長５０４は、ソース２転送数レジスタ４０８に与え
られて、コマンド１のユーザデータのデータ長が設定さ
れる（ｓ７）。

【００５７】（３）ソース１ＤＭＡ転送処理 この段階の処理は、ソース１アドレスに対応したＤＭＡ
転送がなされる。

【００５８】まず、メモリ１０３上にあるコマンド１の
ヘッダデータは、ソース１アドレスカウンタ４０１に設
定されたヘッダデータのアドレス（ソース１アドレス）
に基づいて、アクセスされ読み出される。その読み出さ
れたヘッダデータは、転送バッファ４１０に与えられ保
持される（ｓ８）。

【００５９】次に、データ転送バッファ４１０に保持さ
れているヘッダデータは、デストネーションアドレスカ
ウンタ４０３に設定されている転送先アドレスに基づい
て、パケットトランスファー１０１ヘ転送される（ｓ
９）。

【００６０】その後、ソース１アドレスカウンタ４０
１、デストネーションアドレスカウンタ４０３、データ
転送数カウンタ４０６は、それぞれインクリメントされ
る（ｓ１０）。

【００６１】（４）ソース１転送数判定処理 上述した（３）ソース１ＤＭＡ転送の完了後、データ転
送数カウンタ４０６において、データ転送数カウンタ４
０６のカウンタ値と、ソース１転送数レジスタ４０７に
設定されているヘッダデータ長とが同じであるかどうか
判定される（ｓ１１）。

【００６２】判定の結果、データ転送数が同じでなけれ
ば、まだ、ソース１アドレスのデータ（すなわち、ヘッ
ダデータ）の転送が終了していないので、再度（３）ソ
ース１ＤＭＡ転送処理を繰り返す。

【００６３】判定の結果、データ転送数が同じであれ
ば、ソース１アドレスのデータの転送が終了したことと
なり、次の（５）ソース２ＤＭＡ転送処理に進む。

【００６４】（５）ソース２ＤＭＡ転送処理 この段階の処理は、ソース２アドレスに対応したＤＭＡ
転送がなされる。

【００６５】まず、メモリ１０３上にあるコマンド１の
ユーザデータは、ソース２アドレスカウンタ４０２に設
定されたユーザデータのアドレス（ソース２アドレス）
に基づいて、アクセスされ読み出される。その読み出さ
れたユーザデータは、転送バッファ４１０に与えられ保
持される（ｓ１２）。

【００６６】次に、データ転送バッファ４１０に保持さ
れているユーザデータは、デストネーションアドレスカ
ウンタ４０３に設定されている転送先アドレスに基づい
て、パケットトランスファー１０１ヘ転送される（ｓ１
３）。

【００６７】その後、ソース２アドレスカウンタ４０
２、デストネーションアドレスカウンタ４０３、データ
転送数カウンタ４０６は、それぞれインクリメントされ
る（ｓ１４）。

【００６８】（６）ソース２転送数判定処理 上述した（５）ソース２ＤＭＡ転送の完了後、データ転
送数カウンタ４０６において、データ転送数カウンタ４
０６のカウンタ値と、ソース２転送数レジスタ４０８に
設定されているユーザデータ長とが同じであるかどうか
が判定される（ｓ１５）。

【００６９】判定の結果、データ転送数が同じでなけれ
ば、まだ、ソース２アドレスのデータ（すなわち、ユー
ザデータ）が転送終了していないので、（５）ソース２
ＤＭＡ転送を繰り返す。

【００７０】判定の結果、データ転送数が同じであれ
は、ソース２アドレスのデータの転送が終了したことと
し、次の（７）コマンド数判定処理に進む。

【００７１】（７）コマンド数判定処理 以上の（２）〜（６）の処理により、チェーンコマンド
における１つのコマンドのデータ転送が終了する。従っ
て、このコマンド数判定処理では、チェーンコマンドに
残りのコマンドが含まれているかの判定をして、残りす
べてのコマンドについて処理を繰り返すかどうかを判定
する処理である。

【００７２】上述した（６）ソース２転送数判定処理が
行われた後、コマンド１のデータ転送が終了したと判断
され、コマンド数ダウンカウンタ４０５は、１ディクリ
メントされる（ｓ１６）。

【００７３】コマンド数ダウンカウンタ４０５におい
て、コマンド数のカウンタ値が、「０」でない場合、当
該チェーンコマンドには処理されていないコマンドが残
っていると判断し、その残っているコマンドについて
（２）チェーンコマンドアクセスに戻り処理が繰り返さ
れる。

【００７４】また、コマンド数のカウンタ値が「０」で
ある場合、当該チェーンコマンドに含まれているコマン
ドは全て処理されたと判断されて、送信完了通知信号
が、パケットトランスファ１０１へアサートされる（ｓ
１７）。

【００７５】（Ａ−３）第１の実施形態の効果 以上のように、本実施形態によれば、ソース１アドレス
カウンタ４０１とソース２アドレスカウンタ４０２とを
備えることにより、２つのソースデータについてアドレ
スポイントすることができるので、ヘッダ部とデータ部
とが別々に管理されるパケットデータのＤＭＡ転送につ
いて、パケットデータを作成する処理を省きことがで
き、その結果ＤＭＡ転送のオーバーヘッドを極めて小さ
くすることができる。

【００７６】（Ｂ）第２の実施形態 以下、本発明に係るデータ転送装置の第２の実施形態に
ついて図面を参照して詳説する。

【００７７】第２の実施形態は、パケットレシーバ１０
１上のバッファ（図示しない）に記憶されているパケッ
トデータについて、ヘッダデータとユーザデータとに分
けて、メモリ１０３上にＤＭＡ転送するＤＭＡコントロ
ーラについて適用する。

【００７８】（Ｂ−１）第２の実施形態の構成 まず、本実施形態に係るＤＭＡ転送において、パケット
レシーバ１０１からのパケットデータをパケット解析し
て、２つのデータに分ける様子を説明する。図８は、パ
ケットデータのパケット解析について説明する説明図で
ある。

【００７９】（８−ａ）は、パケットレシーバ１０１か
ら転送されるパケットデータ（ソースデータ）である。
このパケットデータは、ヘッダデータとユーザデータと
から構成されている。

【００８０】（８−ｂ）は、パケットデータ（８−ａ）
から切り出されたヘッダデータである。

【００８１】（８−ｃ）は、パケットデータ（８−ａ）
から切り出されたユーザデータである。

【００８２】切り出されたヘッダデータ（８−ｂ）及び
ユーザデータ（８−ｃ）は、共にメモリ１０３上に記憶
される。また、チェーンコマンドのコマンド数は、受信
パケットデータ（８−ａ）長によって変ってくるので、
ある一定のアドレス領域を取り出すだけである。

【００８３】次に、メモリ１０３上に置かれているチェ
ーンコマンドの構成について図９を参照して説明する。

【００８４】図９に示すように、チェーンコマンドは、
複数のコマンドを有しており、各コマンドは、デストネ
ーション１アドレス９０１と、デストネーション２アド
レス９０２と、制御用データ９０３と、データ長９０４
とを有している。

【００８５】デストネーション１アドレス９０１は、メ
モリ１０３上に入るヘッダデータのポイントアドレスで
ある。

【００８６】デストネーション２アドレス９０２は、メ
モリ１０３上に入るユーザデータのポイントアドレスで
ある。

【００８７】最初のコマンド（コマンド１）のデストネ
ーション１アドレス９０１とデストネーション２アドレ
ス９０２とには、それぞれのデータが入り得るメモリ１
０３上のアドレス値が入るが、２つ目以降のコマンド
（コマンド２、コマンド３、…）のそれらには、ＤＭＡ
コントローラ１０２のデストネーション１アドレスカウ
ンタ７０１及びデストネーション２アドレスカウンタ７
０２に書き込まれているそれぞれのデータのアドレス値
が書き込まれる。

【００８８】制御用データ９０３は、第１の実施形態と
同様に、割り込み、またはエラーが発生したときに使用
されるデータである。

【００８９】データ長９０４は、デストネーション２ア
ドレス９０２に対応するユーザデータのデータ長が書き
込まれる。このデータ長９０４は、コマンド１について
のＤＭＡ転送が終了後、ＤＭＡコントローラ１０２によ
って、そのコマンド１のユーザデータ転送数がこのフィ
ールドに書き込まれる。

【００９０】次に、本実施形態に係るＤＭＡコントロー
ラ１０２の内部構成について図面を参照して詳説する。

【００９１】図７は、本実施形態に係るＤＭＡコントロ
ーラ１０２の内部構成を示すブロック図である。

【００９２】図７に示すように、ＤＭＡコントローラ１
０２は、デストネーション１アドレスカウンタ７０１
と、デストネーション２アドレスカウンタ７０２と、ソ
ースアドレスレジスタ７０３と、コマンドアドレスカウ
ンタ７０４と、コマンド数アップカウンタ７０５と、デ
ータ転送数カウンタ７０６と、デストネーション１転送
数レジスタ７０７と、ＭＵＸ７０８と、データ転送バッ
ファ７０９と、ＭＵＸ７１０とを有する。

【００９３】デストネーション１アドレスカウンタ７０
１は、ＤＭＡコントローラ１０２が起動後、メモリ１０
３上に置かれているチェーンコマンドのコマンド１から
デストネーション１アドレス９０１を受け取り、そのデ
ストネーション１アドレスをレジスタに設定するもので
ある。デストネーション１アドレスカウンタ７０１は、
ヘッダデータの転送に使用され、ヘッダデータを１ワー
ドアクセスするたびにインクリメントするものである。
また、デストネーション１アドレスカウンタ７０１は、
２つ目以降のコマンドからは、ＤＭＡコントローラがこ
のレジスタの値をメモリ１０３上のコマンドのデストネ
ーション１アドレス９０１のフィールドに書き込む。

【００９４】デストネーション２アドレスカウンタ７０
２は、ＤＭＡコントローラ１０２が起動後、メモリ１０
３上に置かれているチェーンコマンドのコマンド１から
デストネーション２アドレス９０２を受け取り、そのデ
ストネーション２アドレスをレジスタに設定するもので
ある。デストネーション２アドレスカウンタ７０１は、
ユーザデータの転送に使用され、ユーザデータを１ワー
ドアクセスするたびにインクリメントするものである。
また、デストネーション２アドレスカウンタ７０２は、
２つ目以降のコマンドからは、ＤＭＡコントローラがこ
のレジスタの値をメモリ１０３上のコマンドのデストネ
ーション２アドレス９０２のフィールドに書き込む。

【００９５】ソースアドレスレジスタ７０３は、初期設
定の段階で、パケットレシーバ１０１のアドレスが設定
されるものである。このアドレスは、ＤＭＡ転送中、パ
ケットレシーバ１０１に割り付けられたアドレスなので
固定的なものである。

【００９６】コマンドアドレスカウンタ７０４は、メモ
リ１０３上に置いてあるチェーンコマンドのアドレスが
入るカウンタであり、メモリ１０３上のチェーンコマン
ドをアクセスする度に１インクリメントするものであ
る。コマンドアドレスカウンタ７０４は、初期設定の段
階で、メモリ１０３上に置いてあるチェーンコマンドの
アドレスが設定されるものである。

【００９７】コマンド数アップカウンタ７０５は、メモ
リ１０３上のチェーンコマンドの長さをカウントするカ
ウンタであり、１コマンド分の転送が終了するたびに１
インクリメントするものである。

【００９８】データ転送数カウンタ７０６は、１ワード
転送する度に１インクリメントするものであり、後述す
るデストネーション１転送数レジスタ７０７に設定され
ている転送数を比較して、同じであるならば０に初期化
するものである。データ転送数カウンタ７０６起動後、
１コマンドが完了する度にメモリ１０３上のチェーンコ
マンドのデータ長９０４のフィールドにこのレジスタの
値が書き込まれる。

【００９９】デストネーション１転送レジスタ７０７
は、ヘッダデータのデータ長（転送数）が設定されるも
のである。設定されるヘッダのデータ長は一定なので、
初期設定の段階でこのレジスタにデータ長が設定され、
動作中は変化しない。

【０１００】ＭＵＸ７０８は、アドレスマルチプレクサ
であり、各レジスタ、カウンタから選択してアドレスラ
インにアドレス値を出力するものである。

【０１０１】データ転送バッファ７０９は、ＤＭＡ転送
中、パケットレシーバ１０１から読み出されたパケット
データを受け取り、そのパケットデータを一旦レジスタ
に保持した後、デストネーションすなわちメモリ１０３
に転送するものである。

【０１０２】ＭＵＸ７１０は、データ転送バッファ７０
９、データ転送数カウンタ７０６、デストネーション２
アドレスカウンタ７０２のそれぞれのデータを選択する
マルチプレクサである。

【０１０３】（Ｂ−２）第２の実施形態の動作 以下、本実施形態に係るＤＭＡコントローラによって、
パケットレシーバ１０１からのパケットデータとメモリ
１０３へＤＭＡ転送する動作について説明する。

【０１０４】図１０は、本実施形態に係るＤＭＡコント
ローラによるデータ転送のシーケンスを示したものであ
る。

【０１０５】図１０に示すように、本実施形態に係るＤ
ＭＡコントローラによるデータ転送のシーケンスは、大
きく、初期設定、チェーンコマンドアクセス処理、デス
トネーション１ＤＭＡ転送処理、デストネーション１転
送数判定処理、デストネーション２ＤＭＡ転送処理、デ
ストネーション２転送数判定処理、コマンド更新処理を
有する。従って、以下ではこれらの処理について図１０
を参照しながら説明する。

【０１０６】なお、図１０において、ｍｅｍ［］＝はメ
モリ１０３ヘのライト、＝ｍｅｍ［］はメモリ１０３か
らのリード、ｄｅｖ［］＝はデバイス（すなわちパケッ
トレシーバ１０１）ヘのライト転送、＝ｄｅｖ［］はデ
バイス（すなわちパケットレシーバ１０１）からのリー
ドを示す。

【０１０７】（１）初期設定 初期設定の前に、メモリ１０３の所定の位置にチェーン
コマンドが置いてあるものとする。

【０１０８】パケットレシーバ１０１から受信開始通知
が通知されると、ＤＭＡコントローラ１０２は初期設定
が行われる。

【０１０９】パケットレシーバのアドレスは、ソースア
ドレスレジスタ７０３に設定される。

【０１１０】また、メモリ１０３上にあるチェーンコマ
ンドのアドレスは、コマンドアドレスカウンタ７０４に
設定される（ｓ２１）。

【０１１１】また、ヘッダデータのヘッダ長は、デスト
ネーション転送数レジスタ７０７に設定される（ｓ２
２）。

【０１１２】（２）チェーンコマンドアクセス処理 チェーンコマンドの最初コマンド（コマンド１）に対し
ては、コマンド１がメモリ１０３上からアクセスされ、
そのコマンド１のデストネーション１アドレス９０１が
デストネーション１アドレスカウンタ７０１に設定され
る（ｓ２３）。また、コマンド１のデストネーション２
アドレス９０２が、デストネーション２アドレスカウン
タ７０２に設定される（ｓ２４）。

【０１１３】２つ目以降のコマンド（コマンド２、コマ
ンド３、…）に対しては、コマンド１において、デスト
ネーション１アドレスカウンタ７０１に設定されたデー
タが、メモリ１０３上のデストネーション１アドレス９
０１のフィールドに設定される（ｓ２５）。また、デス
トネーション２アドレスカウンタ７０２に設定されたデ
ータが、メモリ１０３上のデストネーション２アドレス
９０２のフィールドに設定される（ｓ２６）。これは、
ＤＭＡ転送完了後に、ソフトウェアによって受信データ
を取り扱うためである。

【０１１４】（３）デストネーション１ＤＭＡ転送処理 この段階では、デストネーション１アドレスに対応した
ＤＭＡ転送がなされる。

【０１１５】まず、ソースアドレスレジスタ７０３に設
定されたパケットレシーバ１０１のアドレスに基づい
て、パケットレシーバ１０１上のバッファのパケットデ
ータがアクセスされ、そのパケットデータが、データ転
送バッファ７０９に与えられる（ｓ２７）。

【０１１６】次に、データ転送バッファ７０９に与えら
れたパケットデータは、デストネーション１アドレスカ
ウンタ８０１のアドレスに基づいて、メモリ１０３上の
そのアドレスの位置に転送される（ｓ２８）。

【０１１７】その後、ソースアドレスレジスタ７０３、
デストネーション１アドレスカウンタ７０１、データ転
送数カウンタ７０６がそれぞれインクリメントされる
（ｓ２９）。

【０１１８】（４）ソース１転送数判定処理 上述した（３）デストネーション１ＤＭＡ転送処理が完
了後、データ転送数カウンタ７０６において、データ転
送数カウンタ７０６の転送数のカウンタ値とデストネー
ション１転送数レジスタ７０７に設定された転送数とが
同じであるかどうかが判定される（ｓ３０）。

【０１１９】その判定結果により、転送数が同じでなけ
れば、まだ、デストネーション１アドレスのデータ（す
なわちヘッダデータ）の転送が終了していないと判断で
きるので、（３）を繰り返す。

【０１２０】また判定結果により、転送数が同じであれ
ば、ヘッダデータの転送が終了したと判断できるので、
次の（５）デストネーション２ＤＭＡ転送に進む。

【０１２１】（５）デストネーション２ＤＭＡ転送処理 この段階では、デストネーション２アドレスに対応した
ＤＭＡ転送がなされる。

【０１２２】まず、ソースアドレスレジスタ７０３に設
定されたパケットレシーバ１０１のアドレスに基づい
て、パケットレシーバ１０１上のバッファのパケットデ
ータが、アクセスされ、そのパケットデータが、データ
転送バッファ７０９に入る（ｓ３１）。

【０１２３】次に、データ転送バッファ７０９に入った
データは、デストネーション２アドレスカウンタ７０２
に設定されたアドレスに基づいて、メモリ１０３上にお
けるそのアドレスの位置に転送される（ｓ３２）。

【０１２４】その後、ソースアドレスレジスタ７０３、
デストネーション２アドレスカウンタ７０２、データ転
送数カウンタ７０９がそれぞれインクリメントされる
（ｓ３３）。

【０１２５】（６）デストネーション２転送数判定処理 上述した（５）デストネーション２ＤＭＡ転送処理が終
了後、ＤＭＡコントローラ１０２は、パケットレシーバ
１０１から受信完了通知がアサートされているかどうか
確認する（ｓ３４）。

【０１２６】受信完了通知がアサートされていないと判
定した場合、まだ、デストネーション２アドレスのデー
タ（すなわち、ユーザデータ）が転送終了していないの
で、（５）デストネーション２ＤＭＡ転送処理を繰り返
す。

【０１２７】また、受信完了通知アサートされた場合、
デストネーション２アドレスのデータが転送終了したこ
とで次の（７）コマンド更新に進む。

【０１２８】（７）コマンド更新 以上のようにして、チェーンコマンドのうち１つのコマ
ンドについてのＤＭＡ転送が終了すると、データ転送数
カウンタ７０６に設定されている転送数が、コマンド２
以降のデータ長９０４に書き込まれる（ｓ３５）。

【０１２９】コマンド２以降のデータ長９０４に転送数
が書き込まれた後、コマンド数アップカウンタ７０５を
インクリメントする（ｓ３６）。

【０１３０】（Ｂ−３）第２の実施形態の効果 以上、第２の実施形態によれば、デストネーション１ア
ドレスカウンタ７０１とデストネーション２アドレスカ
ウンタ７０２とを備えることにより、パケット用とユー
ザデータ用に２つのデストネーションアドレスポインタ
があるので、パケットデータをデコードする処理が省
け、その結果ＤＭＡ転送後のオーバーヘッドが極めて小
さくできる。

【０１３１】また、ＤＭＡ転送に係るデータがパケット
なので、連続して受信したパケットデータのユーザデー
タが、それぞれ必ずしも連続したデータになるとは限ら
ない。しかし、ソフトウェアがヘッダ情報を解析し、連
続したパケットであることが判明できれば、ユーザデー
タ領域に記憶されたデータはそのまま元のデータとして
扱えるので、ＤＭＡ転送後の処理が極めて容易になる。

【０１３２】（Ｃ）他の実施形態 上述した第１及び第２の実施形態では、ＤＭＡコントロ
ーラ１０２の制御回路が、ハードウェアであるように説
明したが、ハードウェアに限られることはなく、例えば
本発明に係るデータ転送に係る制御方法を記憶したマイ
クロコントローラ等により制御されるようにしてもよ
い。すなわち、ＤＭＡコントローラ１０２は、ソフトウ
ェアによって制御されてもよい。

【０１３３】また、第1の実施形態では、メモリ１０３
上の2つのソースデータに基づいてＤＭＡ転送する場合
のＤＭＡコントローラ１０２について説明し、第2の実
施形態では、パケットレシーバ１０１からのパケットデ
ータを2つのデストネーションデータに切り離してＤＭ
Ａ転送する場合のＤＭＡコントローラ１０２について説
明しているが、第１及び第2の実施形態で説明したＤＭ
Ａコントローラを組み合せたＤＭＡコントローラにも適
用することができる。

【０１３４】また、第１又は第２の実施形態では、ＤＭ
Ａコントローラ１０２のソースアドレスカウンタ又はデ
ストネーションアドレスカウンタを２つ備えることとし
て説明したが、３つ以上備えるようにしてもよい。すな
わち、メモリ１０３上において管理されるパケットデー
タが、ヘッダと１つのデータ本体とから構成されるもの
とし、それぞれメモリ１０３上では別々で管理されてい
るものとして説明したが、パケットデータのデータ本体
が長い場合にはさらにデータ本体を２つ以上に分割して
管理される場合にも適用できる。

【０１３５】

【発明の効果】本発明に係るデータ転送制御装置は、デ
ータ入出力装置と、ヘッダ及びデータ本体をそれぞれ分
別して記憶する記憶装置との間のデータ転送を制御する
データ転送制御装置において、転送データを構成するヘ
ッダについての記憶装置上の記憶領域アドレスを書込む
第１の書込手段と、転送データを構成するデータ本体に
ついての記憶装置上の記憶領域アドレスを書込む第２の
書込手段と、データ入出力装置に割り当てられたアドレ
スを記憶する記憶手段と、第１の書込手段及び第２の書
込手段に書込まれた記憶領域アドレス、又は、記憶手段
のアドレスに基づいて転送対象のデータを、記憶装置か
ら、又は、データ入出力装置から読取り、その読取った
データを所定の順序で、データ入出力装置、又は、記憶
装置へ転送する転送手段とを備えることとしたので、Ｄ
ＭＡ転送のオーバーヘッドを極めて小さくできる。

【図面の簡単な説明】

【図１】第１の実施形態に係るＤＭＡコントローラの内
部構成を示したブロック図である。

【図２】従来のパケットデータを対象としたＤＭＡ転送
の全体構成図である。

【図３】従来の一般的なチェーンコマンドの構成を示し
た構成図である。

【図４】第１の実施形態に係るデータ転送の概念を示し
た説明図である。

【図５】第１の実施形態に係るチェーンコマンドの構成
を示した構成図である。

【図６】第１の実施形態に係るＤＭＡコントローラの動
作を説明するフローチャートである。

【図７】第２の実施形態に係るＤＭＡコントローラの内
部構成を示したブロック図である。

【図８】第２の実施形態に係るデータ転送の概念を示し
た説明図である。

【図９】第２の実施形態に係るチェーンコマンドの構成
を示した構成図である。

【図１０】第２の実施形態に係るＤＭＡコントローラの
動作を説明するフローチャートである。

【符号の説明】

１０１…パケットトランスファ／レシーバ、１０２…Ｄ
ＭＡコンロトーラ、１０３…メモリ、４０１…ソース１
アドレスカウンタ、４０２…ソース２アドレスカウン
タ、４０３…デストネーションアドレスカウンタ、４０
４…コマンドアドレスカウンタ、４０５…コマンド数ダ
ウンカウンタ、４０６…データ転送数カウンタ、４０７
…ソース１転送数レジスタ、４０８…ソース２転送数レ
ジスタ、４０９…ＭＵＸ、４１０…データ転送バッフ
ァ、７０１…デストネーション１アドレスカウンタ、７
０２…デストネーション２アドレスカウンタ、７０３…
ソースアドレスレジスタ、７０４…コマンドアドレスカ
ウンタ、７０５…コマンド数アップカウンタ、７０６…
データ転送数カウンタ、７０７…デストネーション転送
数レジスタ、７０８…ＭＵＸ、７０９…データ転送バッ
ファ、７１０…ＭＵＸ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 粕谷 滋 東京都港区芝浦三丁目20番２号 株式会社 沖コムテック内 Ｆターム(参考） 5B061 DD07 DD11

Claims (11)

【特許請求の範囲】
1. 【請求項１】 データ入出力装置と、ヘッダ及びデータ
   本体をそれぞれ分別して記憶する記憶装置との間のデー
   タ転送を制御するデータ転送制御装置において、 転送データを構成するヘッダについての前記記憶装置上
   の記憶領域アドレスを書込む第１の書込手段と、 転送データを構成するデータ本体についての前記記憶装
   置上の記憶領域アドレスを書込む第２の書込手段と、 前記データ入出力装置に割り当てられたアドレスを記憶
   する記憶手段と、 前記第１の書込手段及び前記第２の書込手段に書込まれ
   た記憶領域アドレス、又は、前記記憶手段のアドレスに
   基づいて転送対象のデータを、前記記憶装置から、又
   は、前記データ入出力装置から読取り、その読取ったデ
   ータを所定の順序で、前記データ入出力装置、又は、前
   記記憶装置へ転送する転送手段とを備えることを特徴と
   するデータ転送制御装置。
2. 【請求項２】 前記記憶装置から前記データ入出力装置
   へデータを転送する場合、前記転送手段は、前記第１の
   書込手段に書込まれたアドレスに基づいて、前記記憶装
   置からヘッダを読取り、そのヘッダを前記データ入出力
   装置に転送した後に、前記第２の書込手段に書込まれた
   アドレスに基づいて、前記記憶装置からデータ本体を読
   取り、そのデータ本体を前記データ入出力装置に転送す
   ることを特徴とする請求項１に記載のデータ転送制御装
   置。
3. 【請求項３】 少なくともヘッダのアドレス及びデータ
   本体のアドレスをパケット毎に有する複数のコマンドに
   よって構成されるチェーンコマンドを備え、 第１の書込手段は、前記チェーンコマンドを構成する順
   番に従って各コマンドに含まれるヘッダのアドレスを書
   込み、第２の書込手段は、前記チェーンコマンドを構成
   する順番に従って各コマンドに含まれるデータ本体のア
   ドレスを書込むことを特徴とする請求項２に記載のデー
   タ転送制御装置。
4. 【請求項４】 前記データ入出力装置から前記記憶装置
   へデータを転送する場合、前記転送手段は、前記記憶手
   段のアドレスに基づいて、前記データ入出力手段から転
   送データを読取り、その転送データのヘッダを、前記第
   １の書込手段に書込まれた前記記憶装置のアドレスに転
   送した後、その転送データのデータ本体を、前記第２の
   書込手段に書込まれた前記記憶装置アドレスに転送する
   ことを特徴とする請求項１〜３のいずれかに記載のデー
   タ転送制御装置。
5. 【請求項５】 少なくともヘッダのアドレス及びデータ
   本体のアドレスをパケット毎に有する複数のコマンドに
   よって構成されるチェーンコマンドを備え、 前記転送手段は、前記チェーンコマンドの最初のコマン
   ドに対応するデータについて転送が終わった後、そのデ
   ータに係るデータ本体の転送数を次のコマンドに書込む
   ことを特徴とする請求項４に記載のデータ転送制御装
   置。
6. 【請求項６】 データ入出力装置と転送データを構成す
   る構成データをそれぞれ分別して記憶する記憶装置間の
   データ転送を制御するデータ転送制御装置を備えたデー
   タ転送装置において、 前記データ転送制御装置は、請求項１〜５のいずれかに
   記載のデータ転送制御装置であることを特徴とするデー
   タ転送装置。
7. 【請求項７】 データ入出力装置と、ヘッダ及びデータ
   本体をそれぞれ分別して記憶する記憶装置との間のデー
   タ転送を制御するデータ転送制御装置を備えたデータ転
   送制御方法において、 前記データ転送制御装置が、 転送データを構成するヘッダについての前記記憶装置上
   の記憶領域アドレスを書込み、 転送データを構成するデータ本体についての前記記憶装
   置上の記憶領域アドレスを書込み、 前記データ入出力装置に割り当てられたアドレスを記憶
   し、 ヘッダの記憶領域アドレス及びデータ本体の記憶領域ア
   ドレス、又は、前記データ入出力装置のアドレスに基づ
   いて転送対象のデータを、前記記憶装置から、又は、前
   記データ入出力装置から読取り、その読み取ったデータ
   を所定の順序で、前記データ入出力装置、又は、前記記
   憶装置へ転送することを特徴とするデータ転送制御方
   法。
8. 【請求項８】 前記記憶装置から前記データ入出力装置
   へデータを転送する場合、前記データ転送制御装置は、
   書込まれたヘッダの記憶領域アドレスに基づいて、前記
   記憶装置からヘッダを読取り、そのヘッダを前記データ
   入出力装置に転送した後に、書込まれたデータ本体の記
   憶領域アドレスに基づいて、前記記憶装置からデータ本
   体を読取り、そのデータ本体を前記データ入出力装置に
   転送することを特徴とする請求項７に記載のデータ転送
   制御方法。
9. 【請求項９】 少なくともヘッダのアドレス及びデータ
   本体のアドレスをパケット毎に有する複数のコマンドに
   よって構成されるチェーンコマンドを備え、前記データ
   転送制御装置は、前記チェーンコマンドを構成する順番
   に従って各コマンドに含まれるヘッダのアドレスを書込
   み、前記チェーンコマンドを構成する順番に従って各コ
   マンドに含まれるデータ本体のアドレスを書込むことを
   特徴とする請求項８に記載のデータ転送制御方法。
10. 【請求項１０】 前記データ入出力装置から前記記憶装
    置へデータを転送する場合、前記データ転送制御装置
    は、前記データ入出力装置のアドレスに基づいて、前記
    データ入出力手段から転送データを読取り、その転送デ
    ータのヘッダを、書込まれたヘッダの記憶領域アドレス
    に転送した後、その転送データのデータ本体を、書込ま
    れたデータ本体の記憶領域アドレスに転送することを特
    徴とする請求項７〜９のいずれかに記載のデータ転送制
    御方法。
11. 【請求項１１】 少なくともヘッダのアドレス及びデー
    タ本体のアドレスをパケット毎に有する複数のコマンド
    によって構成されるチェーンコマンドを備え、 前記データ転送制御装置は、前記チェーンコマンドの最
    初のコマンドに対応するデータについて転送が終わった
    後、そのデータに係るデータ本体の転送数を次のコマン
    ドに書込むことを特徴とする請求項１０に記載のデータ
    転送制御方法。