JP2007188357A - データ転送装置 - Google Patents
データ転送装置 Download PDFInfo
- Publication number
- JP2007188357A JP2007188357A JP2006006741A JP2006006741A JP2007188357A JP 2007188357 A JP2007188357 A JP 2007188357A JP 2006006741 A JP2006006741 A JP 2006006741A JP 2006006741 A JP2006006741 A JP 2006006741A JP 2007188357 A JP2007188357 A JP 2007188357A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- storage area
- storage unit
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
【解決手段】本発明のデータ転送装置は、要求元からのデータ転送要求に基づいて、転送元記憶領域のデータを転送先記憶領域に転送する。そして、装置に内蔵された一次記憶領域と、上記転送元記憶領域と上記一次記憶領域との間に設けられた第1アライナと、上記一次記憶領域と上記転送先記憶領域との間に設けられた第2アライナを備える。上記第1アライナは、上記一次記憶領域の先頭位置以降に転送元記憶領域のデータを連続して格納するようにシフト処理を行い、上記第2アライナは、上記データ転送要求で指定された転送先記憶領域の先頭位置以降に上記一次記憶領域のデータを格納するようにシフト処理を行う。
【選択図】図1
Description
DMA転送については、以下に示すような技術が開示されている。
特許文献5には、ミスアライメント状態でのデータ転送を高速に実行することを可能としたDMAコントローラが示されている。
また、本発明によれば、内蔵RAMおよび設定レジスタ部をデータ転送装置内に設けることにより、内蔵RAMおよび設定レジスタ部に直接アクセスできなくなるため、そのデータ転送装置の耐タンパ性、すなわち、非正規な手段によるデータ読み取りを防ぐ能力を向上させることができる。
図1は、本発明の各実施形態に共通するDMAコントローラ(データ転送装置)を含む全体構成を示すブロック図である。
転送元記憶領域3としては、RAM(Random Access Memory)、通信FIFO(First-In First-Out)、ROM(Read Only Memory)、等が考えられる。また、転送先記憶領域4としては、RAM、通信FIFO、等が考えられる。
図2において、データ転送装置(DMAコントローラ)10は、RAM11と、転送制御部12を備える。転送制御部12は、RAM11への書き込み時にデータ長L1のデータが書き込まれる第1データ記憶部13、第2データ記憶部14、第3データ記憶部15、RAM11からの読み出し時にデータ長L2のデータが書き込まれる第4データ記憶部16、第5データ記憶部17、第6データ記憶部18を備える。
RAM11は、データ転送装置10に内蔵される。本実施形態においては、CPU2からのデータ転送要求に基づいて実行されるDMA転送において、転送元記憶領域3からのデータは、まず、RAM11に書き込まれる。そして、その後、RAM11から転送先記憶領域4へのデータ転送が実行される。
図3において、DMAコントローラ10は、内蔵RAM11、内蔵RAMコントローラ22、バスマスタインタフェース部23、フリップフロップ(以下、FF)24、25、28、29、設定レジスタ部31、バススレーブインタフェース部32、から構成される。
なお、バスマスタインタフェース部23、内蔵RAMコントローラ22はいずれもステートマシンを有するが、互いに独立して動作する訳ではなく、バスマスタインタフェース部23のステートマシンが内蔵RAMコントローラ22のステートマシンの上位に位置する。すなわち、内蔵RAMコントローラ22のステートマシンは、バスマスタインタフェース部23のステートマシンから呼び出されるサブステートマシンということができる。
図4では、第1実施形態のデータ転送装置(DMAコントローラ)10の構成が機能ブロックとして示されている。図3のFF24、バスマスタインタフェース部23、内蔵RAMコントローラ22、FF25の組み合わせにより、転送元記憶領域3と内蔵RAM11の間に設けられた第1アライナ41が構成される。また、図3のFF28、内蔵RAMコントローラ22、バスマスタインタフェース部23、FF29の組み合わせにより、内蔵RAM11と転送先記憶領域4の間に設けられた第2アライナ42が構成される。なお、第1アライナ41は、図2の転送制御部12、第1データ記憶部13、第2データ記憶部14、第3データ記憶部15の組み合わせに対応し、第2アライナ42は、図2の転送制御部12、第4データ記憶部16、第5データ記憶部17、第6データ記憶部18の組み合わせに対応する。
CPUからのデータ転送要求が設定レジスタ部31に上書きされたことをトリガとして、一連の処理が開始される。なお、このデータ転送処理で転送されるデータは、転送元記憶領域3の不連続な領域に分散しているものとする。また、このフローチャートの処理では、バス幅を32bit(=1ワード)としている。
1.CPU2は、DMA転送指示を1回だけ出す場合。この場合、DMAコントローラ10側で、この1回の転送指示を基に、転送元記憶領域3から内蔵RAM11、内蔵RAM11から転送先記憶領域4までのDMA転送処理を実行する。
2.CPU2は、転送元記憶領域3から内蔵RAM11へのデータ転送、内蔵RAM11から転送先記憶領域4へのデータ転送、それぞれについてその都度、転送指示を出す場合。
まず、ステップS106で、バスマスタインタフェース部23によって、転送先記憶領域4における転送先アドレスの下位2ビットが参照され、その値によって処理が分岐する。
ステップS108で、その転送先アドレスの下位2ビットの上位側が「0」でないと判定された場合、ステップS109において、ステップS107で決定された並べ替えパターン中の未転送のハーフワード分のデータについて転送先記憶領域4へのDMA転送が実行され、ステップS110に進む。
ステップS106で転送先アドレスの下位2ビットが「10」であると判定された場合、ステップS109で、転送先アドレスの下位2ビットを基に、第2アライナ42が備える第4データ記憶部16(例えば、FF28)および第5データ記憶部17から第6データ記憶部18(例えば、FF29)へのデータ書き込み時のシフトパターンである並べ替えパターンが決定される。そして、バスマスタインタフェース部23および内蔵RAMコントローラ22によって、決定された並べ替えパターンにしたがった第2アライナ42による並べ替えを介して、内蔵RAM11から転送先記憶領域4へ対象となるハーフワード分のデータがDMA転送される。そして、ステップS110に進む。
ステップS110では、ステップS106から制御が移った場合は、転送先アドレスの下位2ビットを基に、並べ替えパターンを決定する。それ以外のステップS108、S109、等のステップS106以外のステップからステップS110に制御が移った場合は、並べ替えパターンは既に決定しているので、並べ替えパターンの決定処理は行わない。そして、バスマスタインタフェース部23および内蔵RAMコントローラ22によって、決定された、または、既に決定している並べ替えパターンにしたがった第2アライナ42による並べ替えを介して、内蔵RAM11から転送先記憶領域4へ対象となる1ワード分のデータがDMA転送される。
ステップS111で、未転送のデータのバイト数が4バイト以上あると判定された場合、ステップS110に戻り、対象となる1ワード分のデータに対するDMA転送が実行される。
ステップS112で、未転送のデータのバイト数が「01(1バイト)」と判定された場合、ステップS113で、バスマスタインタフェース部23および内蔵RAMコントローラ22によって、既に決定している並べ替えパターンにしたがった第2アライナ42による並べ替えを介して、内蔵RAM11から転送先記憶領域4へ対象となる1バイト分のデータがDMA転送され、一連の処理を終了する。
ステップS115では、未転送のデータのバイト数が「01(1バイト)」でないと判定された場合、一連の処理を終了する。
図7に示すように、転送されるデータの先頭部分や末尾部分では、ワード転送以外のバイト転送やハーフワード転送が発生し得る。
図8Aは書き込み先(内蔵RAM11または転送先記憶領域4)アドレスの下位2ビットが「00」の場合、図8Bは書き込み先アドレスの下位2ビットが「01」の場合、図8Cは書き込み先アドレスの下位2ビットが「10」の場合、図8Dは書き込み先アドレスの下位2ビットが「11」の場合、の並べ替えパターンをそれぞれ示している。
図9において、sadd[1:0]は転送元下位2ビットを、RAM_add[1:0]は転送先のRAMの下位2ビットを示している。例えば、sadd[1:0]=00とRAM_add[1:0]=00とが交差する位置での書き込みタイミングを示す値は「2」になっているので、図8Aの第1行に示す並べ替えパターンは、初段FFに有効データを受けた2サイクル後に転送先へ書き込みを行うパターンとなっている。
まず、バスマスタインタフェース部23によって、設定レジスタ部31に設定された転送対象のデータのうちの先頭のデータであるデータaの転送元アドレス、転送サイズがリードされる。
まず、バスマスタインタフェース部23によって、設定レジスタ部31に設定された転送対象のデータのうちの次のデータであるデータbの転送元アドレス、転送サイズがリードされる。
上記図8Cの第2行の並び替えパターンに対応する図9中の位置、すなわち、sadd[1:0]=01とRAM_add[1:0]=10とが交差する位置では、書き込みタイミングを示す値は「1」になっている。このため、図8Cの第2行に示す並べ替えパターン(データbの書き込み時に使用する並べ替えパターン)は、第1データ記憶部13に有効データを受けた1サイクル後に転送先(内蔵RAM11)へ書き込みを行うパターンとなっている。
内蔵RAM11に格納された図4のデータ(データa、データb、データc)が、内蔵RAM11から転送先記憶領域4に転送される様子を図11Aおよび図11Bを用いて説明する。
上述の図10Aおよび図10Bに示される処理によって、内蔵RAM11の先頭位置以降に連続して書き込まれた、転送元記憶領域3からのデータ(データa、データb、データc)は、今回の転送処理で、内蔵RAM11から読み出され、第2アライナ42を介して、転送先記憶領域4に書き込まれる。
続く、(3)では、第4データ記憶部16および第5データ記憶部17の状態は(2)と同じ状態に保ちつつ、(2)で書き込まなかった残りのデータ、すなわち、ハーフワード分の「a2」と「a3」のデータの転送先記憶領域4へのDMA転送処理が実行される。
(6)では、転送されるデータの末尾を含む1ワード分のデータ(「c4,c5,?,?」)が第4データ記憶部16にラッチされている。前回までの転送先記憶領域4への書き込み処理によって、転送先記憶領域4には、「a1,a2,a3,a4,a5,a6,b1,b2,b3,c1,c2」の11バイト分のデータを転送済みである。つまり、この時点では、未転送データのバイト数=「3バイト」である。この値は「1ワード=4バイト」未満なので、続く、(7)で、決定された図8Bの第1行の並び替えパターンを基に、この3バイトのうちのハーフワード分のデータ(「c3,c4」)のデータ転送が実行される。そして、(8)で、この3バイトの残りの1バイトである(「c5」)のデータを転送して内蔵RAM11から転送先記憶領域4へのDMA転送処理が終了する。
図13は、第1実施形態の効果を説明する図である。
第1実施形態の場合、DMA転送処理が始まってから、バスを使用する優先度の高い他の処理による割り込みが発生した場合、その割り込みが転送元から内蔵RAMへのデータ転送処理の終了までに発生していると、その内蔵RAMへのデータ転送処理が終了した時点(図中、t1の時点)でバスが空くので、その優先度の高い他の処理を実行することができる。
図14は、本発明の第2実施形態のデータ転送装置(DMAコントローラ)50の構成を示すブロック図である。
データ長L4は、例えば上記データ長L3に一致するが、データ長L4とL3が一致しない場合もある。
第1実施形態では、転送元記憶領域3と内蔵RAM11の間、内蔵RAM11と転送先記憶領域4の間に第1アライナ41と第2アライナ42がそれぞれ設けられているが、第2実施形態では、転送元記憶領域3と内蔵RAM11の間にのみアライナ58が設けられている。このアライナ58は、図3のFF24、バスマスタインタフェース部23、内蔵RAMコントローラ22、FF25の組み合わせによって構成される。なお、アライナ58は、図14の第1データ記憶部53、第2データ記憶部54、第3データ記憶部55を備える転送制御部52に対応する。
図16は、本発明の第3実施形態のデータ転送装置(DMAコントローラ)60の構成を示すブロック図である。
データ長L5は、例えば上記データ長L6に一致するが、データ長L5とL6が一致しない場合もある。
第1実施形態では、転送元記憶領域3と内蔵RAM11の間、内蔵RAM11と転送先記憶領域4の間に第1アライナ41と第2アライナ42がそれぞれ設けられているが、第3実施形態では、内蔵RAM11と転送先記憶領域4の間にのみアライナ68が設けられている。このアライナ68は、図3のFF28、内蔵RAMコントローラ22、バスマスタインタフェース部23、FF29の組み合わせによって構成される。アライナ68は、CPU2からのデータ転送要求で指定された転送先記憶領域4の先頭位置以降に内蔵RAM11に格納された転送元記憶領域3のデータを連続して格納するようにシフト処理を行う。なお、アライナ68は、図16の第1データ記憶部63、第2データ記憶部64、第3データ記憶部65を備える転送制御部52に対応する。
すなわち、ステップS103とS104の処理を、ステップS106〜S115の処理で置き換える。具体的には、図5のステップS102からステップS106に制御が渡るようにする。そして、ステップS112で残りバイト数が「00(0バイト)」の場合、ステップS115で、内蔵RAMに残っている転送データのバイト数が「1」ではないと判定された場合、ステップS113が実行された場合は、ステップS105に制御が移るようにする。
(付記1) 要求元からのデータ転送要求に基づいて、転送元記憶領域のデータを転送先記憶領域に転送するデータ転送装置において、
装置に内蔵された一次記憶領域と、
前記転送元記憶領域と前記一次記憶領域との間に設けられた第1アライナと、
前記一次記憶領域と前記転送先記憶領域との間に設けられた第2アライナを備え、
前記第1アライナは、前記一次記憶領域の先頭位置以降に転送元記憶領域のデータを連続して格納するようにシフト処理を行い、
前記第2アライナは、前記データ転送要求で指定された転送先記憶領域の先頭位置以降に前記一次記憶領域のデータを格納するようにシフト処理を行う、ことを特徴とするデータ転送装置。
(付記2) 前記第1および第2アライナは、前記一次記憶領域へのアクセス時にデータが書き込まれる第1、第2、および第3データ記憶部をそれぞれ備え、
前記第1アライナは、転送されるデータの前記転送元記憶領域での先頭位置を識別する情報と、転送されるデータの前記一次記憶領域での書き込み開始位置を識別する情報を基に、前記第1および第2データ記憶部から前記第3データ記憶部へのデータ書き込み時のシフトパターンを決定し、そのパターンを基に前記第3データ記憶部へのデータ書き込みを実行し、該第3データ記憶部は書き込まれたデータを前記一次記憶領域に出力し、
前記第2アライナは、転送されるデータの前記一次記憶領域での先頭位置を識別する情報と、転送されるデータの前記転送先記憶領域での先頭位置を識別する情報を基に、前記第1および第2データ記憶部から前記第3データ記憶部へのデータ書き込み時のシフトパターンを決定し、そのパターンを基に前記第3データ記憶部へのデータ書き込みを実行し、該第3データ記憶部は書き込まれたデータを前記転送先記憶領域に出力することを特徴とする付記1記載のデータ転送装置。
(付記3) 前記データ転送の要求元からの1回の転送指示を基に、前記転送元記憶領域から前記一次記憶領域、前記一次記憶領域から前記転送先記憶領域までのデータ転送処理が実行され、
転送されるデータが、前記一次記憶領域に格納された時点で、前記データ転送の要求元に対し、その一次記憶領域までのデータ転送が完了したことを示す割り込みを出力することを特徴とする付記1記載のデータ転送装置。
(付記4) 前記データ転送の要求元は、前記転送元記憶領域から前記一次記憶領域へのデータ転送、前記一次記憶領域から前記転送先記憶領域へのデータ転送、それぞれについてその都度、転送指示を出し、
転送されるデータが、前記一次記憶領域に格納された時点で、その一次記憶領域までのデータ転送が完了したことを示すフラグが装置内の予め決められたレジスタに設定されることを特徴とする付記1記載のデータ転送装置。
(付記5) 要求元からのデータ転送要求に基づいて、転送元記憶領域のデータを転送先記憶領域に転送するデータ転送装置において、
装置に内蔵された一次記憶領域と、
前記転送元記憶領域と前記一次記憶領域との間に設けられたアライナを備え、
前記アライナは、前記データ転送要求で指定された転送先領域の先頭位置に対応する前記一次記憶領域の位置以降に転送元記憶領域のデータを連続して格納するようにシフト処理を行い、
前記一次記憶領域に格納されるデータは、前記一次記憶領域から前記転送先記憶領域にそのまま転送される、ことを特徴とするデータ転送装置。
(付記6) 前記アライナは、前記一次記憶領域へのアクセス時にデータが書き込まれる第1、第2、および第3データ記憶部を備え、
前記アライナは、転送されるデータの前記転送元記憶領域での先頭位置を識別する情報と、転送されるデータの前記一次記憶領域での書き込み開始位置を識別する情報を基に、前記第1および第2データ記憶部から前記第3データ記憶部へのデータ書き込み時のシフトパターンを決定し、そのパターンを基に、前記第3データ記憶部へのデータ書き込みを実行し、該第3データ記憶部は書き込まれたデータを前記一次記憶領域に出力することを特徴とする付記5記載のデータ転送装置。
(付記7) 要求元からのデータ転送要求に基づいて、転送元記憶領域のデータを転送先記憶領域に転送するデータ転送装置において、
装置に内蔵された一次記憶領域と、
前記一次記憶領域と前記転送先記憶領域との間に設けられたアライナを備え、
前記転送元記憶領域のデータは、前記転送元記憶領域から前記一次記憶領域にそのまま転送され、
前記アライナは、前記データ転送要求で指定された転送先領域の先頭位置以降に前記一次記憶領域に格納された転送元領域のデータを連続して格納するようにシフト処理を行う、ことを特徴とするデータ転送装置。
(付記8) 前記アライナは、前記一次記憶領域へのアクセス時にデータが書き込まれる第1、第2、および第3データ記憶部を備え、
前記アライナは、転送されるデータの前記一次記憶領域での先頭位置を識別する情報と、転送されるデータの前記転送先記憶領域での書き込み開始位置を識別する情報を基に、前記第1および第2データ記憶部から前記前記第3データ記憶部へのデータ書き込み時のシフトパターンを決定し、そのパターンを基に、前記第3データ記憶部へのデータ書き込みを実行し、該第3データ記憶部は書き込まれたデータを前記転送先記憶領域に出力することを特徴とする付記7記載のデータ転送装置。
2 CPU
3 転送元記憶領域
4 転送先記憶領域
5 バス
11 内蔵RAM
12,52,62 転送制御部
13,53,63 第1データ記憶部
14,54,64 第2データ記憶部
15,55,65 第3データ記憶部
16 第4データ記憶部
17 第5データ記憶部
18 第6データ記憶部
22 内蔵RAMコントローラ
23 バスマスタインタフェース部
24,25,28,29 FF
31 設定レジスタ部
32 バススレーブインタフェース部
41 第1アライナ
42 第2アライナ
58,68 アライナ
Claims (5)
- 要求元からのデータ転送要求に基づいて、転送元記憶領域のデータを転送先記憶領域に転送するデータ転送装置において、
装置に内蔵された一次記憶領域と、
前記転送元記憶領域と前記一次記憶領域との間に設けられた第1アライナと、
前記一次記憶領域と前記転送先記憶領域との間に設けられた第2アライナを備え、
前記第1アライナは、前記一次記憶領域の先頭位置以降に転送元記憶領域のデータを連続して格納するようにシフト処理を行い、
前記第2アライナは、前記データ転送要求で指定された転送先記憶領域の先頭位置以降に前記一次記憶領域のデータを格納するようにシフト処理を行う、ことを特徴とするデータ転送装置。 - 前記データ転送の要求元からの1回の転送指示を基に、前記転送元記憶領域から前記一次記憶領域、前記一次記憶領域から前記転送先記憶領域までのデータ転送処理が実行され、
転送されるデータが、前記一次記憶領域に格納された時点で、前記データ転送の要求元に対し、その一次記憶領域までのデータ転送が完了したことを示す割り込みを出力することを特徴とする請求項1記載のデータ転送装置。 - 前記データ転送の要求元は、前記転送元記憶領域から前記一次記憶領域へのデータ転送、前記一次記憶領域から前記転送先記憶領域へのデータ転送、それぞれについてその都度、転送指示を出し、
転送されるデータが、前記一次記憶領域に格納された時点で、その一次記憶領域までのデータ転送が完了したことを示すフラグが装置内の予め決められたレジスタに設定されることを特徴とする請求項1記載のデータ転送装置。 - 要求元からのデータ転送要求に基づいて、転送元記憶領域のデータを転送先記憶領域に転送するデータ転送装置において、
装置に内蔵された一次記憶領域と、
前記転送元記憶領域と前記一次記憶領域との間に設けられたアライナを備え、
前記アライナは、前記データ転送要求で指定された転送先領域の先頭位置に対応する前記一次記憶領域の位置以降に転送元記憶領域のデータを連続して格納するようにシフト処理を行い、
前記一次記憶領域に格納されるデータは、前記一次記憶領域から前記転送先記憶領域にそのまま転送される、ことを特徴とするデータ転送装置。 - 要求元からのデータ転送要求に基づいて、転送元記憶領域のデータを転送先記憶領域に転送するデータ転送装置において、
装置に内蔵された一次記憶領域と、
前記一次記憶領域と前記転送先記憶領域との間に設けられたアライナを備え、
前記転送元記憶領域のデータは、前記転送元記憶領域から前記一次記憶領域にそのまま転送され、
前記アライナは、前記データ転送要求で指定された転送先領域の先頭位置以降に前記一次記憶領域に格納された転送元領域のデータを連続して格納するようにシフト処理を行う、ことを特徴とするデータ転送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006006741A JP2007188357A (ja) | 2006-01-13 | 2006-01-13 | データ転送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006006741A JP2007188357A (ja) | 2006-01-13 | 2006-01-13 | データ転送装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007188357A true JP2007188357A (ja) | 2007-07-26 |
Family
ID=38343476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006006741A Pending JP2007188357A (ja) | 2006-01-13 | 2006-01-13 | データ転送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007188357A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010140127A (ja) * | 2008-12-10 | 2010-06-24 | Hitachi Ltd | データ転送処理装置及び方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02110758A (ja) * | 1988-10-20 | 1990-04-23 | Fujitsu Ltd | Dma転送方式 |
JPH03260750A (ja) * | 1990-03-09 | 1991-11-20 | Fujitsu Ltd | Dma転送方式 |
JPH04109351A (ja) * | 1989-12-15 | 1992-04-10 | Nec Corp | Dmaコントローラ |
JPH0736821A (ja) * | 1993-07-23 | 1995-02-07 | Nec Corp | Dma転送制御装置 |
JPH07141288A (ja) * | 1993-11-15 | 1995-06-02 | Fuji Xerox Co Ltd | Dma転送方式 |
JPH0991243A (ja) * | 1995-09-25 | 1997-04-04 | Nec Corp | データ転送制御装置 |
JP2003316721A (ja) * | 2002-04-24 | 2003-11-07 | Oki Electric Ind Co Ltd | データ転送制御装置、データ転送装置及びデータ転送制御方法 |
JP2005004624A (ja) * | 2003-06-13 | 2005-01-06 | Ricoh Co Ltd | Dma制御装置、画像形成装置、dma転送制御方法、コンピュータプログラムおよび記録媒体 |
JP2006003981A (ja) * | 2004-06-15 | 2006-01-05 | Sony Corp | 情報処理装置および方法、記録媒体、並びにプログラム |
-
2006
- 2006-01-13 JP JP2006006741A patent/JP2007188357A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02110758A (ja) * | 1988-10-20 | 1990-04-23 | Fujitsu Ltd | Dma転送方式 |
JPH04109351A (ja) * | 1989-12-15 | 1992-04-10 | Nec Corp | Dmaコントローラ |
JPH03260750A (ja) * | 1990-03-09 | 1991-11-20 | Fujitsu Ltd | Dma転送方式 |
JPH0736821A (ja) * | 1993-07-23 | 1995-02-07 | Nec Corp | Dma転送制御装置 |
JPH07141288A (ja) * | 1993-11-15 | 1995-06-02 | Fuji Xerox Co Ltd | Dma転送方式 |
JPH0991243A (ja) * | 1995-09-25 | 1997-04-04 | Nec Corp | データ転送制御装置 |
JP2003316721A (ja) * | 2002-04-24 | 2003-11-07 | Oki Electric Ind Co Ltd | データ転送制御装置、データ転送装置及びデータ転送制御方法 |
JP2005004624A (ja) * | 2003-06-13 | 2005-01-06 | Ricoh Co Ltd | Dma制御装置、画像形成装置、dma転送制御方法、コンピュータプログラムおよび記録媒体 |
JP2006003981A (ja) * | 2004-06-15 | 2006-01-05 | Sony Corp | 情報処理装置および方法、記録媒体、並びにプログラム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010140127A (ja) * | 2008-12-10 | 2010-06-24 | Hitachi Ltd | データ転送処理装置及び方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5429572B2 (ja) | チェーン化デバイスシステムにおいてパラメータを設定し待ち時間を決定する方法 | |
US7433977B2 (en) | DMAC to handle transfers of unknown lengths | |
JP2004171209A (ja) | 共有メモリデータ転送装置 | |
JPWO2004057481A1 (ja) | Dma制御装置、dma制御方法、dma制御プログラム | |
JP2006338538A (ja) | ストリームプロセッサ | |
JP5287301B2 (ja) | ディスクリプタ転送装置、i/oコントローラ、及びディスクリプタ転送方法 | |
WO2023093334A1 (zh) | 用于执行原子操作的系统、原子操作方法及装置 | |
JP2007034392A (ja) | 情報処理装置及びデータ処理方法 | |
JP5057360B2 (ja) | 半導体装置、データ処理装置、及び記憶装置へのアクセス方法 | |
JP2009502072A (ja) | FlexRay通信モジュール及びFlexRay通信制御装置、並びにFlexRay通信接続とFlexRay加入者装置との間でメッセージを伝送する方法 | |
JP4855864B2 (ja) | ダイレクトメモリアクセスコントローラ | |
JP2007027951A (ja) | Dmaコントローラおよび通信処理装置 | |
JP2007188357A (ja) | データ転送装置 | |
JP4990262B2 (ja) | バッファ装置 | |
JP2008146541A (ja) | Dma転送システム、dmaコントローラ及びdma転送方法 | |
EP3588319B1 (en) | Memory module | |
CN115238642A (zh) | 一种基于FPGA的外设总线的crossbar设计系统和方法 | |
JP5360594B2 (ja) | Dma転送装置及び方法 | |
KR100622800B1 (ko) | 버스를 통한 데이터 전송을 제어하는 방법, 시스템 및 컴퓨터 시스템 | |
JP5441219B2 (ja) | 半導体装置及びシリアルインタフェース回路 | |
JP2011118744A (ja) | 情報処理装置 | |
JP5387155B2 (ja) | Dma転送制御装置およびdma転送制御方法 | |
JP2008250496A (ja) | エンジン・プロセッサ連携システム及び連携方法 | |
JP4567373B2 (ja) | データ転送装置及び通信データ処理システム | |
JP5505963B2 (ja) | ベクトル処理装置及びベクトル演算処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110829 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111018 |