JP2001223667A - ガード相関器 - Google Patents

ガード相関器

Info

Publication number
JP2001223667A
JP2001223667A JP2000034383A JP2000034383A JP2001223667A JP 2001223667 A JP2001223667 A JP 2001223667A JP 2000034383 A JP2000034383 A JP 2000034383A JP 2000034383 A JP2000034383 A JP 2000034383A JP 2001223667 A JP2001223667 A JP 2001223667A
Authority
JP
Japan
Prior art keywords
delay
width
output
period
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000034383A
Other languages
English (en)
Other versions
JP3584393B2 (ja
Inventor
Atsushi Shinoda
敦 篠田
Yasuhide Okuhata
康秀 奥畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Priority to JP2000034383A priority Critical patent/JP3584393B2/ja
Publication of JP2001223667A publication Critical patent/JP2001223667A/ja
Application granted granted Critical
Publication of JP3584393B2 publication Critical patent/JP3584393B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】回路規模を小さくしたガード相関器を提供す
る。 【解決手段】受信OFDM変調波を1OFDMシンボル
期間遅延器1により1OFDMの有効シンボル期間遅延
し、乗算器において1OFDMシンボル期間遅延器1の
出力と受信OFDM変調波とを乗算し、乗算器1の出力
を1/32幅、2/32幅、3/32幅、4/32幅、
5/32幅、6/32幅、7/32幅の遅延器4、6、
8、10、12、14、16によって各遅延幅の遅延を
し、乗算器2の出力および各遅延器からの出力を1/3
2幅遅延加算器3、5、7、9、11、13、15、1
7によって1/32幅遅延させ、かつその遅延信号を遅
延幅の期間にわたって加算し、1/32遅延加算器3、
5、7、9、11、13、15、17の出力に基づいて
ガードインターバル判定器18によりガードインターバ
ルの期間長を推定することにより、回路規模が小さくな
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は変調方式に直交周波
数分割多重(OFDM(Orthogonal FrequencyDivisio
n Multiplexing))方式を用いた地上波デジタル放送
を受信する放送受信機に用いるガード相関器に関し、さ
らに詳細にはガードインターバルの期間長を推定するガ
ード相関器に関する。
【0002】
【従来の技術】OFDM信号には図4(a)に示す如く
ガードインターバルと呼ばれる冗長部分が存在する。こ
れはマルチパスの影響を軽減するためのものである。O
FDMフレームはガード期間と有効シンボル期間と構成
され、ガードインターバルa、b、cは有効シンボル期
間の最後1/x(さらにいえば、ISDB−T(Terrest
rial)では1OFDMの有効シンボル期間におけるサン
プル数の1/x、ただしx=4、8、16、32のいず
れかである)期間の部分が有効シンボルの先頭に付加さ
れる形で生成される。1/xが大きいほど伝送レートは
落ちるが、マルチパスに対して強くなる。このガードイ
ンターバルを使用してガード相関を検出し、ISDB−
Tの送信モード判定やAFC動作に利用する。
【0003】ガードインターバルに基づき送信モードを
検出するためには、図4(b)に示すように、受信した
変調波とそれを1OFDMシンボル期間分の遅延時間τ
だけ遅延させた信号との自己相関を取ることによって、
図4(c)に示すようにピークを検出している。
【0004】一方、変調方式にOFDM方式を用いた地
上波デジタル放送を受信する受信機において、受信動作
開始当初に、ガードインターバルの期間長を調べる必要
がある。ガードインターバルの期間長を調べるには、上
記の相関範囲をOFDMフレームの有効シンボル期間長
の1/x、すなわちOFDMフレームの有効シンボル期
間長の1/4、1/8、1/16、1/32にして、ど
れが確からしいピークを示しているかを調べることによ
って行われる。
【0005】そこで従来のガード相関器は、図5に示す
ように、受信OFDM変調波を1OFDMシンボル期間
遅延器1によって1OFDMの有効シンボル期間遅延さ
せ、受信OFDM変調波と1OFDMシンボル期間遅延
器1からの出力信号とを乗算器2によって乗算し、乗算
器2からの出力信号を1OFDMの有効シンボル期間に
おけるサンプル数)×1/4、1/8、1/16、1/
32の期間遅延加算器22、23、24においてそれぞ
れ遅延させ、この遅延信号を遅延期間にわたって遅延加
算器22、23、24において加算して、加算出力のピ
ークが出力される周期に基づいてガードインターバル判
定器26によりガードインターバルの期間長を判定して
いる。
【0006】本明細書において、1OFDMの有効シン
ボル期間におけるサンプル数)×1/xの期間を1/x
幅とも記す。ここで、1/32幅が最も短いガードイン
ターバルの期間長に対応している。
【0007】ここで、1OFDMシンボル期間遅延器1
と乗算器2と遅延加算器22とは相関範囲が1/4幅で
ある自己相関器を構成し、1OFDMシンボル期間遅延
器1と乗算器2と遅延加算器23とは相関範囲が1/8
幅である自己相関器を構成し、1OFDMシンボル期間
遅延器1と乗算器2と遅延加算器24とは相関範囲が1
/16幅である自己相関器を構成し、1OFDMシンボ
ル期間遅延器1と乗算器2と遅延加算器24とは相関範
囲が1/32幅である自己相関器を構成している。
【0008】
【発明が解決しようとする課題】しかし、上記した従来
のガード相関器によれば、4つの異なった遅延時間遅延
させた遅延信号を遅延期間にわたって加算する遅延加算
器が必要となって、回路規模が大きくなってしまうとい
う問題点がある。
【0009】本発明は、回路規模を小さくしたガード相
関器を提供することを目的とする。
【0010】
【課題を解決するための手段】本発明にかかるガード相
関器は、変調方式にOFDM方式を用いた地上波デジタ
ル放送を受信する放送受信機においてガードインターバ
ルの期間長を推定するガード相関器であって、受信OF
DM変調波を1OFDMの有効シンボル期間遅延させる
1OFDMシンボル期間遅延器と、受信OFDM変調波
と1OFDMシンボル期間遅延器からの出力とを乗算す
る乗算器と、最も短いガードインターバルの期間長を単
位としてそれぞれ該単位のn(n=自然数)倍の期間乗
算器の出力を遅延させる遅延器と、各遅延器からの出力
を前記単位の期間遅延させ、かつその遅延信号を遅延期
間にわたって加算する遅延加算器と、遅延加算器の出力
に基づいてガードインターバルの期間長を推定するガー
ドインターバル判定器とを備えたことを特徴とする。
【0011】本発明にかかるガード相関器によれば、受
信OFDM変調波が1OFDMシンボル期間遅延器によ
り1OFDMの有効シンボル期間遅延され、乗算器にお
いて1OFDMシンボル期間遅延器の出力と受信OFD
M変調波とが乗算され、最も短いガードインターバルの
期間長を単位としてそれぞれ該単位のn(n=自然数)
倍の期間、乗算器の出力が遅延器によって遅延され、各
遅延器からの出力が前記単位の期間遅延されかつその遅
延信号が遅延期間にわたって遅延加算器によって加算さ
れ、遅延加算器の出力に基づいてガードインターバル判
定器によりガードインターバルの期間長が推定される。
【0012】ここで、本発明にかかるガード相関器によ
れば、遅延器は最も短いガードインターバルの期間長を
単位としてそれぞれ該単位のn(n=自然数)倍の期
間、乗算器の出力を遅延する遅延器で構成され、さらに
遅延加算器は同一の期間入力を遅延して遅延信号を加算
する同一の構成ですむため、回路規模が小さくて済む。
【0013】また、遅延器を乗算器の出力を入力とする
シフトレジスタによって構成してもよく、このようにし
たときは遅延器の構成が簡単になる。
【0014】
【発明の実施の形態】以下、本発明にかかるガード相関
器を実施の形態によって説明する。
【0015】図1は、本発明にかかるカード相関器の構
成を示すブロック図である。
【0016】本発明の実施の一形態にかかるカード相関
器20は、図1に示すように、受信OFDM変調波を1
OFDMシンボル期間遅延器1によって1OFDMの有
効シンボル期間遅延させ、受信OFDM変調波と1OF
DMシンボル期間遅延器1からの出力信号とを乗算器2
によって乗算し、乗算器2からの出力信号を1/32幅
遅延器4、2/32幅遅延器6、3/32幅遅延器8、
4/32幅遅延器10、5/32幅遅延器12、6/3
2幅遅延器14および7/32幅遅延器16に供給して
それぞれの遅延器による遅延時間、1/32幅、2/3
2幅、3/32幅、4/32幅、5/32幅、6/32
幅、7/32幅遅延させる。
【0017】乗算器2からの出力は1/32幅遅延加算
器3に供給して1/32幅の期間遅延させ、この遅延信
号を遅延期間すなわち1/32幅にわたって加算を行
い、1/32幅遅延器4からの出力は1/32幅遅延加
算器5に供給して1/32幅の期間遅延させ、この遅延
信号を遅延期間すなわち1/32幅にわたって加算を行
い、2/32幅遅延器6からの出力は1/32幅遅延加
算器7に供給して1/32幅の期間遅延させ、この遅延
信号を遅延期間すなわち1/32幅にわたって加算を行
い、3/32幅遅延器8からの出力は1/32幅遅延加
算器9に供給して1/32幅の期間遅延させ、ここ遅延
信号を遅延期間すなわち1/32幅にわたって加算を行
う。
【0018】同様に、4/32幅遅延器10からの出力
は1/32幅遅延加算器11に供給して1/32幅の期
間遅延させ、この遅延信号を遅延期間すなわち1/32
幅にわたって加算を行い、5/32幅遅延器12からの
出力は1/32幅遅延加算器13に供給して1/32幅
の期間遅延させ、この遅延信号を遅延期間すなわち1/
32幅にわたって加算を行い、6/32幅遅延器14か
らの出力は1/32幅遅延加算器15に供給して1/3
2幅の期間遅延させ、この遅延信号を遅延期間すなわち
1/32幅にわたって加算を行い、7/32幅遅延器1
6からの出力は1/32幅遅延加算器17に供給して1
/32幅の期間遅延させ、kの遅延信号を遅延期間すな
わち1/32幅にわたって加算を行う。
【0019】1/32幅遅延加算器3、5、7、9、1
1、13、15および17からの加算出力はガードイン
ターバル判定器18に供給し、ガードインターバルの期
間長を判定する。
【0020】ガードインターバル判定器18におけるガ
ードインターバルの期間長の判定は、1/32幅遅延加
算器3からの各時点における出力によって1/32幅の
ガードインターバル時間長判定のためのデータとし、1
/32幅遅延加算器3および5からの各時点における出
力を加算した値によって1/16(=1/32+1/3
2)幅のガードインターバル時間長判定のためのデータ
とし、1/32幅遅延加算器3、5、7および9からの
各時点における出力を加算した値によって1/8幅のガ
ードインターバル時間長判定のためのデータとし、1/
32幅遅延加算器3、5、7、9、11、13、15お
よび17からの各時点における出力を加算した値によっ
て1/4幅のガードインターバル時間長判定のためのデ
ータとしして、各判定のためのデータのピークが出力さ
れる周期に基づいてガードインターバルの期間長を判定
する。
【0021】次に、上記の作用を図2に基づいて具体的
に説明する。説明を簡単にするため、1/32幅を4サ
ンプル分の期間として説明する。
【0022】乗算器2の出力が、1サンプル期間の時間
間隔で時刻t0、t1、t2、t3、…のときに出力D
0、D1、D2、D3、…とすると、1/32幅遅延加
算器3の入力は…、…、…、…、D0、D1、D2、D
3、…となり、2/32幅遅延器6の出力、すなわち1
/32幅遅延加算器7の入力は…、…、…、…、…、
…、…、…、D0、D1、D2、D3、…となる。
【0023】例えば時刻t31において、1/32遅延
加算器3の入力はD31であり、1/31遅延器4の出
力は4シンボル分遅れたD27であり、1/32幅遅延
器12の出力は20シンボル分遅れたD11である。ま
た、例えば時刻t31において、1/32遅延加算器3
の出力は4シンボル分を加算した(D28+D29+D
30+D31)であり、1/32遅延加算器5の出力は
4シンボル分を加算した(D24+D25+D26+D
27)であり、1/32遅延加算器13の出力は4シン
ボル分を加算した(D8+D9+D10+D11)であ
る。
【0024】これらの様子は横軸を時刻にとって各遅延
器、各遅延加算器の出力を表せば図2に示す如くにな
る。
【0025】したがって、ガードインターバル判定器1
8において、例えば時刻t33を例に取れば、1/32
幅のガードインターバル時間長判定のためのデータは
(D30+D31+D32+D33)であり、1/16
幅のガードインターバル時間長判定のためのデータは
(D26+D27+D28+D29+D30+D31+
D32+D33)である。1/8幅のガードインターバ
ル時間長判定のためのデータ、1/4幅のガードインタ
ーバル時間長判定のためのデータについては省略する
が、これらのデータについては容易に理解されよう。
【0026】なお、本実施の一形態では1/32〜7/
32幅遅延器4、6、8、10、12、14、16が設
けてあるが、これは図3に示すように乗算器2からの出
力が供給されるシフトレジスタ21にて構成した7/3
2幅遅延器1つで実現することもできて構成は簡単にな
る。
【0027】さらに、7/32幅遅延出力のあとに1/
32幅遅延加算器があるので、必要になる遅延量は1/
4幅となる。従来の方法でも1/4幅遅延加算器では内
部的に1/4幅遅延器が入っているので、必要になる遅
延量は同じで増加することはない。
【0028】またさらに、従来の方法によるときは、1
/4幅、1/8幅、1/16幅、1/32幅の4つの遅
延加算器が必要であって、合計すると15/32幅の加
算を実行する必要がある。例えば、ISDB−Tモード
1の場合、1OFDMシンボルは2048サンプルであ
るから960回の加算を必要とする。これに対してガー
ド相関器20によれば1/32幅の遅延加算器が8つな
ので8/32幅の加算実行ですむ。したがって例えば、
ISDB−Tモード1の場合、512回の加算回数とな
り、8/15の計算回数の節約になる。また、同じ構成
の1/32幅遅延加算器を複数使うので、より回路を単
純化することができる。
【0029】これは、例えば図2において、時刻t31
における1/32幅遅延加算器3の出力と時刻t35の
1/32遅延加算器5の出力とは同じである。同様に、
時刻t31における1/32幅遅延加算器5の出力と時
刻t35の1/32遅延加算器7の出力とは同じであ
り、さらに時刻t32における1/32幅遅延加算器3
の出力と時刻t36の1/32遅延加算器5の出力とは
同じであり、時刻t32における1/32幅遅延加算器
5の出力と時刻t36の1/32遅延加算器7の出力と
は同じである。
【0030】これらから、1/32幅遅延加算器5の出
力は1/32幅遅延加算器3の出力を1/32幅遅延さ
せたものということができて、同じ構成の1/32幅遅
延加算器を複数使うので、より回路を単純化することが
できることになる。
【0031】上記のように、ガード相関器20によれば
従来のガード相関器より加算回数を8/15に減らすこ
とができるという効果がある。
【0032】
【発明の効果】以上説明したように本発明にかかるガー
ド相関器によれば、加算回数を減らすことができ、かつ
回路規模を小さくすることができる。
【図面の簡単な説明】
【図1】本発明の実施の一形態にかかるガード相関器の
構成を示すブロック図である。
【図2】本発明の実施の一形態にかかるガード相関器の
作用の説明図である。
【図3】本発明の実施の一形態にかかるガード相関器に
おける遅延器の他の構成を示すブロック図である。
【図4】ガード相関の説明図である。
【図5】従来のガード相関器の構成を示すブロック図で
ある。
【符号の説明】
1 1OFDMシンボル期間遅延器 2 乗算器 3、5、7、9、11、13、15および17 1/3
2幅遅延加算器 4 1/32幅遅延器 6 2/32幅遅延器 8 3/32幅遅延器 10 4/32幅遅延器 12 5/32幅遅延器 14 6/32幅遅延器 16 6/32幅遅延器 18 ガードインターバル判定器 21 シフトレジスタ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】変調方式にOFDM方式を用いた地上波デ
    ジタル放送を受信する放送受信機においてガードインタ
    ーバルの期間長を推定するガード相関器であって、受信
    OFDM変調波を1OFDMの有効シンボル期間遅延さ
    せる1OFDMシンボル期間遅延器と、受信OFDM変
    調波と1OFDMシンボル期間遅延器からの出力とを乗
    算する乗算器と、最も短いガードインターバルの期間長
    を単位としてそれぞれ該単位のn(n=自然数)倍の期
    間乗算器の出力を遅延させる遅延器と、各遅延器からの
    出力を前記単位の期間遅延させ、かつその遅延信号を遅
    延期間にわたって加算する遅延加算器と、遅延加算器の
    出力に基づいてガードインターバルの期間長を推定する
    ガードインターバル判定器とを備えたことを特徴とする
    ガード相関器。
  2. 【請求項2】請求項1記載のガード相関器において、遅
    延器は乗算器からの出力を入力とするシフトレジスタで
    あることを特徴とするガード相関器。
JP2000034383A 2000-02-14 2000-02-14 ガード相関器 Expired - Lifetime JP3584393B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000034383A JP3584393B2 (ja) 2000-02-14 2000-02-14 ガード相関器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000034383A JP3584393B2 (ja) 2000-02-14 2000-02-14 ガード相関器

Publications (2)

Publication Number Publication Date
JP2001223667A true JP2001223667A (ja) 2001-08-17
JP3584393B2 JP3584393B2 (ja) 2004-11-04

Family

ID=18558737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000034383A Expired - Lifetime JP3584393B2 (ja) 2000-02-14 2000-02-14 ガード相関器

Country Status (1)

Country Link
JP (1) JP3584393B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283821A (ja) * 2009-06-03 2010-12-16 Sony Europe Ltd データ処理装置及びデータ処理方法
JP2011229157A (ja) * 2005-09-20 2011-11-10 Qualcomm Incorporated Ofdm伝送に関するタイミング捕捉及びモードとガード検出

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011229157A (ja) * 2005-09-20 2011-11-10 Qualcomm Incorporated Ofdm伝送に関するタイミング捕捉及びモードとガード検出
JP2010283821A (ja) * 2009-06-03 2010-12-16 Sony Europe Ltd データ処理装置及びデータ処理方法

Also Published As

Publication number Publication date
JP3584393B2 (ja) 2004-11-04

Similar Documents

Publication Publication Date Title
JP3398636B2 (ja) 直交周波数分割多重方式受信機の初期周波数同期装置及びその方法
JP4263119B2 (ja) Ofdmシステムでの初期周波数の同期方法および装置
US7031250B2 (en) Method and apparatus for channel estimation
EP0920163A2 (en) Estimating of coarse frequency offset in multicarrier receivers
JP2005204301A (ja) Ofdmシステムでの初期周波数の同期方法及び装置
US8542782B2 (en) Circuit for detecting a digital data stream and associated method
JP2003273948A (ja) ディジタル信号受信装置
KR20030067341A (ko) Is-2000 시스템에서의 기지국내 동기식 복조장치
CN101170536A (zh) 相关值生成方法以及相关器
JP2009055204A (ja) 相関演算器及び相関演算装置
KR20060003670A (ko) 프레임 및 심볼 시간동기 검출장치 및 검출방법
JP4309537B2 (ja) Ofdm受信装置
JP3584393B2 (ja) ガード相関器
JP4511714B2 (ja) Ofdm受信装置
JPH11275047A (ja) 送信機、受信機および伝送方法
JP3614338B2 (ja) ガード相関器
US20080043862A1 (en) Receiving Apparatus and Receiving Method
JP2818155B2 (ja) Dft回路とofdm同期復調装置
KR20020086161A (ko) 직교 주파수 분할 다중 전송 시스템의 훈련 심볼 결정방법 및 주파수 옵셋 추정과 동기를 위한 장치 및 방법
JP2735008B2 (ja) 直交周波数分割多重信号受信装置のシンボル期間検出回路
JP2003110523A (ja) Ofdm受信装置
JP3716846B2 (ja) シンボルタイミング推定装置
JPH10308716A (ja) 受信装置および受信方法
JP3082757B2 (ja) ガードインターバル相関器及びその相関取得方法
JP2002280997A (ja) デジタル信号受信装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040722

R150 Certificate of patent or registration of utility model

Ref document number: 3584393

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20040820

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070813

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100813

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120813

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120813

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120813

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120813

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 9

EXPY Cancellation because of completion of term