JP2001218129A - デジタル変調信号受信装置 - Google Patents

Abstract

(57)【要約】 【課題】緊急放送等のウェイクアップ放送を即座に受信
することが出来ずタイムラグが生じてしまったり、取り
こぼしてしまっていた。 【解決手段】省電力モードコントローラ１２０は、省電
力モード時にウェイクアップ放送を識別するためのフラ
グが含まれたＴＭＣＣと、位相基準バースト信号を復調
し、他の信号の少なくとも一部については復調動作を停
止させる。この復調動作の停止には、例えばＡＧＣ回路
１１７，キャリア再生回路１１３，シンボル再生回路１
１２，波形等化器１１０の動作を停止させており、これ
により省電力化している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、複数の変調方式
を周期的に時間多重して伝送するデジタル放送を受信す
るデジタル変調信号受信装置において、特に省電力動作
を行なう省電力モードを備えたデジタル変調信号受信装
置に関する。

【０００２】

【従来の技術】近年、デジタル変復調の研究が急速に進
み、ＴＶ放送においても高速大容量のデータ／映像伝送
が可能となった。ＢＳ衛星放送においても１９９９年２
月に電気通信技術審議会からＢＳデジタル放送について
の答申が行われ、その技術方式が定まった。ＢＳデジタ
ル放送方式では、大容量の情報伝送が可能なトレリス符
号化８ＰＳＫ変調（以下ＴＣ８ＰＣＫと記す）での情報
伝送を可能とし、更に出来るだけ低いＣ／Ｎでも安定受
信できることを目的としてＱＰＳＫ，ＢＰＳＫへの切換
えを可能にしている。この切換えを管理するためにフレ
ーム構造を規定し、この中で伝送多重制御信号ＴＭＣＣ
(Transmission & Multiplexing Configuration Contro
l）と位相基準バースト信号をＢＰＳＫ変調でＢＳデジ
タル信号に多重している。この多重した例を、図３に示
す。

【０００３】図３に示すとおり、１フレームは先頭にＢ
ＰＳＫ変調された１９２シンボル（同期信号３２シンボ
ル＋１２８シンボル＋同期信号３２シンボル）のＴＭＣ
Ｃが配置され、その後にＴＣ８ＰＳＫ／ＱＰＳＫ／ＢＰ
ＳＫのいずれかの方式で変調された２０３シンボルの主
信号が間に４シンボルの位相基準バースト信号を挟んで
伝送される。

【０００４】ＴＭＣＣにはいつ何時送られてくるかわか
らない緊急放送等の至急受信すべき放送（以下、ウェイ
クアップ放送と記す）を示すフラグが含まれている。

【０００５】このため受信装置では、番組を視聴してい
ないときでもウェイクアップ放送を受信できるよう、常
に復調復号動作を行い続ける必要があるため電力を消費
してしまい不経済である。

【０００６】この消費電力を削減するために考えられた
省電力モードを備えた受信装置では、省電力モードにな
ると番組を視聴していないときにはＴＭＣＣを取り込む
ための回路の動作を停止する省電力モードと、ＴＭＣＣ
を取り込むための動作を行なう通常モードとを備え、例
えば１分周期等の一定周期で通常モードでウェイクアッ
プ放送が送信されていないかを確認した後、送信されて
いない場合はまた待機モードに移行する方法がとられて
いる。例えば受信装置を使ってテレビジョン番組を視聴
しているときには通常モードで動作し、ユーザがＴＶの
電源を切っているときに、実際には裏で復調動作を行な
っているときが省電力モードである。

【０００７】しかし、このような方法では、全てのＴＭ
ＣＣを受信しているわけではないので一刻を争うような
緊急放送を即座に受信することが出来ずタイムラグが生
じていた。また、どの程度の長さでウェイクアップ放送
を示すフラグがＴＭＣＣに挿入されるか決まっていな
い。このため、仮に受信装置が省電力モードのときにの
みウェイクアップ放送を示すフラグが立っていた場合に
は、受信装置がウェイクアップ放送を取りこぼしてしま
うという問題があった。

【０００８】

【発明が解決しようとする課題】このように従来のデジ
タル変調信号受信装置においては、ウェイクアップ放送
を即座に受信することが出来ずタイムラグが生じてしま
ったり、取りこぼしてしまうという問題があった。ま
た、従来はウェイクアップ放送であることを示すフラグ
を安定して受信することが出来ないという問題があっ
た。

【０００９】この発明は、省電力モードにおいて省電力
動作をおこないつつウェイクアップ放送を即座に安定し
て受信することが出来るデジタル変調信号受信装置を提
供することを目的とする。

【００１０】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明においては、デジタル変調信号を受信する
デジタル変調信号受信装置において、受信した変調信号
の全ての期間において復調動作を行なう通常モードと、
ウェイクアップ放送を示すフラグが含まれているＴＭＣ
Ｃ(Transmission & Multiplexing Configuration Contr
ol）および位相基準バースト信号については常に復調動
作を動作させて取り込み、少なくとも他の信号の一部に
ついては復調動作を停止させる省電力モードとを備えた
ことを特徴とする第1のデジタル変調信号受信装置を提
供する。

【００１１】また、復調された前記デジタル変調信号を
波形等化する波形等化回路を備え、この波形等化回路
は、前記復調動作を停止させるとき波形等化処理をバイ
パスすることを特徴とする第1のデジタル変調信号受信
装置を提供する。

【００１２】

【発明の実施の形態】本発明の実施の形態について、図
１のデジタル変調信号受信装置のブロック図を用いて説
明する。

【００１３】図１において、端子１０１から入力された
受信ＢＳデジタル信号は、ＤＡ変換器１１８からの制御
電圧に応じてゲインを制御するＡＧＣアンプ１０２を介
してミキサ１０５ａ，１０５ｂにそれぞれ供給される。
ミキサ１０５ｂには発振器１０３からの正弦波出力が、
ミキサ１０５ａには発振器１０３からの正弦波出力を９
０°位相偏移器１０４で位相シフトされた余弦波が供給
されている。ミキサ１０５ａ，１０５ｂでは、前記受信
ＢＳデジタル信号の余弦波同相成分，余弦波直交成分が
抽出され、それぞれ低域濾波器（以下ＬＰＦと記す）１
０６ａ，ｌ０６ｂへ供給される。

【００１４】ＬＰＦ１０６ａ，ｂではＡＤ変換器１０７
ａ，ｂでサンプリングする際に不要な高域成分を除去す
ることを目的とした低域濾波が施され、ＡＤ変換器１０
７ａ，１０７ｂへ供給される。

【００１５】ＡＤ変換器１０７ａでは、クロック発生回
路１１６から供給されたサンプリングクロックを元にＬ
ＰＦ１０６ａから供給された信号がサンプリングして量
子化され、複素乗算器１０８へ供給される。同様にＡＤ
変換器１０７ｂでは、クロック発生回路１１６から供給
されたサンプリングクロックを元に１０６ｂから供給さ
れた信号がサンプリングして量子化され、複素乗算器１
０８へ供給される。クロック発生回路１１６から供給さ
れるサンプリングクロックは、通常受信ＢＳデジタル信
号のシンボルレートの、２〜４倍の周波数とされる。

【００１６】複素乗算器１０８には位相制御するための
位相制御信号ｓｉｎθ、ｃｏｓθがキャリア再生回路１
１３から供給されており、この信号とＡＤ変換回路１０
７ａ，１０７ｂから入力された信号とを複素乗算するこ
とで正確に同期検波された同相成分と直交成分の信号が
インタポレータ１０９へ供給される。

【００１７】インタポレータ１０９には、シンボル再生
回路１１２から内挿係数が供給されており、この内挿係
数に応じて複素乗算器１０８から入力された信号に対し
て内挿演算が行なわれ、シンボルタイミングのデータと
その中間タイミングのデータが交互に生成され、波形等
化器１１０へ供給される。

【００１８】波形等化器１１０では、インタポレータ１
０９から入力された信号に対しナイキスト特性に基づく
ロールオフ処理，伝送路の波形歪みを低減する適応波形
等化処理，シンボルタイミングのデータのみを取り出す
ダウンサンプリング処理の３つの処理が行なわれたデジ
タル同期検波出力信号が端子１１１ａ，１１１ｂを介し
て通常後段に設けられる誤り訂正回路に出力される。

【００１９】また、波形等化器１１０の出力はシンボル
再生回路１１２、キャリア再生回路１１３、ＡＧＣ回路
１１７、フレーム検出回路１１４にも供給される。

【００２０】フレーム検出回路１１４では、入力された
デジタル同期検波出力信号から図３に示すフレーム構造
の同期信号（１フレームにつき３２シンボル×２）が検
出され、フレーム構造に同期した周期的なパルスが発生
されてタイミング発生回路１１５へ供給される。

【００２１】タイミング発生回路１１５では、フレーム
検出回路１１４から入力されたフレーム構造に同期した
周期的なパルスを元に、各ブロックに必要なゲートパル
スを作成し、波形等化器１１０，シンボル再生回路１１
２，キャリア再生回路１１３，クロック発生回路１１
６，ＡＧＣ回路１１７へ供給される。

【００２２】シンボル再生回路１１２では、波形等化器
１１０から入力されたデジタル同期検波出力信号からク
ロック位相誤差が検出され、このクロック位相誤差を最
小化するためのクロック間引き指示信号と内挿係数を生
成し、クロック間引き指示信号がクロック発生回路１１
６へ、内挿係数はインタポレータ１０９へ供給される。

【００２３】キャリア再生回路１１３では、波形等化器
１１０から入力されたデジタル同期検波出力信号から、
タイミング発生回路１１５から入力されたゲートパルス
によるタイミングにより、図３に示す位相基準バースト
信号部分が抜き出されてキャリア位相誤差が算出され、
この誤差を最少化するための位相制御信号ｓｉｎθ、ｃ
ｏｓθを生成し、複素乗算器１０８へ供給される。

【００２４】クロック発生回路１１６では、ＡＤ変換器
１０７ａ，１０７ｂにサンプリングクロックを供給する
とともに、他の各回路ブロックにサンプリングクロック
と、その分周クロックを供給する。また、クロック発生
回路１１６では、シンボル再生回路１１２から与えられ
たクロック間引き指示信号を元にクロック波形をゲート
することで間引きクロックを生成し、各回路ブロックへ
供給している。

【００２５】ＡＧＣ回路１１７では、波形等化器１１０
から入力されたデジタル同期検波出力信号から信号振幅
誤差が算出され、この信号振幅誤差を打ち消すための制
御電圧がＤＡ変換器１１８を介してＡＧＣアンプ１０２
へ供給される。

【００２６】端子１１９は省電力モードコントローラ１
２０に対し、ユーザーもしくは図示しないマイコンから
の通常動作モードと省電力モードの切換え指示するため
に設けられている。通常動作モードとは、受信ＢＳデジ
タル信号を常に受信動作させるモードであり、省電力モ
ードとは通常動作モードよりも消費電力を抑えるモード
である。

【００２７】省電力モードコントローラ１２０では、端
子１１９を介して通常動作モードの指示を受けた際に
は、クロック発生回路１１６に対し、必要とする全ての
回路へクロックを供給させると共に、波形等化器１１
０，シンボル再生回路１１２，キャリア再生回路１１
３，クロック発生回路１１６，ＡＧＣ回路１１７へ通常
通り動作するための通常信号を供給する。

【００２８】逆に、省電力モードコントローラ１２０で
は、端子１１９を介して省電力モードの指示を受けた際
には、クロック発生回路１１６に対し、必要とする全て
の回路へＴＭＣＣの期間と位相基準バースト信号の期間
のみクロックを供給させると共に、波形等化器１１０，
シンボル再生回路１１２，キャリア再生回路１１３，Ａ
ＧＣ回路１１７へ省電力で動作するための省電力信号を
供給する。波形等化器１１０では、省電力モードコント
ローラ１２０から省電力信号が供給されると、波形等化
処理を停止させることにより消費電力を抑制する。

【００２９】なお、本実施の形態では、波形等化処理を
停止させることにより消費電力を抑制したが、これに限
らず（１）インタポレータ１０９から入力された信号に
対しナイキスト特性に基づくロールオフ処理，（２）伝
送路の波形歪みを低減する適応波形等化処理，（３）シ
ンボルタイミングのデータのみを取り出すダウンサンプ
リング処理の３つの処理の内、（１）と（２）の処理に
ついて処理を行わずにインタポレータ１０９から入力さ
れた信号を端子１１１Ａ，Ｂへバイパスさせるようにし
ても良い。このときダウンサンプリング処理については
バイパスさせずに処理を行う。実際にはダウンサンプリ
ングは波形等化処理ではないので波形等化器１１０の外
にあるものであるが、本実施の形態では１つのブロック
に収めて説明している。

【００３０】シンボル再生回路１１２，キャリア再生回
路１１３，ＡＧＣ回路１１７の消費電力の抑制について
は、図２を用いて説明する。

【００３１】図２（ａ）はシンボル再生回路１１２、図
２（ｂ）はキャリア再生回路１１３、図２（ｃ）はＡＧ
Ｃ回路１１７の構成を、更に詳細に説明するための図で
あり、省電力モードコントローラ１２０から省電力信号
が供給された場合について説明する。

【００３２】図２（ａ）のシンボル再生回路１１２にお
いて、省電力モードコントローラ１２０から省電力信号
が供給されると、誤差検出回路１１２１では、クロック
発生回路１１６から供給されるクロックが停止して誤差
演算が停止される。この停止は、図３の省電力モード時
に復調する期間が繰り返しフレーム毎に発生し、周期的
に停止することとなる。

【００３３】ループフィルタ１１２２では、クロック発
生回路１１６から供給されるクロックが周期的に停止し
てフィルタの更新が停止し、停止させる前の値が保持さ
れ内挿係数発生回路１１２３に出力される。内挿係数発
生回路１１２３では、省電力モードにおいてもクロック
発生回路１１６からクロックが供給されており、ループ
フィルタ１１２２から供給されている値に応じたクロッ
ク間引き指示信号および内挿係数が生成され、クロック
発生回路１１６およびインタポレータ１０９へそれぞれ
供給される。

【００３４】図２（ｂ）のキャリア再生回路１１３にお
いて、省電力モードコントローラ１２０から省電力信号
が供給されると、誤差検出回路１１３１では、クロック
発生回路１１６から供給されるクロックが周期的に停止
して誤差演算が停止される。ループフィルタ１１３２で
は、クロック発生回路１１６から供給されるクロックが
周期的に停止してフィルタの更新が停止し、停止させる
前の値が保持されＮＣＯ（数値制御発振器）１１３３に
出力される。ＮＣＯ１１３３では、省電力モードにおい
てもクロック発生回路１１６からクロックが供給されて
おり、ループフィルタ１１３２から供給されている値に
応じた位相制御信号ｓｉｎθ、ｃｏｓθが生成されて複
素乗算器１０８へ供給される。

【００３５】図２（ｃ）のＡＧＣ回路１１７において、
省電力モードコントローラ１２０から省電力信号が供給
されると、誤差検出回路１１７１では、クロック発生回
路１１６から供給されるクロックが周期的に停止して誤
差演算が停止される。ループフィルタ１１７２では、ク
ロック発生回路１１６から供給されるクロックが周期的
に停止してフィルタの更新が停止し、停止させる前の値
がＤＡ変換器１１８へ供給される。

【００３６】デジタル回路は、信号のスイッチング
（０，１の変化）により電力を消費するので、前述のよ
うにクロックを止めたり、信号のスイッチングを止める
ことにより消費電力を大幅に抑えることが出来る。

【００３７】また通常動作モード指示を受けた場合は前
記止めたクロックの供給を復活し、通常の復調動作を行
う。

【００３８】本当は、ＴＭＣＣ部分のみ復調回路を動か
してＴＭＣＣを取りこむ方がより消費電力を低減させる
ことが出来るのであるが、実際はＴＭＣＣ部分のみでは
３９７４４シンボル（１フレームの３９９３６シンボル
−ＴＭＣＣ部分の１９２シンボル）もの間が開いてしま
うため、誤差の蓄積が無視できない程大きくなり、同期
状態を維持することが出来ないためである。

【００３９】

【発明の効果】以上説明したようにこの発明によれば、
少なくともＴＭＣＣおよび位相基準バースト信号は復調
回路を動かし、他必要がない部分については少復調動作
を停止しているので、ウェイクアップ放送を示すフラグ
を検出するにあたって検出漏れや検出遅れすることな
く、かつ消費電力を低減することが出来る。

【図面の簡単な説明】

【図１】本発明のデジタル変調信号受信装置の構成を説
明するためのブロック図。

【図２】シンボル再生回路１１２、キャリア再生回路１
１３、ＡＧＣ回路１１７の構成を説明するための図。

【図３】ＢＳデジタル放送方式でのフレーム構造を説明
するための図。

【符号の説明】

１０１，１１１ａ，１１１ｂ，１１９…端子、１０２…
ＡＧＣアンプ、１０３…発振器、１０４…９０°位相偏
移器、１０５ａ，１０５ｂ…ミキサ、１０６ａ，１０６
ｂ…低域濾波器、１０７ａ，１０７ｂ…ＡＤ変換器、１
０８…複素乗算器、１０９…インタポレータ、１１０…
波形等化器、１１２…シンボル再生回路、１１３…キャ
リア再生回路、１１４…フレーム検出回路、１１５…タ
イミング発生回路、１１６…クロック発生回路、１１７
…ＡＧＣ回路、１１８…ＤＡ変換器、１２０…省電力モ
ードコントローラ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 デジタル変調信号を受信するデジタル変
   調信号受信装置において、 受信した変調信号の全ての期間において復調動作を行な
   う通常モードと、 ウェイクアップ放送を示すフラグが含まれているＴＭＣ
   Ｃ(Transmission & Multiplexing Configuration Contr
   ol）および位相基準バースト信号については常に復調動
   作を動作させて取り込み、少なくとも他の信号の一部に
   ついては復調動作を停止させる省電力モードとを備えた
   ことを特徴とするデジタル変調信号受信装置。
2. 【請求項２】 復調された前記デジタル変調信号を波形
   等化する波形等化回路を備え、 この波形等化回路は、前記復調動作を停止させるとき波
   形等化処理をバイパスすることを特徴とする請求項１記
   載のデジタル変調信号受信装置。