JP2008278174A - 同期回路およびその制御方法 - Google Patents

同期回路およびその制御方法 Download PDF

Info

Publication number
JP2008278174A
JP2008278174A JP2007118941A JP2007118941A JP2008278174A JP 2008278174 A JP2008278174 A JP 2008278174A JP 2007118941 A JP2007118941 A JP 2007118941A JP 2007118941 A JP2007118941 A JP 2007118941A JP 2008278174 A JP2008278174 A JP 2008278174A
Authority
JP
Japan
Prior art keywords
phase
symbol
signal
phase error
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007118941A
Other languages
English (en)
Other versions
JP4264585B2 (ja
Inventor
Kazutaka Okamoto
一高 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007118941A priority Critical patent/JP4264585B2/ja
Priority to US12/109,708 priority patent/US8155257B2/en
Publication of JP2008278174A publication Critical patent/JP2008278174A/ja
Application granted granted Critical
Publication of JP4264585B2 publication Critical patent/JP4264585B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/009—Compensating quadrature phase or amplitude imbalances
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/0028—Correction of carrier offset at passband only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H04L2027/0057—Closed loops quadrature phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0067—Phase error detectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0069—Loop filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

【課題】ディジタル変調した変調信号を受信する受信装置の性能を向上させることができるようにする。
【解決手段】IQ回転部１１１は、搬送波をディジタル変調した変調信号を復調して得られる復調信号であって、搬送波と同位相のI成分と、搬送波と直交するQ成分とからなる復調信号のシンボルの位相を、NCO１１５からの所定の位相に応じて回転し、位相誤差推定部１１３は、その復調信号のシンボルの位相から位相誤差θnを推定し、ループフィルタ１１４は、その位相誤差θnをフィルタリングした結果に応じて、NCO１１５を制御する。そのとき、ゲイン制御部１１６は、既知区間の先頭からpシンボル間において、直近の主信号区間における位相誤差の影響が抑制されるように、ループフィルタ１１４のゲインを制御する。本発明は、例えば、搬送波をディジタル変調した変調信号を受信する受信装置の搬送波周波数/位相同期回路に適用できる。
【選択図】図７

Description

本発明は、同期回路およびその制御方法に関し、特に、例えば、ディジタル変調した変調信号を受信する受信装置の性能を向上させることができるようにした同期回路およびその制御方法に関する。
図１は、ディジタルPLL（Phase Locked Loop）による、従来の搬送波周波数/位相同期回路を示すブロック図である。
なお、ここでは、図１の搬送波周波数/位相同期回路に入力されてくる入力シンボル（IQ信号）は、搬送波周波数誤差と位相誤差を持っているとする。
IQ回転部１１は、後述するNCO（Numerically Controlled Oscillator）１５からの位相の信号に応じて、その位相の信号を是正するように、入力シンボルの位相を回転し、その位相の回転後の入力シンボルを、位相算出部１２に供給する。
位相算出部１２は、IQ回転部１１から供給される入力シンボルの偏角を計算し、位相誤差推定部１３に出力する。
位相誤差推定部１３は、位相算出部１２から供給される偏角から、入力シンボルの位相誤差θnを推定し、ループフィルタ１４に出力する。
ここで、位相誤差θnであるが、フレームを構成するフレームヘッダやパイロット信号等、偏角が予め分かっているシンボルである既知シンボルの場合、その理想信号点との位相差が位相誤差θnとして出力される。また、変調された主信号シンボルは、その信号点配置に応じた信号点に硬判定され、その理想信号点との位相差が位相誤差θnとして出力される。
ループフィルタ１４は、アンプ２１、アンプ２２、演算器２３、レジスタ２４、および演算器２５から構成される。ループフィルタ１４は、位相誤差推定部１３から供給される位相誤差θnをフィルタリングし、そのフィルタリングの結果に応じて、後述するNCO１５を制御する。
具体的には、ループフィルタ１４では、位相誤差θnに対して、アンプ２１とアンプ２２によって、ループゲインg1，g2が掛けられ、その値がレジスタ２４に加算される。そして、そのレジスタ２４の出力値と、位相誤差θnに対して、アンプ２１によって、ループゲインg1のみが掛けられた値との和が、位相補正量として出力される。なお、このレジスタ２４の出力値は、入力シンボルの持つ周波数誤差に相当する値（推定周波数誤差）に収束する。
NCO１５は、ループフィルタ１４からの出力に応じて、所定の位相の信号を発生し、入力シンボルのIQ平面上の本来の信号点（理想信号点）に対応する信号として、IQ回転部１１に供給する。
すなわち、図１の搬送波周波数/位相同期回路を有する受信装置では、変調信号に、搬送波を乗算することにより、変調信号を搬送波と同相のI成分と、搬送波と直交するQ成分とからなる復調信号に復調するが、受信側で用いられる搬送波と、変調信号を送信してくる送信側で用いられる搬送波との間には、一般に、誤差があり、その誤差に起因して、受信側で得られる復調信号のシンボル（入力シンボル）は、I成分を表わすI軸と、Q成分を表わすQ軸とで規定されるIQ平面において回転する。
つまり、受信装置では、以上のような復調信号のシンボル（入力シンボル）の回転を補償するために、搬送波同期が確立される。具体的には、例えば、受信装置では、NCO１５が出力する所定の位相の信号と、入力シンボルとの位相誤差θnが検出され、その位相誤差θnがループフィルタ１４でフィルタリングされる。そして、ループフィルタ１４のフィルタリングの結果に応じて、NCO１５が制御される一方、入力シンボルの位相が、位相誤差θnに応じて、その位相誤差θnを是正するように回転される。
具体的には、図２および図３に示すように、入力シンボルの位相誤差量は、IQ平面上で表わすことができる。
ここで、n番目の入力シンボルをsn，n番目の入力シンボルの理想信号点をrnとし、dnを下記の式（１）のように定義する。なお、nは自然数である。
dn = sn - rn・・・（１）
このとき、dnの偏角が検出位相誤差θnに相当する。
また、周波数誤差による位相回転の1シンボル当たりの回転量をΔθとすると、位相補正を行わなかった場合、下記の式（２）の関係が成立する。
θn+1 = θn + Δθ・・・（２）
すなわち、図２に示すように、n番目の入力シンボルは位相誤差θnとなり、それに続く、n+1番目の入力シンボルは位相誤差θn+Δθ，n+2番目の入力シンボルは位相誤差θn+1+Δθ，n+3番目の入力シンボルは位相誤差θn+2+Δθ，・・・となる。
また、周波数誤差がない状況において、n+1シンボル目からmシンボル間の位相補正を行うと、下記の式（３）の関係が成立する。
θn+m = （1 g1）mθn・・・（３）
なお、式（３）においては、g1 < 1とすると、位相誤差θn+mはいずれ0に収束する。その位相引き込みの様子を図３に示す。図３において、n番目の入力シンボルの位相誤差θnは、その後、n+1シンボル目からmシンボル間の位相補正を行うと、n+m番目の入力シンボルの位相誤差θn+mまで位相回転する。
入力シンボルが周波数誤差を持つ場合、n+m番目の入力シンボルの位相誤差θn+mには、式（２）に示すような、Δθが、シンボル毎に加算される。このΔθは、ループゲインg1，g2を掛けられ、ループフィルタ１４内のレジスタ２４に加算される。よって、このレジスタ２４に蓄えられた値がΔθと釣り合った時点で、搬送波同期が確立される。
ところで、既知シンボルより検出した位相誤差に対し、PSK（Phase Shift Keying）変調された主信号シンボルより検出した位相誤差は、その推定信号点の誤推定により誤検出される恐れがあるため信頼度が低い。そこで、本出願人は、それらのシンボルの種別に応じてループゲインを制御する技術を先に提案している（例えば、特許文献１参照）。
先の提案においては、信頼度の高い既知シンボルの場合はループゲインを大きくし、信頼度の低い主信号シンボルの場合は相対的にループゲインを小さくすることで、より信頼度の高い位相誤差の影響を大きくし、検出周波数誤差の収束を高速化している。
このループゲインを制御する機能を実現する回路を図示すると、図４の搬送波周波数/位相同期回路のようになる。
図４の搬送波周波数/位相同期回路は、図１の搬送波周波数/位相同期回路と比べて、ゲイン制御部３１がさらに設けられている。このゲイン制御部３１は、ループフィルタ１４内のアンプ２１のループゲインg1と、アンプ２２のループゲインg2を制御する。
ここで、図５のタイミングチャートを参照して、図４のゲイン制御部３１によるループゲインg1，g2の制御について説明する。
図５では、図中上から順に、既知シンボルおよび主信号シンボルに順次付される番号であるシンボル番号、主信号シンボルの区間（主信号区間）または既知シンボルの区間（既知区間）のいずれかを示すフレーム情報、既知区間用と主信号区間用のループゲインg1，g2を選択させる選択信号SA、ループゲインg1、並びにループゲインg2のタイミングチャートが示されている。
また、時間の方向は、図中左から右に向かう方向とされる。なお、この時間の方向は、後述する他のタイミングチャートにおいても同様とされる。
図５では、主信号区間のシンボル数をs、既知区間のシンボル数をtとする。従って、いま、nシンボル目で既知区間から主信号区間に切り替わったとすると、図５に示すように、次に既知区間に切り替わるのはn+sシンボル目で、その次に主信号区間に切り替わるのはn+s+tシンボル目となる。また、選択信号SAは、入力シンボルが主信号シンボルであるとき0となり、入力シンボルが既知シンボルのとき1となる。
図５に示すように、ゲイン制御部３１では、入力シンボルが主信号シンボルのとき、選択信号SAが0となるので、セレクタ４１によって、主信号区間用g1がアンプ２１に出力され、セレクタ４２によって、主信号区間用g2がアンプ２２に出力される。また、入力シンボルが既知シンボルのとき、選択信号SAが1となるので、セレクタ４１によって、既知区間用g1がアンプ２１に出力され、セレクタ４２によって、既知区間用g2がアンプ２２に出力される。
すなわち、ゲイン制御部３１は、選択信号SAに応じて、ループフィルタ１４に出力するループゲインg1，g2を、主信号区間用から既知区間用に切り替えたり、既知区間用から主信号区間用に切り替えたりする。
以上のように、図４の搬送波周波数/位相同期回路は、ループゲインg1，g2を制御して、信頼度の高い既知シンボルの場合はループゲインを大きくし、逆に、信頼度の低い主信号シンボルの場合は相対的にループゲインを小さくしていた。
特開２００２−１１１７６８号公報
しかしながら、上記特許文献１では、主信号シンボルのループゲインを小さくした場合、周波数誤差の大きい状況や低C/N（Carrier to Noise Ratio）環境下において、主信号区間での位相回転を止めることができないという問題があった。
具体的には、入力シンボルが持つ周波数誤差と推定周波数誤差との差を残留周波数誤差とすると、主信号区間から既知区間に切り替わるn+sシンボル目の残留周波数誤差、ノイズ量、ループゲインの条件によっては、このsシンボル間で、図６に示すような、位相回転が起こることがある。図６は、n番目の主信号シンボルからsシンボル間（主信号区間）の位相誤差θn+sによる位相回転を示している。
そのため、次の既知区間の先頭のシンボル（n+sシンボル目）において検出される位相誤差θn+sには、ループフィルタの収束を妨げる誤差が含まれる恐れがあった。
この位相誤差θn+sを初期位相誤差と称すると、この初期位相誤差には、このとき既知区間であるので、ループフィルタ内で相対的に大きなループゲインが掛けられレジスタに加算される。従って、初期位相誤差が、残留周波数誤差による位相回転量に対して著しく大きい場合、周波数補正の制御が過剰にかかってしまう。
また、sシンボル間の位相回転がπ(rad)を超え、初期位相誤差の符号と、残留周波数誤差による位相回転量の符号とが逆になった場合、制御が逆方向に働いてしまうという問題も出てくる。
これにより、フレーム内で既知シンボルが現れる周期の整数倍の周波数誤差にPLLが誤同期し、結果的に、周波数同期のキャプチャレンジが狭まるという問題や、低C/N環境下ではPLLが収束せず、位相同期が確立できなくなるという問題が発生していた。
本発明はこのような状況に鑑みてなされたものであり、既知区間における、直近の主信号区間の位相回転の影響を抑制し、ディジタル変調した変調信号を受信する受信装置の性能を向上させることができるようにするものである。
本発明の一側面の同期回路は、所定の位相の信号を発生する数値制御発振手段と、搬送波をディジタル変調した変調信号を復調して得られる復調信号であって、前記搬送波と同位相のI成分と、前記搬送波と直交するQ成分とからなる前記復調信号のシンボルの位相を、前記所定の位相の信号に応じて回転する位相回転手段と、回転した前記復調信号のシンボルの位相から位相誤差を推定する位相誤差推定手段と、前記位相誤差をフィルタリングし、そのフィルタリングの結果に応じて、前記数値制御発振手段を制御するループフィルタと、前記ループフィルタのゲインを、既知シンボルの区間である既知区間または主信号シンボルの区間である主信号区間となる前記復調信号のシンボル単位で制御するゲイン制御手段とを備え、前記ゲイン制御手段は、前記既知区間の先頭から所定のシンボルまでの既知先頭区間において、直近の主信号区間における位相誤差の影響が抑制されるように前記ゲインを制御する。
前記ゲイン制御手段には、前記既知先頭区間おいて、前記ループフィルタによるフィルタリング時に保持される値に、前記直近の主信号区間における位相誤差の値として0が加算されるように前記ゲインを制御させることができる。
前記既知先頭区間における位相誤差の平均値を算出する位相誤差平均算出手段と、算出された前記平均値を、前記ループフィルタの出力である位相補正量に加算する加算手段とをさらに設け、前記ゲイン制御手段には、前記ループフィルタにおいて、前記既知先頭区間における位相誤差の補正が停止されるように前記ゲインを制御させ、前記加算手段には、前記復調信号のシンボルが所定のシンボルとなったとき、前記平均値を前記位相補正量に加算させ、前記数値制御発振手段には、前記平均値が加算された位相補正量に応じて、前記所定の位相の信号を発生させることができる。
前記既知先頭区間における位相誤差の平均値を算出する位相誤差平均算出手段をさらに設け、前記位相誤差推定手段には、前記復調信号のシンボルが前記所定のシンボルとなったとき、前記復調信号のシンボルの位相と、算出された前記平均値を理想信号点に加算して得られる位相との差から前記位相誤差を推定させ、前記ゲイン制御手段は、前記ループフィルタにおいて、前記既知先頭区間における位相誤差の補正が停止されるように前記ゲインを制御させ、前記ループフィルタには、推定された位相誤差をフィルタリングし、そのフィルタリングの結果に応じて、前記数値制御発振手段を制御させることができる。
前記主信号区間は、データ区間であるようにし、前記既知区間は、パイロット信号が挿入されるとき、フレームヘッダおよびパイロット信号であるようにし、パイロット信号が挿入されないとき、フレームヘッダであるようにすることができる。
本発明の一側面の制御方法は、上述した本発明の一側面の同期回路に係る同期回路の制御方法に対応する方法である。
本発明の一側面の同期回路およびその制御方法においては、所定の位相の信号を発生する数値制御発振手段と、搬送波をディジタル変調した変調信号を復調して得られる復調信号であって、前記搬送波と同位相のI成分と、前記搬送波と直交するQ成分とからなる前記復調信号のシンボルの位相を、前記所定の位相の信号に応じて回転する位相回転手段と、回転した前記復調信号のシンボルの位相から位相誤差を推定する位相誤差推定手段と、前記位相誤差をフィルタリングし、そのフィルタリングの結果に応じて、前記数値制御発振手段を制御するループフィルタと、前記ループフィルタのゲインを、既知シンボルの区間である既知区間または主信号シンボルの区間である主信号区間となる前記復調信号のシンボル単位で制御するゲイン制御手段とを備える同期回路において、次のような処理が実行される。すなわち、前記既知区間の先頭から所定のシンボルまでの既知先頭区間において、直近の主信号区間における位相誤差の影響が抑制されるように前記ゲインが制御される。
以上のように、本発明の一側面によれば、ディジタル変調した変調信号を受信する受信装置の性能を向上させることができる。特に、本発明の一側面によれば、既知区間における、直近の主信号区間の位相回転の影響を抑制することで、PLLの収束を正確にし、安定かつ確実に同期を確立することができる。
以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書または図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書または図面に記載されていることを確認するためのものである。従って、明細書または図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
本発明の一側面の同期回路（例えば、図７の搬送波周波数/位相同期回路）は、所定の位相の信号を発生する数値制御発振手段（例えば、図７のNCO１１５）と、搬送波をディジタル変調した変調信号を復調して得られる復調信号であって、前記搬送波と同位相のI成分と、前記搬送波と直交するQ成分とからなる前記復調信号のシンボルの位相を、前記所定の位相の信号に応じて回転する位相回転手段（例えば、図７のIQ回転部１１１）と、回転した前記復調信号のシンボルの位相から位相誤差（例えば、位相誤差θn）を推定する位相誤差推定手段（例えば、図７の位相誤差推定部１１３）と、前記位相誤差をフィルタリングし、そのフィルタリングの結果に応じて、前記数値制御発振手段を制御するループフィルタ（例えば、図７のループフィルタ１１４）と、前記ループフィルタのゲインを、既知シンボルの区間である既知区間または主信号シンボルの区間である主信号区間となる前記復調信号のシンボル単位で制御するゲイン制御手段（例えば、図７のゲイン制御部１１６）とを備え、前記ゲイン制御手段は、前記既知区間の先頭から所定のシンボル（例えば、pシンボル）までの既知先頭区間において、直近の主信号区間における位相誤差の影響が抑制されるように前記ゲインを制御する（例えば、図９のタイミングチャート）。
前記ゲイン制御手段は、前記既知先頭区間おいて、前記ループフィルタによるフィルタリング時に保持される値に、前記直近の主信号区間における位相誤差の値として0が加算されるように前記ゲインを制御する（例えば、図９のタイミングチャート）。
前記既知先頭区間における位相誤差の平均値を算出する位相誤差平均算出手段（例えば、図１０の位相誤差平均算出部１４２）と、算出された前記平均値を、前記ループフィルタの出力である位相補正量に加算する加算手段（例えば、図１０の演算部１４３）とをさらに備え、前記ゲイン制御手段は、前記ループフィルタにおいて、前記既知先頭区間における位相誤差の補正が停止されるように前記ゲインを制御し、前記加算手段は、前記復調信号のシンボルが所定のシンボルとなったとき、前記平均値を前記位相補正量に加算し、前記数値制御発振手段は、前記平均値が加算された位相補正量に応じて、前記所定の位相の信号を発生する（例えば、図１３のタイミングチャート）。
前記既知先頭区間における位相誤差の平均値を算出する位相誤差平均算出手段（例えば、図１４の位相誤差平均算出部１７２）をさらに備え、前記位相誤差推定手段は、前記復調信号のシンボルが前記所定のシンボルとなったとき、前記復調信号のシンボルの位相と、算出された前記平均値を理想信号点に加算して得られる位相との差から前記位相誤差を推定し、前記ゲイン制御手段は、前記ループフィルタにおいて、前記既知先頭区間における位相誤差の補正が停止されるように前記ゲインを制御し、前記ループフィルタは、推定された位相誤差をフィルタリングし、そのフィルタリングの結果に応じて、前記数値制御発振手段を制御する（例えば、図１５のタイミングチャート）。
本発明の一側面の同期回路の制御方法は、所定の位相の信号を発生する数値制御発振手段（例えば、図７のNCO１１５）と、搬送波をディジタル変調した変調信号を復調して得られる復調信号であって、前記搬送波と同位相のI成分と、前記搬送波と直交するQ成分とからなる前記復調信号のシンボルの位相を、前記所定の位相の信号に応じて回転する位相回転手段（例えば、図７のIQ回転部１１１）と、回転した前記復調信号のシンボルの位相から位相誤差（例えば、位相誤差θn）を推定する位相誤差推定手段（例えば、図７の位相誤差推定部１１３）と、前記位相誤差をフィルタリングし、そのフィルタリングの結果に応じて、前記数値制御発振手段を制御するループフィルタ（例えば、図７のループフィルタ１１４）と、前記ループフィルタのゲインを、既知シンボルの区間である既知区間または主信号シンボルの区間である主信号区間となる前記復調信号のシンボル単位で制御するゲイン制御手段（例えば、図７のゲイン制御部１１６）とを備える同期回路（例えば、図７の搬送波周波数/位相同期回路）の制御方法において、前記既知区間の先頭から所定のシンボル（例えば、pシンボル）までの既知先頭区間において、直近の主信号区間における位相誤差の影響が抑制されるように前記ゲインを制御する（例えば、図９のタイミングチャート）。
以下、図面を参照しながら本発明の実施の形態について説明する。
図７は、本発明を適用した搬送波周波数/位相同期回路の一実施の形態の構成を説明するブロック図である。
図７の搬送波周波数/位相同期回路は、IQ回転部１１１、位相算出部１１２、位相誤差推定部１１３、ループフィルタ１１４、NCO１１５、およびゲイン制御部１１６から構成される。なお、図７の搬送波周波数/位相同期回路は、従来の図４の搬送波周波数/位相同期回路と比べて、ゲイン制御部１１６の構成が異なっているが、その他のブロックは同様の構成を有している。
IQ回転部１１１には、入力シンボル（IQ信号）の他、NCO１１５から所定の位相の信号が供給される。IQ回転部１１１は、NCO１５からの位相の信号に応じて、その位相の信号を是正するように、入力シンボルの位相を回転し、その位相の回転後の入力シンボルを位相算出部１１２に供給する。
ここで、入力シンボル（IQ信号）は、搬送波をディジタル変調した変調信号を復調して得られる復調信号であって、搬送波と同位相のI成分と、その搬送波と直交するQ成分とからなる復調信号である。この変調信号を伝送する規格としては、例えば、衛星ディジタル放送規格のDVB-S.2規格がある。
このDVB-S.2規格におけるベースバンドのフレーム構成としては、例えば、図８に示すように、8PSK（8 Phase Shift Keying）変調で、パイロット信号が挿入されるフレーム構成や、QPSK（Quadrature Phase Shift Keying）変調で、パイロット信号が挿入されていないフレーム構成等がある。
図８の上側のフレーム構成では、90シンボルのフレームヘッダの次に、1440シンボルのデータ区間となるが、データ区間の1440シンボル毎に、順次、36シンボルのパイロット信号が挿入され、1フレーム当たり22,194シンボルとなる。なお、このフレーム構成では、フレームヘッダとパイロット信号が既知シンボルとなり、データ区間が主信号シンボル（8PSKシンボル）となる。
また、図８の下側のフレーム構成は、90シンボルのフレームヘッダと、32400シンボルのデータ区間からなり、1フレーム当たり32,490シンボルとなる。なお、このフレーム構成では、フレームヘッダが既知シンボルとなり、データ区間が主信号シンボル（QPSKシンボル）となる。
ところで、DVB-S.2規格の8PSK変調で、パイロット信号が挿入される図８の上側のフレーム構成においては、例えば、シンボルレートを28.8MS/sとした場合、上述した、従来の方式において誤同期が発生する周波数誤差は20KHzの整数倍となり、確実に同期させるためには、搬送波周波数/位相同期回路の入力の周波数誤差を±10kHz未満に抑える必要が出てくる。
また、DVB-S.2規格のQPSK変調で、パイロット信号が挿入されない図８の下側のフレーム構成においては、主信号区間が32400シンボル連続するため、搬送波周波数/位相同期回路の入力の周波数誤差を±400Hz未満に抑えなければPLLが安定に収束しない。
そこで、本実施の形態では、このような問題を解決可能な搬送波周波数/位相同期回路について説明する。すなわち、図７は、かかる搬送波周波数/位相同期回路の構成例を示している。
図７に戻り、位相算出部１１２は、IQ回転部１１１から供給される入力シンボルの偏角を計算し、位相誤差推定部１１３に供給する。
位相誤差推定部１１３は、位相算出部１１２から供給される偏角から、入力シンボルの位相誤差θnを推定し、ループフィルタ１１４に出力する。
ループフィルタ１１４は、位相誤差推定部１１３から供給される位相誤差θnをフィルタリングし、そのフィルタリングの結果に応じて、NCO１１５を制御する。
ループフィルタ１１４は、アンプ１２１、アンプ１２２、演算器１２３、レジスタ１２４、および演算器１２５から構成される。
アンプ１２１は、位相誤差推定部１１３から供給される位相誤差θnを、ループゲインg1倍に増幅し、アンプ１２２および演算器１２５に供給する。
アンプ１２２は、アンプ１２１の出力をループゲインg2倍に増幅し、演算器１２３に供給する。
演算器１２３は、アンプ１２２の出力とレジスタ１２４の出力とを加算し、レジスタ１２４に供給する。
レジスタ１２４は、演算器１２３の出力を、1シンボル分の時間だけ遅延して、演算器１２３および演算器１２５に供給する。
演算器１２５は、アンプ１２１の出力とレジスタ１２４の出力とを加算し、位相補正量として、NCO１１５に供給する。
このように、ループフィルタ１１４では、位相誤差θnに対して、アンプ１２１とアンプ１２２によって、ループゲインg1，g2が掛けられ、その値がレジスタ１２４に加算される。そして、そのレジスタ１２４からの出力値と、位相誤差θnに対して、アンプ１２１によって、ループゲインg1のみが掛けられた値との和が、位相補正量として出力される。
なお、レジスタ１２４の出力値は、入力シンボルの持つ周波数誤差に相当する値（推定周波数誤差）に収束する。
NCO１１５は、ループフィルタ１１４から供給される位相補正量に応じて、所定の位相の信号を発生し、入力シンボルのIQ平面上の本来の信号点（理想信号点）に対応する信号として、IQ回転部１１１に供給する。
ゲイン制御部１１６は、ループフィルタ１１４内のアンプ１２１のループゲインg1と、アンプ１２２のループゲインg2を制御する。
ゲイン制御部１１６は、セレクタ１３１、セレクタ１３２、およびセレクタ１３３から構成される。
セレクタ１３１およびセレクタ１３２には、同じタイミングで、選択信号SAが入力される。選択信号SAは、入力シンボルが主信号区間であるとき0となり、入力シンボルが既知区間であるとき1となる信号である。
従って、セレクタ１３１は、選択信号SAが0のとき、主信号区間用g1をアンプ１２１に出力し、選択信号SAが1のとき、既知区間用g1をアンプ１２１に出力する。また、セレクタ１３２は、選択信号SAが0のとき、主信号区間用g2をセレクタ１３３に出力し、選択信号SAが1のとき、既知区間用g2をセレクタ１３３に出力する。
セレクタ１３３には、選択信号SBが入力される。選択信号SBは、既知シンボルのカウントである既知シンボルカウントにおいて、既知区間の先頭からpシンボル間であるとき1となり、それ以外は0となる信号である。
従って、セレクタ１３３は、選択信号SBが0のとき、セレクタ１３２から出力される主信号区間用g1または既知区間用g1を、アンプ１２２に出力し、選択信号SBが1のとき、0をアンプ１２２に出力する。
すなわち、選択信号SBは、既知区間の先頭からpシンボル間であるとき1となり、それ以外は0となることで、既知区間におけるループゲインg2として、既知区間用g2と0とを選択させる。これにより、既知区間であっても、ループゲインg2は、既知区間の先頭からpシンボル間は0となる。
次に、図９のタイミングチャートを参照して、図７のゲイン制御部１１６によるループゲインの制御の例について説明する。
図９では、図５のタイミングチャートと同様に、シンボル番号、フレーム情報、選択信号SA、ループゲインg1、およびループゲインg2のタイミングチャートが示されているが、選択信号SAとループゲインg1との間に、既知シンボルカウントおよび選択信号SBのタイミングチャートが示されている。
なお、図９では、既知シンボルカウント、選択信号SB、およびループゲインg2の他、すなわち、シンボル番号、フレーム情報、選択信号SA、およびループゲインg1のタイミングチャートは、図５のタイミングチャートと同様である。
図９に示すように、ゲイン制御部１１６では、入力シンボルが主信号シンボルのとき、選択信号SAが0となるので、セレクタ１３１によって、主信号区間用g1がアンプ１２１に出力され、セレクタ１３２によって、主信号区間用g2がセレクタ１３３に出力される。セレクタ１３３は、入力シンボルが主信号シンボルのとき、選択信号SBが0となるので、セレクタ１３２からの主信号区間用g2をアンプ１２２に出力する。
また、ゲイン制御部１１６では、入力シンボルが既知シンボルのとき、選択信号SAが1となるので、セレクタ１３１によって、既知区間用g1がアンプ１２１に出力され、セレクタ１３２によって、既知区間用g2がセレクタ１３３に出力される。セレクタ１３３は、入力シンボルが既知シンボルのとき、選択信号SAが1となるが、既知区間の先頭からpシンボル間は選択信号SBが1となるので、その間、0をアンプ１２２に出力する。その後、n+s+pシンボル目になると、選択信号SBが0となるので、セレクタ１３３は、n+s+pシンボル目からn+s+tシンボル目まで、セレクタ１３２からの既知区間用g2をアンプ１２２に出力する。
このように、図７の搬送波周波数/位相同期回路では、主信号区間から既知区間に切り替わるn+sシンボル目の後、pシンボル間で選択信号SBが1に制御されている。これにより、既知区間の先頭からpシンボル間は既知区間用g2が0に制御され、pシンボル間、ループフィルタ１１４のレジスタ１２４のレジスタ値に、位相誤差θn+sの影響を与えずに、位相引き込みを行う。
その結果、n+s+pシンボル目における位相誤差θn+s+pは、n+sシンボル目の残留周波数誤差による1シンボル当たりの位相回転量をΔθn+sとすると、下記の式（４）の関係が成立する。
θn+s+p = (1 - g1)pθn+s + ｛1 -(1 - g1)p｝Δθn+s/g1・・・（４）
従って、pの大きさに応じて、既知区間の先頭の位相誤差θn+sの影響を小さくすることができる。また、想定される周波数誤差とノイズ量に対して適切にpおよびループゲインg1を選択することにより、位相誤差θn+s+pは、位相回転量Δθn+sと同じ符号となるので、ループフィルタ１１４の収束を妨げたり、不安定にしたりすることもない。
すなわち、図７の搬送波周波数/位相同期回路では、既知区間の先頭からpシンボルまでの区間において、位相引き込みの際に、ループフィルタ１１４によるフィルタリング時に保持される値に対して、位相誤差θn+sの影響を与えないようにするために、ループゲインg2が0に制御される。
なお、pの値には、例えば16シンボル等の値が設定され、pの値を大きくすることで、ノイズの影響を低減させることが可能となり、pの値を小さくすることで、指定周波数誤差をよりはやく収束させることが可能となる。
また、図７の搬送波周波数/位相同期回路は、例えば、CS（Communication Satellite）ディジタル放送やBS（Broadcasting Satellite）ディジタル放送などの、搬送波をディジタル変調した変調信号を受信する受信装置に適用可能である。
この受信装置の動作の例を説明すると次のようになる。例えば、CSディジタル放送の放送波が、アンテナで受信され、IF（Intermediate Frequency）信号となった変調信号、すなわち、CSディジタル放送を行う放送局において、変調した変調信号がチューナに供給される。このチューナは、そこに供給される変調信号のIF信号に、搬送波を乗算することにより、変調信号のIF信号を、搬送波と同相のI成分と、搬送波と直交するQ成分とからなる復調信号に復調する。この復調信号は、A/D（Analog/Digital）変換されて、ディジタルの復調信号となる。
つまり、図７の搬送波周波数/位相同期回路には、このA/D変換により得られたディジタルの復調信号（入力シンボル（IQ信号））が入力される。図７の搬送波周波数/位相同期回路は、例えば、入力シンボルにつき、フレーム同期を確立するフレーム同期部からの既知シンボル情報や、復号データから主信号の変調方式を含む制御信号としてのTMCC（Transmission Multiplexing Configuration Control）を検出するTMCC検出部からのTMCCを、必要に応じて用いて、搬送波同期を確立し、これによりシンボルの回転を是正した復調信号を得る。
そして、図７の搬送波周波数/位相同期回路によって、搬送波同期が確立され、これにより、シンボルの回転が是正された復調信号は、復号部に供給される。復号部は、図７の搬送波周波数/位相同期回路から供給される復調信号に対して、例えばビタビ復号およびリードソロモン符号等の復号処理を施し、その結果得られる復号データを、デコーダと、TMCC検出部に供給する。デコーダは、復号部からの復号データにおける主信号としての、例えば、MPEG（Moving Picture Expert Group）符号化された符号化データをMPEG復号し、その結果得られる画像データや音声データ等のコンテンツのデータを出力する。
以上のように、図７の搬送波周波数/位相同期回路を採用することで、本発明の目的のひとつ、すなわち、既知区間の先頭における位相誤差θn+sの影響を小さくすると同時に、ループフィルタの収束を妨げたり、不安定にする要因を取り除くことができるという目的を達成することができる。
ただし、図７の搬送波周波数/位相同期回路においては、上述した、式（４）からも分かるように、位相誤差θn+sの影響を完全に取り除いているわけではない。
そこで、本発明者は、この位相誤差θn+sの影響を完全に取り除くことが可能な搬送波周波数/位相同期回路を発明した。すなわち、本発明者がさらに発明した搬送波周波数/位相同期回路とは、位相誤差θn+sの影響を完全に取り除くことを可能とし、これにより、図７のそれよりも、PLLの収束性能を向上させることができるという目的を達成することができる搬送波周波数/位相同期回路である。このような搬送波周波数/位相同期回路の実施の形態が、図１０に示されている。
図１０は、本発明を適用した搬送波周波数/位相同期回路の一実施の形態の他の構成を説明するブロック図である。
なお、図１０では、図７と同様の箇所には、同一の符号が付してあり、処理が同じ部分に関しては、その説明は繰り返しになるので省略する。この例においては、ゲイン制御部１１６の代わりにゲイン制御部１４１が設けられ、さらに、位相誤差平均算出部１４２および演算部１４３も設けられている。
ゲイン制御部１４１は、セレクタ１３１、セレクタ１３２、およびセレクタ１５１から構成され、ループフィルタ１１４内のアンプ１２１のループゲインg1と、アンプ１２２のループゲインg2を制御する。なお、ゲイン制御部１４１では、セレクタ１５１がセレクタ１３２側ではなく、セレクタ１３１側に接続される。
上述したように、セレクタ１３１およびセレクタ１３２には、同じタイミングで、選択信号SAが入力され、セレクタ１３１は、選択信号SAが0のとき、主信号区間用g1をセレクタ１５１に出力し、選択信号SAが1のとき、既知区間用g1をセレクタ１５１に出力する。
セレクタ１５１には、選択信号SBが入力される。セレクタ１５１は、選択信号SBが0のとき、セレクタ１３１から出力される主信号区間用g1または既知区間用g1を、アンプ１２１に出力し、選択信号SBが1のとき、0をアンプ１２１に出力する。
すなわち、選択信号SBは既知シンボルカウントにおいて、既知区間の先頭からpシンボル間であるとき1となり、それ以外は0となることで、既知区間におけるループゲインg1として、0と既知区間用g1とを選択させる。これにより、既知区間であっても、ループゲインg1は、既知区間の先頭からpシンボル間は0となる。
また、セレクタ１３２は、セレクタを介さずに、選択信号SAが0のとき、主信号区間用g2をアンプ１２２に出力し、選択信号SAが1のとき、既知区間用g2をアンプ１２２に出力する。
位相誤差平均算出部１４２には、位相誤差推定部１１３から位相誤差θnが供給される。位相誤差平均算出部１４２は、位相誤差推定部１１３からの位相誤差θnを基に、位相誤差の平均値を算出し、演算部１４３に供給する。
位相誤差平均算出部１４２は、演算器１６１、セレクタ１６２、レジスタ１６３、正規化部１６４、およびセレクタ１６５から構成される。
演算器１６１は、位相誤差推定部１１３から位相誤差θnと、レジスタ１６３の出力とを加算し、セレクタ１６２に供給する。
セレクタ１６２には、選択信号SBが入力される。セレクタ１６２は、選択信号SBが0であるとき、0をレジスタ１６３および正規化部１６４に供給し、選択信号SBが1であるとき（既知区間の先頭からpシンボル間）、演算器１６１の出力を、レジスタ１６３および正規化部１６４に供給する。
レジスタ１６３は、セレクタ１６２の出力を、1シンボル分の時間だけ遅延して、演算器１６１に供給する。
正規化部１６４には、セレクタ１６２の出力、すなわち、選択信号SBが1である既知区間の先頭からpシンボル間、位相誤差θnを加算し続けた結果が供給される。正規化部１６４は、この加算結果をpで割り、位相誤差θnの平均値を求め、セレクタ１６５に供給する。
ここで、n+s+p-1シンボル目における位相誤差の平均値をθavgとすると、この位相誤差平均値θavgは下記の式（５）で求められる。
θavg =θn+s + （p - 1）Δθn+s / 2・・・（５）
すなわち、図１１に示すように、既知区間の先頭では位相誤差はθn+sとなり、それに続く、n+s+1番目の入力シンボルの位相誤差はθn+s+Δθn+s，n+s+2番目の入力シンボルの位相誤差はθn+s+1+Δθn+s，・・・，n+s+p-1番目の入力シンボルの位相誤差はθn+s+p-2+Δθn+sとなる。つまり、位相誤差平均値θavgは、n+sシンボル目からn+s+p-1シンボル目までのpシンボル間の位相誤差の平均値となる。
セレクタ１６５には、選択信号SCが入力される。選択信号SCは、n+s+p-1番目の入力シンボルとなるとき1となり、それ以外は0となる信号である。従って、セレクタ１６５は、選択信号SCが0のとき、0を演算部１４３に出力し、選択信号SCが1のとき（n+s+p-1番目の入力シンボルのとき）、正規化部１６４から供給される位相誤差平均値θavgを演算部１４３に出力する。
演算部１４３は、ループフィルタ１１４から供給される位相補正量と、位相誤差平均算出部１４２からの位相誤差平均値θavgとを加算し、位相補正量として、NCO１１５に供給する。
すなわち、図１０の搬送波周波数/位相同期回路では、n+s+p-1シンボル目のみ選択信号SCを1にして、この位相誤差平均値θavgを位相補正量に加算することで、位相誤差を補正している。これにより、図１２に示すように、n+s+p-1シンボル目の位相誤差θn+s+p-1（図中の第４象限）が、その次のシンボルであるn+s+pシンボル目では位相誤差θn+s+p（図中の第１象限）に補正される。
その結果、n+s+pシンボル目における周波数誤差θ'n+s+pは、下記の式（６）で求められる。
θ'n+s+p =（p + 1）Δθn+s / 2・・・（６）
従って、式（６）では、既知区間の先頭の位相誤差θn+sの影響が完全に取り除かれている。また、想定される周波数誤差とノイズ量に対して適切にpを選択することで、θ'n+s+pはΔθn+sと同じ符号となるので、ループフィルタ１１４の収束を妨げたり、不安定にしたりすることもない。
そして、NCO１１５では、演算部１４３から供給される位相補正量に応じて、所定の位相信号が発生され、入力シンボルのIQ平面上の本来の信号点（理想信号点）に対応する信号として、IQ回転部１１１に供給される。
なお、図１０の搬送波周波数/位相同期回路における、その他の構成は、図７の搬送波周波数/位相同期回路と同様である。
次に、図１３のタイミングチャートを参照して、図１０のゲイン制御部１４１、位相誤差平均算出部１４２、および演算部１４３による、位相補正の例について説明する。
図１３では、図９のタイミングチャートと同様に、シンボル番号、フレーム情報、選択信号SA、既知シンボルカウント、選択信号SB、ループゲインg1、およびループゲインg2のタイミングチャートが示されているが、ループゲインg2の下に、選択信号SCおよび位相誤差平均出力のタイミングチャートが示されている。
なお、図１３では、ループゲインg1、ループゲインg2、選択信号SC、および位相誤差平均出力の他、すなわち、シンボル番号、フレーム情報、選択信号SA、既知シンボルカウント、選択信号SBのタイミングチャートは、図９のタイミングチャートと同様である。
図１３に示すように、ゲイン制御部１４１では、入力シンボルが主信号シンボルのとき、選択信号SAが0となるので、セレクタ１３１によって、主信号区間用g1がセレクタ１５１に出力され、セレクタ１３２によって、主信号区間用g2がアンプ１２２に出力される。セレクタ１５１は、入力シンボルが主信号シンボルのとき、選択信号SBが0となるので、セレクタ１３１からの主信号区間用g1をアンプ１２１に出力する。
また、ゲイン制御部１４１では、入力シンボルが既知シンボルのとき、選択信号SAが1となるので、セレクタ１３１によって、既知区間用g1がセレクタ１５１に出力され、セレクタ１３２によって、既知区間用g2がアンプ１２２に出力される。セレクタ１５１は、入力シンボルが既知シンボルのとき、選択信号SAが1となるが、既知区間の先頭からpシンボル間は選択信号SBが1となるので、その間、0をアンプ１２１に出力する。これにより、既知区間の先頭からpシンボル間、位相誤差補正が停止される。
また、位相誤差平均算出部１４２では、位相誤差平均値θavgが算出され、n+s+p-1番目の入力シンボルとなるとき、選択信号SCが1となるので、位相誤差平均値θavgを演算部１４３に出力する。そして、演算部１４３では、図１２に示したように、ループフィルタ１１４からの位相補正量と、位相誤差平均算出部１４２からの位相誤差平均値θavgとが加算され、初期位相誤差を補正する。
そして、n+s+pシンボル目になると、選択信号SBが0となるので、セレクタ１５１は、n+s+tシンボル目まで、セレクタ１３１からの既知区間用g1をアンプ１２１に出力する。そのとき、演算部１４３は、ループフィルタ１１４からの出力に応じて、位相補正量をNCO１１５に供給する。
以上のように、図１０の搬送波周波数/位相同期回路では、初期位相誤差を、n+sシンボル目の後のpシンボル間で平均し、これをループフィルタ１１４により出力される位相誤差量に加算し、位相補正を行う。また、n+sシンボル目の後のpシンボル間における、選択信号SBを1に制御することで、既知区間の先頭からpシンボル間は既知区間用g1が0に制御され、pシンボルの間、位相誤差補正が停止される。
これにより、上記の式（６）にも示したように、既知区間の先頭で検出される位相誤差θn+s、すなわち、初期位相誤差の影響を完全に取り除くことができる。その結果、PLLの収束を正確にすることが可能となる。
ところで、位相誤差平均値θavgであるが、上述したような、ループフィルタ１１４からの位相補正量と加算させるのではなく、例えば、この位相誤差平均値θavgを、推定された理想シンボルの位相に加算することにより、位相誤差θn+sの影響を取り除くことも可能である。そこで、次に、この位相誤差平均値θavgを、推定された理想シンボルの位相に加算し、位相誤差θn+sの影響を取り除く方法について説明する。
図１４は、本発明を適用した搬送波周波数/位相同期回路の一実施の形態の他の構成を説明するブロック図である。
なお、図１４では、図１０と同様の箇所には、同一の符号が付してあり、処理が同じ部分に関しては、その説明は繰り返しになるので省略する。この例においては、位相誤差推定部１１３および位相誤差平均算出部１４２の代わりに、位相誤差推定部１７１および位相誤差平均算出部１７２が設けられ、さらに、演算部１４３が取り除かれている。
位相誤差推定部１７１には、位相算出部１１２から入力シンボルの位相が供給される。位相誤差推定部１７１は、位相誤差平均算出部１７２からの位相誤差平均値θavg_holdに応じて、位相算出部１１２からの入力シンボルと理想値との位相誤差を推定し、位相誤差θnとして、ループフィルタ１１４および位相誤差平均算出部１７２に供給する。
位相誤差推定部１７１は、送信シンボル位相推定部１８１、演算器１８２、および演算器１８３から構成される。
送信シンボル位相推定部１８１は、理想信号点（理想値）として、例えば硬判定等による既知シンボルのリファレンスとなる情報を演算器１８２に供給する。
演算器１８２は、送信シンボル位相推定部１８１からの理想信号点に、位相誤差平均算出部１７２からの位相誤差平均値θavg_holdを加算し、演算器１８３に供給する。
演算器１８３は、演算器１８２からの位相誤差平均値θavg_holdが加算された理想信号点の位相と、位相算出部１１２により算出された入力シンボルの位相との差を算出し、位相誤差θnとして、ループフィルタ１１４および位相誤差平均算出部１７２に供給する。
位相誤差平均算出部１７２には、位相誤差推定部１７１から位相誤差θnが供給される。位相誤差平均算出部１７２は、位相誤差推定部１７１からの位相誤差θnを基に、位相誤差平均値θavgを算出する。位相誤差平均算出部１７２は、位相誤差平均値θavgがn+sシンボル目からn+s+p-1シンボル目までのpシンボル間の位相誤差の平均となったとき、その位相誤差平均値θavgを、位相誤差平均値θavg_holdとして、位相誤差推定部１７１に供給する。
なお、位相誤差平均算出部１７２においては、図１０の位相誤差平均算出部１４２と比べて、セレクタ１６５の代わりに、レジスタ１９１が設けられており、そのレジスタ１９１によって、pシンボル間の位相誤差平均値θavgがθavg_holdとして次のシンボルから次の既知シンボルの先頭pシンボルまで保持される。
なお、図１４の搬送波周波数/位相同期回路における、その他の構成は、図１０の搬送波周波数/位相同期回路と同様である。
次に、図１５のタイミングチャートを参照して、図１４の位相誤差推定部１７１および位相誤差平均算出部１７２による、位相補正の例について説明する。
図１５では、図１３のタイミングチャートと同様に、シンボル番号、フレーム情報、選択信号SA、既知シンボルカウント、選択信号SB、ループゲインg1、およびループゲインg2のタイミングチャートが示されているが、ループゲインg2の下に、選択信号SCおよび位相誤差平均出力のタイミングチャートの代わりに、位相誤差平均値θavg_holdのタイミングチャートが示されている。
なお、図１５では、位相誤差平均値θavg_holdの他、すなわち、シンボル番号、フレーム情報、選択信号SA、既知シンボルカウント、選択信号SB、ループゲインg1、およびループゲインg2のタイミングチャートは、図１３のタイミングチャートと同様である。
図１５に示すように、位相誤差平均算出部１７２では、入力シンボルが既知区間の先頭からpシンボル（n+s+p-1番目の入力シンボル）目となるとき、算出した位相誤差平均値θavgが、次のシンボルのタイミングで位相誤差推定部１７１に供給される。これにより、位相誤差推定部１７１では、位相誤差平均算出部１７２からの位相誤差平均値θavg_holdに応じて、受信した入力シンボルと理想値との位相誤差θnが推定される。
なお、位相誤差平均値θavg_holdは、1フレーム区間保持される。従って、次の既知区間まで保持され、pシンボル目となったとき、その既知区間の先頭pシンボル間で算出された位相誤差平均値θavgに更新される。
以上のように、本発明を適用した搬送波周波数/位相同期回によれば、PLLの収束を正確にし、従来の特定の周波数の整数倍に誤同期してしまうという問題を解決できる。また、低C/N環境においても安定かつ確実に同期を確立することができる。
例えば、図８の下側で示す、DVB-S.2、QPSK変調、パイロット信号の挿入なし、のフレーム構成では、s=32,400，t=90となる。この場合、C/N=0.0db程度の低C/N環境においても、p=16程度で、1MHz以上の周波数誤差（シンボルレートは28.8MS/sとする）を引き込み、安定して同期を確立することが可能となる。
また、本発明は、例えばDVB-S.2等の既知シンボルの少ないフレーム構成において特に有効となる。
なお、本明細書において、記録媒体に格納されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
また、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
従来の搬送波周波数/位相同期回路を示すブロック図である。 入力シンボルの位相誤差量について説明する図である。 位相引き込みについて説明する図である。 従来の搬送波周波数/位相同期回路を示すブロック図である。 図４の搬送波周波数/位相同期回路の動作を説明するタイミングチャートである。 主信号区間における位相回転について説明する図である。 本発明を適用した搬送波周波数/位相同期回路の一実施の形態の構成を説明するブロック図である。 DVB-S.2におけるフレーム構成について説明する図である。 図７の搬送波周波数/位相同期回路の動作を説明するタイミングチャートである。 本発明を適用した搬送波周波数/位相同期回路の一実施の形態の他の構成を説明するブロック図である。 既知区間における位相誤差平均計算について説明する図である。 位相誤差補正について説明する図である。 図１０の搬送波周波数/位相同期回路の動作を説明するタイミングチャートである。 本発明を適用した搬送波周波数/位相同期回路の一実施の形態の他の構成を説明するブロック図である。 図１４の搬送波周波数/位相同期回路の動作を説明するタイミングチャートである。
符号の説明
１１１ IQ回転部， １１２ 位相算出部， １１３ 位相誤差推定部， １１４ ループフィルタ， １１５ NCO， １１６ ゲイン制御部， １２１ アンプ， １２２ アンプ， １２３ 演算器， １２４ レジスタ， １２５ 演算器， １３１ セレクタ， １３２ セレクタ， １３３ セレクタ， １４１ ゲイン制御部， １４２ 位相誤差平均算出部， １４３ 演算部， １５１ セレクタ， １６１ 演算器， １６２ セレクタ， １６３ レジスタ， １６４ 正規化部， １６５ セレクタ， １７１ 位相誤差推定部， １７２ 位相誤差平均算出部， １８１ 送信シンボル位相推定部， １８２ 演算器， １８３ 演算器， １９１ レジスタ

Claims (6)

  1. 所定の位相の信号を発生する数値制御発振手段と、
    搬送波をディジタル変調した変調信号を復調して得られる復調信号であって、前記搬送波と同位相のI成分と、前記搬送波と直交するQ成分とからなる前記復調信号のシンボルの位相を、前記所定の位相の信号に応じて回転する位相回転手段と、
    回転した前記復調信号のシンボルの位相から位相誤差を推定する位相誤差推定手段と、
    前記位相誤差をフィルタリングし、そのフィルタリングの結果に応じて、前記数値制御発振手段を制御するループフィルタと、
    前記ループフィルタのゲインを、既知シンボルの区間である既知区間または主信号シンボルの区間である主信号区間となる前記復調信号のシンボル単位で制御するゲイン制御手段と
    を備え、
    前記ゲイン制御手段は、前記既知区間の先頭から所定のシンボルまでの既知先頭区間において、直近の主信号区間における位相誤差の影響が抑制されるように前記ゲインを制御する
    同期回路。
  2. 前記ゲイン制御手段は、前記既知先頭区間おいて、前記ループフィルタによるフィルタリング時に保持される値に、前記直近の主信号区間における位相誤差の値として0が加算されるように前記ゲインを制御する
    請求項１に記載の同期回路。
  3. 前記既知先頭区間における位相誤差の平均値を算出する位相誤差平均算出手段と、
    算出された前記平均値を、前記ループフィルタの出力である位相補正量に加算する加算手段と
    をさらに備え、
    前記ゲイン制御手段は、前記ループフィルタにおいて、前記既知先頭区間における位相誤差の補正が停止されるように前記ゲインを制御し、
    前記加算手段は、前記復調信号のシンボルが所定のシンボルとなったとき、前記平均値を前記位相補正量に加算し、
    前記数値制御発振手段は、前記平均値が加算された位相補正量に応じて、前記所定の位相の信号を発生する
    請求項１に記載の同期回路。
  4. 前記既知先頭区間における位相誤差の平均値を算出する位相誤差平均算出手段をさらに備え、
    前記位相誤差推定手段は、前記復調信号のシンボルが前記所定のシンボルとなったとき、前記復調信号のシンボルの位相と、算出された前記平均値を理想信号点に加算して得られる位相との差から前記位相誤差を推定し、
    前記ゲイン制御手段は、前記ループフィルタにおいて、前記既知先頭区間における位相誤差の補正が停止されるように前記ゲインを制御し、
    前記ループフィルタは、推定された位相誤差をフィルタリングし、そのフィルタリングの結果に応じて、前記数値制御発振手段を制御する
    請求項１に記載の同期回路。
  5. 前記主信号区間は、データ区間であり、
    前記既知区間は、パイロット信号が挿入されるとき、フレームヘッダおよびパイロット信号であり、パイロット信号が挿入されないとき、フレームヘッダである
    請求項１に記載の同期回路。
  6. 所定の位相の信号を発生する数値制御発振手段と、
    搬送波をディジタル変調した変調信号を復調して得られる復調信号であって、前記搬送波と同位相のI成分と、前記搬送波と直交するQ成分とからなる前記復調信号のシンボルの位相を、前記所定の位相の信号に応じて回転する位相回転手段と、
    回転した前記復調信号のシンボルの位相から位相誤差を推定する位相誤差推定手段と、
    前記位相誤差をフィルタリングし、そのフィルタリングの結果に応じて、前記数値制御発振手段を制御するループフィルタと、
    前記ループフィルタのゲインを、既知シンボルの区間である既知区間または主信号シンボルの区間である主信号区間となる前記復調信号のシンボル単位で制御するゲイン制御手段と
    を備える同期回路の制御方法において、
    前記既知区間の先頭から所定のシンボルまでの既知先頭区間において、直近の主信号区間における位相誤差の影響が抑制されるように前記ゲインを制御する
    制御方法。
JP2007118941A 2007-04-27 2007-04-27 同期回路およびその制御方法 Expired - Fee Related JP4264585B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007118941A JP4264585B2 (ja) 2007-04-27 2007-04-27 同期回路およびその制御方法
US12/109,708 US8155257B2 (en) 2007-04-27 2008-04-25 Synchronizing circuit and controlling method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007118941A JP4264585B2 (ja) 2007-04-27 2007-04-27 同期回路およびその制御方法

Publications (2)

Publication Number Publication Date
JP2008278174A true JP2008278174A (ja) 2008-11-13
JP4264585B2 JP4264585B2 (ja) 2009-05-20

Family

ID=39886973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007118941A Expired - Fee Related JP4264585B2 (ja) 2007-04-27 2007-04-27 同期回路およびその制御方法

Country Status (2)

Country Link
US (1) US8155257B2 (ja)
JP (1) JP4264585B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012235371A (ja) * 2011-05-06 2012-11-29 Nec Corp 復調装置及び復調方法
WO2015107897A1 (ja) * 2014-01-16 2015-07-23 日本電気株式会社 通信装置、復調装置、搬送波再生装置、位相誤差補償装置、位相誤差補償方法および位相誤差補償プログラムが記憶された記憶媒体

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4264585B2 (ja) * 2007-04-27 2009-05-20 ソニー株式会社 同期回路およびその制御方法
CN101610146B (zh) * 2009-07-23 2011-11-16 西安空间无线电技术研究所 全数字解调中并行插值位同步系统及同步方法
TWI487336B (zh) * 2012-04-24 2015-06-01 Mstar Semiconductor Inc 相位誤差修正裝置及相位誤差修正方法
US9209815B1 (en) * 2014-12-22 2015-12-08 Opel Solar, Inc. Thyristor-based optical charge pump for an optical phase lock loop
TWI635711B (zh) * 2017-04-07 2018-09-11 晨星半導體股份有限公司 相位校準方法及相關的鎖相迴路電路
US10063367B1 (en) * 2017-04-28 2018-08-28 Ciena Corporation Optical clock recovery using feedback phase rotator with non-linear compensation
US10439793B2 (en) * 2017-05-03 2019-10-08 Global Unichip Corporation Device and method for recovering clock and data
CN108880533A (zh) * 2017-05-08 2018-11-23 晨星半导体股份有限公司 相位校准方法及相关的锁相回路电路
CN109309497A (zh) * 2017-07-28 2019-02-05 晨星半导体股份有限公司 相位补偿方法及相关的锁相回路模块
CN109586712A (zh) * 2017-09-28 2019-04-05 晨星半导体股份有限公司 相位误差侦测模块及相关的相位误差侦测方法
CN111106871B (zh) * 2019-12-13 2022-03-01 京信网络系统股份有限公司 一种数据处理方法、装置、设备和存储介质
CN112867135B (zh) * 2020-12-31 2022-07-01 京信网络系统股份有限公司 定时误差估计装置、方法、介质和通信设备
CN115834313B (zh) * 2022-12-26 2024-04-26 成都秀为科技发展有限公司 一种基于帧结构的gpu并行计算qpsk相干解调方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097768A (en) * 1996-11-21 2000-08-01 Dps Group, Inc. Phase detector for carrier recovery in a DQPSK receiver
JPH10224420A (ja) * 1997-02-05 1998-08-21 Toshiba Corp デジタル復調装置のａｆｃ回路
US6148046A (en) * 1998-01-20 2000-11-14 Texas Instruments Incorporated Blind automatic gain control system for receivers and modems
JP2002111768A (ja) 2000-09-26 2002-04-12 Sony Corp デジタル衛星放送復調装置及び方法
US7483508B2 (en) * 2001-11-27 2009-01-27 Texas Instruments Incorporated All-digital frequency synthesis with non-linear differential term for handling frequency perturbations
US7203261B2 (en) * 2003-04-07 2007-04-10 Qualcomm Incorporated Phase locked loop for an OFDM system
US7042972B2 (en) * 2003-04-09 2006-05-09 Qualcomm Inc Compact, low-power low-jitter digital phase-locked loop
US8009775B2 (en) * 2005-03-11 2011-08-30 Qualcomm Incorporated Automatic frequency control for a wireless communication system with multiple subcarriers
US7933322B2 (en) * 2005-12-08 2011-04-26 Electronics And Telecommunications Research Institute Timing lock detection apparatus and method for digital broadcasting receiver
JP4229180B2 (ja) * 2006-12-08 2009-02-25 ソニー株式会社 受信装置、制御方法、及びプログラム
JP4264585B2 (ja) * 2007-04-27 2009-05-20 ソニー株式会社 同期回路およびその制御方法
JP5045448B2 (ja) * 2008-01-16 2012-10-10 ソニー株式会社 信号処理回路、信号処理方法、再生装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012235371A (ja) * 2011-05-06 2012-11-29 Nec Corp 復調装置及び復調方法
WO2015107897A1 (ja) * 2014-01-16 2015-07-23 日本電気株式会社 通信装置、復調装置、搬送波再生装置、位相誤差補償装置、位相誤差補償方法および位相誤差補償プログラムが記憶された記憶媒体
US9876668B2 (en) 2014-01-16 2018-01-23 Nec Corporation Communication apparatus, demodulation apparatus, carrier reproduction apparatus, phase error compensation apparatus, phase error compensation method, and storage medium on which phase error compensation program has been stored
RU2650179C2 (ru) * 2014-01-16 2018-04-11 Нек Корпорейшн Устройство связи, устройство демодуляции, устройство восстановления несущей, устройство компенсации фазовой ошибки, способ компенсации фазовой ошибки и запоминающий носитель, на котором сохранена программа компенсации фазовой ошибки

Also Published As

Publication number Publication date
US20080267336A1 (en) 2008-10-30
JP4264585B2 (ja) 2009-05-20
US8155257B2 (en) 2012-04-10

Similar Documents

Publication Publication Date Title
JP4264585B2 (ja) 同期回路およびその制御方法
JP4651798B2 (ja) 復調方法および復調器
US7206279B2 (en) OFDM receiving apparatus and method of demodulation in OFDM receiving apparatus
JP4518355B2 (ja) Ｈｄｔｖ受像機の復調器のための位相誤差算定方法
US20090103633A1 (en) Data aided detection of spectrum inversion
EP2053737A2 (en) Signal processing device and method, and digital broadcast receiving device, and method
JP3647377B2 (ja) Ｖｓｂ／ｑａｍ共用受信器及び受信方法
US20070172001A1 (en) Demodulation circuit and demodulation method
US20100232491A1 (en) Receiver and receiving method
JP4263487B2 (ja) 位相トラッキング・システム
JP4229180B2 (ja) 受信装置、制御方法、及びプログラム
WO2016056395A1 (ja) 受信装置、受信方法、およびプログラム
EP3259890B1 (en) Local oscillator phase noise tracking for single carrier transmission
JP2010050834A (ja) Ｏｆｄｍデジタル信号等化装置、等化方法及び中継装置
JP2000165346A (ja) Ｏｆｄｍ復調装置
JP4985535B2 (ja) 復調回路
JP2001333349A (ja) Ｂｓディジタル放送受信装置及びｂｓディジタル放送受信方法
JP2001345869A (ja) キャリア再生回路とデジタル信号受信装置
JP2009094942A (ja) 受信装置及び受信方法
EP3493498B1 (en) Receiving device and method, and demodulation device
JP2006108817A (ja) 周波数制御装置、無線通信装置及び周波数制御方法
JPH09247571A (ja) 信号受信機
JP2009033492A (ja) クロック信号制御回路及びｏｆｄｍ受信機
JP2001111641A (ja) 準同期検波方式による復調器
JP2009225128A (ja) 搬送波再生回路

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140227

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees