JP2001217265A - ゲート転流型ターンオフサイリスタモジュール - Google Patents
ゲート転流型ターンオフサイリスタモジュールInfo
- Publication number
- JP2001217265A JP2001217265A JP2000023778A JP2000023778A JP2001217265A JP 2001217265 A JP2001217265 A JP 2001217265A JP 2000023778 A JP2000023778 A JP 2000023778A JP 2000023778 A JP2000023778 A JP 2000023778A JP 2001217265 A JP2001217265 A JP 2001217265A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- thyristor
- gate terminal
- plate
- terminal plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/165—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Thyristors (AREA)
Abstract
タンス成分を低減するとともに、組み立てを容易化す
る。 【解決手段】 ネジ8によって互いに締結された一組の
金属リング7A,7Cによって、GCTサイリスタ90
のゲート端子板1、駆動装置の接続基板70、および、
カソード電極板10が挟まれている。カソード電極板1
0は、GCTサイリスタ90のカソードポスト電極31
に接続されている。ネジ8は、金属リング7Aおよびゲ
ート端子板1から、絶縁体9によって電気的に絶縁され
ている。この構成によって、ゲート端子板1およびカソ
ード電極板10は、駆動装置の接続基板70の両主面に
配設された第1メタライズ層5および第2メタライズ層
6に、それぞれ、直接に接続される。
Description
ンオフサイリスタモジュールに関し、特に、ゲート電流
の経路の電気抵抗成分およびインダクタンス成分を低減
するとともに、組み立てを容易化するための改良に関す
る。
TOサイリスタと称する)は、大容量パワーエレクトロ
ニクスへの応用に適したデバイスとして幅広く利用され
てきた。しかしながら、GTOサイリスタは、スナバ回
路を必要とし、その動作電圧の増加に伴うスナバ損失の
増加を抑制することが困難であるという問題点があっ
た。これに代わる装置として開発されたゲート転流型タ
ーンオフサイリスタ(以後、GCTサイリスタと称す
る)は、スナバ回路なしでの動作が可能であり、スナバ
損失を解消し得るという利点を有している。
率をGTOサイリスタの100倍程度にまで高め、主電
流をすべてゲート回路に流して(すなわち、転流して)
ターンオフ動作を行うタイプのサイリスタである。この
動作を可能にするために、GCTサイリスタとその駆動
装置とが組み込まれて成るGCTサイリスタモジュール
では、GCTサイリスタと駆動装置とは、GCTサイリ
スタにリング状に設けられたゲート端子板を通じて、互
いに接続されている。
イリスタの部分断面側面図である。図9が示すように、
GCTサイリスタ90には、半導体基板28が備わって
いる。この半導体基板28には、互いに並列に接続され
た複数(例えば数千個)のセグメントと称される微小な
サイリスタ素子(図示を略する)が、複数段(例えば8
段)にわたって同心円状に配列されている。各サイリス
タ素子は、ゲート電流によってターンオンおよびターン
オフが可能である。そして、半導体基板28の下主面に
は、各セグメントに対応した位置に各カソード電極29
bが形成されており、下主面の外周部近傍にはゲート電
極29aが形成されている。
歪緩衝板30およびカソードポスト電極(主電極)31
が、順に配設されている。一方、半導体基板28の上主
面に形成されている図示しないアノード電極の上方に
は、アノード歪緩衝板32およびアノードポスト電極
(主電極)33が、順に配設されている。
リング状ゲート電極34が配設されており、リング状金
属板として構成されるゲート端子板1が、その内周端縁
面においてリングゲート電極34と摺動可能に接触する
ように、配設されている。ゲート端子板1およびリング
状ゲート電極34は、リング状の弾性体35によって、
ゲート電極29aへ押圧されている。弾性体35は、リ
ング状の皿バネあるいは波バネの形態を有しており、リ
ング状絶縁体36を介してゲート端子板1を押圧する。
ト電極31の壁面に沿って、シート状の絶縁体37が配
設されている。絶縁体37は、リング状ゲート電極34
を、カソード歪緩衝板30およびカソードポスト電極3
1から絶縁する役割を果たす。
ードフランジ26が固着されており、アノードポスト電
極33にはアノードフランジ40が固着されている。カ
ソードフランジ26とアノードフランジ40との間に
は、GCTサイリスタ90の主要部を包囲するように、
セラミック等の絶縁物で構成された絶縁筒2が配設され
ている。絶縁筒2は、ゲート端子板1を挟んで上下に分
割されており、さらに、沿面距離を長くするために突起
部42を有している。ゲート端子板1は、その外周部分
が絶縁筒2の側面から外部にリング状に突出することに
より、外部との接続を可能にしている。絶縁筒2はゲー
ト端子板1の上面および下面に密着して固定されてい
る。
43aが固着されており、この接続板43aは、さら
に、リング状のカソードフランジ26に固着されてい
る。同様に、絶縁筒2の上端面には、リング状の接続板
43bが固着されており、この接続板43bは、さら
に、リング状のアノードフランジ40に固着されてい
る。このように、GCTサイリスタ90は、半導体基板
28を収納し外部と気密に保持される収納室を内部に規
定するパッケージ構造を成している。収納室の中の大気
は、不活性ガスで置換されている。
21が所定の間隔で複数個設けられている。図示を略す
るが、GCTサイリスタ90の外観は円盤形状であり、
下面から視ると、カソードポスト電極31、カソードフ
ランジ26、ゲート端子板1が順に同心円状に配列して
いる。また上面から見ると、アノードポスト電極33、
アノードフランジ40、および、ゲート端子板1が、順
に同心円状に配列している。
れる駆動装置の平面図である。この駆動装置は、回路部
であるゲートドライバ15および接続基板70を備えて
いる。接続基板70は、ゲートドライバ15に属する回
路基板(図示を略する)がゲートドライバ15の側方外
部へ延長された部分であり、配線パターン(図示を略す
る)を有しており、ゲートドライバ15とGCTサイリ
スタ90とを電気的に中継する役割を果たす。
を挿入するための開口部であるサイリスタ挿入部71が
形成されており、その周囲には、GCTサイリスタ90
のゲート端子板1を固定するためのネジを貫通させるた
めの複数の貫通孔21Aが形成されている。GCTサイ
リスタ90は、サイリスタ挿入部71にカソードポスト
電極31が下側になるように挿入され、ネジによって接
続基板70へ固定される。それによって、GCTサイリ
スタモジュールが完成する。
板70へ固定されることにより、GCTサイリスタモジ
ュールが組み立てられた後におけるサイリスタ挿入部7
1の周囲の一部を拡大して示す部分拡大平面図である。
また、図12は、図11のA−A接断線に沿った断面図
であり、図13は、B−B切断線に沿った断面図であ
る。
リスタ90は、2種類のネジ8A,8B、3種類の金属
リング7A,7B,7C、および、金属のカソード電極
板(主電極板)10を介して、接続基板70へ固定され
ている。金属リング7A,7B,7C、および、カソー
ド電極板10は、いずれも、電気良導性である。
ているゲート端子板1は、上部の金属リング7Aと中間
の金属リング7Bとによって挟み込まれ、ネジ8Bによ
って固定されている。カソードポスト電極31の下主面
に当接するカソード電極板10と接続基板70は、中間
の金属リング7Bと下部の金属リング7Cとによって挟
み込まれ、ネジ8Aによって固定されている。これによ
って、GCTサイリスタ90と接続基板70とが互いに
固定される。
主面に形成された第1メタライズ層(第1導電層)5、
および、絶縁板4の下主面に形成された第2メタライズ
層(第2導電層)6を有している。また、ネジ8Aと金
属リング7Bとの間には、絶縁体9が介在している。し
たがって、ゲート端子板1は金属リング7Bを通じて第
1メタライズ層5へ電気的に接続され、カソードポスト
電極31は、カソード電極板10を通じて第2メタライ
ズ層6へ電気的に接続される。
い一対の外部主電極によって、カソードポスト電極31
(直接には、カソード電極板10)およびアノードポス
ト電極33が挟み込まれ、さらに押圧された状態で、使
用に供される。すなわち、GCTサイリスタ90は、圧
接型半導体装置の一種である。
ときには、ゲートドライバ15は、ゲート電極29a
(図9)からカソード電極29bへ向かって電流が流れ
るように、第1メタライズ層5からゲート端子板1へと
電流を流す。このときのゲート電流の上昇率は、通常に
おいて100A/μs以上である。
させるときには、ゲートドライバ15は、ゲート逆電流
の上昇率を高めることにより、アノードポスト電極33
からカソードポスト電極31へ流れる主電流の全てを、
ゲート逆電流として、ゲート端子板1を通じてゲートド
ライバ15へと転流させる。ゲート逆電流の上昇率は、
通常において数千A/μs程度であり、それによって、
GCTサイリスタ90の数千Aもの主電流が、約1μs
の短時間でゲート端子板1へと転流する。
ジュールでは、ゲート端子板1がリング状に形成され、
ゲート端子板1と駆動装置との間の接触面積が大きく確
保されるので、ゲート電流(ゲート逆電流を含む)の経
路の抵抗成分およびインダクタンス成分が低く抑えられ
る。それによって、上記したターンオフ動作が達成され
ている。
GCTサイリスタモジュールでは、ゲート端子板1と第
1メタライズ層5との間に金属リング7Bが介在してい
るために、その分、ゲート電流の経路の抵抗成分および
インダクタンス成分が高く、主電流がさらに大きいGC
Tサイリスタを駆動する上では、障害となっていた。さ
らに、金属リング7Bが介在するために、駆動装置の部
品数が多く、GCTサイリスタモジュールの組み立て
に、時間を要するという問題点があった。
題点を解消するためになされたもので、ゲート電流の経
路の抵抗成分およびインダクタンス成分を低減するとと
もに、組み立てを容易化し得るGCTサイリスタモジュ
ールを提供することを目的とする。
は、ゲート転流型ターンオフサイリスタモジュールであ
って、サイリスタ素子が作り込まれた半導体基板と、前
記半導体基板を挟むように配置された一組の主電極と、
前記半導体基板および前記一組の主電極の周囲を包囲す
る絶縁筒と、前記サイリスタ素子のゲート電極に電気的
に接続されるとともに前記絶縁筒の外周にリング状に張
り出しているゲート端子板と、を有するゲート転流型タ
ーンオフサイリスタと、前記ゲート端子板にゲート電流
を供給するための回路部と、絶縁板と当該絶縁板の第1
および第2主面にそれぞれ配設され前記回路部と電気的
に接続される第1および第2導電層とを含む接続基板
と、を有する駆動回路と、前記一組の主電極の中の一方
主電極に電気的に接続される導電性の主電極板と、前記
ゲート端子板を前記第1導電層に当接させるとともに、
前記主電極板を前記第2導電層に当接させた状態で、前
記ゲート端子板と前記主電極板とを挟むように配設され
る一組のリングと、前記一組のリングを互いに締結する
ネジと、前記ゲート端子板と当該ゲート端子板に接触す
る前記一組のリングの中の一方リング、または、前記主
電極板と当該主電極板に接触する前記一組のリングの中
の他方リングから、前記ネジを電気的に絶縁する絶縁体
と、を備える。
のゲート転流型ターンオフサイリスタモジュールにおい
て、前記絶縁体が、一端に前記ネジの頭部が当接するフ
ランジを有し、前記ゲート端子板と前記一方リング、ま
たは、前記主電極板と前記他方リングを貫通するととも
に、前記ネジを貫通させる筒体である。
のゲート転流型ターンオフサイリスタモジュールにおい
て、前記筒体が、前記第1および第2導電層をも貫通す
る。
第3のいずれかの発明のゲート転流型ターンオフサイリ
スタモジュールにおいて、前記主電極板の材料が非磁性
体である。
第4のいずれかの発明のゲート転流型ターンオフサイリ
スタモジュールにおいて、前記一方リングに覆われる前
記ゲート端子板の環状の領域の中で、前記ネジが貫通す
る部分以外の部位に、切欠部が形成されている。
サイリスタモジュールは、中間の金属リング7Bを除去
し、ゲート端子板1と第1メタライズ層5とが直接に接
続されるように構成される点において、従来のGCTサ
イリスタモジュールとは、特徴的に異なる。なお、以下
の図において、図9〜図13に示したGCTサイリスタ
モジュールと同一部分、ないし、同等の機能を果たす対
応部分には、同一の符号を付して、その詳細な説明を略
する。
タモジュールの構成要素としての駆動装置の平面図であ
る。実施の形態による駆動装置は、図10に示した従来
の駆動装置と、基本構成において変わりはない。図1
は、サイリスタ挿入部71の周囲に、図10よりも多く
の貫通孔21Aが形成された例を示しているが、本発明
のGCTサイリスタモジュールは、この例に限定される
ものではない。
ールの構成要素としてのGCTサイリスタは、例えば、
図9に描かれるGCTサイリスタ90と同一に構成され
る。以下では、GCTサイリスタとして、図9のGCT
サイリスタ90を採用した例を取り上げるが、本発明の
GCTサイリスタモジュールは、この例に限定されるも
のではない。
70へ固定されることにより、GCTサイリスタモジュ
ールが組み立てられた後におけるサイリスタ挿入部71
の周囲の一部を拡大して示す部分拡大平面図である。図
2のC−C接断線に沿った断面図を図3に示す。
リスタ90は、1種類のネジ8、2種類の金属リング7
A,7C、および、カソード電極板10を介して、接続
基板70へ固定されている。金属リング7A,7C、お
よび、カソード電極板10は、いずれも、電気良導性で
ある。接続基板70は、ゲート端子板1とカソード電極
板10とに挟まれ、さらに、ゲート端子板1とカソード
電極板10は、上部の金属リング7Aと下部の金属リン
グ7Cとによって挟まれている。そして、上部の金属リ
ング7Aと下部の金属リング7Cとは、取り付け穴21
および貫通孔21Aを貫通するネジ8によって締結され
ている。これによって、GCTサイリスタ90と接続基
板70とが互いに固定される。ネジ8は金属で形成され
ている。
主面に形成された第1メタライズ層5、および、絶縁板
4の下主面に形成された第2メタライズ層6を有してい
る。また、ネジ8と金属リング8Aとの間、および、ネ
ジ8とゲート端子板1との間には、絶縁体9が介在して
いる。したがって、ゲート端子板1は第1メタライズ層
5へ直接に電気的に接続され、カソード電極板10は第
2メタライズ層6へ直接に電気的に接続される。
ュールとは異なり、ゲート端子板1と第1メタライズ層
5との間に、金属リング7Bが介在しないので、ゲート
電流の経路の抵抗成分およびインダクタンス成分を低減
することができる。また、金属リング7Bが除去される
のに加えて、二種類のネジ8A,8Bを必要とせず、一
種類のネジ8で足りるので、従来のGCTサイリスタモ
ジュールに比べて、組み立て工程がより容易である。
ジ)を有する円筒体として構成されているので、組み立
て工程において、複雑な作業を要することなく、ネジ8
と金属リング7Aとの間、および、ネジ8とゲート端子
板1との間を、確実に絶縁することが可能である。ま
た、カソード電極板10は、好ましくは、非磁性の金属
で構成される。それによって、GCTサイリスタモジュ
ールが高周波動作を行う際に、外部の回路が生成する磁
界により局部的に電磁誘導を受け、それにより発熱する
という現象を、抑制することが可能となる。
付きの円筒体であって、しかも、第1メタライズ層5お
よび第2メタライズ層6をも貫通するように形成されて
もよい。それによって、第1および第2メタライズ層
5,6と、ネジ8との間の絶縁性をも高めることが可能
となる。
リング7Cに螺合し、絶縁体9によって上部の金属リン
グ7Aおよびゲート端子板1と電気的に絶縁される例を
示した。これに対して、図5または図6が示すように、
ネジ8は金属リング7Aに螺合し、絶縁体9によって下
部の金属リング7Aおよびカソード電極板10と電気的
に絶縁されてもよい。図5の例では、絶縁体9は、フラ
ンジ付きの円筒体として形成され、下部の金属リング7
C、および、カソード電極板10を貫通しており、図6
の例では、下部の金属リング7Cから第1メタライズ層
5までを貫通している。
ート端子板1の外周に沿って、選択的に切欠部11を形
成することも可能である。この形態では、駆動装置の平
面図は、図1に替えて、図10と同等に描かれてもよ
い。図7は、ゲート端子板1に切欠部11を有するGC
Tサイリスタモジュールについて、サイリスタ挿入部7
1の周囲の一部を拡大して示す部分拡大平面図である。
図7のC−C接断線に沿った断面図は、図3と同一に描
かれ、D−D切断線に沿った断面図は、図8で表され
る。
を、ネジ8が貫通する取り付け穴21の部位を避けて形
成することにより、ゲート端子板1と第1メタライズ層
5との間の電気的接触を妨げることなく、ゲート端子板
1の材料を節減することができる。ネジ8が貫通する取
り付け穴21から離れた部位では、ネジ8の締結力に由
来してゲート端子板1と第1メタライズ層5との間に作
用する押圧力は、比較的弱いので、この部位に切欠部1
1を形成しても、ゲート電流の経路における抵抗成分お
よびインダクタンス成分への影響は、比較的緩やかであ
る。
子板と第1導電層との間にリングが介在せず、それらが
直接に接続されるので、ゲート電流の経路における抵抗
成分およびインダクタンス成分が低減される。それによ
り、より大きな主電流を転流させることが可能となる。
また、部品数が節減されるので、組み立てが容易化され
るとともに、組み立てコストが節減される。
ランジを有する筒体であるので、ゲート端子板または主
電極板等と、ネジとの間の絶縁が、組み立て工程におい
て、複雑な作業を要することなく、確実に達成される。
ての筒体が第1および第2導電層をも貫通するので、第
1および第2導電層とネジとの間の絶縁性が高められ
る。
材料が非磁性体であるので、高周波動作にともなう発熱
を抑えることができる。
板のネジが貫通する部分以外の部位、すなわち、ゲート
端子板と第1導電層との間に作用する押圧力が比較的弱
い部位に、切欠部が形成されているので、ゲート電流の
経路における抵抗成分およびインダクタンス成分に大き
な影響を与えることなく、ゲート端子板の材料を節減す
ることができる。
る。
側面図である。
分断面側面図である。
分断面側面図である。
分平面図である。
ある。
る。
る。
メタライズ層(第1導電層)、6 第2メタライズ層
(第2導電層)、7A 金属リング(リング)、7C
金属リング(リング)、8 ネジ、9 絶縁体、10
カソード電極板(主電極板)、11 切欠部、15 ゲ
ートドライバ(回路部)、28 半導体基板、31 カ
ソードポスト電極(主電極)、33 アノードポスト電
極(主電極)、70 接続基板、90 ゲート転流型タ
ーンオフサイリスタ。
Claims (5)
- 【請求項1】 サイリスタ素子が作り込まれた半導体基
板と、 前記半導体基板を挟むように配置された一組の主電極
と、 前記半導体基板および前記一組の主電極の周囲を包囲す
る絶縁筒と、 前記サイリスタ素子のゲート電極に電気的に接続される
とともに前記絶縁筒の外周にリング状に張り出している
ゲート端子板と、を有するゲート転流型ターンオフサイ
リスタと、 前記ゲート端子板にゲート電流を供給するための回路部
と、 絶縁板と当該絶縁板の第1および第2主面にそれぞれ配
設され前記回路部と電気的に接続される第1および第2
導電層とを含む接続基板と、を有する駆動回路と、 前記一組の主電極の中の一方主電極に電気的に接続され
る導電性の主電極板と、 前記ゲート端子板を前記第1導電層に当接させるととも
に、前記主電極板を前記第2導電層に当接させた状態
で、前記ゲート端子板と前記主電極板とを挟むように配
設される一組のリングと、 前記一組のリングを互いに締結するネジと、 前記ゲート端子板と当該ゲート端子板に接触する前記一
組のリングの中の一方リング、または、前記主電極板と
当該主電極板に接触する前記一組のリングの中の他方リ
ングから、前記ネジを電気的に絶縁する絶縁体と、を備
えるゲート転流型ターンオフサイリスタモジュール。 - 【請求項2】 前記絶縁体が、一端に前記ネジの頭部が
当接するフランジを有し、前記ゲート端子板と前記一方
リング、または、前記主電極板と前記他方リングを貫通
するとともに、前記ネジを貫通させる筒体である、請求
項1に記載のゲート転流型ターンオフサイリスタモジュ
ール。 - 【請求項3】 前記筒体が、前記第1および第2導電層
をも貫通する、請求項2に記載のゲート転流型ターンオ
フサイリスタモジュール。 - 【請求項4】 前記主電極板の材料が非磁性体である、
請求項1ないし請求項3のいずれかに記載のゲート転流
型ターンオフサイリスタモジュール。 - 【請求項5】 前記一方リングに覆われる前記ゲート端
子板の環状の領域の中で、前記ネジが貫通する部分以外
の部位において、切欠部が形成されている、請求項1な
いし請求項4のいずれかに記載のゲート転流型ターンオ
フサイリスタモジュール。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000023778A JP4077130B2 (ja) | 2000-02-01 | 2000-02-01 | ゲート転流型ターンオフサイリスタモジュール |
US09/625,000 US6339231B1 (en) | 2000-02-01 | 2000-07-25 | Gate commutated turn-off thyristor module |
CH01977/00A CH695406A5 (de) | 2000-02-01 | 2000-10-06 | Gategleichgerichtetes Turn-Off Thyristormodul. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000023778A JP4077130B2 (ja) | 2000-02-01 | 2000-02-01 | ゲート転流型ターンオフサイリスタモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001217265A true JP2001217265A (ja) | 2001-08-10 |
JP4077130B2 JP4077130B2 (ja) | 2008-04-16 |
Family
ID=18549889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000023778A Expired - Fee Related JP4077130B2 (ja) | 2000-02-01 | 2000-02-01 | ゲート転流型ターンオフサイリスタモジュール |
Country Status (3)
Country | Link |
---|---|
US (1) | US6339231B1 (ja) |
JP (1) | JP4077130B2 (ja) |
CH (1) | CH695406A5 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005062444B4 (de) | 2005-03-14 | 2019-02-21 | Mitsubishi Denki K.K. | Halbleitervorrichtungen und Herstellungsverfahren für eine Halbleitervorrichtung |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4152575B2 (ja) * | 2000-09-28 | 2008-09-17 | 三菱電機株式会社 | 半導体装置 |
EP3557710A1 (en) * | 2018-04-20 | 2019-10-23 | CMP Products Limited | Appartus for retaining electrical cables |
CN115621233B (zh) * | 2022-12-01 | 2023-05-16 | 清华大学 | 一种用于全控型电力电子器件的管壳 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4059330B2 (ja) * | 1998-06-11 | 2008-03-12 | 有限会社 エルメック | Gtoサイリスタのゲートドライブ装置 |
JP4129082B2 (ja) * | 1998-07-30 | 2008-07-30 | 三菱電機株式会社 | 圧接型半導体装置及びそのリング状ゲート端子並びに電力応用装置 |
-
2000
- 2000-02-01 JP JP2000023778A patent/JP4077130B2/ja not_active Expired - Fee Related
- 2000-07-25 US US09/625,000 patent/US6339231B1/en not_active Expired - Lifetime
- 2000-10-06 CH CH01977/00A patent/CH695406A5/de not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005062444B4 (de) | 2005-03-14 | 2019-02-21 | Mitsubishi Denki K.K. | Halbleitervorrichtungen und Herstellungsverfahren für eine Halbleitervorrichtung |
Also Published As
Publication number | Publication date |
---|---|
US6339231B1 (en) | 2002-01-15 |
CH695406A5 (de) | 2006-04-28 |
JP4077130B2 (ja) | 2008-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100305227B1 (ko) | 턴오프고전력반도체컴포넌트 | |
JP4138192B2 (ja) | 半導体スイッチ装置 | |
JP3319569B2 (ja) | 圧接型半導体装置 | |
EP1225634B1 (en) | Press-contact type semiconductor device | |
JPH05243305A (ja) | 電子回路装置 | |
JP2011507244A (ja) | ゲート接続を備えた半導体スイッチング・デバイス | |
JP4077130B2 (ja) | ゲート転流型ターンオフサイリスタモジュール | |
US5043795A (en) | Semiconductor device | |
JP2000049281A (ja) | 半導体装置 | |
US6445013B1 (en) | Gate commutated turn-off semiconductor device | |
JPH06232303A (ja) | 電力用半導体素子 | |
JP4137309B2 (ja) | ゲート転流型半導体装置 | |
JPH118539A (ja) | 電力半導体スイッチ装置 | |
JPH10294406A (ja) | ハードドライブされたgto用のゲートユニット | |
JPH0666411B2 (ja) | 平形半導体装置 | |
JP3228043B2 (ja) | 平形半導体スイッチの並列接続構造 | |
US6707144B2 (en) | Insulated high speed semiconductor switching device | |
JP2000012833A (ja) | 圧接形半導体素子および電力変換装置 | |
JP3989583B2 (ja) | 圧接型半導体装置 | |
JP3535341B2 (ja) | 圧接型半導体装置 | |
JP3334509B2 (ja) | 半導体装置 | |
JPH09135019A (ja) | 静電誘導サイリスタ | |
JP2634981B2 (ja) | 複合形半導体素子の構造 | |
EP3678173A1 (en) | Electrical device and electrical apparatus | |
JPH0685502U (ja) | モールド型半導体装置を用いた高周波装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050721 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071017 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080131 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4077130 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |