JP2001216886A - 電界放出素子及びその製造方法 - Google Patents
電界放出素子及びその製造方法Info
- Publication number
- JP2001216886A JP2001216886A JP2001000314A JP2001000314A JP2001216886A JP 2001216886 A JP2001216886 A JP 2001216886A JP 2001000314 A JP2001000314 A JP 2001000314A JP 2001000314 A JP2001000314 A JP 2001000314A JP 2001216886 A JP2001216886 A JP 2001216886A
- Authority
- JP
- Japan
- Prior art keywords
- microchip
- etching
- cathode electrode
- gas
- field emission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/304—Field-emissive cathodes
- H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
- H01J1/3044—Point emitters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/304—Field emission cathodes
- H01J2201/30403—Field emission cathodes characterised by the emitter shape
- H01J2201/30407—Microengineered point emitters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/304—Field emission cathodes
- H01J2201/30446—Field emission cathodes characterised by the emitter material
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 電界放出素子及びその製造方法を提供する。
【解決手段】 ナノスケールの微細構造の表面粗度を有
するマイクロチップを備える。ナノチップの集成体、即
ちナノスケールの微細構造の表面粗度を有するマイクロ
チップは、低ゲート電圧下においても、放出電流が高い
ので、消費電力を減らすことができる。
するマイクロチップを備える。ナノチップの集成体、即
ちナノスケールの微細構造の表面粗度を有するマイクロ
チップは、低ゲート電圧下においても、放出電流が高い
ので、消費電力を減らすことができる。
Description
【0001】
【発明の属する技術分野】本発明は、ビーム電流が高く
て低い動作電圧を有する電界放出素子(FED)及びそ
の製造方法に関する。
て低い動作電圧を有する電界放出素子(FED)及びそ
の製造方法に関する。
【0002】
【従来の技術】図1は、従来の構造のFEDが適用され
たFEDパネルの概略的な断面図である。基板1上にC
rなどの金属よりなるカソード電極2が形成され、その
上に非晶質シリコン(a-Si)よりなる抵抗層3が形成
される。抵抗層3上には抵抗層3の表面がその底に露出
されるウェル4aを有するSiO2などの絶縁物質より
なるゲート絶縁層4が形成される。前記ウェル4aの底
には前記抵抗層3上に位置するMoなどの金属よりなる
マイクロチップ5が位置する。一方、前記ゲート絶縁層
4上には前記ウェル4aに対応するゲート6aが形成さ
れたゲート電極6が形成される。そして前記ゲート電極
6の上方には所定距離を維持するアノード電極7が位置
する。前記アノード電極7は、前記基板1と共に密閉さ
れた真空空間を形成する前面板8の内面に形成される。
そして前記前面板8と基板1はスぺーサ(図示せず)など
により一定距離を維持し、その端部はシーリングにより
密閉され、カラーディスプレイ装置の場合、前記アノー
ド電極7上にまたはこれに隣接して蛍光体層(図示せず)
が形成される。
たFEDパネルの概略的な断面図である。基板1上にC
rなどの金属よりなるカソード電極2が形成され、その
上に非晶質シリコン(a-Si)よりなる抵抗層3が形成
される。抵抗層3上には抵抗層3の表面がその底に露出
されるウェル4aを有するSiO2などの絶縁物質より
なるゲート絶縁層4が形成される。前記ウェル4aの底
には前記抵抗層3上に位置するMoなどの金属よりなる
マイクロチップ5が位置する。一方、前記ゲート絶縁層
4上には前記ウェル4aに対応するゲート6aが形成さ
れたゲート電極6が形成される。そして前記ゲート電極
6の上方には所定距離を維持するアノード電極7が位置
する。前記アノード電極7は、前記基板1と共に密閉さ
れた真空空間を形成する前面板8の内面に形成される。
そして前記前面板8と基板1はスぺーサ(図示せず)など
により一定距離を維持し、その端部はシーリングにより
密閉され、カラーディスプレイ装置の場合、前記アノー
ド電極7上にまたはこれに隣接して蛍光体層(図示せず)
が形成される。
【0003】このような従来のFEDはマイクロチップ
からの電子放出量が少なく、従って高い電流の電子ビー
ムを得るためには高いゲート電圧が求められる。しか
し、ゲート電圧を一定限度以上にすれば、素子漏れ電流
及びライフタイムの問題があるためにゲート電圧を上げ
るのに限界がある。また実験的にゲート電圧の増加に従
ってアーキング頻度数が高くなることが観察された。内
部アーキングが発生すれば、電子が通過するゲート電極
6のゲート6aの縁部で損傷が発生するが、アノード電
極7とゲート電極6の電気的ショート現象を起こすこと
によってゲート電極6に高いアノード電圧がかかり、こ
れによりゲート電極6の下部のゲート絶縁層4とウェル
4aの底に露出された抵抗層3に損傷を与える。このよ
うな損傷の可能性はゲート及びアノード電圧が増加する
ほどさらに高くなる。
からの電子放出量が少なく、従って高い電流の電子ビー
ムを得るためには高いゲート電圧が求められる。しか
し、ゲート電圧を一定限度以上にすれば、素子漏れ電流
及びライフタイムの問題があるためにゲート電圧を上げ
るのに限界がある。また実験的にゲート電圧の増加に従
ってアーキング頻度数が高くなることが観察された。内
部アーキングが発生すれば、電子が通過するゲート電極
6のゲート6aの縁部で損傷が発生するが、アノード電
極7とゲート電極6の電気的ショート現象を起こすこと
によってゲート電極6に高いアノード電圧がかかり、こ
れによりゲート電極6の下部のゲート絶縁層4とウェル
4aの底に露出された抵抗層3に損傷を与える。このよ
うな損傷の可能性はゲート及びアノード電圧が増加する
ほどさらに高くなる。
【0004】
【発明が解決しようとする課題】本発明の目的は、低動
作電圧下でも高電流の電子放出が可能な電界放出素子と
その製造方法を提供することにある。
作電圧下でも高電流の電子放出が可能な電界放出素子と
その製造方法を提供することにある。
【0005】
【課題を解決するための手段】前記目的を達成するため
に本発明によれば、基板と、前記基板に形成されるカソ
ード電極と、前記カソード電極上に形成され、ナノスケ
ールの微細構造の表面粗度を有するマイクロチップと、
前記マイクロチップが位置する空間を提供するウェルを
備えて前記カソード電極上に形成されるゲート絶縁層
と、前記ゲート絶縁層上に形成されて前記マイクロチッ
プに対応するゲートを有するゲート電極とを備える電界
放出素子が提供される。前記本発明の電界放出素子にお
いて、前記カソード電極の上部またはカソード電極の下
部またはカソード電極の上部及び下部に抵抗層が形成さ
れていることが望ましい。
に本発明によれば、基板と、前記基板に形成されるカソ
ード電極と、前記カソード電極上に形成され、ナノスケ
ールの微細構造の表面粗度を有するマイクロチップと、
前記マイクロチップが位置する空間を提供するウェルを
備えて前記カソード電極上に形成されるゲート絶縁層
と、前記ゲート絶縁層上に形成されて前記マイクロチッ
プに対応するゲートを有するゲート電極とを備える電界
放出素子が提供される。前記本発明の電界放出素子にお
いて、前記カソード電極の上部またはカソード電極の下
部またはカソード電極の上部及び下部に抵抗層が形成さ
れていることが望ましい。
【0006】また、前記目的を達成するために本発明に
よれば、基板上にカソード電極、ウェルを有するゲート
絶縁層、ゲートを有するゲート電極、前記ウェルの底に
露出された前記カソード電極上に位置するマイクロチッ
プを形成する段階と、前記マイクロチップを含む前記ウ
ェル内部にカーボンポリマー層を形成する段階と、前記
カーボンポリマーに対して蝕刻性を有するO2ガスと前
記マイクロチップに対して蝕刻性を有するガスが混合さ
れた反応ガスとを用いてプラズマエッチング法により蝕
刻を行って、前記カーボンポリマー層を除去すると共に
前記マイクロチップの表面がナノスケールの表面粗度を
有するようにマイクロチップの表面をエッチングする段
階とを含む電界放出素子の製造方法が提供される。
よれば、基板上にカソード電極、ウェルを有するゲート
絶縁層、ゲートを有するゲート電極、前記ウェルの底に
露出された前記カソード電極上に位置するマイクロチッ
プを形成する段階と、前記マイクロチップを含む前記ウ
ェル内部にカーボンポリマー層を形成する段階と、前記
カーボンポリマーに対して蝕刻性を有するO2ガスと前
記マイクロチップに対して蝕刻性を有するガスが混合さ
れた反応ガスとを用いてプラズマエッチング法により蝕
刻を行って、前記カーボンポリマー層を除去すると共に
前記マイクロチップの表面がナノスケールの表面粗度を
有するようにマイクロチップの表面をエッチングする段
階とを含む電界放出素子の製造方法が提供される。
【0007】前記本発明の電界放出素子の製造方法にお
いて、前記カーボンポリマー層はポリイミドまたはフォ
トレジストにより形成されることが望ましい。前記カー
ボンポリマー層は反応性イオンエッチング法(RIE)
により蝕刻し、前記マイクロチップとカーボンポリマー
との蝕刻速度の差異を調節して前記マイクロチップの表
面粗度を調節し、前記蝕刻速度の調節はプラズマパワ
ー、前記反応ガス中のマイクロチップの蝕刻ガスに対す
る酸素の含量比、プラズマ工程圧力のうちの少なくとも
いずれか一つの調節によりなされることが望ましい。
尚、前記プラズマパワーとは、プラズマを構成する各種
パラメータのうち、蝕刻(エッチング)に寄与するパラ
メータの大きさ、例えばプラズマの表面密度又は大きさ
等を意味し、プラズマを生成するための投入電力等を操
作することにより可変なものである。
いて、前記カーボンポリマー層はポリイミドまたはフォ
トレジストにより形成されることが望ましい。前記カー
ボンポリマー層は反応性イオンエッチング法(RIE)
により蝕刻し、前記マイクロチップとカーボンポリマー
との蝕刻速度の差異を調節して前記マイクロチップの表
面粗度を調節し、前記蝕刻速度の調節はプラズマパワ
ー、前記反応ガス中のマイクロチップの蝕刻ガスに対す
る酸素の含量比、プラズマ工程圧力のうちの少なくとも
いずれか一つの調節によりなされることが望ましい。
尚、前記プラズマパワーとは、プラズマを構成する各種
パラメータのうち、蝕刻(エッチング)に寄与するパラ
メータの大きさ、例えばプラズマの表面密度又は大きさ
等を意味し、プラズマを生成するための投入電力等を操
作することにより可変なものである。
【0008】また前記本発明の製造方法において、前記
マイクロチップの材質がモリブデニウム(Mo)、タン
グステン(W)、シリコン、ダイアモンドよりなるグル
ープの中から選択されたいずれか一つまたは少なくとも
二つの混合物よりなされることが望ましい。前記反応ガ
スはO2及びフルオリン(フッ素)系ガスの混合ガスで
あって、前記反応ガスはCF4/O2、SF6/O2、
CHF3/O2、CF4/SF6/O2、CF4/CH
F3/O2、SF6/CHF3/O2のうち少なくとも
いずれか一つを含むことが望ましく、または前記反応ガ
スはO2及びクロリン(塩素)系ガスの混合ガスであっ
て、Cl2/O2、CCl4/O2、Cl2/CCl 4
/O2のうち少なくともいずれか一つを含むことが望ま
しい。
マイクロチップの材質がモリブデニウム(Mo)、タン
グステン(W)、シリコン、ダイアモンドよりなるグル
ープの中から選択されたいずれか一つまたは少なくとも
二つの混合物よりなされることが望ましい。前記反応ガ
スはO2及びフルオリン(フッ素)系ガスの混合ガスで
あって、前記反応ガスはCF4/O2、SF6/O2、
CHF3/O2、CF4/SF6/O2、CF4/CH
F3/O2、SF6/CHF3/O2のうち少なくとも
いずれか一つを含むことが望ましく、または前記反応ガ
スはO2及びクロリン(塩素)系ガスの混合ガスであっ
て、Cl2/O2、CCl4/O2、Cl2/CCl 4
/O2のうち少なくともいずれか一つを含むことが望ま
しい。
【0009】
【発明の実施の形態】以下、添付した図面を参照しなが
ら本発明のFEDとその製造方法の望ましい実施例を詳
細に説明する。図2は本発明のFEDの概略的断面図で
ある。まず図2を参照すれば、基板100上にCrなど
の金属よりなるカソード電極120が形成され、その上
に非晶質シリコンa-Siよりなる抵抗層130が形成
される。抵抗層130上には抵抗層130の表面がその
底に露出されるウェル140aを有するSiO2などの
絶縁物質よりなるゲート絶縁層140が形成される。こ
こで前記抵抗層130は選択的なものであって、抵抗層
130なく前記カソード電極120が前記ウェル140
aを通じて露出されることができ、前記カソード電極1
20の上下部の両側に設けられる。前記ウェル140a
の底には、前記抵抗層130上に位置するMoなどの金
属よりなるものとして、本発明を特徴づけるマイクロチ
ップ150が位置する。前記マイクロチップ150は多
数のナノチップの集成体であって、その表面がナノスケ
ールの表面粗度を有し、モリブデニウム(Mo)、タン
グステン(W)、シリコン、ダイアモンドよりなるグル
ープの中から選択されたいずれか一つまたは少なくとも
二つの混合物で形成される。一方、前記ゲート絶縁層1
40上には前記ウェル140aに対応するゲート160
aが形成されたゲート電極160が形成される。そして
前記ゲート電極160の上方には、アノード電極(図示
せず)及びアノード電極がその内面に形成されるものと
して、前記基板100と共に密閉された真空部を形成す
る前面板(図示せず)が位置する。
ら本発明のFEDとその製造方法の望ましい実施例を詳
細に説明する。図2は本発明のFEDの概略的断面図で
ある。まず図2を参照すれば、基板100上にCrなど
の金属よりなるカソード電極120が形成され、その上
に非晶質シリコンa-Siよりなる抵抗層130が形成
される。抵抗層130上には抵抗層130の表面がその
底に露出されるウェル140aを有するSiO2などの
絶縁物質よりなるゲート絶縁層140が形成される。こ
こで前記抵抗層130は選択的なものであって、抵抗層
130なく前記カソード電極120が前記ウェル140
aを通じて露出されることができ、前記カソード電極1
20の上下部の両側に設けられる。前記ウェル140a
の底には、前記抵抗層130上に位置するMoなどの金
属よりなるものとして、本発明を特徴づけるマイクロチ
ップ150が位置する。前記マイクロチップ150は多
数のナノチップの集成体であって、その表面がナノスケ
ールの表面粗度を有し、モリブデニウム(Mo)、タン
グステン(W)、シリコン、ダイアモンドよりなるグル
ープの中から選択されたいずれか一つまたは少なくとも
二つの混合物で形成される。一方、前記ゲート絶縁層1
40上には前記ウェル140aに対応するゲート160
aが形成されたゲート電極160が形成される。そして
前記ゲート電極160の上方には、アノード電極(図示
せず)及びアノード電極がその内面に形成されるものと
して、前記基板100と共に密閉された真空部を形成す
る前面板(図示せず)が位置する。
【0010】以上のような構造によれば、前記マイクロ
チップ150がナノスケールの表面粗度、即ちナノチッ
プの集成体よりなることより、低ゲート電圧によっても
多量の電子を放出できる。従って低作動電圧により高密
度の電流が得られるので、全体の消費電力を低下させる
ことができる。
チップ150がナノスケールの表面粗度、即ちナノチッ
プの集成体よりなることより、低ゲート電圧によっても
多量の電子を放出できる。従って低作動電圧により高密
度の電流が得られるので、全体の消費電力を低下させる
ことができる。
【0011】以下、本発明のFED製造方法の実施例を
詳細に説明する。図3に示したように、一連の工程に係
る既存の方法により基板100上にカソード電極12
0、抵抗層130、ウェル140aを有するゲート絶縁
層140、ゲート160aを有するゲート電極160、
前記ウェル140aの底に露出された抵抗層130の表
面に位置するマイクロチップ150を順次に形成する。
詳細に説明する。図3に示したように、一連の工程に係
る既存の方法により基板100上にカソード電極12
0、抵抗層130、ウェル140aを有するゲート絶縁
層140、ゲート160aを有するゲート電極160、
前記ウェル140aの底に露出された抵抗層130の表
面に位置するマイクロチップ150を順次に形成する。
【0012】図4に示したように、前記積層上にポリイ
ミドまたはフォトレジストによるカーボンポリマー層1
90をスピンコーティング法により所定厚さに形成す
る。前記カーボンポリマー層190の形成はスピンコー
ティング、ソフトベーキング、硬化過程により形成さ
れ、その厚さは3乃至150μmの範囲に維持される。
ミドまたはフォトレジストによるカーボンポリマー層1
90をスピンコーティング法により所定厚さに形成す
る。前記カーボンポリマー層190の形成はスピンコー
ティング、ソフトベーキング、硬化過程により形成さ
れ、その厚さは3乃至150μmの範囲に維持される。
【0013】図5に示したように、前記カーボンポリマ
ー層190をエッチングする。この時カーボンポリマー
層190のエッチングはプラズマエッチング、特に反応
性イオンエッチング(RIE)に通して乾式蝕刻し、プ
ラズマエッチング時反応ガスはO2を主成分とし、フル
オリン系としてCF4、SF6、CHF3を含むガス、
例えばCF4/O2、SF6/O2、CHF3/O2、
CF4/SF6/O2、CF4/CHF3/O2、SF
6/CHF3/O2のうち少なくともいずれか一つを含
むガスまたは前記反応ガスはO2及びクロリン系ガスの
混合ガスであって、Cl2/O2、CCl4/O2、C
l2/CCl4/O2のうち少なくともいずれか一つを
含むガスである。
ー層190をエッチングする。この時カーボンポリマー
層190のエッチングはプラズマエッチング、特に反応
性イオンエッチング(RIE)に通して乾式蝕刻し、プ
ラズマエッチング時反応ガスはO2を主成分とし、フル
オリン系としてCF4、SF6、CHF3を含むガス、
例えばCF4/O2、SF6/O2、CHF3/O2、
CF4/SF6/O2、CF4/CHF3/O2、SF
6/CHF3/O2のうち少なくともいずれか一つを含
むガスまたは前記反応ガスはO2及びクロリン系ガスの
混合ガスであって、Cl2/O2、CCl4/O2、C
l2/CCl4/O2のうち少なくともいずれか一つを
含むガスである。
【0014】O2プラズマによる乾式蝕刻時にはカーボ
ンポリマー、例えばポリイミド及びフォトレジストは所
定の表面租度、即ち、芝構造を有しながら図5に示した
ように蝕刻される。芝構造とは、局部エッチング率が違
ってエッチングされた表面が微細に粗い構造である。ま
た、フルオリン系またはクロリン系ガスにO2ガスを添
加する理由は、ポリイミドのエッチング率増加、カーボ
ンポリマーがエッチングされることによってマイクロチ
ップがプラズマに露出されるときに、マイクロチップの
先端部をエッチングさせるためである。ここでフォーカ
スゲート絶縁層の蝕刻時、プラズマによるマイクロチッ
プの蝕刻速度はフルオリン系またはクロリン系ガスに対
するO2の比率、工程圧力、プラズマパワーにより調節
される。このようにカーボンポリマー層190が芝構造
にエッチングされるのでマイクロチップの一部表面には
カーボンポリマーが残り、一部はなくなってマイクロチ
ップに対するマスクとして作用する。
ンポリマー、例えばポリイミド及びフォトレジストは所
定の表面租度、即ち、芝構造を有しながら図5に示した
ように蝕刻される。芝構造とは、局部エッチング率が違
ってエッチングされた表面が微細に粗い構造である。ま
た、フルオリン系またはクロリン系ガスにO2ガスを添
加する理由は、ポリイミドのエッチング率増加、カーボ
ンポリマーがエッチングされることによってマイクロチ
ップがプラズマに露出されるときに、マイクロチップの
先端部をエッチングさせるためである。ここでフォーカ
スゲート絶縁層の蝕刻時、プラズマによるマイクロチッ
プの蝕刻速度はフルオリン系またはクロリン系ガスに対
するO2の比率、工程圧力、プラズマパワーにより調節
される。このようにカーボンポリマー層190が芝構造
にエッチングされるのでマイクロチップの一部表面には
カーボンポリマーが残り、一部はなくなってマイクロチ
ップに対するマスクとして作用する。
【0015】従って、前記のようなカーボンポリマー層
190の蝕刻を続ければ、カーボンポリマー層190が
ほとんど除去されるにつれて前記マイクロチップ150
の蝕刻が始まり、最終的には表面がすべすべしていた前
記マイクロチップ150が図2に示したように多数のナ
ノチップの集成体、即ちその表面がナノスケールの粗度
を有する構造に変わる。
190の蝕刻を続ければ、カーボンポリマー層190が
ほとんど除去されるにつれて前記マイクロチップ150
の蝕刻が始まり、最終的には表面がすべすべしていた前
記マイクロチップ150が図2に示したように多数のナ
ノチップの集成体、即ちその表面がナノスケールの粗度
を有する構造に変わる。
【0016】図6は、前記のような工程を経たものであ
って、基板に形成されたナノスケールの表面粗度を有す
るマイクロチップとゲート絶縁層、ゲート電極の構造を
有する電子顕微鏡写真であり、図7は、ナノスケールの
表面粗度を有するマイクロチップの電子顕微鏡による拡
大写真である。前記のような過程を通じて制作されたF
EDをテストした結果、同一な構造の従来のFEDに比
べてゲート駆動電圧が約20V程度減少し、動作電圧が
約40〜50V減少した。ここで、動作電圧(work
ing voltage)とは、衝撃比(duty r
atio)1/90、周波数(frequency)6
0Hzで0.3mAの放出電流値(emission
current)が得られる電圧を意味する。前述され
たようにプラズマ条件に従って、マイクロチップとカー
ボンポリマー層の蝕刻比または蝕刻速度を適当に調節す
ることにより、マイクロチップの高さ、マイクロチップ
のナノスケールの表面粗度を調節できる。前記蝕刻速度
の調節はプラズマパワー、前記反応ガス中のマイクロチ
ップの蝕刻ガスに対する酸素の含量比、プラズマ工程圧
力のうちのいずれか一つの調節によってなされるように
する。
って、基板に形成されたナノスケールの表面粗度を有す
るマイクロチップとゲート絶縁層、ゲート電極の構造を
有する電子顕微鏡写真であり、図7は、ナノスケールの
表面粗度を有するマイクロチップの電子顕微鏡による拡
大写真である。前記のような過程を通じて制作されたF
EDをテストした結果、同一な構造の従来のFEDに比
べてゲート駆動電圧が約20V程度減少し、動作電圧が
約40〜50V減少した。ここで、動作電圧(work
ing voltage)とは、衝撃比(duty r
atio)1/90、周波数(frequency)6
0Hzで0.3mAの放出電流値(emission
current)が得られる電圧を意味する。前述され
たようにプラズマ条件に従って、マイクロチップとカー
ボンポリマー層の蝕刻比または蝕刻速度を適当に調節す
ることにより、マイクロチップの高さ、マイクロチップ
のナノスケールの表面粗度を調節できる。前記蝕刻速度
の調節はプラズマパワー、前記反応ガス中のマイクロチ
ップの蝕刻ガスに対する酸素の含量比、プラズマ工程圧
力のうちのいずれか一つの調節によってなされるように
する。
【0017】図8は、従来の電界放出素子とその素子を
前記のような本発明の製造工程により処理した後の電流
-電圧特性線図である。図8に示したように、本発明の
電界放出素子は従来の電界放出素子に比べて同一電圧下
で最大10倍以上の電流を示すことが分かる。図9と図
10は、特に輝度均一度が悪い従来の電界放出素子とそ
の素子を本発明の製造工程により処理した後の輝度均一
度をデジタルカメラで撮影した写真である。図9と図1
0を比べて分かるように、輝度均一度が非常に不良な従
来の電界放出素子も、本発明の製造工程による処理後輝
度均一度が非常によくなって良質の特性を示すことが分
かる。本発明は図面に示した実施例を参考して説明され
たが、これは例示的なことに過ぎなく、当該技術分野で
通常の知識を有する者であればこれより多様な変形及び
均等な他の実施ができるということが理解できるであろ
う。従って本発明の保護範囲は特許請求の範囲のみによ
り決まるべきである。
前記のような本発明の製造工程により処理した後の電流
-電圧特性線図である。図8に示したように、本発明の
電界放出素子は従来の電界放出素子に比べて同一電圧下
で最大10倍以上の電流を示すことが分かる。図9と図
10は、特に輝度均一度が悪い従来の電界放出素子とそ
の素子を本発明の製造工程により処理した後の輝度均一
度をデジタルカメラで撮影した写真である。図9と図1
0を比べて分かるように、輝度均一度が非常に不良な従
来の電界放出素子も、本発明の製造工程による処理後輝
度均一度が非常によくなって良質の特性を示すことが分
かる。本発明は図面に示した実施例を参考して説明され
たが、これは例示的なことに過ぎなく、当該技術分野で
通常の知識を有する者であればこれより多様な変形及び
均等な他の実施ができるということが理解できるであろ
う。従って本発明の保護範囲は特許請求の範囲のみによ
り決まるべきである。
【0018】
【発明の効果】以上のような本発明の電界放出素子は、
すべすべした構造の従来の電界放出素子のマイクロチッ
プとは違って、微細な多数のナノチップの集成体、即ち
ナノスケールの表面粗度を有するマイクロチップを備
え、従って低ゲート電圧下でも高電流密度を示し、結果
的に高輝度を示す。また、このように低動作電圧下で高
輝度を示すので、動作電圧を低下させることによって、
内部アーキングの可能性を下げることができる。
すべすべした構造の従来の電界放出素子のマイクロチッ
プとは違って、微細な多数のナノチップの集成体、即ち
ナノスケールの表面粗度を有するマイクロチップを備
え、従って低ゲート電圧下でも高電流密度を示し、結果
的に高輝度を示す。また、このように低動作電圧下で高
輝度を示すので、動作電圧を低下させることによって、
内部アーキングの可能性を下げることができる。
【図1】従来の電界放出素子の概略的な断面図である。
【図2】本発明の電界放出素子に係る実施例の概略的な
断面図である。
断面図である。
【図3】本発明の電界放出素子の製造工程図である。
【図4】本発明の電界放出素子の製造工程図である。
【図5】本発明の電界放出素子の製造工程図である。
【図6】本発明の電界放出素子の製造方法により製造さ
れた電界放出素子の断面構造を示す電子顕微鏡写真であ
る。
れた電界放出素子の断面構造を示す電子顕微鏡写真であ
る。
【図7】本発明の電界放出素子の製造方法により製造さ
れた電界放出素子のマイクロチップの構造を示す電子顕
微鏡写真である。
れた電界放出素子のマイクロチップの構造を示す電子顕
微鏡写真である。
【図8】従来の電界放出素子とその素子を本発明により
処理した後の電流-ゲート電圧線図である。
処理した後の電流-ゲート電圧線図である。
【図9】悪い輝度均一度を有する従来の電界放出素子の
前面写真である。
前面写真である。
【図10】図9に示された従来の電界放出素子を本発明
により処理した後の前面写真である。
により処理した後の前面写真である。
100 基板 120 カソード電極 130 抵抗層 140 ゲート絶縁層 140a ウェル 150 マイクロチップ 160a ゲート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 李 亢 雨 大韓民国 京畿道 水原市 八達区 霊通 洞 964−5番地 住公アパート 516棟 102号
Claims (11)
- 【請求項1】 基板と、 前記基板に形成されるカソード電極と、 前記カソード電極上に形成され、ナノスケールの微細構
造の表面粗度を有するマイクロチップと、 前記マイクロチップが位置する空間を提供するウェルを
備えて前記カソード電極上に形成されるゲート絶縁層
と、 前記ゲート絶縁層上に形成されて前記マイクロチップに
対応するゲートを有するゲート電極とを備えることを特
徴とする電界放出素子。 - 【請求項2】 前記カソード電極の上部またはカソード
電極の下部またはカソード電極の上部及び下部に抵抗層
が形成されていることを特徴とする請求項1に記載の電
界放出素子。 - 【請求項3】 基板上にカソード電極、ウェルを有する
ゲート絶縁層、ゲートを有するゲート電極、前記ウェル
の底に露出された前記カソード電極上に位置するマイク
ロチップを形成する段階と、 前記マイクロチップを含む前記ウェル内部にカーボンポ
リマー層を形成する段階と、 前記カーボンポリマーに対して蝕刻性を有するO2ガス
と前記マイクロチップに対して蝕刻性を有するガスが混
合された反応ガスとを用いてプラズマエッチング法によ
り蝕刻を行って、前記カーボンポリマー層を除去すると
共に前記マイクロチップの表面がナノスケールの表面粗
度を有するようにマイクロチップの表面をエッチングす
る段階とを含むことを特徴とする電界放出素子の製造方
法。 - 【請求項4】 前記カーボンポリマー層はポリイミドま
たはフォトレジストにより形成されることを特徴とする
請求項3に記載の電界放出素子の製造方法。 - 【請求項5】 前記カーボンポリマー層は反応性イオン
エッチング法(RIE)により蝕刻することを特徴とす
る請求項3または請求項4に記載の電界放出素子の製造
方法。 - 【請求項6】 前記マイクロチップとカーボンポリマー
との蝕刻速度の差異を調節して前記マイクロチップの表
面粗度を調節することを特徴とする請求項5に記載の電
界放出素子の製造方法。 - 【請求項7】 前記蝕刻速度の調節はプラズマパワー、
前記反応ガス中のマイクロチップの蝕刻ガスに対する酸
素の含量比、プラズマ工程圧力のうちの少なくともいず
れか一つの調節によりなされることを特徴とする請求項
6に記載の電界放出素子の製造方法。 - 【請求項8】 前記マイクロチップの材質がモリブデニ
ウム(Mo)、タングステン(W)、シリコン、ダイア
モンドよりなるグループの中から選択されたいずれか一
つまたは少なくとも二つの混合物よりなり、前記反応ガ
スはO2及びフルオリン系ガスの混合ガスであることを
特徴とする請求項5に記載の電界放出素子の製造方法。 - 【請求項9】 前記反応ガスはCF4/O2、SF6/
O2、CHF3/O2、CF4/SF6/O2、CF4
/CHF3/O2、SF6/CHF3/O2のうち少な
くともいずれか一つを含むことを特徴とする請求項8に
記載の電界放出素子の製造方法。 - 【請求項10】 前記マイクロチップの材質がモリブデ
ニウム(Mo)、タングステン(W)、シリコン、ダイ
アモンドよりなるグループの中から選択されたいずれか
一つまたは少なくとも二つの混合物よりなり、前記反応
ガスはO2及びクロリン系ガスの混合ガスであることを
特徴とする請求項5に記載の電界放出素子の製造方法。 - 【請求項11】 前記反応ガスはCl2/O2、CCl
4/O2、Cl2/CCl4/O2のうち少なくともい
ずれか一つを含むことを特徴とする請求項10に記載の
電界放出素子の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR00-362 | 2000-01-05 | ||
KR10-2000-0000362A KR100480771B1 (ko) | 2000-01-05 | 2000-01-05 | 전계방출소자 및 그 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001216886A true JP2001216886A (ja) | 2001-08-10 |
Family
ID=19636544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001000314A Pending JP2001216886A (ja) | 2000-01-05 | 2001-01-05 | 電界放出素子及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6809464B2 (ja) |
EP (1) | EP1115133B1 (ja) |
JP (1) | JP2001216886A (ja) |
KR (1) | KR100480771B1 (ja) |
DE (1) | DE60110268T2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100464314B1 (ko) * | 2000-01-05 | 2004-12-31 | 삼성에스디아이 주식회사 | 전계방출소자 및 그 제조방법 |
KR100480772B1 (ko) * | 2000-01-05 | 2005-04-06 | 삼성에스디아이 주식회사 | 나노 스케일의 표면 거칠기를 가지는 마이크로 구조물의형성방법 |
US6733354B1 (en) * | 2000-08-31 | 2004-05-11 | Micron Technology, Inc. | Spacers for field emission displays |
JP3703415B2 (ja) * | 2001-09-07 | 2005-10-05 | キヤノン株式会社 | 電子放出素子、電子源及び画像形成装置、並びに電子放出素子及び電子源の製造方法 |
FR2899572B1 (fr) * | 2006-04-05 | 2008-09-05 | Commissariat Energie Atomique | Protection de cavites debouchant sur une face d'un element microstructure |
CN103295853B (zh) * | 2012-02-23 | 2015-12-09 | 清华大学 | 场发射电子源及应用该场发射电子源的场发射装置 |
CN103515168B (zh) * | 2012-06-20 | 2016-01-20 | 清华大学 | 热发射电子器件 |
CN103854935B (zh) * | 2012-12-06 | 2016-09-07 | 清华大学 | 场发射阴极装置及场发射器件 |
DE102013211178A1 (de) * | 2013-06-14 | 2014-12-18 | Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik | Verfahren und Vorrichtung zur Herstellung von Nanospitzen |
JP6750451B2 (ja) * | 2016-10-20 | 2020-09-02 | アイシン精機株式会社 | ブラシレスモータのステータ、ブラシレスモータ、及びこのブラシレスモータを用いたパワースライドドア装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000090811A (ja) * | 1998-09-16 | 2000-03-31 | Agency Of Ind Science & Technol | 冷電子放出素子とその製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5290610A (en) * | 1992-02-13 | 1994-03-01 | Motorola, Inc. | Forming a diamond material layer on an electron emitter using hydrocarbon reactant gases ionized by emitted electrons |
JP3198362B2 (ja) * | 1993-01-29 | 2001-08-13 | キヤノン株式会社 | 電子放出素子及び画像形成装置 |
FR2726689B1 (fr) * | 1994-11-08 | 1996-11-29 | Commissariat Energie Atomique | Source d'electrons a effet de champ et procede de fabrication de cette source, application aux dispositifs de visualisation par cathodoluminescence |
KR100366694B1 (ko) * | 1995-03-28 | 2003-03-12 | 삼성에스디아이 주식회사 | 다중팁전계방출소자의그제조방법 |
US5952987A (en) * | 1996-01-18 | 1999-09-14 | Micron Technology, Inc. | Method and apparatus for improved gray scale control in field emission displays |
KR0181256B1 (ko) * | 1996-02-01 | 1999-03-20 | 김은영 | 침상의 다이아몬드 팁 제조방법 |
JPH09219144A (ja) * | 1996-02-08 | 1997-08-19 | Futaba Corp | 電界放出カソードとその製造方法 |
US5726524A (en) * | 1996-05-31 | 1998-03-10 | Minnesota Mining And Manufacturing Company | Field emission device having nanostructured emitters |
KR100365444B1 (ko) * | 1996-09-18 | 2004-01-24 | 가부시끼가이샤 도시바 | 진공마이크로장치와이를이용한화상표시장치 |
US6020677A (en) * | 1996-11-13 | 2000-02-01 | E. I. Du Pont De Nemours And Company | Carbon cone and carbon whisker field emitters |
US6356014B2 (en) * | 1997-03-27 | 2002-03-12 | Candescent Technologies Corporation | Electron emitters coated with carbon containing layer |
AU4148697A (en) * | 1997-08-22 | 1999-03-16 | Rodney Thomas Cox | Vacuum thermionic converter with thin film carbonaceous field emission |
JP2000285795A (ja) * | 1999-03-31 | 2000-10-13 | Sony Corp | 電子放出源およびその製造方法ならびにディスプレイ装置 |
KR100464314B1 (ko) * | 2000-01-05 | 2004-12-31 | 삼성에스디아이 주식회사 | 전계방출소자 및 그 제조방법 |
-
2000
- 2000-01-05 KR KR10-2000-0000362A patent/KR100480771B1/ko not_active IP Right Cessation
-
2001
- 2001-01-04 EP EP01300052A patent/EP1115133B1/en not_active Expired - Lifetime
- 2001-01-04 DE DE60110268T patent/DE60110268T2/de not_active Expired - Lifetime
- 2001-01-05 US US09/754,273 patent/US6809464B2/en not_active Expired - Fee Related
- 2001-01-05 JP JP2001000314A patent/JP2001216886A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000090811A (ja) * | 1998-09-16 | 2000-03-31 | Agency Of Ind Science & Technol | 冷電子放出素子とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR100480771B1 (ko) | 2005-04-06 |
US6809464B2 (en) | 2004-10-26 |
KR20010068442A (ko) | 2001-07-23 |
DE60110268D1 (de) | 2005-06-02 |
EP1115133A1 (en) | 2001-07-11 |
US20010006321A1 (en) | 2001-07-05 |
EP1115133B1 (en) | 2005-04-27 |
DE60110268T2 (de) | 2006-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4869573B2 (ja) | カーボンナノチューブエミッタを具備する電界放出ディスプレイ及びその製造方法 | |
US20040043219A1 (en) | Pattern forming method for carbon nanotube, and field emission cold cathode and method of manufacturing the cold cathode | |
JP2001216887A (ja) | 電界放出素子及びその製造方法 | |
JP2005183388A (ja) | 電界放出素子、それを適用した表示素子及びその製造方法 | |
US6489710B1 (en) | Electron emitting apparatus, manufacturing method therefor and method of operating electron emitting apparatus | |
JP5153075B2 (ja) | 高密度電界放出素子および前記放出素子を形成するための方法 | |
JP2001216886A (ja) | 電界放出素子及びその製造方法 | |
JP2006086118A (ja) | 電界放出素子及びその製造方法 | |
US6753643B2 (en) | Method for forming uniform sharp tips for use in a field emission array | |
JP2007257994A (ja) | 電界電子放出装置およびその製造方法 | |
JP2004288547A (ja) | 電界放出型電子源およびその製造方法および画像表示装置 | |
JP4093997B2 (ja) | 電子デバイスにおける電子放出を改善するための陽極酸化法 | |
KR100452693B1 (ko) | 전계 방출 소자의 제조방법 | |
JPH08306304A (ja) | 電界放出型電子素子の製造方法 | |
KR20050043206A (ko) | 표면 전도형 전계방출 소자 | |
US20060049736A1 (en) | Method and structure of converging electron-emission source of field-emission display | |
JPH11167860A (ja) | 電子放出素子及びそれを利用した電界放出型ディスプレイ装置、並びにそれらの製造方法 | |
KR19990001351U (ko) | 원형 화소를 갖는 전계방출 표시소자 | |
JP2002197970A (ja) | 電子放出素子の製造方法及び電界放出型ディスプレイ装置の製造方法 | |
JP2007258167A (ja) | 電子放出デバイスとその製造方法及びこれを利用した電子放出ディスプレイ | |
KR20030061577A (ko) | 박막형 전계 방출 소자의 제조방법 | |
JP2006134794A (ja) | 電界放出素子およびその製造方法ならびにその電界放出素子を利用した画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101026 |