JPH08306304A - 電界放出型電子素子の製造方法 - Google Patents
電界放出型電子素子の製造方法Info
- Publication number
- JPH08306304A JPH08306304A JP10746095A JP10746095A JPH08306304A JP H08306304 A JPH08306304 A JP H08306304A JP 10746095 A JP10746095 A JP 10746095A JP 10746095 A JP10746095 A JP 10746095A JP H08306304 A JPH08306304 A JP H08306304A
- Authority
- JP
- Japan
- Prior art keywords
- cold cathode
- field emission
- electronic device
- thermally oxidized
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【目的】 基板に与えるダメージを低減し、一つの電子
放出冷陰極チップ当たりの放出電流の増大を図る。 【構成】 シリコン基板１１の表面を熱酸化し、第一熱
酸化シリコン層１２を形成した後、冷陰極チップが形成
される場所にフォトレジストパターン１３を形成した。
フォトレジストパター１３をマスクとして、ＲＩＥ法に
より第一熱酸化シリコン層１２をエッチング加工して熱
酸化シリコンパターン１２ａを形成した後、フォトレジ
ストパターン１３を除去した。熱酸化シリコンパターン
１２ａをマスクとして、ＥＣＲエッチング法によりシリ
コン基板１１を加工し、該シリコン基板１１から突出し
た円錐形状であって電子放出冷陰極チップの基礎となる
凸部１１ａを形成した。
放出冷陰極チップ当たりの放出電流の増大を図る。 【構成】 シリコン基板１１の表面を熱酸化し、第一熱
酸化シリコン層１２を形成した後、冷陰極チップが形成
される場所にフォトレジストパターン１３を形成した。
フォトレジストパター１３をマスクとして、ＲＩＥ法に
より第一熱酸化シリコン層１２をエッチング加工して熱
酸化シリコンパターン１２ａを形成した後、フォトレジ
ストパターン１３を除去した。熱酸化シリコンパターン
１２ａをマスクとして、ＥＣＲエッチング法によりシリ
コン基板１１を加工し、該シリコン基板１１から突出し
た円錐形状であって電子放出冷陰極チップの基礎となる
凸部１１ａを形成した。
Description
【０００１】
【産業上の利用分野】本発明は、電界放出の原理に基づ
いて電子を放出する電界放出型電子素子の製造方法に関
する。
いて電子を放出する電界放出型電子素子の製造方法に関
する。
【０００２】
【従来の技術】近年、集積回路又は薄膜の分野において
用いられている微細加工技術により、真空中の高電界に
おいて電子を放出する電界放出型電子素子の製造技術の
進歩は目覚ましく、特に極めて小型な構造を有する電界
放出型冷陰極が製造されている。この種の電界放出型冷
陰極は、三極管型の超小型電子管又は超小型電子銃を構
成する主要部品の内、最も基本的な電子放出デバイスで
ある。
用いられている微細加工技術により、真空中の高電界に
おいて電子を放出する電界放出型電子素子の製造技術の
進歩は目覚ましく、特に極めて小型な構造を有する電界
放出型冷陰極が製造されている。この種の電界放出型冷
陰極は、三極管型の超小型電子管又は超小型電子銃を構
成する主要部品の内、最も基本的な電子放出デバイスで
ある。
【０００３】多数の電子放出デバイスを含む電界放出型
電子素子は、例えば、微小三極管や薄型表示素子等の構
成要素として考案されたものである。電界放出型電子素
子の動作及び製造方法は、スタンフォード リサーチ
インスティチュート（Stanford Research Institute）
のシー．エス．スピント（C.A.Spindt）らによるジャー
ナル オブ アプライド フィジックス（Journal of A
pplied Physics）の第４７巻、１２号、５２４８〜５２
６３頁（１９７６年１２月）に発表された研究報告、エ
イチ．エフ．グレイ（H.F,Gray）等による米国特許第
４，３０７，５０７号公報及び第４，５１３，３０８号
公報等で散見される。
電子素子は、例えば、微小三極管や薄型表示素子等の構
成要素として考案されたものである。電界放出型電子素
子の動作及び製造方法は、スタンフォード リサーチ
インスティチュート（Stanford Research Institute）
のシー．エス．スピント（C.A.Spindt）らによるジャー
ナル オブ アプライド フィジックス（Journal of A
pplied Physics）の第４７巻、１２号、５２４８〜５２
６３頁（１９７６年１２月）に発表された研究報告、エ
イチ．エフ．グレイ（H.F,Gray）等による米国特許第
４，３０７，５０７号公報及び第４，５１３，３０８号
公報等で散見される。
【０００４】以下、電界放出型電子素子の従来の製造方
法について、図３（Ａ）〜（Ｆ）を参照しながら説明す
る。先ず、図３（Ａ）に示すように基板電極となるＮ型
シリコン（Ｓｉ）基板３１の表面を熱酸化法により熱酸
化し、第一熱酸化シリコン層３２を形成する。その後、
電子放出冷陰極チップが形成される場所に、通常のフォ
トレジスト工程により冷陰極チップ用のフォトレジスト
パターン３３を形成する。
法について、図３（Ａ）〜（Ｆ）を参照しながら説明す
る。先ず、図３（Ａ）に示すように基板電極となるＮ型
シリコン（Ｓｉ）基板３１の表面を熱酸化法により熱酸
化し、第一熱酸化シリコン層３２を形成する。その後、
電子放出冷陰極チップが形成される場所に、通常のフォ
トレジスト工程により冷陰極チップ用のフォトレジスト
パターン３３を形成する。
【０００５】次に、図３（Ｂ）に示すように、前記フォ
トレジストパター３３をマスクとして、リアクティブ
イオン エッチング（ＲＩＥ）法により第一熱酸化シリ
コン層３２を加工して所望の熱酸化シリコンパターン３
２ａを形成した後、フォトレジストパターン３３を除去
する。この熱酸化シリコンパターン３２ａをマスクとし
て、図３（Ｃ）に示すように平行平板型リアクティブ
イオン エッチング（ＲＩＥ）法によりシリコン基板３
１を加工し、該シリコン基板３１から突出した電子放出
冷陰極チップの基礎となる凸部３１ａを形成する。
トレジストパター３３をマスクとして、リアクティブ
イオン エッチング（ＲＩＥ）法により第一熱酸化シリ
コン層３２を加工して所望の熱酸化シリコンパターン３
２ａを形成した後、フォトレジストパターン３３を除去
する。この熱酸化シリコンパターン３２ａをマスクとし
て、図３（Ｃ）に示すように平行平板型リアクティブ
イオン エッチング（ＲＩＥ）法によりシリコン基板３
１を加工し、該シリコン基板３１から突出した電子放出
冷陰極チップの基礎となる凸部３１ａを形成する。
【０００６】続いて、図３（Ｄ）に示す如く、凸部３１
ａが形成されたシリコン基板３１の表面全体を再び熱酸
化し、第二熱酸化シリコン層３４を形成する。この際、
シリコン基板３１の凸部３１ａの表面も同時に熱酸化さ
れ、先端の尖った電子放出冷陰極チップ３７が形成され
る。そして、このような構造を有するシリコン基板３１
上に図３（Ｅ）に示す如く二酸化シリコンからなる絶縁
層３５を電子ビーム蒸着により形成し、さらに、タング
ステンからなるゲート電極３６を形成する。
ａが形成されたシリコン基板３１の表面全体を再び熱酸
化し、第二熱酸化シリコン層３４を形成する。この際、
シリコン基板３１の凸部３１ａの表面も同時に熱酸化さ
れ、先端の尖った電子放出冷陰極チップ３７が形成され
る。そして、このような構造を有するシリコン基板３１
上に図３（Ｅ）に示す如く二酸化シリコンからなる絶縁
層３５を電子ビーム蒸着により形成し、さらに、タング
ステンからなるゲート電極３６を形成する。
【０００７】最後に、熱酸化シリコンパターン３２ａと
その上に積層した二酸化シリコン層３５ａ及びタングス
テン層３６ａ、並びに電子放出冷陰極チップ３７の表面
に形成された第二熱酸化シリコン層３４をエッチングに
より除去し、図３（Ｆ）に示すようなシリコン基板３１
上の電子放出冷陰極チップ３７を露出させた構造を有す
る電界放出型電子素子を得る。この得られた電界放出型
電子素子において、基板電極であるシリコン基板３１と
ゲート電極３６との間に電圧が印加されると、電子放出
冷陰極チップ３７とゲート電極３６との間に電界が発生
し、電界放出の原理に基づいて電子放出冷陰極チップ３
７から電子が放出される。
その上に積層した二酸化シリコン層３５ａ及びタングス
テン層３６ａ、並びに電子放出冷陰極チップ３７の表面
に形成された第二熱酸化シリコン層３４をエッチングに
より除去し、図３（Ｆ）に示すようなシリコン基板３１
上の電子放出冷陰極チップ３７を露出させた構造を有す
る電界放出型電子素子を得る。この得られた電界放出型
電子素子において、基板電極であるシリコン基板３１と
ゲート電極３６との間に電圧が印加されると、電子放出
冷陰極チップ３７とゲート電極３６との間に電界が発生
し、電界放出の原理に基づいて電子放出冷陰極チップ３
７から電子が放出される。
【０００８】
【発明が解決しようとする課題】電子放出に伴って放出
電流が電極間を流れるが、電子放出冷陰極チップにおけ
る放出電流には限界値が存在し、この限界値を越えると
電子放出冷陰極チップの破壊が起こる。上記従来の電界
放出型電子素子の製造方法によれば、電子放出冷陰極チ
ップの基礎となる凸部を形成する際に、平行平板型ＲＩ
Ｅ法が用いられるために基板がダメージを受け、基板の
電気的特性が劣化し、その結果、放出電流及び放出電流
の限界値が低下するという問題がある。
電流が電極間を流れるが、電子放出冷陰極チップにおけ
る放出電流には限界値が存在し、この限界値を越えると
電子放出冷陰極チップの破壊が起こる。上記従来の電界
放出型電子素子の製造方法によれば、電子放出冷陰極チ
ップの基礎となる凸部を形成する際に、平行平板型ＲＩ
Ｅ法が用いられるために基板がダメージを受け、基板の
電気的特性が劣化し、その結果、放出電流及び放出電流
の限界値が低下するという問題がある。
【０００９】本発明は、上記課題を解決すべくなされた
ものであり、基板に与えるダメージを低減し、一つの電
子放出冷陰極チップ当たりの放出電流の増大を図ること
ができる電界放出型電子素子の製造方法を提供すること
を目的とする。
ものであり、基板に与えるダメージを低減し、一つの電
子放出冷陰極チップ当たりの放出電流の増大を図ること
ができる電界放出型電子素子の製造方法を提供すること
を目的とする。
【００１０】
【課題を解決するための手段】請求項１の電界放出型電
子素子の製造方法は、電界放出の原理に基づいて電子を
放出する電界放出型電子素子の製造方法において、導電
性基板上に冷陰極パターンを形成する工程と、該冷陰極
パターンをマスクとして高密度プラズマエッチング法に
より前記導電性基板を加工して電子放出冷陰極チップの
基礎となる凸部を形成する工程とを含むことを特徴とす
る。
子素子の製造方法は、電界放出の原理に基づいて電子を
放出する電界放出型電子素子の製造方法において、導電
性基板上に冷陰極パターンを形成する工程と、該冷陰極
パターンをマスクとして高密度プラズマエッチング法に
より前記導電性基板を加工して電子放出冷陰極チップの
基礎となる凸部を形成する工程とを含むことを特徴とす
る。
【００１１】請求項２の電界放出型電子素子の製造方法
は、電界放出の原理に基づいて電子を放出する電界放出
型電子素子の製造方法において、導電性基板上に冷陰極
パターンを形成する工程と、該冷陰極パターンをマスク
として高密度プラズマエッチング法により前記導電性基
板を加工して電子放出冷陰極チップの基礎となる凸部を
形成する工程と、前記導電性基板の表面を酸化して酸化
物層を形成する工程と、該酸化物層の一部又は全部を除
去して電子放出冷陰極チップを形成する工程とを含むこ
とを特徴とする。
は、電界放出の原理に基づいて電子を放出する電界放出
型電子素子の製造方法において、導電性基板上に冷陰極
パターンを形成する工程と、該冷陰極パターンをマスク
として高密度プラズマエッチング法により前記導電性基
板を加工して電子放出冷陰極チップの基礎となる凸部を
形成する工程と、前記導電性基板の表面を酸化して酸化
物層を形成する工程と、該酸化物層の一部又は全部を除
去して電子放出冷陰極チップを形成する工程とを含むこ
とを特徴とする。
【００１２】請求項３の電界放出型電子素子の製造方法
は、請求項１又は２において、前記導電性基板は、ケイ
素基板であることを特徴とする。
は、請求項１又は２において、前記導電性基板は、ケイ
素基板であることを特徴とする。
【００１３】請求項４の電界放出型電子素子の製造方法
は、請求項１又は２において、前記高密度プラズマエッ
チング法は、電子サイクロトロン共鳴プラズマエッチン
グ法、ＩＣＰエッチング法又はヘルコン波エッチング法
であることを特徴とする。
は、請求項１又は２において、前記高密度プラズマエッ
チング法は、電子サイクロトロン共鳴プラズマエッチン
グ法、ＩＣＰエッチング法又はヘルコン波エッチング法
であることを特徴とする。
【００１４】
【作用】本発明にかかる電界放出型電子素子の製造方法
によれば、導電性基板上に形成された冷陰極パターンを
マスクとして、高密度プラズマエッチング法により基板
を加工して電子放出冷陰極チップの基礎となる凸部を形
成するので、ＲＩＥ法を用いた場合のように基板が高い
運動エネルギーを持ったイオンによりダメージを受ける
ということがなくなる。
によれば、導電性基板上に形成された冷陰極パターンを
マスクとして、高密度プラズマエッチング法により基板
を加工して電子放出冷陰極チップの基礎となる凸部を形
成するので、ＲＩＥ法を用いた場合のように基板が高い
運動エネルギーを持ったイオンによりダメージを受ける
ということがなくなる。
【００１５】
【実施例】本発明の実施例を図面を参照しながら詳細に
説明する。図１（Ａ）〜（Ｆ）は、本発明にかかる電界
放出型電子素子の製造方法の一実施例を示す側方から見
た素子の要部断面図である。先ず、図１（Ａ）に示すよ
うに基板電極となるＮ型シリコン（Ｓｉ）基板１１の表
面を熱酸化法により熱酸化し、第一熱酸化シリコン層１
２を形成した。その後、電子放出冷陰極チップが形成さ
れる場所に、ＬＳＩ製造工程で用いられる通常のフォト
レジスト工程により冷陰極チップ用のフォトレジストパ
ターン１３を形成した。なお、第一熱酸化シリコン層１
２の形成には、化学蒸着（ＣＶＤ）法、スパッタ法等も
使用可能であるが、膜質、膜厚の均一性が良好で、ゴミ
の発生が少ない熱酸化法が最適であると考えられる。ま
た、本実施例では冷陰極チップ用のフォトレジストパタ
ーン１３の形状を円形としたが、これに限定されるもの
ではない。
説明する。図１（Ａ）〜（Ｆ）は、本発明にかかる電界
放出型電子素子の製造方法の一実施例を示す側方から見
た素子の要部断面図である。先ず、図１（Ａ）に示すよ
うに基板電極となるＮ型シリコン（Ｓｉ）基板１１の表
面を熱酸化法により熱酸化し、第一熱酸化シリコン層１
２を形成した。その後、電子放出冷陰極チップが形成さ
れる場所に、ＬＳＩ製造工程で用いられる通常のフォト
レジスト工程により冷陰極チップ用のフォトレジストパ
ターン１３を形成した。なお、第一熱酸化シリコン層１
２の形成には、化学蒸着（ＣＶＤ）法、スパッタ法等も
使用可能であるが、膜質、膜厚の均一性が良好で、ゴミ
の発生が少ない熱酸化法が最適であると考えられる。ま
た、本実施例では冷陰極チップ用のフォトレジストパタ
ーン１３の形状を円形としたが、これに限定されるもの
ではない。
【００１６】次に、図１（Ｂ）に示すように、前記フォ
トレジストパターン１３をマスクとして、ＬＳＩ製造工
程で用いられる通常のＲＩＥ法により第一熱酸化シリコ
ン層１２をエッチング加工して所望の熱酸化シリコンパ
ターン（冷陰極パターンに相当）１２ａを形成した後、
フォトレジストパターン１３を除去した。フォトレジス
トパターン１３の除去には、酸素プラズマを用いたが、
他の方法によっても可能である。
トレジストパターン１３をマスクとして、ＬＳＩ製造工
程で用いられる通常のＲＩＥ法により第一熱酸化シリコ
ン層１２をエッチング加工して所望の熱酸化シリコンパ
ターン（冷陰極パターンに相当）１２ａを形成した後、
フォトレジストパターン１３を除去した。フォトレジス
トパターン１３の除去には、酸素プラズマを用いたが、
他の方法によっても可能である。
【００１７】この熱酸化シリコンパターン１２ａをマス
クとして、図１（Ｃ）に示すように、基板温度０〜７０
℃、圧力０．４〜２Ｐａ、ＳＦ6（六フッ化硫黄）流量
２０〜１００ｓｃｃｍ及びＲＦ（高周波）電力０〜１０
０Ｗの条件下で高密度プラズマエッチング法の一種であ
る電子サイクロトロン共鳴プラズマ（ＥＣＲ）エッチン
グ法によりシリコン基板１１を加工し、該シリコン基板
１１から突出した円錐形状であって電子放出冷陰極チッ
プの基礎となる凸部１１ａを形成した。
クとして、図１（Ｃ）に示すように、基板温度０〜７０
℃、圧力０．４〜２Ｐａ、ＳＦ6（六フッ化硫黄）流量
２０〜１００ｓｃｃｍ及びＲＦ（高周波）電力０〜１０
０Ｗの条件下で高密度プラズマエッチング法の一種であ
る電子サイクロトロン共鳴プラズマ（ＥＣＲ）エッチン
グ法によりシリコン基板１１を加工し、該シリコン基板
１１から突出した円錐形状であって電子放出冷陰極チッ
プの基礎となる凸部１１ａを形成した。
【００１８】続いて、図１（Ｄ）に示す如く、凸部１１
ａが形成されたシリコン基板１１の表面全体を再び熱酸
化し、第二熱酸化シリコン層１４を形成した。この際、
シリコン基板１１の凸部１１ａの表面も同時に熱酸化さ
れ、先端の尖った電子放出冷陰極チップ１７が形成され
た。そして、このような構造を有するシリコン基板１１
上に図１（Ｅ）に示す如く二酸化シリコンからなる厚さ
０．８〜１μｍの絶縁層１５を電子ビーム蒸着により形
成し、さらに、タングステンからなる厚さ０．２〜０．
５μｍのゲート電極１６を形成した。
ａが形成されたシリコン基板１１の表面全体を再び熱酸
化し、第二熱酸化シリコン層１４を形成した。この際、
シリコン基板１１の凸部１１ａの表面も同時に熱酸化さ
れ、先端の尖った電子放出冷陰極チップ１７が形成され
た。そして、このような構造を有するシリコン基板１１
上に図１（Ｅ）に示す如く二酸化シリコンからなる厚さ
０．８〜１μｍの絶縁層１５を電子ビーム蒸着により形
成し、さらに、タングステンからなる厚さ０．２〜０．
５μｍのゲート電極１６を形成した。
【００１９】最後に、熱酸化シリコンパターン１２ａと
その上に積層した二酸化シリコン層１５ａ及びタングス
テン層１６ａ、並びに電子放出冷陰極チップ１７の表面
に形成された第二熱酸化シリコン層１４をエッチングに
より除去し、図１（Ｆ）に示すようなシリコン基板１１
上の電子放出冷陰極チップ１７を露出させた構造を有す
る電界放出型電子素子を得た。ここで、形成された電子
放出冷陰極チップ１７の形状は、図３（Ｆ）に示された
従来の製造方法により作製された電子放出冷陰極チップ
３７と比較して、冷陰極チップ先端の頂角がより小さ
く、陰極先端における電界集中が大きくなり、低電圧動
作用の電界放出型電子素子に適したものが得られた。
その上に積層した二酸化シリコン層１５ａ及びタングス
テン層１６ａ、並びに電子放出冷陰極チップ１７の表面
に形成された第二熱酸化シリコン層１４をエッチングに
より除去し、図１（Ｆ）に示すようなシリコン基板１１
上の電子放出冷陰極チップ１７を露出させた構造を有す
る電界放出型電子素子を得た。ここで、形成された電子
放出冷陰極チップ１７の形状は、図３（Ｆ）に示された
従来の製造方法により作製された電子放出冷陰極チップ
３７と比較して、冷陰極チップ先端の頂角がより小さ
く、陰極先端における電界集中が大きくなり、低電圧動
作用の電界放出型電子素子に適したものが得られた。
【００２０】また、この得られた電界放出型電子素子に
おいて、基板電極であるシリコン基板１１とゲート電極
１６との間に電圧が印加されると、電子放出冷陰極チッ
プ１７とゲート電極１６との間に電界が発生し、電界放
出の原理に基づいて電子放出冷陰極チップ１７から電子
が放出された。
おいて、基板電極であるシリコン基板１１とゲート電極
１６との間に電圧が印加されると、電子放出冷陰極チッ
プ１７とゲート電極１６との間に電界が発生し、電界放
出の原理に基づいて電子放出冷陰極チップ１７から電子
が放出された。
【００２１】図２（Ａ）〜（Ｆ）は、本発明にかかる電
界放出型電子素子の製造方法の他の実施例を示す側方か
ら見た素子の要部断面図である。先ず、図２（Ａ）に示
すように基板電極となるＮ型シリコン（Ｓｉ）基板２１
の表面を熱酸化法により熱酸化し、第一熱酸化シリコン
層２２を形成した。その後、電子放出冷陰極チップが形
成される場所に、ＬＳＩ製造工程で用いられる通常のフ
ォトレジスト工程により冷陰極チップ用のフォトレジス
トパターン２３を形成した。なお、第一熱酸化シリコン
層２２の形成には、化学蒸着（ＣＶＤ）法、スパッタ法
等も使用可能であるが、膜質、膜厚の均一性が良好で、
ゴミの発生が少ない熱酸化法が最適であると考えられ
る。また、本実施例では冷陰極チップ用のフォトレジス
トパターン２３の形状を円形としたが、これに限定され
るものではない。
界放出型電子素子の製造方法の他の実施例を示す側方か
ら見た素子の要部断面図である。先ず、図２（Ａ）に示
すように基板電極となるＮ型シリコン（Ｓｉ）基板２１
の表面を熱酸化法により熱酸化し、第一熱酸化シリコン
層２２を形成した。その後、電子放出冷陰極チップが形
成される場所に、ＬＳＩ製造工程で用いられる通常のフ
ォトレジスト工程により冷陰極チップ用のフォトレジス
トパターン２３を形成した。なお、第一熱酸化シリコン
層２２の形成には、化学蒸着（ＣＶＤ）法、スパッタ法
等も使用可能であるが、膜質、膜厚の均一性が良好で、
ゴミの発生が少ない熱酸化法が最適であると考えられ
る。また、本実施例では冷陰極チップ用のフォトレジス
トパターン２３の形状を円形としたが、これに限定され
るものではない。
【００２２】次に、図２（Ｂ）に示すように、前記フォ
トレジストパターン２３をマスクとして、ＬＳＩ製造工
程で用いられる通常のＲＩＥ法により第一熱酸化シリコ
ン層２２をエッチング加工して所望の熱酸化シリコンパ
ターン（冷陰極パターンに相当）２２ａを形成した後、
フォトレジストパターン２３を除去した。フォトレジス
トパターン２３の除去には、酸素プラズマを用いたが、
他の方法によっても可能である。
トレジストパターン２３をマスクとして、ＬＳＩ製造工
程で用いられる通常のＲＩＥ法により第一熱酸化シリコ
ン層２２をエッチング加工して所望の熱酸化シリコンパ
ターン（冷陰極パターンに相当）２２ａを形成した後、
フォトレジストパターン２３を除去した。フォトレジス
トパターン２３の除去には、酸素プラズマを用いたが、
他の方法によっても可能である。
【００２３】この熱酸化シリコンパターン２２ａをマス
クとして、図２（Ｃ）に示すように、基板温度０〜７０
℃、圧力０．４〜２Ｐａ、ＳＦ6流量２０〜１００ｓｃ
ｃｍ及びＲＦ電力０〜７０Ｗの条件下で高密度プラズマ
エッチング法の一種であるＥＣＲエッチング法によりシ
リコン基板２１を加工し、該シリコン基板２１から突出
し、かつ、中央部を縮径した電子放出冷陰極チップの基
礎となる凸部２１ａを形成した。
クとして、図２（Ｃ）に示すように、基板温度０〜７０
℃、圧力０．４〜２Ｐａ、ＳＦ6流量２０〜１００ｓｃ
ｃｍ及びＲＦ電力０〜７０Ｗの条件下で高密度プラズマ
エッチング法の一種であるＥＣＲエッチング法によりシ
リコン基板２１を加工し、該シリコン基板２１から突出
し、かつ、中央部を縮径した電子放出冷陰極チップの基
礎となる凸部２１ａを形成した。
【００２４】続いて、図２（Ｄ）に示す如く、凸部２１
ａが形成されたシリコン基板２１の表面全体を再び熱酸
化し、第二熱酸化シリコン層２４を形成した。この際、
シリコン基板２１の凸部２１ａの表面も同時に熱酸化さ
れ、先端が平坦な電子放出冷陰極チップ２７が形成され
た。そして、このような構造を有するシリコン基板２１
上に図２（Ｅ）に示す如く二酸化シリコンからなる厚さ
０．８〜１μｍの絶縁層２５を電子ビーム蒸着により形
成し、さらに、タングステンからなる厚さ０．２〜０．
５μｍのゲート電極２６を形成した。
ａが形成されたシリコン基板２１の表面全体を再び熱酸
化し、第二熱酸化シリコン層２４を形成した。この際、
シリコン基板２１の凸部２１ａの表面も同時に熱酸化さ
れ、先端が平坦な電子放出冷陰極チップ２７が形成され
た。そして、このような構造を有するシリコン基板２１
上に図２（Ｅ）に示す如く二酸化シリコンからなる厚さ
０．８〜１μｍの絶縁層２５を電子ビーム蒸着により形
成し、さらに、タングステンからなる厚さ０．２〜０．
５μｍのゲート電極２６を形成した。
【００２５】最後に、熱酸化シリコンパターン２２ａと
その上に積層した二酸化シリコン層２５ａ及びタングス
テン層２６ａ、並びに電子放出冷陰極チップ２７の表面
に形成された第二熱酸化シリコン層２４をエッチングに
より除去し、図２（Ｆ）に示すようなシリコン基板２１
上の電子放出冷陰極チップ２７を露出させた構造を有す
る電界放出型電子素子を得た。ここで、形成された電子
放出冷陰極チップ２７の形状は、図３（Ｆ）に示された
従来の製造方法により作製された電子放出冷陰極チップ
３７と比較して、冷陰極チップ先端が平坦な円形であ
り、さらに中央部に向かって絞り込まれているため、電
子は冷陰極チップ２７の最上部周辺より均一に放出され
た。すなわち、冷陰極チップ先端への電流集中は起こら
ず、放出電流の大電流化が達成された。
その上に積層した二酸化シリコン層２５ａ及びタングス
テン層２６ａ、並びに電子放出冷陰極チップ２７の表面
に形成された第二熱酸化シリコン層２４をエッチングに
より除去し、図２（Ｆ）に示すようなシリコン基板２１
上の電子放出冷陰極チップ２７を露出させた構造を有す
る電界放出型電子素子を得た。ここで、形成された電子
放出冷陰極チップ２７の形状は、図３（Ｆ）に示された
従来の製造方法により作製された電子放出冷陰極チップ
３７と比較して、冷陰極チップ先端が平坦な円形であ
り、さらに中央部に向かって絞り込まれているため、電
子は冷陰極チップ２７の最上部周辺より均一に放出され
た。すなわち、冷陰極チップ先端への電流集中は起こら
ず、放出電流の大電流化が達成された。
【００２６】なお、ＥＣＲエッチング条件及び第二熱酸
化シリコン層の形成条件を調整することにより、図２
（Ｆ）に示す形状と同様な形状を有する電界放出型電子
素子を得ることができる。また、ガス流量、基板温度、
圧力等の条件をＥＣＲエッチング条件と同程度とするこ
とにより、他の高密度プラズマエッチング法の誘導結合
プラズマ（ＩＣＰ）エッチング法、ヘルコン波エッチン
グ法によってもＥＣＲエッチング法と同様の特性が得ら
れる。ゲート電極の金属材料としてタングステンを用い
たが、これに限定されるものではなく、例えば、モリブ
デン、ニオブ、金、銀、銅、アルミニウム等の金属材料
を使用してもよい。
化シリコン層の形成条件を調整することにより、図２
（Ｆ）に示す形状と同様な形状を有する電界放出型電子
素子を得ることができる。また、ガス流量、基板温度、
圧力等の条件をＥＣＲエッチング条件と同程度とするこ
とにより、他の高密度プラズマエッチング法の誘導結合
プラズマ（ＩＣＰ）エッチング法、ヘルコン波エッチン
グ法によってもＥＣＲエッチング法と同様の特性が得ら
れる。ゲート電極の金属材料としてタングステンを用い
たが、これに限定されるものではなく、例えば、モリブ
デン、ニオブ、金、銀、銅、アルミニウム等の金属材料
を使用してもよい。
【００２７】
【発明の効果】本発明にかかる電界放出型電子素子の製
造方法によれば、導電性基板上に形成された冷陰極パタ
ーンをマスクとして、高密度プラズマエッチング法によ
り基板を加工して電子放出冷陰極チップの基礎となる凸
部を形成することにより、ＲＩＥ法を用いた場合のよう
に基板が高い運動エネルギーを持ったイオンによりダメ
ージを受けるということがなくなり、電子の電界放出特
性の劣化を防止することができると共に、冷陰極チップ
を高エッチング速度で形成することができる。また、高
密度プラズマエッチング法は、エッチング条件を変える
ことにより、基板電位とは独立にプラズマ密度を変える
ことができ、低電圧動作、又は大電流動作に適した形状
の冷陰極チップを形成することができる。
造方法によれば、導電性基板上に形成された冷陰極パタ
ーンをマスクとして、高密度プラズマエッチング法によ
り基板を加工して電子放出冷陰極チップの基礎となる凸
部を形成することにより、ＲＩＥ法を用いた場合のよう
に基板が高い運動エネルギーを持ったイオンによりダメ
ージを受けるということがなくなり、電子の電界放出特
性の劣化を防止することができると共に、冷陰極チップ
を高エッチング速度で形成することができる。また、高
密度プラズマエッチング法は、エッチング条件を変える
ことにより、基板電位とは独立にプラズマ密度を変える
ことができ、低電圧動作、又は大電流動作に適した形状
の冷陰極チップを形成することができる。
【図１】（Ａ）〜（Ｆ）は、本発明にかかる電界放出型
電子素子の製造方法の一実施例を示す側方から見た素子
の要部断面図である。
電子素子の製造方法の一実施例を示す側方から見た素子
の要部断面図である。
【図２】（Ａ）〜（Ｆ）は、本発明にかかる電界放出型
電子素子の製造方法の他の実施例を示す側方から見た素
子の要部断面図である。
電子素子の製造方法の他の実施例を示す側方から見た素
子の要部断面図である。
【図３】（Ａ）〜（Ｆ）は、従来の電界放出型電子素子
の製造方法を示す側方から見た素子の要部断面図であ
る。
の製造方法を示す側方から見た素子の要部断面図であ
る。
１１ シリコン基板 １１ａ 凸部 １２ 熱酸化シリコン層 １２ａ 熱酸化シリコンパターン １３ フォトレジストパターン
Claims (4)
- 【請求項１】 電界放出の原理に基づいて電子を放出す
る電界放出型電子素子の製造方法において、導電性基板
上に冷陰極パターンを形成する工程と、該冷陰極パター
ンをマスクとして高密度プラズマエッチング法により前
記導電性基板を加工して電子放出冷陰極チップの基礎と
なる凸部を形成する工程とを含むことを特徴とする電界
放出型電子素子の製造方法。 - 【請求項２】 電界放出の原理に基づいて電子を放出す
る電界放出型電子素子の製造方法において、導電性基板
上に冷陰極パターンを形成する工程と、該冷陰極パター
ンをマスクとして高密度プラズマエッチング法により前
記導電性基板を加工して電子放出冷陰極チップの基礎と
なる凸部を形成する工程と、前記導電性基板の表面を酸
化して酸化物層を形成する工程と、該酸化物層の一部又
は全部を除去して電子放出冷陰極チップを形成する工程
とを含むことを特徴とする電界放出型電子素子の製造方
法。 - 【請求項３】 前記導電性基板は、ケイ素基板であるこ
とを特徴とする請求項１又は２記載の電界放出型電子素
子の製造方法。 - 【請求項４】 前記高密度プラズマエッチング法は、電
子サイクロトロン共鳴プラズマエッチング法、ＩＣＰエ
ッチング法又はヘルコン波エッチング法であることを特
徴とする請求項１又は２記載の電界放出型電子素子の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10746095A JPH08306304A (ja) | 1995-05-01 | 1995-05-01 | 電界放出型電子素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10746095A JPH08306304A (ja) | 1995-05-01 | 1995-05-01 | 電界放出型電子素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08306304A true JPH08306304A (ja) | 1996-11-22 |
Family
ID=14459746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10746095A Pending JPH08306304A (ja) | 1995-05-01 | 1995-05-01 | 電界放出型電子素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08306304A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100485129B1 (ko) * | 2002-11-13 | 2005-04-25 | 한국전자통신연구원 | 전계 방출 소자의 제조 방법 |
-
1995
- 1995-05-01 JP JP10746095A patent/JPH08306304A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100485129B1 (ko) * | 2002-11-13 | 2005-04-25 | 한국전자통신연구원 | 전계 방출 소자의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4095133A (en) | Field emission device | |
| US4168213A (en) | Field emission device and method of forming same | |
| US5192240A (en) | Method of manufacturing a microelectronic vacuum device | |
| US5214346A (en) | Microelectronic vacuum field emission device | |
| JP3255960B2 (ja) | 冷陰極エミッタ素子 | |
| US5126287A (en) | Self-aligned electron emitter fabrication method and devices formed thereby | |
| EP0501785A2 (en) | Electron emitting structure and manufacturing method | |
| JP2728813B2 (ja) | 電界放出型電子源及びその製造方法 | |
| KR19990038696A (ko) | 전계 방출 소자의 캐소드 팁 제조 방법 | |
| JP3266503B2 (ja) | 側面電界放出素子のための最適ゲート制御設計及び製作方法 | |
| JPH06162919A (ja) | 電界放出冷陰極素子 | |
| JPH07122198A (ja) | カーボンナノチューブトランジスタ | |
| JP2001216886A (ja) | 電界放出素子及びその製造方法 | |
| JPH08306304A (ja) | 電界放出型電子素子の製造方法 | |
| JP2008027781A (ja) | ダイヤモンド電子放出素子およびその製造方法 | |
| RU2089001C1 (ru) | Источник электронов и способ его изготовления | |
| JP2694889B2 (ja) | セルフアラインゲート構造および集束リングの形成法 | |
| JPH05159696A (ja) | 電界放出型電子素子 | |
| KR0163483B1 (ko) | 몰딩 기술에 의한 다이아몬드 팁 필드 에미터 제조방법 | |
| JP2737675B2 (ja) | 縦型微小冷陰極の製造方法 | |
| JPH1012166A (ja) | 電界放出型画像表示装置及びその製造方法 | |
| KR100278502B1 (ko) | 더블 게이트를 갖는 화산형 금속 fea 제조방법 | |
| JP3143679B2 (ja) | 電子放出素子及びその製造方法 | |
| JP3826539B2 (ja) | 冷電子放出素子の製造方法 | |
| JP4093997B2 (ja) | 電子デバイスにおける電子放出を改善するための陽極酸化法 |