JP2001211430A - 補間フェーズの動的計算を使用するフィールドまたはフレーム周波数変換のための方法およびデバイス - Google Patents
補間フェーズの動的計算を使用するフィールドまたはフレーム周波数変換のための方法およびデバイスInfo
- Publication number
- JP2001211430A JP2001211430A JP2000383583A JP2000383583A JP2001211430A JP 2001211430 A JP2001211430 A JP 2001211430A JP 2000383583 A JP2000383583 A JP 2000383583A JP 2000383583 A JP2000383583 A JP 2000383583A JP 2001211430 A JP2001211430 A JP 2001211430A
- Authority
- JP
- Japan
- Prior art keywords
- field
- signal
- memory
- interpolation
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0435—Change or adaptation of the frame rate of the video stream
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【課題】 補間フェーズの動的計算を使用するフィール
ドまたはフレーム周波数変換のための方法およびデバイ
スを提供すること。 【解決手段】 この方法は、入力信号に関係する同期信
号Ｓ１を受信するとＰ Ｗ ＩＮの値を提供し、出力信号に
関係する同期信号Ｓ２を受信するとＰＷ ＯＵＴの値を
提供するように、書込みポインタＰＷの位置を記憶し、
補間フェーズα（１２、１３、１４、１５）を、 【数１１】 となるように、動的に計算を行い、上記の式で、ΔＰ
Ｗ ＦＩＥＬＤが、入力信号のフィールドまたはフレー
ムの記憶のために必要とされるメモリ容量であり、Ｎ
ＣＡＰが、フィールドまたはフレームの数として表現さ
れるメモリ（８）の容量であり、方法がこの値に対応す
るフェーズ補間（２０）を実行することを特徴とする。
ドまたはフレーム周波数変換のための方法およびデバイ
スを提供すること。 【解決手段】 この方法は、入力信号に関係する同期信
号Ｓ１を受信するとＰ Ｗ ＩＮの値を提供し、出力信号に
関係する同期信号Ｓ２を受信するとＰＷ ＯＵＴの値を
提供するように、書込みポインタＰＷの位置を記憶し、
補間フェーズα（１２、１３、１４、１５）を、 【数１１】 となるように、動的に計算を行い、上記の式で、ΔＰ
Ｗ ＦＩＥＬＤが、入力信号のフィールドまたはフレー
ムの記憶のために必要とされるメモリ容量であり、Ｎ
ＣＡＰが、フィールドまたはフレームの数として表現さ
れるメモリ（８）の容量であり、方法がこの値に対応す
るフェーズ補間（２０）を実行することを特徴とする。
Description
【０００１】
【発明の属する技術分野】この発明は、補間フェーズの
動的計算を使用する、ビデオ信号の周波数変換のための
方法およびデバイスに関係する。
動的計算を使用する、ビデオ信号の周波数変換のための
方法およびデバイスに関係する。
【０００２】
【従来の技術】周知の周波数変換デバイスは、例えば、
ＰＡＬまたはＳＥＣＡＭ ５０Ｈｚ信号からＮＴＳＣ
６０Ｈｚ信号への変換など、とりわけ規格変換のために
使用される。これらはまた、広範囲フリッカを減少させ
ることによって画質を改善する目的で、通常、５０Ｈｚ
から１００Ｈｚへと、テレビ受信機の走査周波数を増加
させるために使用される。
ＰＡＬまたはＳＥＣＡＭ ５０Ｈｚ信号からＮＴＳＣ
６０Ｈｚ信号への変換など、とりわけ規格変換のために
使用される。これらはまた、広範囲フリッカを減少させ
ることによって画質を改善する目的で、通常、５０Ｈｚ
から１００Ｈｚへと、テレビ受信機の走査周波数を増加
させるために使用される。
【０００３】一般的な場合、変換されるべき信号の周波
数および変換された信号の周波数は、事前に知られてい
る。補間処理は、変換されるべき入力信号の２つの参照
フィールドの間に、中間フィールドを生成することにあ
る。この処理は、図として図１に示されている。
数および変換された信号の周波数は、事前に知られてい
る。補間処理は、変換されるべき入力信号の２つの参照
フィールドの間に、中間フィールドを生成することにあ
る。この処理は、図として図１に示されている。
【０００４】１および２として参照されるフィールドは
それぞれ、入力ビデオ・シーケンスの前の参照フィール
ド、ならびにこのシーケンスの次の参照フィールドに対
応している。
それぞれ、入力ビデオ・シーケンスの前の参照フィール
ド、ならびにこのシーケンスの次の参照フィールドに対
応している。
【０００５】３として参照されるフィールドは、生成さ
れるべき中間フィールドである。このフィールドは一時
的に、補間フェーズに対応する値αによって定義される
時点で、前のフィールドと次のフィールドの間に配置さ
れる。
れるべき中間フィールドである。このフィールドは一時
的に、補間フェーズに対応する値αによって定義される
時点で、前のフィールドと次のフィールドの間に配置さ
れる。
【０００６】ｔｐｒｅｖおよびｔｎｅｘｔが、前のフィ
ールドおよび次のフィールドに関係する時点に対応して
いる場合、補間されるべき中間フィールドに関係する時
点ｔ ｉｎｔｅｒｐは以下のとおりである。 Ｔｉｎｔｅｒｐ＝ｔｐｒｅｖ＋α（ｔｎｅｘｔ−ｔｐｒｅｖ） ＝ｔｎｅｘｔ−（１−α）（ｔｎｅｘｔ−ｔｐｒｅｖ）
ールドおよび次のフィールドに関係する時点に対応して
いる場合、補間されるべき中間フィールドに関係する時
点ｔ ｉｎｔｅｒｐは以下のとおりである。 Ｔｉｎｔｅｒｐ＝ｔｐｒｅｖ＋α（ｔｎｅｘｔ−ｔｐｒｅｖ） ＝ｔｎｅｘｔ−（１−α）（ｔｎｅｘｔ−ｔｐｒｅｖ）
【０００７】周知の方式では、補間処理は、有限インパ
ルス応答をもった時空フィルタを使用するリニア・フィ
ルタ処理、あるいは運動補償された補間を使用すること
ができる。
ルス応答をもった時空フィルタを使用するリニア・フィ
ルタ処理、あるいは運動補償された補間を使用すること
ができる。
【０００８】使用される処理方法は、補完されるべき各
フィールドについての補間フェーズの知識を必要とす
る。
フィールドについての補間フェーズの知識を必要とす
る。
【０００９】入力または出力信号が、その周波数を定義
している規格に束縛されていない場合、これらの信号
に、そして詳細にはその走査周波数特性に専用の、変換
デバイスが設計されなくてはならない。この特異性によ
って当然、高いコストが生じる。さらに、信号の走査特
性を変更することによって、こうしたデバイスが使用不
能になり、あるいは少なくとも、デバイスを変更された
１つまたは複数の信号に適合させるように手を入れるこ
と、またはこれらの新しい特性向けの専用の回路が存在
することのいずれかが必要となる。
している規格に束縛されていない場合、これらの信号
に、そして詳細にはその走査周波数特性に専用の、変換
デバイスが設計されなくてはならない。この特異性によ
って当然、高いコストが生じる。さらに、信号の走査特
性を変更することによって、こうしたデバイスが使用不
能になり、あるいは少なくとも、デバイスを変更された
１つまたは複数の信号に適合させるように手を入れるこ
と、またはこれらの新しい特性向けの専用の回路が存在
することのいずれかが必要となる。
【００１０】
【発明が解決しようとする課題】この発明の目的は、上
記の障害を軽減することにある。
記の障害を軽減することにある。
【００１１】
【課題を解決するための手段】この目的で、この発明
は、補間フェーズの動的計算を使用して、同期信号Ｓ１
によって定義される周波数Ｆ１の入力ビデオ信号を、同
期信号Ｓ２によって定義される可変周波数Ｆ２の出力ビ
デオ信号にフィールドまたはフレーム周波数変換するた
めの方法に関係するものであり、書込みポインタＰ
Ｗ ＩＮに基づいて入力信号をメモリに書き込むステッ
プと、出力信号を得るためにメモリから読取りを行うス
テップとを含み、同期信号Ｓ１を受信するとＰＷ ＩＮ
の値を提供し、同期信号Ｓ２を受信するとＰＷ ＯＵＴ
の値を提供するように、書込みポインタＰＷの位置を記
憶し、補間フェーズαを、
は、補間フェーズの動的計算を使用して、同期信号Ｓ１
によって定義される周波数Ｆ１の入力ビデオ信号を、同
期信号Ｓ２によって定義される可変周波数Ｆ２の出力ビ
デオ信号にフィールドまたはフレーム周波数変換するた
めの方法に関係するものであり、書込みポインタＰ
Ｗ ＩＮに基づいて入力信号をメモリに書き込むステッ
プと、出力信号を得るためにメモリから読取りを行うス
テップとを含み、同期信号Ｓ１を受信するとＰＷ ＩＮ
の値を提供し、同期信号Ｓ２を受信するとＰＷ ＯＵＴ
の値を提供するように、書込みポインタＰＷの位置を記
憶し、補間フェーズαを、
【数３】 となるように動的計算を行い、ただし、ΔＰ
Ｗ ＦＩＥＬＤが、入力信号のフィールドまたはフレー
ムの記憶のために必要とされるメモリ容量であり、Ｎ
ＣＡＰが、フィールドまたはフレームの数として表現さ
れるメモリの容量であり、方法が、この値に対応するフ
ェーズ補間を実行することを特徴とするものである。
Ｗ ＦＩＥＬＤが、入力信号のフィールドまたはフレー
ムの記憶のために必要とされるメモリ容量であり、Ｎ
ＣＡＰが、フィールドまたはフレームの数として表現さ
れるメモリの容量であり、方法が、この値に対応するフ
ェーズ補間を実行することを特徴とするものである。
【００１２】１つの特定の特徴によれば、３つまたは４
つの連続するフィールドまたはフレームが同時に、メモ
リに記憶されて、この計算された補間フェーズに基づい
て、補間フェーズの計算のために使用された信号Ｓ２を
受信すると、記憶されているフィールドまたはフレーム
の前に来るフィールドまたはフレームに対して補間が実
行される。
つの連続するフィールドまたはフレームが同時に、メモ
リに記憶されて、この計算された補間フェーズに基づい
て、補間フェーズの計算のために使用された信号Ｓ２を
受信すると、記憶されているフィールドまたはフレーム
の前に来るフィールドまたはフレームに対して補間が実
行される。
【００１３】別の特徴によれば、補間フェーズの計算
は、アクティブ・ビデオの前に来るフィールドまたはフ
レーム・ブランキング信号の持続時間に対応する書込み
ポインタのシフトを考慮に入れる。
は、アクティブ・ビデオの前に来るフィールドまたはフ
レーム・ブランキング信号の持続時間に対応する書込み
ポインタのシフトを考慮に入れる。
【００１４】この発明はまた、同期信号Ｓ１によって定
義される周波数Ｆ１の入力信号を、同期信号Ｓ２の受信
によって定義される可変周波数Ｆ２の出力信号に変換す
るための動的周波数変換デバイスに関係するものであっ
て、書込みポインタＰＷに基づいて入力信号を書き込む
ためのメモリ、ならびに前のフィールドまたはフレーム
Ｔ１への読取りアクセスおよび次のフィールドまたはフ
レームＴ２への読取りアクセスのために、メモリから出
力を受信する補間回路を含み、さらに、値ＰＷ ＩＮを
提供するように、信号Ｓ１の受信時にポインタＰＷを記
憶するための回路と、値ＰＷ ＯＵＴを提供するよう
に、信号Ｓ２の受信時にポインタＰＷを記憶するための
回路と、
義される周波数Ｆ１の入力信号を、同期信号Ｓ２の受信
によって定義される可変周波数Ｆ２の出力信号に変換す
るための動的周波数変換デバイスに関係するものであっ
て、書込みポインタＰＷに基づいて入力信号を書き込む
ためのメモリ、ならびに前のフィールドまたはフレーム
Ｔ１への読取りアクセスおよび次のフィールドまたはフ
レームＴ２への読取りアクセスのために、メモリから出
力を受信する補間回路を含み、さらに、値ＰＷ ＩＮを
提供するように、信号Ｓ１の受信時にポインタＰＷを記
憶するための回路と、値ＰＷ ＯＵＴを提供するよう
に、信号Ｓ２の受信時にポインタＰＷを記憶するための
回路と、
【数４】 であるように計算を行うための回路であって、ただし、
ΔＰＷ ＦＩＥＬＤが、入力信号のフィールドまたはフ
レームの記憶のために必要とされるメモリ容量であり、
ＮＣＡＰが、フィールドまたはフレームの数として表現
されるメモリの容量であるものとして、計算を行うため
の回路とを含むことを特徴とし、補間回路が、この補間
フェーズを受信して、補間されたフィールドまたはフレ
ームを補間フェーズの関数として計算するように、計算
回路と結合されていることを特徴とするものである。
ΔＰＷ ＦＩＥＬＤが、入力信号のフィールドまたはフ
レームの記憶のために必要とされるメモリ容量であり、
ＮＣＡＰが、フィールドまたはフレームの数として表現
されるメモリの容量であるものとして、計算を行うため
の回路とを含むことを特徴とし、補間回路が、この補間
フェーズを受信して、補間されたフィールドまたはフレ
ームを補間フェーズの関数として計算するように、計算
回路と結合されていることを特徴とするものである。
【００１５】この発明によって、この方法は、出力信号
の走査周波数が事前に知られていないとき、生成される
べき出力信号に対応する補間フェーズを自動的に計算す
る。
の走査周波数が事前に知られていないとき、生成される
べき出力信号に対応する補間フェーズを自動的に計算す
る。
【００１６】得られるデバイスは、少なくとも広周波数
範囲での、どのタイプの出力信号にも適合している。こ
のデバイスは簡単に実現でき、安価である。これは、Ｐ
Ｃ型パーソナル・コンピュータのモニタなどの、調整可
能な走査周波数装置を提供することを可能にする。
範囲での、どのタイプの出力信号にも適合している。こ
のデバイスは簡単に実現でき、安価である。これは、Ｐ
Ｃ型パーソナル・コンピュータのモニタなどの、調整可
能な走査周波数装置を提供することを可能にする。
【００１７】本発明の特徴と利点は、添付の図を参照
し、例として提供されている次の説明によって、より明
白となる。
し、例として提供されている次の説明によって、より明
白となる。
【００１８】
【発明の実施の形態】この方法を実施するフィールド周
波数変換のためのデバイスが、図２に図として示されて
いる。
波数変換のためのデバイスが、図２に図として示されて
いる。
【００１９】入力ビデオ信号Ｖｉｄｅｏ Ｉｎが、メモ
リ・インターフェース回路４に伝送される。この信号と
ともに伝送されるのが、水平および垂直同期信号Ｈ／Ｖ
ＳＹ ＮＣ ＩＮであり、パルスが、新しいライン（水平
同期）または新しいフィールド（垂直同期）の開始を示
す。
リ・インターフェース回路４に伝送される。この信号と
ともに伝送されるのが、水平および垂直同期信号Ｈ／Ｖ
ＳＹ ＮＣ ＩＮであり、パルスが、新しいライン（水平
同期）または新しいフィールド（垂直同期）の開始を示
す。
【００２０】ビデオ信号によって搬送されるビデオ情報
は、各ピクセルに関係しており、ビデオ・ラインは一連
のピクセルから構成され、フィールドは一連のラインか
ら構成されている。ＲＡＭダイナミック・ビデオ・メモ
リ５は、連続するアドレスに、メモリ・インターフェー
ス４を通って行き交うデジタル・データを記憶する。そ
のメモリ容量は、少なくとも２つの連続するフィールド
が記憶できるようなものである。これらの２つのフィー
ルドは、上記で前のフィールドおよび次のフィールドと
呼ばれた参照フィールドである。
は、各ピクセルに関係しており、ビデオ・ラインは一連
のピクセルから構成され、フィールドは一連のラインか
ら構成されている。ＲＡＭダイナミック・ビデオ・メモ
リ５は、連続するアドレスに、メモリ・インターフェー
ス４を通って行き交うデジタル・データを記憶する。そ
のメモリ容量は、少なくとも２つの連続するフィールド
が記憶できるようなものである。これらの２つのフィー
ルドは、上記で前のフィールドおよび次のフィールドと
呼ばれた参照フィールドである。
【００２１】出力ビデオ信号Ｖｉｄｅｏ Ｏｕｔは、装
置から発信され、変換デバイスによって供給され、所望
の走査周波数に対応している同期信号Ｖ
ＳＹＮＣ ＯＵＴと同期である。ＲＡＭ５に記憶される
ビデオ・データは、メモリ・インターフェース６を介し
て、補間回路７に伝送される。
置から発信され、変換デバイスによって供給され、所望
の走査周波数に対応している同期信号Ｖ
ＳＹＮＣ ＯＵＴと同期である。ＲＡＭ５に記憶される
ビデオ・データは、メモリ・インターフェース６を介し
て、補間回路７に伝送される。
【００２２】したがって、この補間回路７は、信号Ｖ
ＳＹＮＣ ＯＵＴを受信し、これに基づいて補間される
フレームを計算する。入力信号の周波数と出力信号の周
波数の比率は、事前に知られていない場合、補間フェー
ズは動的に計算される。したがって、補間回路は、入力
信号に関して非同期方式で動作し、例えば、ＴＶ→ＰＣ
コンバータの場合、ＰＣ型コンピュータ・モニタのグラ
フィック・カードから発信される出力ビデオ信号が供給
される装置から発信される同期信号ＶＳＹＮＣ ＯＵＴに
よって制御される。
ＳＹＮＣ ＯＵＴを受信し、これに基づいて補間される
フレームを計算する。入力信号の周波数と出力信号の周
波数の比率は、事前に知られていない場合、補間フェー
ズは動的に計算される。したがって、補間回路は、入力
信号に関して非同期方式で動作し、例えば、ＴＶ→ＰＣ
コンバータの場合、ＰＣ型コンピュータ・モニタのグラ
フィック・カードから発信される出力ビデオ信号が供給
される装置から発信される同期信号ＶＳＹＮＣ ＯＵＴに
よって制御される。
【００２３】図３は、さらに詳細に、周波数変換デバイ
スの例を図示している。
スの例を図示している。
【００２４】デバイスへのビデオ情報入力は、メモリ８
に記憶される。このメモリは、４フィールド分の容量を
もち、二重読取りアクセスによって、補間を実行するた
めに２つの完全な連続フィールドにアクセスすることを
可能にする。これは、同期化の問題を回避することを可
能にしており、ここで、メモリから読み取られたフィー
ルドは、このメモリに完全に記憶された最後のフィール
ドとなっている。これは、一例であって、もちろんメモ
リ容量は、より少ないものであることも可能であり、例
えば３フィールド分、またはフィールドが完全に記憶さ
れる前に読取りが始められる場合には、それより少ない
ものであり得るが、その場合には、これはポインタの管
理に関する注意を必要とする。
に記憶される。このメモリは、４フィールド分の容量を
もち、二重読取りアクセスによって、補間を実行するた
めに２つの完全な連続フィールドにアクセスすることを
可能にする。これは、同期化の問題を回避することを可
能にしており、ここで、メモリから読み取られたフィー
ルドは、このメモリに完全に記憶された最後のフィール
ドとなっている。これは、一例であって、もちろんメモ
リ容量は、より少ないものであることも可能であり、例
えば３フィールド分、またはフィールドが完全に記憶さ
れる前に読取りが始められる場合には、それより少ない
ものであり得るが、その場合には、これはポインタの管
理に関する注意を必要とする。
【００２５】フィールド１とすぐ後に続くフィールドＴ
２の間で補間を実行する。
２の間で補間を実行する。
【００２６】これ以降Ｓ１と呼ぶことにする垂直同期信
号ＶＳＹＮＣ ＩＮは、各入力フィールドで用意されて
いる。毎４パルスに１パルスは、書込みアドレス・カウ
ンタ９のリセット入力（リセット）に伝送され、これが
信号ＶＳＹＮＣ ＩＮ／４である。このカウンタの出力
は、メモリ８のアドレス入力にリンクされている。ま
た、これは、レジスタＲＥＧ．ＩＮ１０およびレジスタ
ＲＥＧ．ＯＵＴ１１の入力に伝送される。
号ＶＳＹＮＣ ＩＮは、各入力フィールドで用意されて
いる。毎４パルスに１パルスは、書込みアドレス・カウ
ンタ９のリセット入力（リセット）に伝送され、これが
信号ＶＳＹＮＣ ＩＮ／４である。このカウンタの出力
は、メモリ８のアドレス入力にリンクされている。ま
た、これは、レジスタＲＥＧ．ＩＮ１０およびレジスタ
ＲＥＧ．ＯＵＴ１１の入力に伝送される。
【００２７】レジスタのクロック入力上で伝送される入
力垂直同期信号ＶＳＹＮＣ ＩＮを受信すると、レジス
タＲＥＧ．ＩＮは、書込みポインタの値、つまりアドレ
ス・バス上に存在するアドレスＰＷ ＩＮを記憶する。
力垂直同期信号ＶＳＹＮＣ ＩＮを受信すると、レジス
タＲＥＧ．ＩＮは、書込みポインタの値、つまりアドレ
ス・バス上に存在するアドレスＰＷ ＩＮを記憶する。
【００２８】レジスタのクロック入力上で伝送される出
力垂直同期信号ＶＳＹＮＣ ＯＵＴを受信すると、レジ
スタＲＥＧ．ＯＵＴは、書込みポインタの値、つまりア
ドレス・バス上に存在するアドレスＰＷ ＯＵＴを記憶
する。また、この信号ＶＳＹ ＮＣ ＯＵＴも、Ｓ２と呼
ぶことにする。
力垂直同期信号ＶＳＹＮＣ ＯＵＴを受信すると、レジ
スタＲＥＧ．ＯＵＴは、書込みポインタの値、つまりア
ドレス・バス上に存在するアドレスＰＷ ＯＵＴを記憶
する。また、この信号ＶＳＹ ＮＣ ＯＵＴも、Ｓ２と呼
ぶことにする。
【００２９】減算器１２は、レジスタ１０および１１に
よって提供されるデータＰＷ ＩＮおよびＰＷ ＯＵＴを
受信する。その出力（ＰＷ ＯＵＴ−ＰＷ ＩＮ）は、マ
ルチプレクサ１３の制御入力ならびに乗算器１４の入力
に、信号ＳＧＮとして符号化されて、伝送される。マル
チプレクサ１３は、ゼロ・インプットおよびメモリ８の
容量をフィールドの数として表している定数ＮＣＡＰと
等しい入力を受信する。このマルチプレクサは、（Ｐ
Ｗ ＯＵＴ−ＰＷ ＩＮ）≧０の場合には値０に、（Ｐ
Ｗ ＯＵＴ−ＰＷ ＩＮ）＜０の場合には値ＮＣＡＰにそ
の出力が設定されるように、信号ＳＧＮによって主導さ
れている。別の入力で１／ΔＰＷ ＦＩＥ ＬＤに等しい
値Ｋを受信する乗算器１４の出力は、加算器１５の入力
に伝送される。加算器の第２入力は、マルチプレクサ１
３の出力から発信している。信号ＳＧＮの符号により、
式Ｋ（ＰＷ ＯＵＴ−ＰＷ ＩＮ）、あるいはＫ（Ｐ
Ｗ ＯＵ Ｔ−ＰＷ ＩＮ）＋ＮＣＡＰに対応する加算器１
５からの出力信号の値は、αという値を表す。この信号
は、遅延回路１７を通過した後、補間回路２０に伝送さ
れる。
よって提供されるデータＰＷ ＩＮおよびＰＷ ＯＵＴを
受信する。その出力（ＰＷ ＯＵＴ−ＰＷ ＩＮ）は、マ
ルチプレクサ１３の制御入力ならびに乗算器１４の入力
に、信号ＳＧＮとして符号化されて、伝送される。マル
チプレクサ１３は、ゼロ・インプットおよびメモリ８の
容量をフィールドの数として表している定数ＮＣＡＰと
等しい入力を受信する。このマルチプレクサは、（Ｐ
Ｗ ＯＵＴ−ＰＷ ＩＮ）≧０の場合には値０に、（Ｐ
Ｗ ＯＵＴ−ＰＷ ＩＮ）＜０の場合には値ＮＣＡＰにそ
の出力が設定されるように、信号ＳＧＮによって主導さ
れている。別の入力で１／ΔＰＷ ＦＩＥ ＬＤに等しい
値Ｋを受信する乗算器１４の出力は、加算器１５の入力
に伝送される。加算器の第２入力は、マルチプレクサ１
３の出力から発信している。信号ＳＧＮの符号により、
式Ｋ（ＰＷ ＯＵＴ−ＰＷ ＩＮ）、あるいはＫ（Ｐ
Ｗ ＯＵ Ｔ−ＰＷ ＩＮ）＋ＮＣＡＰに対応する加算器１
５からの出力信号の値は、αという値を表す。この信号
は、遅延回路１７を通過した後、補間回路２０に伝送さ
れる。
【００３０】レジスタＲＥＧ．ＯＵＴ１１から発信され
る情報ＰＷ ＯＵＴはまた、記憶および計算回路１６に
伝送される。この回路は、ポインタＰＷ ＯＵＴの最後
の値を記憶する。これは、その２つの出力で、第１ロー
ド値「ロード１」および第２ロード値「ロード２」を提
供する。これらのロード値は、各出力フィールドごとに
変更される。これらは、フェーズから出た１つのフィー
ルドである。
る情報ＰＷ ＯＵＴはまた、記憶および計算回路１６に
伝送される。この回路は、ポインタＰＷ ＯＵＴの最後
の値を記憶する。これは、その２つの出力で、第１ロー
ド値「ロード１」および第２ロード値「ロード２」を提
供する。これらのロード値は、各出力フィールドごとに
変更される。これらは、フェーズから出た１つのフィー
ルドである。
【００３１】メモリ８の書込みポインタＰＷは、入力信
号（ＶＳＹＮＣ ＩＮ）の垂直同期パルスを受信したと
き、および出力信号（ＶＳＹＮＣ ＯＵＴ）の垂直同期
パルスを受信したときに記録される。対応する情報Ｐ
Ｗ ＩＮおよびＰＷ ＯＵＴはそれぞれ、メモリに記録さ
れた現行のフィールドの開始アドレス、および出力信号
の同期パルスが受信され、新たな補間された出力フィー
ルドの計算を起動させた時点での、ポインタＰＷの値を
表している。
号（ＶＳＹＮＣ ＩＮ）の垂直同期パルスを受信したと
き、および出力信号（ＶＳＹＮＣ ＯＵＴ）の垂直同期
パルスを受信したときに記録される。対応する情報Ｐ
Ｗ ＩＮおよびＰＷ ＯＵＴはそれぞれ、メモリに記録さ
れた現行のフィールドの開始アドレス、および出力信号
の同期パルスが受信され、新たな補間された出力フィー
ルドの計算を起動させた時点での、ポインタＰＷの値を
表している。
【００３２】ｔｐｒｅｖおよびｔｎｅｘｔを、補間され
たフィールドを計算するために使用される前および次の
参照フィールドを受信した時点、つまりこれらのフィー
ルドの同期信号を受信した時点とする。ｔｉｎｔｅｒｐ
を、補間されたフィールドの一時的な位置とする。
たフィールドを計算するために使用される前および次の
参照フィールドを受信した時点、つまりこれらのフィー
ルドの同期信号を受信した時点とする。ｔｉｎｔｅｒｐ
を、補間されたフィールドの一時的な位置とする。
【００３３】図１によれば、
【数５】 である。
【００３４】ｂを、一般に輝度信号である入力ビデオ信
号に対応するワードが、メモリ８に入力するビットレー
トとして、ΔＰＷ ＦＩＥＬＤを入力フィールドの記憶
のために必要とされるメモリ容量とすると、Ｐ
Ｗ ＯＵＴおよびＰＷ ＩＮの定義により、 ｂ（ｔｉｎｔｅｒｐ−ｔｐｒｅｖ）＝ＰＷ ＯＵＴ−Ｐ
Ｗ ＩＮ ｂ（ｔｎｅｘｔ−Ｔｐｒｅｖ）＝ΔＰＷ ＦＩＥＬＤ であり、これより、
号に対応するワードが、メモリ８に入力するビットレー
トとして、ΔＰＷ ＦＩＥＬＤを入力フィールドの記憶
のために必要とされるメモリ容量とすると、Ｐ
Ｗ ＯＵＴおよびＰＷ ＩＮの定義により、 ｂ（ｔｉｎｔｅｒｐ−ｔｐｒｅｖ）＝ＰＷ ＯＵＴ−Ｐ
Ｗ ＩＮ ｂ（ｔｎｅｘｔ−Ｔｐｒｅｖ）＝ΔＰＷ ＦＩＥＬＤ であり、これより、
【数６】 が導出される。
【００３５】実際には、メモリ８の容量ＮＣＡＰ．ΔＰ
Ｗ ＦＩＥＬＤは有限であり、入力フィールドはそれ
に、周期的に書き込まれる。したがって、その容量をＮ
ＣＡＰ＝４フィールドとすると、アドレス０から開始し
て、最初に受信された４つのフィールドでこれらのメモ
リを埋めた後、第５番目のフィールドの書込みは、アド
レス０から開始することになり、したがって第１番目の
フィールドの内容に上書きすることになる。Ｐ
Ｗ ＯＵＴがＰＷ ＩＮより小さくなるこの構成では、α
を計算するための前記の式は、次のように変更されなけ
ればならない。
Ｗ ＦＩＥＬＤは有限であり、入力フィールドはそれ
に、周期的に書き込まれる。したがって、その容量をＮ
ＣＡＰ＝４フィールドとすると、アドレス０から開始し
て、最初に受信された４つのフィールドでこれらのメモ
リを埋めた後、第５番目のフィールドの書込みは、アド
レス０から開始することになり、したがって第１番目の
フィールドの内容に上書きすることになる。Ｐ
Ｗ ＯＵＴがＰＷ ＩＮより小さくなるこの構成では、α
を計算するための前記の式は、次のように変更されなけ
ればならない。
【数７】
【００３６】ＰＷ ＯＵＴ−ＰＷ ＩＮは、減算器１２に
よって計算される。
よって計算される。
【００３７】行われるべき修正は、必要な場合、加算器
１５によって実行される。
１５によって実行される。
【００３８】乗算器１４に入力として伝送される定数Ｋ
は、値１／ΔＰＷ ＦＩＥＬＤである。
は、値１／ΔＰＷ ＦＩＥＬＤである。
【００３９】この値は事前に知られている。
【００４０】加算器１５からの出力は、フィールド同期
信号が着信するたびに計算される値αに対応する。この
係数αは、フィールドＴ１およびＴ２のセットにそれを
正確に適用することができるよう、遅延回路１７によっ
て遅延させられる。
信号が着信するたびに計算される値αに対応する。この
係数αは、フィールドＴ１およびＴ２のセットにそれを
正確に適用することができるよう、遅延回路１７によっ
て遅延させられる。
【００４１】記憶および計算回路１６は、メモリ８の２
つのアクセスに関係している読取りアドレスを計算す
る。同期信号ＶＳＹＮＣ ＯＵＴを受信すると、書込み
ポインタの値ＰＷ ＯＵＴが記憶される。この値は、補
間のために使用されるフィールドＴ１およびＴ２の読取
りを行うための、開始アドレスを計算するのに使用され
る。４つの連続するフィールドがメモリに記憶されてい
る場合、どれが読み取られることになるか確認すること
が必要で、これは、同期信号ＶＳＹＮＣ ＯＵＴが受信
した時点での、書込みポインタの位置に依存している。
つのアクセスに関係している読取りアドレスを計算す
る。同期信号ＶＳＹＮＣ ＯＵＴを受信すると、書込み
ポインタの値ＰＷ ＯＵＴが記憶される。この値は、補
間のために使用されるフィールドＴ１およびＴ２の読取
りを行うための、開始アドレスを計算するのに使用され
る。４つの連続するフィールドがメモリに記憶されてい
る場合、どれが読み取られることになるか確認すること
が必要で、これは、同期信号ＶＳＹＮＣ ＯＵＴが受信
した時点での、書込みポインタの位置に依存している。
【００４２】Ｎを、フィールドに対応しているアドレス
の数として、信号Ｓ２を受信したとき、ポインタの値が
０とＮの間にあるとすると、読み取られるべき第１フィ
ールドＴ１に対するロード値は、アドレス２Ｎとなり、
読み取られるべき第２フィールドＴ２に対するロード値
は、アドレス３Ｎとなって、これらの値は、メモリにロ
ードされた最後の２つの完全なフィールドに対応してい
る。ポインタのこの値がＮと２Ｎの間にある場合、これ
は第２フィールドがメモリ８に記憶されていることを意
味し、そのときフィールドＴ２に対するロード値は、ア
ドレス０となる。したがって、
の数として、信号Ｓ２を受信したとき、ポインタの値が
０とＮの間にあるとすると、読み取られるべき第１フィ
ールドＴ１に対するロード値は、アドレス２Ｎとなり、
読み取られるべき第２フィールドＴ２に対するロード値
は、アドレス３Ｎとなって、これらの値は、メモリにロ
ードされた最後の２つの完全なフィールドに対応してい
る。ポインタのこの値がＮと２Ｎの間にある場合、これ
は第２フィールドがメモリ８に記憶されていることを意
味し、そのときフィールドＴ２に対するロード値は、ア
ドレス０となる。したがって、
【数８】 である。
【００４３】そのときフィールドＴ２は、「ロード２」
の値に対応する。
の値に対応する。
【数９】
【００４４】２つの読取りカウンタ１８および１９は、
ロード入力でそれぞれ、記憶および計算回路１６から発
信される出力「ロード１」および「ロード２」を受信す
る。カウンタのロード検証入力には、同期信号Ｖ
ＳＹＮＣ ＯＵＴが提供される。値「ロード１」および
「ロード２」は、同期信号ＶＳＹＮＣ ＯＵＴが受信さ
れたとき、記憶される。カウンタは、これらの値に初期
化され、その出力はメモリ８にリンクされて、この初期
設定値に基づいて、メモリからフィールドＴ１およびＴ
２のビデオ・データの読取りを起動させる。
ロード入力でそれぞれ、記憶および計算回路１６から発
信される出力「ロード１」および「ロード２」を受信す
る。カウンタのロード検証入力には、同期信号Ｖ
ＳＹＮＣ ＯＵＴが提供される。値「ロード１」および
「ロード２」は、同期信号ＶＳＹＮＣ ＯＵＴが受信さ
れたとき、記憶される。カウンタは、これらの値に初期
化され、その出力はメモリ８にリンクされて、この初期
設定値に基づいて、メモリからフィールドＴ１およびＴ
２のビデオ・データの読取りを起動させる。
【００４５】読み取られたビデオ・データは、補間回路
２０に伝送され、これが、例えば時空リニア・フィルタ
処理または運動補償された補間を使用するなどの周知の
方法に従い、参照ソース・フィールドＴ１およびＴ２と
の関係で、αという値によって定義されるその一時的位
置の関数として、補間されたフィールドの計算を実行す
る。
２０に伝送され、これが、例えば時空リニア・フィルタ
処理または運動補償された補間を使用するなどの周知の
方法に従い、参照ソース・フィールドＴ１およびＴ２と
の関係で、αという値によって定義されるその一時的位
置の関数として、補間されたフィールドの計算を実行す
る。
【００４６】こうして計算されたビデオ・データは、デ
バイスの出力信号を構成するように、補間回路からの出
力として伝送される。
バイスの出力信号を構成するように、補間回路からの出
力として伝送される。
【００４７】前記の計算は、入力ビデオ信号のデータの
連続的なストリームを前提としている。実際には、信号
は、その間にフィールド・フライバックが行われるフィ
ールド・ブランキング・インターバル（垂直ブランキン
グ・インターバルを表すＶＢＩ）を含む。
連続的なストリームを前提としている。実際には、信号
は、その間にフィールド・フライバックが行われるフィ
ールド・ブランキング・インターバル（垂直ブランキン
グ・インターバルを表すＶＢＩ）を含む。
【００４８】そこで、２つの解決法が実施され得る。
【００４９】一つは、このタイム・スパンＶＢＩに対応
するビデオ信号が、ビデオ・メモリに書き込まれて、未
使用の信号によるメモリの占有が行われるようにする。
この場合、実際にＰＷ ＯＵＴ−ＰＷ ＩＮの値は、現行
のフィールドの受信の開始から経過した時間を表してい
る。
するビデオ信号が、ビデオ・メモリに書き込まれて、未
使用の信号によるメモリの占有が行われるようにする。
この場合、実際にＰＷ ＯＵＴ−ＰＷ ＩＮの値は、現行
のフィールドの受信の開始から経過した時間を表してい
る。
【００５０】あるいは、ビデオ信号のアクティブな部分
だけ記憶されるようにし、この場合には、図４を用いて
以下に説明される方式で、この信号ＶＢＩによって生成
されたオフセットまたはシフトを考慮に入れる必要があ
る。この図４では、時間軸が表されている。ＶＳＹＮＣ
は、垂直同期信号に対応している。ビデオ信号は、Δｔ
ＶＢＩ ｓｔａｒｔ時にアクティブ・ビデオの前に来る
フィールド・ブランキング信号ＶＢＩ（垂直ブランキン
グ・インターバルを表す）およびアクティブ・ビデオΔ
ｔＶＢＩ ｅｎｄの後に続くＶＢＩ信号から成ってい
る。
だけ記憶されるようにし、この場合には、図４を用いて
以下に説明される方式で、この信号ＶＢＩによって生成
されたオフセットまたはシフトを考慮に入れる必要があ
る。この図４では、時間軸が表されている。ＶＳＹＮＣ
は、垂直同期信号に対応している。ビデオ信号は、Δｔ
ＶＢＩ ｓｔａｒｔ時にアクティブ・ビデオの前に来る
フィールド・ブランキング信号ＶＢＩ（垂直ブランキン
グ・インターバルを表す）およびアクティブ・ビデオΔ
ｔＶＢＩ ｅｎｄの後に続くＶＢＩ信号から成ってい
る。
【００５１】ΔＰＷ ＶＢＩ ｓｔａｒｔ、およびΔＰ
Ｗ ＶＢＩ ｅｎｄをビデオ・メモリ内の書込みポインタ
に対応するオフセットまたはシフトと仮定する。 ΔＰＷ ＶＢＩ ｓｔａｒｔ＝ｂΔｔＶＢＩ ｓｔａｒｔ ΔＰＷ ＶＢＩ ｅｎｄ＝ｂΔｔＶＢＩ ｅｎｄ
Ｗ ＶＢＩ ｅｎｄをビデオ・メモリ内の書込みポインタ
に対応するオフセットまたはシフトと仮定する。 ΔＰＷ ＶＢＩ ｓｔａｒｔ＝ｂΔｔＶＢＩ ｓｔａｒｔ ΔＰＷ ＶＢＩ ｅｎｄ＝ｂΔｔＶＢＩ ｅｎｄ
【００５２】すると、αの値は、
【数１０】 となる。
【００５３】新しい出力フィールドの要求がＶＢＩイン
ターバルの間に着信し、ＰＷがこれらのインターバルの
間に更新されていない場合には、この要求が、アクティ
ブ・ビデオの前に来るＶＢＩインターバルの間に着信し
たものか、後に続くものの間に着信したものかにより、
αの値を０または１に丸めることが可能である。
ターバルの間に着信し、ＰＷがこれらのインターバルの
間に更新されていない場合には、この要求が、アクティ
ブ・ビデオの前に来るＶＢＩインターバルの間に着信し
たものか、後に続くものの間に着信したものかにより、
αの値を０または１に丸めることが可能である。
【００５４】ライン・フライバックに対応するライン・
ブランキング信号（つまり水平ブランキング信号）につ
いては、それらの持続時間は、無視できるほどに短い。
ブランキング信号（つまり水平ブランキング信号）につ
いては、それらの持続時間は、無視できるほどに短い。
【００５５】上記の説明は、信号の飛越し型走査に関し
て、つまりフィールドに関して行った。もちろん、この
発明は、例えば、入力信号が前進型走査に対応している
場合、同様にフレームにも適用できる。この場合、記憶
されるのは連続的なフレームである。同様に、補間のタ
イプに依存する出力信号は、この発明の範囲から逸脱す
ることなく、飛越し型または前進型のものであることが
可能である。
て、つまりフィールドに関して行った。もちろん、この
発明は、例えば、入力信号が前進型走査に対応している
場合、同様にフレームにも適用できる。この場合、記憶
されるのは連続的なフレームである。同様に、補間のタ
イプに依存する出力信号は、この発明の範囲から逸脱す
ることなく、飛越し型または前進型のものであることが
可能である。
【図１】フィールド補間を表す図である。
【図２】周波数変換デバイスを図示する図である。
【図３】周波数変換デバイスを詳細に表す図である。
【図４】フィールド・ブランキング・インターバルを表
す図である。
す図である。
１、２ 参照フィールド ３ 中間フィールド ４ メモリ・インターフェース回路 ５ ＲＡＭダイナミック・ビデオ・メモリ ６ メモリ・インターフェース ７ 補間回路 ８ メモリ ９ 書込みアドレス・カウンタ １０ レジスタＲＥＧ．ＩＮ １１ レジスタＲＥＧ．ＯＵＴ １２、１３、１４、１５ 計算回路 １６ 記憶および計算回路 １７ 遅延回路 １８、１９ 読取りカウンタ ２０ 補間回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フランソワ ル クレール フランス国， 35700 レーヌ， リュ エミール ベルナール 24ビス番地
Claims (5)
- 【請求項１】 補間フェーズの動的計算を使用して、同
期信号Ｓ１によって定義される周波数Ｆ１の入力ビデオ
信号を、同期信号Ｓ２によって定義される可変周波数Ｆ
２の出力ビデオ信号に周波数変換するための方法であっ
て、 書込みポインタＰＷに基づいて入力信号をメモリ（８）
に書き込むステップと、 出力信号を得るためにメモリから読取りを行うステップ
とを含み、 同期信号Ｓ１を受信するとＰＷ ＩＮの値を提供し、同
期信号Ｓ２を受信するとＰＷ ＯＵＴの値を提供するよ
うに、書込みポインタＰＷの位置を記憶し、 補間フェーズα（１２、１３、１４、１５）を、 【数１】 であるように動的計算を行い、ただし、ΔＰ
Ｗ ＦＩＥＬＤが、入力信号のフィールドまたはフレー
ムの記憶のために必要とされるメモリ容量であり、Ｎ
ＣＡＰが、フィールドまたはフレームの数として表現さ
れるメモリ（８）の容量であり、 方法が、この値に対応するフェーズ補間（２０）を実行
することを特徴とする方法。 - 【請求項２】 ３つまたは４つの連続するフィールドま
たはフレームがメモリ（８）に記憶され、この計算され
た補間フェーズに基づいて、補間フェーズの計算のため
に使用された信号Ｓ２を受信すると、記憶されているフ
ィールドまたはフレームの後に続くフィールドまたはフ
レームに対して補間が実行されることを特徴とする請求
項１に記載の方法。 - 【請求項３】 補間フェーズの計算が、アクティブ・ビ
デオの前に来るフィールドまたはフレーム・ブランキン
グ信号の持続時間に対応する書込みポインタのシフトを
考慮に入れることを特徴とする請求項１に記載の方法。 - 【請求項４】 同期信号Ｓ１によって定義される周波数
Ｆ１の入力信号を、同期信号Ｓ２の受信によって定義さ
れる可変周波数Ｆ２の出力信号に変換するための動的周
波数変換デバイスであって、 書込みポインタＰＷに基づいて入力信号を書き込むため
のビデオ・メモリ（８）、ならびに第１アクセスとして
のフィールドまたはフレームＴ１の読取り、次いで第２
アクセスとしての、それに続くフィールドまたはフレー
ムＴ２の読取りのために、メモリ（８）から出力を受信
する補間回路（２０）を含み、 値ＰＷ ＩＮを提供するように、信号Ｓ１を受信したと
きにポインタＰＷを記憶するための回路（１０）と、 値ＰＷ ＯＵＴを提供するように、信号Ｓ２の受信時に
ポインタＰＷを記憶するための回路（１１）と、 補間フェーズを、 【数２】 で計算する回路（１２、１３、１４、１５）であって、
ただし、ΔＰＷ ＦＩＥ ＬＤが、入力信号のフィールド
またはフレームの記憶のために必要とされるメモリ容量
であり、ＮＣＡＰが、フィールドまたはフレームの数と
して表現されるメモリ（８）の容量である回路（１２、
１３、１４、１５）とを含み、 補間回路（２０）が、この補間フェーズを受信して、補
間されたフィールドまたはフレームを補間フェーズの関
数として計算するように、計算回路（１２、１３、１
４、１５）と結合されていることを特徴とするデバイ
ス。 - 【請求項５】 計算回路が、減算器（１２）、マルチプ
レクサ（１３）、乗算器（１４）、および加算器（１
５）から構成されることを特徴とする請求項４に記載の
デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9916053 | 1999-12-20 | ||
| FR9916053A FR2802754B1 (fr) | 1999-12-20 | 1999-12-20 | Procede et dispositif de conversion de frequence trame ou image exploitant un calcul dynamique des phases d'interpolation |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001211430A true JP2001211430A (ja) | 2001-08-03 |
| JP2001211430A5 JP2001211430A5 (ja) | 2011-05-06 |
| JP4733829B2 JP4733829B2 (ja) | 2011-07-27 |
Family
ID=9553467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000383583A Expired - Fee Related JP4733829B2 (ja) | 1999-12-20 | 2000-12-18 | 補間フェーズの動的計算を使用するフィールドまたはフレーム周波数変換のための方法およびデバイス |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6630962B2 (ja) |
| EP (1) | EP1111917B1 (ja) |
| JP (1) | JP4733829B2 (ja) |
| CN (1) | CN1163070C (ja) |
| DE (1) | DE60034539T2 (ja) |
| ES (1) | ES2284466T3 (ja) |
| FR (1) | FR2802754B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8634023B2 (en) * | 2009-07-21 | 2014-01-21 | Qualcomm Incorporated | System for video frame synchronization using sub-frame memories |
| CN110248132B (zh) * | 2019-05-31 | 2020-12-01 | 成都东方盛行电子有限责任公司 | 一种视频帧率插值方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2578859B2 (ja) * | 1987-12-25 | 1997-02-05 | 日本電気株式会社 | テレビジョン信号方式変換装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6331862B1 (en) * | 1988-07-06 | 2001-12-18 | Lg Philips Lcd Co., Ltd. | Image expansion display and driver |
| JP3003826B2 (ja) * | 1992-12-11 | 2000-01-31 | 三菱電機株式会社 | クロック再生回路 |
| GB9401897D0 (en) * | 1994-02-01 | 1994-03-30 | Snell & Wilcox Ltd | Video processing |
| US6288745B1 (en) * | 1997-04-24 | 2001-09-11 | Mitsubishi Denki Kabushiki Kaisha | Scanner line interpolation device |
| US6407775B1 (en) * | 1999-04-16 | 2002-06-18 | Avid Technology, Inc. | Image resizer and frame rate converter with pulldown controller |
-
1999
- 1999-12-20 FR FR9916053A patent/FR2802754B1/fr not_active Expired - Fee Related
-
2000
- 2000-12-14 EP EP00460071A patent/EP1111917B1/en not_active Expired - Lifetime
- 2000-12-14 DE DE60034539T patent/DE60034539T2/de not_active Expired - Lifetime
- 2000-12-14 ES ES00460071T patent/ES2284466T3/es not_active Expired - Lifetime
- 2000-12-18 JP JP2000383583A patent/JP4733829B2/ja not_active Expired - Fee Related
- 2000-12-18 US US09/739,148 patent/US6630962B2/en not_active Expired - Lifetime
- 2000-12-20 CN CNB001206648A patent/CN1163070C/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2578859B2 (ja) * | 1987-12-25 | 1997-02-05 | 日本電気株式会社 | テレビジョン信号方式変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010038421A1 (en) | 2001-11-08 |
| CN1163070C (zh) | 2004-08-18 |
| DE60034539T2 (de) | 2008-01-03 |
| EP1111917A1 (en) | 2001-06-27 |
| US6630962B2 (en) | 2003-10-07 |
| JP4733829B2 (ja) | 2011-07-27 |
| CN1310550A (zh) | 2001-08-29 |
| FR2802754A1 (fr) | 2001-06-22 |
| ES2284466T3 (es) | 2007-11-16 |
| DE60034539D1 (de) | 2007-06-06 |
| FR2802754B1 (fr) | 2002-03-15 |
| EP1111917B1 (en) | 2007-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5008826B2 (ja) | 高精細度デインタレース／フレーム倍増回路およびその方法 | |
| JP3257728B2 (ja) | 高画質ｔｖのピクチャインピクチャ信号処理方法及びその装置 | |
| US4573080A (en) | Progressive scan television receiver with adaptive memory addressing | |
| JPS633576A (ja) | テレビジョン画像の静止方法および静止装置 | |
| US5598218A (en) | NTSC-PAL converter | |
| KR980007516A (ko) | 디지탈 비디오 데이터의 프레임 보간 방법 및 장치 | |
| JP2001211430A (ja) | 補間フェーズの動的計算を使用するフィールドまたはフレーム周波数変換のための方法およびデバイス | |
| JP2779007B2 (ja) | ノイズ低減回路 | |
| JP2896013B2 (ja) | テレビジョン方式変換システムのデータ処理回路 | |
| JPH01264376A (ja) | 複数画面を表示可能とする信号処理回路 | |
| JP2552558B2 (ja) | 電子的に拡大撮影可能な撮像装置 | |
| JPH07170449A (ja) | 画像縮小装置 | |
| JPH08171364A (ja) | 液晶駆動装置 | |
| JP2782718B2 (ja) | 画像処理装置 | |
| JPH029757B2 (ja) | ||
| JP3356183B2 (ja) | スキャンコンバータ | |
| JP2737148B2 (ja) | 画像記憶装置 | |
| JP3112078B2 (ja) | 画像記憶装置 | |
| JP2860988B2 (ja) | 画像記憶装置 | |
| JPH0990920A (ja) | 映像信号変換装置 | |
| KR960015134B1 (ko) | 고화질 티브이의 부화면 영상 처리장치 | |
| JP2692128B2 (ja) | 画像処理回路 | |
| JP2681996B2 (ja) | 画像処理装置 | |
| JPS6273886A (ja) | 信号処理回路 | |
| JPH10294926A (ja) | テレビジョン受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101026 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20101026 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101221 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101227 |
|
| A524 | Written submission of copy of amendment under section 19 (pct) |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20110318 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110415 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110425 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |