DE60034539T2

DE60034539T2 - Verfahren zur dynamischen Berechnung von Interpolationsphasen in einem Videonormwandler

Info

Publication number: DE60034539T2
Application number: DE60034539T
Authority: DE
Inventors: Francois Le Clerc; Jean-Yves Babonneau
Original assignee: Thomson Multimedia SA
Current assignee: Technicolor SA
Priority date: 1999-12-20
Filing date: 2000-12-14
Publication date: 2008-01-03
Anticipated expiration: 2020-12-15
Also published as: EP1111917A1; JP2001211430A; DE60034539D1; JP4733829B2; CN1163070C; CN1310550A; FR2802754A1; US6630962B2; FR2802754B1; US20010038421A1; ES2284466T3; EP1111917B1

Description

Die Erfindung betrifft einen Prozeß und eine Einrichtung zur Frequenzumsetzung von Videosignalen unter Verwendung einer dynamischen Berechnung der Interpretationsphasen.
Bekannte Frequenzumsetzungseinrichtungen werden u.a. für die Normenumsetzung verwendet, wie zum Beispiel für die Umsetzung eines 50-Hz-Signals von PAL oder SECAM in ein 60-Hz-Signal von NTSC. Sie werden auch zur Vergrößerung der Abtastfrequenz von Fernsehempfängern verwendet, typischerweise von 50 Hz auf 100 Hz, um die Bildqualität durch Reduktion des Großflächenflackerns zu verbessern.
Aus EP 0 323 198 A2 ist ein Fernsehsignal-Vollbildzahlenumsetzer mit der Fähigkeit zur Bestimmung eines optimalen Interpretationskoeffizienten bekannt.
Im allgemeinen Fall sind die Frequenz des umzusetzenden Signals und die Frequenz des umgesetzten Signals im voraus bekannt. Die Interpretation besteht aus der Erzeugung von Zwischenhalbbildern zwischen zwei Referenzhalbbildern des umzusetzenden Eingangssignals. Dieser Prozeß ist in 1 als Diagramm gezeigt.
Die mit 1 und 2 bezeichneten Halbbilder entsprechen jeweils dem vorherigen Referenzhalbbild der Eingangsvideosequenz und dem nächsten Referenzhalbbild dieser Sequenz.
Das Halbbild mit der Bezeichnung 3 ist das zu erzeugende Zwischenhalbbild. Dieses Halbbild befindet sich zeitlich zwischen dem vorherigen Halbbild und dem nächsten Halbbild an einem Zeitpunkt, der durch einen der Interpretationsphase entsprechenden Wert α definziert wird.
Wenn t_prev und t_next den Zeitpunkten entsprechen, die mit dem vorherigen Halbbild und dem nächsten Halbbild zusammenhängen, beträgt dann der Zeitpunkt t_interp, der mit dem zu interpolierenden Zwischenhalbbild zusammenhängt: Tinterp = tprev + α (tnext – tprev) = tnext – (1 – α) (tnext – tprev)
Auf bekannte Weise kann die Interpolationsverarbeitung Linearfilterung unter Verwendung von räumlich-zeitlichen Filtern mit endlicher Impulsantwort oder bewegungskompensierte Interpolation einsetzen.
Die verwendeten Verarbeitungsverfahren erfordern eine Kenntnis der Interpolationsphase für jedes zu interpolierende Halbbild.
Falls das Eingangs- oder Ausgangssignal nicht auf eine Norm festgelegt ist, die seine Frequenz definiert, muß eine für diese Signale und insbesondere ihre Abtastfrequenzkenngröße spezifische Umsetzungseinrichtung entworfen werden. Diese Spezifizität erzeugt naturgemäß hohe Kosten. Darüber hinaus wird durch Modifikation der Abtastkenngrößen eines Signals eine solche Einrichtung unbenutzbar oder erfordert wenigstens entweder einen manuellen Eingriff, damit sie mit dem modifizierten Signal bzw. den modifizierten Signalen kompatibel wird, oder die Anwesenheit von für diese neuen Kenngrößen spezifischen Schaltungen.
Die Aufgabe der Erfindung ist die Beseitigung der obigen Unzulänglichkeiten.
Zu diesem Zweck betrifft die Erfindung einen Prozeß zur Halbbild- oder Vollbild-Frequenzumsetzung unter Verwendung einer dynamischen Berechnung der Interpolationsphasen eines Eingangsvideosignals mit einer Frequenz F1, die durch ein Synchronisationssignal S1 definiert wird, zu einem Ausgangsvideosignal mit einer variablen Frequenz F2, die durch ein Synchronisationssignal S2 definiert wird, mit den folgenden Schritten: Schreiben des Eingangssignals in einen Speicher auf der Basis eines Schreibzeigers P_W-IN und Lesen aus dem Speicher, um das Ausgangssignal zu erhalten, dadurch gekennzeichnet, daß er beim Empfang des Synchronisationssignals S1 die Position des Schreibzeigers P_W speichert, um so einen Wert P_W-IN bereitzustellen, und auch beim Empfang des Synchronisationssignals S2, um so einen Wert P_{W_OUT} bereitzustellen, und daß er dynamisch eine Interpolationsphase α folgendermaßen berechnet:
oder
wobei ΔP_{W_FIELD} die zur Speicherung eines Halbbildes oder Vollbildes des Eingangssignals erforderliche Speichermenge und N_CAP die Kapazität des Speichers als Anzahl von Halbbildern oder Vollbildern ausgedrückt ist, und daß er eine diesem Wert entsprechende Phaseninterpolation durchführt.
Gemäß einem bestimmten Merkmal werden drei oder vier sukzessive Halbbilder oder Vollbilder gleichzeitig in einem Speicher gespeichert und die Interpolation wird an den vorausgehenden Halbbildern oder Vollbildern, die beim Empfang des für die Berechnung der Interpolationsphase verwendeten Signals S2 gespeichert werden, auf der Basis dieser berechneten Interpolationsphase durchgeführt.
Gemäß einem weiteren Merkmal berücksichtigt die Berechnung der Interpolationsphase eine Verschiebung des Schreibzeigers entsprechend der Dauer des Halbbild- oder Vollbildaustastsignals vor dem aktiven Video.
Die Erfindung betrifft außerdem eine dynamische Frequenzumsetzungseinrichtung zum Umsetzen eines Eingangssignals mit einer Frequenz F1, die durch ein Synchronisationssignal S1 definiert wird, in ein Ausgangssignal mit einer variablen Frequenz F2, die durch dem Empfang eines Synchronisationssignals S2 definiert wird, umfassend: einen Speicher zum Schreiben des Eingangssignals auf der Basis eines Schreibzeigers P_W, eine Interpolationsschaltung, die die Ausgaben aus dem Speicher für Lesezugriff auf ein vorausgehendes Halbbild oder Vollbild T1 und Lesezugriff auf ein nächstes Halbbild oder Vollbild T2 empfängt, dadurch gekennzeichnet, daß sie außerdem folgendes umfaßt:
eine Schaltung zum Speichern des Zeigers P_W beim Empfang des Signals S1, um so einen Wert P_{W_IN} bereitzustellen,
eine Schaltung zum Speichern des Zeigers P_W beim Empfang des Signals S2, um so einen Wert P_{W_OUT} bereitzustellen,
eine Schaltung zur Berechnung der Interpolationsphase
oder
wobei ΔP_{W_FIELD} zur Speicherung eines Halbbildes oder Vollbildes des Eingangssignals erforderliche Speichermenge und N_CAP die Kapazität des Speichers als Anzahl von Halbbildern oder Vollbildern ausgedrückt ist, und dadurch, daß die Interpolationsschaltung an die Berechnungsschaltung angekoppelt ist, um diese Interpolationsphase zu empfangen und das interpolierte Halbbild oder Vollbild als Funktion der Interpolationsphase zu berechnen.
Dank der Erfindung berechnet der Prozeß automatisch die Interpolationsphase entsprechend dem zu erzeugenden Ausgangssignal, wenn die Abtastfrequenz dieses Ausgangssignals nicht im voraus bekannt ist.
Die erhaltene Einrichtung ist mit einer beliebigen Art von Ausgangssignal zumindest in einem großen Frequenzbereich kompatibel. Die Einrichtung kann leicht implementiert werden und ist billig. Sie ermöglicht die Bereitstellung von Vorrichtungen mit einstellbarer Abtastfrequenz, wie zum Beispiel von Monitoren von persönlichen Computern des PC-Typs.
Die Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung in Verbindung mit den beigefügten Figuren besser ersichtlich. Es zeigen:
1 eine Halbbildinterpolation
2 als Diagramm eine Frequenzumsetzungseinrichtung
3 ausführlich eine Frequenzumsetzungseinrichtung
4 Halbbildaustastintervalle
Die Einrichtung zur Halbbildfrequenzumsetzung, die den Prozeß implementiert, ist in 2 als Diagramm dargestellt.
Ein Eingangsvideosignal Video In wird zu einer Speicherschnittstellenschaltung 4 gesendet. Zusammen mit diesem Signal wird ein Horizontal- und Vertikal-Synchronisationssignal H/V_{SYNC IN} gesendet; ein Impuls zeigt den Anfang einer neuen Zeile (Horizontal-Synchronisation) oder eines neuen Halbbildes (Vertikal-Synchronisation) an.
Die durch das Videosignal transportierten Videoinformationen betreffen jedes Pixel, wobei eine Videozeile aus einer Abfolge von Pixeln und ein Halbbild aus einer Abfolge von Zeilen besteht. Ein dynamischer RAM-Videospeicher 5 speichert an sukzessiven Adressen die durch die Speicherschnittstelle 4 laufenden digitalen Daten. Die Speicherkapazität ist dergestalt, daß mindestens zwei aufeinanderfolgende Halbbilder gespeichert werden können. Diese beiden Halbbilder sind die zuvor als vorheriges Halbbild und nächstes Halbbild bezeichneten Referenzhalbbilder.
Das Ausgangsvideosignal Video Out ist synchron mit dem Synchronisationssignal V_{SYNC_OUT}, das aus der von der Umsetzungseinrichtung versorgten Vorrichtung stammt und der gewünschten Abtastfrequenz entspricht. Die in dem RAM 5 gespeicherten Videodaten werden über eine Speicherschnittstelle 6 zu einer Interpolationsschaltung 7 gesendet.
Diese Interpolationsschaltung 7 empfängt deshalb das Signal V_{SYNC_OUT}, auf deren Basis sie die interpolierten Vollbilder berechnet. Angesichts des Umstands, daß das Verhältnis der Frequenzen des Eingangssignals und des Ausgangssignals nicht a priori bekannt ist, werden die Interpolationsphasen dynamisch berechnet. Die Interpolationsschaltung arbeitet deshalb auf asynchrone Weise in bezug auf das Eingangssignal und wird durch das Synchronisationssignal V_{SYNC_OUT} gesteuert, das aus der Vorrichtung stammt, dem das Ausgangsvideosignal zugeführt wird, und stammt zum Beispiel aus einer Graphikkarte eines Computermonitors des PC-Typs im Fall eines Umsetzers von TV→PC.
3 zeigt ein Beispiel für eine Frequenzumsetzungseinrichtung ausführlicher.
Die in die Einrichtung eingegebenen Videoinformationen werden in dem Speicher 8 gespeichert. Dieser Speicher besitzt eine Kapazität von 4 Halbbildern und ermöglicht mittels Doppel-Lesezugriff den Zugriff auf 2 vollständige aufeinanderfolgende Halbbilder, um so die Interpolation auszuführen. Dadurch wird es möglich, die Probleme der Synchronisation zu vermeiden, da das aus einem Speicher gelesene Halbbild dann das letzte vollständig in diesem Speicher gespeicherte Halbbild ist. Dies ist ein Beispiel und die Speicherkapazität kann natürlich kleiner sein, zum Beispiel 3 Halbbilder oder weniger, wenn man mit dem Lesen eines Halbbildes beginnt, bevor es vollständig gespeichert wurde, wobei dies dann Vorsicht in bezug auf die Verwaltung der Zeiger erfordert.
Zwischen dem Halbbild T1 und dem ihm unmittelbar folgenden Halbbild T2 wird die Interpolation ausgeführt.
Bei jedem Eingangshalbbild ist ein Vertikal-Synchronisationssignal V_{SYNC_IN}, das im folgenden als S1 bezeichnet wird, verfügbar. Jeder vierte Impuls wird zu dem Rücksetzeingang (reset) eines Schreibadressenzählers 9 gesendet, wobei es sich um das Signal V_{SYNC_IN/4} handelt. Die Ausgabe dieses Zählers wird mit den Adresseneingängen des Speichers 8 verknüpft. Außerdem wird sie zu den Eingängen eines Registers REG.IN 10 und eines Registers REG.OUT 11 gesendet.
Das Register REG.IN speichert den Wert des Schreibzeigers, das heißt, die auf dem Adressenbus vorliegende Adresse P_{W_IN} beim Empfang des am Takteingang des Registers gesendeten Eingangs-Vertikal-Synchronisationssignals V_{SYNC_IN}.
Das Register REG.OUT speichert den Wert des Schreibzeigers, das heißt, die auf dem Adressenbus vorliegende Adresse P_{W_OUT} beim Empfang des am Takteingang des Registers gesendeten Ausgangs-Vertikal-Synchronisationssignals V_{SYNC_OUT}. Dieses Signal V_{SYNC_OUT} wird auch als S2 bezeichnet.
Ein Subtrahierer 12 empfängt die durch die Register 10 und 11 bereitgestellten Daten P_{W_IN} und P_{W_OUT}. Seine Ausgabe (P_{W_OUT} – P_{W_IN}) ist vorzeichenbehaftet und wird als Signal SGN zu einem Steuereingang eines Multiplexers 13 sowie zu einem Eingang eines Multiplizierers 14 gesendet. Der Multiplexer 13 empfängt eine Nulleingabe und eine Eingabe gleich der Konstanten N_CAP, die als Anzahl von Halbbildern die Kapazität des Speichers 8 ausdrückt. Dieser Multiplexer wird durch das Signal SGN dergestalt angesteuert, daß seine Ausgabe im Fall (P_{W_OUT} – P_{W_IN}) ≥ 0 auf 0 und im Fall (P_{W_OUT} – P_{W_IN}) < 0 auf den Wert N_CAP gesetzt wird. Die Ausgabe des Multiplizierers 14, der auf einem anderen Eingang einen Wert K gleich 1/ΔP_{W_FIELD} empfängt, wird zu dem Eingang eines Addierers 15 gesendet. Der zweite Eingang des Addierers stammt aus dem Ausgang des Multiplexers 13. Der Wert des Ausgangssignals des Addierers 15, der dem Ausdruck K (P_{W_OUT} – P_{W_IN}) oder andernfalls K (P_{W_OUT} – P_{W_IN}) + N_CAP, abhängig von dem Vorzeichen des Signals SGN, entspricht, repräsentiert den Wert von α. Dieses Signal wird, nachdem es eine Verzögerungsschaltung 17 durchläuft, zu dem Interpolator 20 gesendet.
Die aus dem Register REG.OUT 11 stammenden Informationen P_{W_OUT} werden auch zu einer Speicher- und Berechnungsschaltung 16 gesendet. Diese Schaltung speichert den letzten Wert des Zeigers P_{W_OUT}. Sie liefert auf ihren beiden Ausgängen einen ersten Ladewert "loading 1" und einen zweiten Ladewert "loading 2". Diese Ladewerte werden für jedes Ausgangshalbbild modifiziert. Sie sind um ein Halbbild phasenverschoben.
Der Schreibzeiger P_W des Speichers 8 wird beim Empfang eines Vertikal-Synchronisationsimpulses des Eingangssignals (V_{SYNC_IN}) und beim Empfang eines Vertikal-Synchronisationsimpulses des Ausgangssignals (V_{SYNC_OUT}) aufgezeichnet. Die entsprechenden Informationen und P_{W_OUT} repräsentieren jeweils die Startadresse des in dem Speicher aufgezeichneten aktuellen Halbbildes und den Wert des Zeigers P_W zum Zeitpunkt des Empfangs des Synchronisationsimpulses des Ausgangssignals, wodurch die Berechnung des neuen interpolierten Ausgangshalbbildes ausgelöst wird.
Es seien t_prev und t_next die Zeitpunkte des Empfangs des vorherigen und nächsten Referenzhalbbildes, die für die Berechnung des interpolierten Halbbildes verwendet werden, das heißt, die Zeitpunkte des Empfangs der Synchronisationssignale dieser Halbbilder. Es sei t_interp die zeitliche Position des interpolierten Halbbildes.
Gemäß 1 gilt
Wenn b die Bitrate des Eintrags der Wörter, die dem Eingangssignal entsprechen, das im allgemeinen das Luminanzsignal ist, in den Speicher 8 und ΔP_{W_FIELD} die für die Speicherung eines EingangsHalbbildes erforderliche Speichermenge ist, gilt durch die Definition von P_{W_OUT} und P_{W_IN} b (tinterp – tprev) = PW_OUT – PW_IN b (tnext – tprev) = ΔPW_FIELD woraus folgendes deduziert wird:
In der Praxis ist die Kapazität N_CAP. ΔP_{W_FIELD} des Speichers 8 endlich und die EingangsHalbbilder werden zyklisch in diesem geschrieben. Wenn ihre Kapazität N_CAP = 4 Halbbilder beträgt, beginnt nach dem Auffüllen dieser Speicher beginnend mit der Adresse 0 mit den ersten vier empfangenen Halbbildern das Schreiben des fünften Halbbildes an der Adresse 0 und überschreibt deshalb den Inhalt des ersten Halbbildes. Bei dieser Konfiguration, bei der P_{W_OUT} kleiner als P_{W_IN} wird, sollte die vorherige Formel zur Berechnung von α folgendermaßen modifiziert werden:
P_{W_OUT} – P_{W_IN} wird durch den Subtrahierer 12 berechnet.
Die gegebenenfalls durchzuführende Korrektur wird durch den Addierer 15 ausgeführt.
Die als Eingabe für den Multiplizierer 14 gesendete Konstante K ist der Wert
Dieser Wert ist a priori bekannt.
Die Ausgabe des Addierers 15 entspricht dem bei jeder Ankunft der Halbbildsynchronisationssignale berechneten Wert α. Dieser Koeffizient α wird durch die Verzögerungsschaltung 17 verzögert, damit er korrekt auf die Menge von Halbbildern T1 und T2 angewandt werden kann.
Die Speicher- und Berechnungsschaltung 16 berechnet die Leseadresse in bezug auf die beiden Zugriffe des Speichers 8. Beim Empfang des Synchronisationssignals V_{SYNC_OUT} wird der Wert P_{W_OUT} des Schreibzeigers gespeichert. Dieser Wert dient zur Berechnung der Startadresse für das Lesen der Halbbilder T1 und T2, die für die Interpolation benutzt werden. Angesichts des Umstands, daß vier sukzessive Halbbilder in einem Speicher gespeichert werden, ist es notwendig, zu bestimmten, welches gelesen wird, und dies hängt von der Position des Schreibzeigers zum Zeitpunkt des Empfangs des Synchronisationssignals V_{SYNC_OUT} ab.
Wenn N die Anzahl der einem Halbbild entsprechenden Adressen ist und wenn der Wert des Zeigers beim Empfang des Signals S2 zwischen 0 und N liegt, ist der Ladewert für das erste zu lesende Halbbild T1 die Adresse 2N und der Ladewert für das zweite zu lesende Halbbild T2 die Adresse 3N wobei die Werte den beiden letzten vollständigen in den Speicher geladenen Halbbildern entsprechen. Wenn dieser Wert des Zeigers zwischen N und 2N liegt, bedeutet dies, daß gerade das zweite Halbbild in dem Speicher 8 gespeichert wird, und der Ladewert für das Halbbild T2 ist dann die Adresse O. Es gilt deshalb folgendes:
Das Halbbild T2 entspricht dann dem Wert von "loading 2":
Zwei Lesezähler 18 und 19 empfangen auf einem Ladeeingang jeweils die Ausgaben "loading 1" und "loading 2", die aus der Speicherungs- und Berechnungsschaltung 16 stammen. Den Ladevalidierungseingängen der Zähler wird das Synchronisationssignal V_{SYNC_OUT} zugeführt. Die Werte "loading 1" und "loading 2" werden beim Empfang des Synchronisationssignals V_{SYNC_OUT} gespeichert. Die Zähler werden auf diese Werte initialisiert und ihre Ausgaben mit dem Speicher 8 verknüpft, um das Lesen der Videodaten der Halbbilder T1 und T2 aus dem Speicher auf der Basis der Initialisierungswerte auszulösen.
Die gelesenen Videodaten werden zu einem Interpolator 20 gesendet, der die Berechnung des interpolierten Halbbildes als Funktion seines durch den Wert von α definierten zeitlichen Orts in bezug auf die Referenzquellenhalbbilder T1 und T2 gemäß einem bekannten Prozeß, wie zum Beispiel Verwendung von räumlich-zeitlicher Linearfilterung oder bewegungskompensierter Interpolation, ausführt.
Die so berechneten Videodaten werden als Ausgabe des Interpolators gesendet, um so das Ausgangssignal der Einrichtung darzustellen.
Die obigen Berechnungen nehmen einen kontinuierlichen Strom von Daten des Eingangsvideosignals an. Tatsächlich enthalten die Signale ein Halbbildaustastintervall (VBI als Abkürzung für Vertical Blanking Interval), in dem der Halbbildrücklauf stattfindet.
Es können dann zwei Lösungen implementiert werden:

– entweder wird das dieser Zeitspanne VBI entsprechende Videosignal in den Videospeicher geschrieben, und verursacht somit Belegung des Speichers durch unbenutzte Signals. Der Wert P_{W_OUT} – P_{W_IN} repräsentiert dann tatsächlich die vergangene Zeit seit dem Start des Empfangs des aktuellen Halbbildes.
– oder es wird nur der aktive Teil des Videosignals gespeichert und es ist dann notwendig, auf die nachfolgend beschriebene Weise mit Hilfe von 4 das Offset oder die Verschiebung zu berücksichtigen, das bzw. die durch dieses Signal VBI erzeugt wird. In dieser 4 ist eine Zeitachse symbolisiert. V_SYNC entspricht den Vertikal-Synchronisationssignalen. Das Videosignal besteht aus einem Halbbildaustastintervall VBI (Abkürzung für Vertical Blanking Interval), das dem aktiven Video vorausgeht, für eine Zeit Δt_{VBI_start} und aus einem VBI-Signal nach dem aktiven Video Δt_{VBI_end}.

Es seien P_{W_VBI_start} und Video ΔP_{W_VBI_end} die Offsets oder Verschiebungen entsprechend dem Schreibzeiger in dem Videospeicher. PW_VBI_start = b ΔtVBI_start ΔPW_VBI_end = b ΔtVBI_end
Der Wert von α lautet dann:
für PW_OUT + ΔPW_VBI_start ≥ PW_IN oder
für PW_OUT + ΔPW_VBI_start < PW_IN
Wenn die Anforderung eines neuen Ausgangshalbbildes während des VBI-Intervalls ankommt, wobei P_W während dieser Intervalle nicht aktualisiert wird, ist es dann möglich, den Wert von α abhängig davon, ob diese Anforderung während des VBI-Intervalls vor oder nach dem aktiven Video ankommt, auf 0 oder 1 zu runden.
In bezug auf die Zeilenaustastsignale (oder Horizontal-Austastsignale), die dem Zeilenrücklauf entsprechen, ist ihre Dauer kurz genug, um vernachlässigt zu werden.
Die obigen Argumente wurden in bezug auf Signale mit Abtastung des verschachtelten Typs durchgeführt, das heißt, mit Bezug auf Halbbilder. Natürlich gilt die Erfindung gleichermaßen für Vollbilder, wenn zum Beispiel das Eingangssignal einer Abtastung des progressiven Typs entspricht. Es werden dann die sukzessiven Vollbilder gespeichert. Ähnlich kann das Ausgangssignal, das von der Art der Interpolation abhängt, verschachtelt oder progressiv sein, ohne vom Schutzumfang der Erfindung abzuweichen.

Claims

Prozeß zur Frequenzumsetzung unter Verwendung einer dynamischen Berechnung der Interpolationsphasen eines Eingangsvideosignals mit einer Frequenz F1, die durch ein Synchronisationssignal S1 definiert wird, zu einem Ausgangsvideosignal mit einer variablen Frequenz F2, die durch ein Synchronisationssignal S2 definiert wird, mit den folgenden Schritten: Schreiben des Eingangssignals in einen Speicher (8) auf der Basis eines Schreibzeigers P_W und Lesen aus dem Speicher, um das Ausgangssignal zu erhalten, dadurch gekennzeichnet, daß er beim Empfang des Synchronisationssignals S1 die Position des Schreibzeigers P_W speichert, um so einen Wert P_{W_IN} bereitzustellen, und auch beim Empfang des Synchronisationssignals S2, um so einen Wert P_{W_OUT} bereitzustellen, und daß er dynamisch eine Interpolationsphase α (12, 13, 14, 15) folgendermaßen berechnet:
für P_{W_OUT}≥ P_{W_IN} oder
für P_{W_OUT} <P_{W_IN} wobei ΔP_{W_FIELD} die zur Speicherung eines Halbbildes oder Vollbildes des Eingangssignals erforderliche Speichermenge und N_CAP die Kapazität des Speichers (8) als Anzahl von Halbbildern oder Vollbildern ausgedrückt ist, und daß er eine diesem Wert entsprechende Phaseninterpolation (20) durchführt.
Prozeß nach Anspruch 1, dadurch gekennzeichnet, daß drei oder vier sukzessive Halbbilder oder Vollbilder in dem Speicher (8) gespeichert werden und daß die Interpolation an den Halbbildern oder Vollbildern, die denen folgen, die beim Empfang des für die Berechnung der Interpolationsphase verwendeten Signals S2 gespeichert werden, und auf der Basis dieser berechneten Interpolationsphase durchgeführt wird.
Prozeß nach Anspruch 1, dadurch gekennzeichnet, daß die Berechnung der Interpolation eine Verschiebung des Schreibzeigers entsprechend der Dauer des Halbbild- oder Vollbildaustastsignals vor dem aktiven Video berücksichtigt.
Dynamische Frequenzumsetzungseinrichtung zum Umsetzen eines Eingangssignals mit einer Frequenz F1, die durch ein Synchronisationssignal S1 definiert wird, in ein Ausgangssignal mit einer variablen Frequenz F2, die durch Empfang eines Synchronisationssignals S2 definiert wird, umfassend einen Videospeicher (8) zum Schreiben des Eingangssignals auf der Basis eines Schreibzeigers P_W, eine Interpolationsschaltung (20), die die Ausgaben aus dem Speicher (8) empfängt, zum Lesen eines Halbbildes oder Vollbildes T1 als einen ersten Zugriff, dem ein nächstes Halbbild oder Vollbild T2 als ein zweiter Zugriff folgt, dadurch gekennzeichnet, daß sie außerdem folgendes umfasst: eine Schaltung (10) zum Speichern des Zeigers P_W beim Empfang des Signals S1, um so einen Wert P_{W_IN} bereitzustellen, eine Schaltung (11) zum Speichern des Zeigers P_W beim Empfang des Signals S2, um so einen Wert P_{W_OUT} bereitzustellen, eine Schaltung (12, 13, 14, 15) zum Berechnen der Interpolationsphase
für P_{W_OUT} ≥ P_{W_IN} oder
für P_{W_OUT} < P_{W_IN} wobei ΔP_{W_FIELD} die zur Speicherung eines Halbbildes oder Vollbildes des Eingangssignals erforderliche Speichermenge und N_CAP die Kapazität des Speichers (8) als Anzahl von Halbbildern oder Vollbildern ausgedrückt ist, und daß die Interpolationsschaltung (20) an die Berechnungsschaltung (12, 13, 14, 15) angekoppelt ist, um so diese Interpolationsphase zu empfangen und das interpolierte Halbbild oder Vollbild als Funktion der Interpolationsphase zu berechnen.
Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Berechnungsschaltung aus einem Subtrahierer (12), einem Multiplexer (13), einem Multiplizierer (14) und einem Addierer (15) besteht.