JP2001211430A5 - - Google Patents

Description

【特許請求の範囲】
【請求項１】 補間フェーズの動的計算を使用して、同期信号Ｓ１によって定義される周波数Ｆ１の入力ビデオ信号を、同期信号Ｓ２によって定義される可変周波数Ｆ２の出力ビデオ信号に周波数変換するための方法であって、
書込みポインタＰ_Wに基づいて入力信号をメモリに書き込むステップと、
出力信号を得るためにメモリから読取りを行うステップとを含み、
同期信号Ｓ１を受信した時の書込みポインタＰ _W の位置を、Ｐ_{W_IN}の値を提供するように記憶し、同期信号Ｓ２を受信した時の書込みポインタＰ _W の位置を、Ｐ_{W_OUT}の値を提供するように記憶し、
補間フェーズαを、
【数１】

であるように動的計算を行い、ただし、ΔＰ_{W_FIELD}が、入力信号の１フィールドまたは１フレームの記憶のために必要とされるメモリ容量であり、Ｎ_CAPが、フィールドまたはフレームの数として表現されるメモリの容量であり、
この値αに対応するフェーズ補間を実行することを特徴とする方法。
【請求項２】 ３つまたは４つの連続するフィールドまたはフレームがメモリに記憶され、この計算された補間フェーズに基づいて、補間フェーズの計算のために使用された信号Ｓ２を受信すると、記憶されているフィールドまたはフレームの後に続くフィールドまたはフレームに対して補間が実行されることを特徴とする請求項１に記載の方法。
【請求項３】 補間フェーズの計算が、アクティブ・ビデオの前に来るフィールドまたはフレーム・ブランキング信号の持続時間に対応する書込みポインタのシフトを考慮に入れることを特徴とする請求項１に記載の方法。
【請求項４】 同期信号Ｓ１によって定義される周波数Ｆ１の入力信号を、同期信号Ｓ２の受信によって定義される可変周波数Ｆ２の出力信号に変換するための動的周波数変換デバイスであって、
書込みポインタＰ_Wに基づいて入力信号を書き込むためのビデオ・メモリ、ならびに第１アクセスとしてのフィールドまたはフレームＴ１の読取り、次いで第２アクセスとしての、それに続くフィールドまたはフレームＴ２の読取りのために、メモリから出力を受信する補間回路を含み、
信号Ｓ１を受信したときのポインタＰ_Wを、値Ｐ _{W_IN} を提供するように記憶するための回路と、
信号Ｓ２を受信したときのポインタＰ_Wを、値Ｐ _{W_OUT} を提供するように記憶するための回路と、
補間フェーズを、
【数２】

で計算する回路であって、ただし、ΔＰ_{W_FIELD}が、入力信号の１フィールドまたは１フレームの記憶のために必要とされるメモリ容量であり、Ｎ_CAPが、フィールドまたはフレームの数として表現されるメモリの容量である回路とを含み、
補間回路が、この補間フェーズを受信して、補間されたフィールドまたはフレームを補間フェーズの関数として計算するように、前記補間フェーズを計算する回路と結合されていることを特徴とするデバイス。
【請求項５】 前記補間フェーズを計算する回路が、減算器、マルチプレクサ、乗算器、および加算器から構成されることを特徴とする請求項４に記載のデバイス。

【００１１】
【課題を解決するための手段】
この目的で、この発明は、補間フェーズの動的計算を使用して、同期信号Ｓ１によって定義される周波数Ｆ１の入力ビデオ信号を、同期信号Ｓ２によって定義される可変周波数Ｆ２の出力ビデオ信号にフィールドまたはフレーム周波数変換するための方法に関係するものであり、書込みポインタＰ_{W_IN}に基づいて入力信号をメモリに書き込むステップと、出力信号を得るためにメモリから読取りを行うステップとを含み、同期信号Ｓ１を受信した時の書込みポインタＰ _W の位置を、Ｐ_{W_IN}の値を提供するように記憶し、同期信号Ｓ２を受信した時の書込みポインタＰ _W の位置を、Ｐ_{W_OUT}の値を提供するように記憶し、補間フェーズαを、
【数３】

となるように動的計算を行い、ただし、ΔＰ_{W_FIELD}が、入力信号の１フィールドまたは１フレームの記憶のために必要とされるメモリ容量であり、Ｎ_CAPが、フィールドまたはフレームの数として表現されるメモリの容量であり、方法が、この値に対応するフェーズ補間を実行することを特徴とするものである。

この発明はまた、同期信号Ｓ１によって定義される周波数Ｆ１の入力信号を、同期信号Ｓ２の受信によって定義される可変周波数Ｆ２の出力信号に変換するための動的周波数変換デバイスに関係するものであって、書込みポインタＰ_Wに基づいて入力信号を書き込むためのメモリ、ならびに前のフィールドまたはフレームＴ１への読取りアクセスおよび次のフィールドまたはフレームＴ２への読取りアクセスのために、メモリから出力を受信する補間回路を含み、さらに、信号Ｓ１を受信したときのポインタＰ_Wを、値Ｐ _{W_IN} を提供するように記憶するための回路と、信号Ｓ２を受信したときのポインタＰ_Wを、値Ｐ _{W_OUT} を提供するように記憶するための回路と、

であるように計算を行うための回路であって、ただし、ΔＰ_{W_FIELD}が、入力信号の１フィールドまたは１フレームの記憶のために必要とされるメモリ容量であり、Ｎ_CAPが、フィールドまたはフレームの数として表現されるメモリの容量であるものとして、計算を行うための回路とを含むことを特徴とし、補間回路が、この補間フェーズを受信して、補間されたフィールドまたはフレームを補間フェーズの関数として計算するように、計算回路と結合されていることを特徴とするものである。