JP2001197750A - 電源装置 - Google Patents

Abstract

(57)【要約】 【課題】 サンプリング周波数の小さな低価格のＣＰＵ
を用いた場合でも、ＬＣフィルタの共振抑制制御をディ
ジタル制御によって有効に行うこと。 【解決手段】 電圧・電流極性判別部４は、コンデンサ
電圧検出部２からのＶc及び負荷電流検出部３からのＩL
を入力し、これらの極性データＫV，ＫIを出力する。共
振時刻演算部５は、これらＶc，ＩL，ＫV，ＫIを入力
し、共振時刻ｔを演算する。共振抑制制御部６は、コン
デンサ電圧指令値Ｖc*と、コンデンサ電圧Ｖc，共振時
刻ｔとを入力し、共振抑制補正項を含んだインバータ出
力電圧指令ＶI*を出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、リアクトル及びコ
ンデンサから成るＬＣフィルタを介しインバータ部から
の交流電力を負荷に供給する電源装置に関するものであ
る。

【０００２】

【従来の技術】図４は、従来の電源装置の概略構成図で
ある。以下においては、電源装置の一例として無停電電
源装置につき説明する。この無停電電源装置は、インバ
ータ部１０１と、インダクタンスＬFを有するリアクト
ル１０２及びキャパシタンスＣFを有する１０３により
形成されるＬＣフィルタとを備えており、インバータ部
１０１から出力される交流電力はこのＬＣフィルタを介
して負荷１０４に供給されるようになっている。このと
き、インバータ部１０１から出力されるインバータ出力
電圧をＶI、インバータ出力電流をＩIと表し、また、コ
ンデンサ電圧をＶc、コンデンサ電流をＩC、負荷電流を
ＩLと表すことにする。

【０００３】図５は、負荷変動発生時における各電流及
び各電圧の応答を説明するためのブロック図である。こ
の図に示すように、コンデンサ電圧Ｖcとインバータ出
力電圧ＶIとの差が積分要素１０５に入力され、この積
分要素１０５からインバータ出力電流ＩIが出力され
る。そして、このインバータ出力電流ＩIと負荷電流ＩL
との差がコンデンサ電流ＩCとして積分要素１０６に入
力され、この積分要素１０６からコンデンサ電圧Ｖcが
出力される。

【０００４】上記の負荷電流ＩLに対するコンデンサ電
圧Ｖcの伝達関数Ｇは下記の（１）式で表される。い
ま、負荷１０４側に変動が生じ、負荷電流ＩLがステッ
プ的に変化したとすると、コンデンサ電圧Ｖcは（２）
式で表される。ここで、ω0，Ｓ1，Ｓ2はそれぞれ
（３）〜（５）式で表される。したがって、コンデンサ
電圧Ｖc及びコンデンサ電流ＩCは、（６）式及び（７）
式のように、時間ｔの関数として表される。

【０００５】

【数５】 図６は、図４に示した無停電電源装置における各電圧及
び電流の波形図であり、（ａ）は負荷電流ＩL、（ｂ）
はコンデンサ電圧Ｖc、（ｃ）はコンデンサ電流ＩC、
（ｄ）はインバータ出力電流ＩIの波形をそれぞれ示し
ている。負荷１０４側に急激な変動が発生すると、この
急激な負荷変動の影響を受けてＬＣフィルタに共振状態
が発生し、制御系が不安定な状態に陥ることがこの図６
により明らかとなっている。すなわち、図６（ａ）の負
荷電流ＩLが時刻ｔ1でステップ的に変化すると、
（ｂ），（ｃ），（ｄ）のコンデンサ電圧Ｖc、コンデ
ンサ電流ＩC、及びインバータ出力電流ＩIがこの負荷電
流ＩLのステップ的変化に影響を受け、時刻ｔ1以降は大
きく振動した状態となっている。

【０００６】そこで、このような共振状態を抑制するた
めに、従来からＰＤ制御を取り入れた構成が採用されて
いる。図７は、このＰＤ制御を取り入れた場合における
各電流及び各電圧の応答を説明するためのブロック図で
あり、図５の構成に比例・微分要素１０７が付加された
ものとなっている。この図において、比例・微分要素１
０７には、コンデンサ電圧指令値Ｖc*とコンデンサ電圧
Ｖcとの差が入力される。そして、比例・微分要素１０
７の出力にコンデンサ電圧Ｖcが加算された後、この加
算値とコンデンサ電圧Ｖcとの差が積分要素１０５に入
力されるようになっている。

【０００７】図７においては、負荷電流ＩLに対するコ
ンデンサ電圧Ｖcの伝達関数Ｇは下記の（８）式で表さ
れ、この（８）式を変形して（９）式が得られる。ここ
で、（９）式中のＳ1，Ｓ2は（１０），（１１）式によ
り表されるものである。そして、負荷電流ＩLにステッ
プ変化が発生したとすると、コンデンサ電圧Ｖcの応答
は（１２）式で表現される。したがって、コンデンサ電
圧Ｖcの時間変化Ｖc（ｔ）は（１３）式のように表され
る。この（１３）式において、ＫD＝２／ω0、ＫP＝０
とおくと、Ｖc（ｔ）は（１４）式のように表される。
また、コンデンサ電流ＩCの時間変化ＩC（ｔ）は（１
５）式のように表される。そして、インバータ出力電流
ＩI、コンデンサ電流ＩC、及び負荷電流ＩLの間には
（１６）式の関係が成立するので、インバータ出力電流
ＩIは、（１６）式に（１５）式を代入して得られる
（１７）式によって表される。

【０００８】

【数６】 図８は、上記のようなＰＤ制御を行った場合の各電圧及
び電流の波形図であり、（ａ）は負荷電流ＩL、（ｂ）
はコンデンサ電圧Ｖc、（ｃ）はコンデンサ電流ＩC、
（ｄ）はインバータ出力電流ＩIの波形をそれぞれ示し
ている。図６では、負荷電流ＩLにステップ的変化が発
生した時刻ｔ1以降において、コンデンサ電圧Ｖc、コン
デンサ電流ＩC、及びインバータ出力電流ＩIが大きく振
動して不安定な状態となっているが、この図８では、こ
の振動は発生せず一定値に収束する安定な状態となって
いる。

【０００９】

【発明が解決しようとする課題】上記のように、従来の
電源装置ではＰＤ制御により、負荷電流ＩLにステップ
的変化が生じた後のコンデンサ電圧Ｖc、コンデンサ電
流ＩC、及びインバータ出力電流ＩIの値を一定値に収束
させ、これによりＬＣフィルタの共振状態を抑制させる
ようにしていた。

【００１０】ところで、上記のような従来の電源装置の
共振抑制制御はアナログ制御により行われているが、近
時は、制御の信頼性の向上、各種仕様の変更に対する容
易化、及びコスト低減等の観点から、マイクロコンピュ
ータを用いたディジタル制御に基づき共振抑制制御を行
うことが可能な電源装置の実現が強く要請されている。
また、電源装置については、コスト低減の一層の徹底が
要求されている。このようなコスト低減の一層の低減を
図る有力な方策としては、コスト的に大きな割合を占め
るＣＰＵについて、演算速度の遅い低価格のものを用い
ることが挙げられる。

【００１１】しかし、低速度のＣＰＵを用いた場合、必
然的にサンプリング周波数も小さなものとなるが、サン
プリング周波数がＬＣフィルタの共振周波数の２倍の値
よりも小さくなると、所謂「エイリアシング」（サンプ
リングデータから元の信号を正しく再現できなくなるこ
と）が発生する。そのため、実際に共振状態が発生して
いるにもかかわらず、発生していないものとして制御を
行ってしまい、結果として共振を抑制することができな
い場合が生じる虞があった。

【００１２】本発明は、上記事情に鑑みてなされたもの
であり、サンプリング周波数の小さな低価格のＣＰＵを
用いた場合でも、ＬＣフィルタの共振抑制制御を有効に
行うことが可能な電源装置を提供することを目的として
いる。

【００１３】

【課題を解決するための手段】上記課題を解決するため
の手段として、請求項１記載の発明は、リアクトル及び
コンデンサから成るＬＣフィルタを介しインバータ部か
らの交流電力を負荷に対して供給する電源装置におい
て、所定時間毎にサンプリングされた前記コンデンサの
検出電圧及び前記負荷の検出電流を入力し、それらの極
性を判別する電圧・電流極性判別部と、前記検出電圧、
前記検出電流、及び前記電圧・電流極性判別部の判別結
果に基づいて、前記ＬＣフィルタの共振についての共振
時刻を演算する共振時刻演算部と、前記検出電圧、前記
検出電流、及び前記共振時刻演算部で演算された共振時
刻に基づいて共振抑制補正量を演算し、さらに、演算し
た共振抑制補正量、前記コンデンサの目標電圧、及び前
記検出電圧に基づいて前記インバータ部の電圧目標値を
求める共振抑制制御部と、を備えたことを特徴とする。

【００１４】請求項２記載の発明は、請求項１記載の発
明において、前記共振抑制制御部は、所定時間毎にサン
プリングされた時点では下式（Ａ）に基づき、前記サン
プリングされた時点以外の各スイッチング更新時点では
下式（Ｂ）に基づき、前記インバータ部の電圧目標値Ｖ
I*を求めるものである、ことを特徴とする。

【００１５】 ＶI*＝Ｖc＋ＫP（Ｖc*−Ｖc）＋ΔＶI … （Ａ） ＶI*＝Ｖc＋ＫP（Ｖc*−Ｖc） … （Ｂ） 但し、Ｖc：検出電圧、ＫP：比例定数、Ｖc*：目標電
圧、ΔＶI：共振抑制補正量 請求項３記載の発明は、請求項１又は２記載の発明にお
いて、前記共振抑制補正量は、微分定数をＫD、ＬＣフ
ィルタのインダクタンス及びキャパシタンスをＬF，ＣF
とした場合に、下式（Ｃ），（Ｄ）に基づき求められる
ものである、ことを特徴とする。

【００１６】

【数７】 請求項４記載の発明は、請求項３記載の発明において、
前記共振時刻をｔとすると、この共振時刻は、０＜ω0
ｔ＜π、tan（ω0ｔ／２）＞０、ＩI＞０、Ｖc＜０が成
立する場合は、下式（Ｅ）に基づき求められるものであ
り、また、π＜ω0ｔ＜２π、tan（ω0ｔ／２）＜０、
ＩI＞０、Ｖc＞０が成立する場合は、下式（Ｆ）に基づ
き求められるものである、ことを特徴とする。

【００１７】

【数８】 請求項５記載の発明は、前記共振抑制制御部は、あるサ
ンプリング時点から次回のサンプリング時点までの所定
の各スイッチング更新時点で、下式（Ａ）に基づき前記
インバータ部の電圧目標値ＶI*を求めるものである、こ
とを特徴とする。

【００１８】 ＶI*＝Ｖc＋ＫP（Ｖc*−Ｖc）＋ΔＶI … （Ａ） 但し、Ｖc：検出電圧、ＫP：比例定数、Ｖc*：目標電
圧、ΔＶI：共振抑制補正量 請求項６記載の発明は、請求項５記載の発明において、
前記あるサンプリング時点から次回のサンプリング時点
までのスイッチング回数をＮ、比例定数をＫM、定数を
ＣM、微分定数をＫD、ＬＣフィルタのインダクタンス及
びキャパシタンスをＬF，ＣFとした場合に、第Ｍ（Ｍ≦
Ｎ）回目のスイッチング更新時点における共振抑制補正
量ΔＶIは、下式（Ｇ），（Ｄ）に基づき求められるも
のである、ことを特徴とする。

【００１９】

【数９】 請求項７記載の発明は、請求項１乃至６のいずれかに記
載の発明において、ＬＣフィルタのインダクタンス及び
キャパシタンスをＬF，ＣFとした場合に、前記コンデン
サの検出電圧Ｖcについての時間微分値ｄＶc／ｄｔの微
分定数ＫDと、前記目標電圧Ｖc*と検出電圧Ｖcとの差分
（Ｖc*−Ｖc）についての比例定数ＫPとの間に、下式
（Ｈ），（Ｄ）の関係が成立するように、この微分定数
ＫP及び比例定数ＫPの値を設定すること、を特徴とす
る。

【００２０】

【数１０】

【００２１】

【発明の実施の形態】以下、本発明の実施形態を図に基
づき説明する。図１は、この実施形態に係る電源装置と
しての一例である無停電電源装置の要部である共振抑制
制御装置１の構成を示すブロック図である。共振抑制制
御装置１は、コンデンサ電圧検出部２、負荷電流検出部
３、電圧・電流極性判別部４、共振時刻演算部５、共振
抑制制御部６。ＰＷＭ制御部７、及びスイッチング出力
部８を備えている。

【００２２】コンデンサ電圧検出部２は、検出したコン
デンサ電圧Ｖcのデータを電圧・電流極性判別部４、共
振時刻演算部５、及び共振抑制制御部６に出力してお
り、また、負荷電流検出部３は、検出した負荷電流ＩL
のデータを電圧・電流極性判別部４及び共振時刻演算部
５に出力している。電圧・電流極性判別部４は、入力し
たコンデンサ電圧Ｖc及び負荷電流ＩLのそれぞれの極性
を判別し、極性データＫV，ＫIを共振時刻演算部５に出
力している。

【００２３】共振時刻演算部５は、入力したコンデンサ
電圧Ｖc、負荷電流ＩL、及び極性データＫV，ＫIに基づ
き共振時刻ｔを演算し、これを共振抑制制御部６に出力
する。ここで、共振時刻とは、共振周期におけるサンプ
リング時点の位置を表すデータのことである。例えば、
図６（ｂ）のコンデンサ電圧Ｖcの波形において、共振
開始後における１周期の期間内（例えば、時刻ｔ1〜ｔ2
の期間）において、サンプリングが何回か行われること
になるが、この時刻ｔ1〜ｔ2間におけるサンプリング地
点のことを本明細書では共振時刻と呼んでいる。

【００２４】共振抑制制御部６は、コンデンサ電圧Ｖc
及び共振時刻ｔを入力すると共に、コンデンサ電圧制御
部（図示せず）からコンデンサ電圧指令値Ｖc*を入力し
ており、これらの入力データに基づきインバータ出力電
圧指令値ＶI*を演算し、これをＰＷＭ制御部７に出力す
る。このインバータ出力電圧指令値ＶI*の演算について
は後述するが、このインバータ出力電圧指令値ＶI*は、
各サンプリング時点及び各サンプリング時点間の各スイ
ッチング時点において出力されるものであり、共振抑制
が有効に行われるように設定されたものである。

【００２５】ＰＷＭ制御部７は、内部にコンパレータを
有しており、このコンパレータにインバータ出力電圧指
令値ＶI*と、キャリア周波数ｆcarの三角波信号とを入
力する。そして、両者の比較に基づきスイッチングパタ
ーン信号ＳPを生成し、これをスイッチング出力部８に
出力する。スイッチング出力部８は、この入力したスイ
ッチングパターン信号ＳPに基づき、インバータ部のス
イッチング素子に対してスイッチング制御を行うための
スイッチング制御信号（又はゲート制御信号）ＶGを出
力する。

【００２６】図２は、電圧・電流極性判別部４の極性判
別手順を示すフローチャートである。電圧・電流極性判
別部４は、コンデンサ電圧Ｖcのデータを入力し（ステ
ップ２０１）、更に、負荷電流ＩLのデータを入力する
（ステップ２０２）。そして、まず、命題Ｖc＞０かつ
ＩL＞０の真偽を判別し（ステップ２０３）、真であれ
ばＫV＝１及びＫI＝１の極性データを設定する（ステッ
プ２０４）。

【００２７】ステップ２０３の命題が偽であれば、命題
Ｖc＞０かつＩL＝０の真偽を判別し（ステップ２０
５）、この命題が真であればＫV＝１及びＫI＝０の極性
データを設定する（ステップ２０６）。ステップ２０５
の命題が偽であれば、命題Ｖc＞０かつＩL＜０の真偽を
判別し（ステップ２０７）、この命題が真であればＫV
＝１及びＫI＝−１の極性データを設定する（ステップ
２０８）。ステップ２０７の命題が偽であれば、命題Ｖ
c＝０かつＩL＞０の真偽を判別し（ステップ２０９）、
この命題が真であればＫV＝０及びＫI＝１の極性データ
を設定する（ステップ２１０）。ステップ２０９の命題
が偽であれば、命題Ｖc＝０かつＩL＝０の真偽を判別し
（ステップ２１１）、この命題が真であればＫV＝０及
びＫI＝０の極性データを設定する（ステップ２１
２）。ステップ２１１の命題が偽であれば、命題Ｖc＝
０かつＩL＜０の真偽を判別し（ステップ２１３）、こ
の命題が真であればＫV＝０及びＫI＝−１の極性データ
を設定する（ステップ２１４）。ステップ２１３の命題
が偽であれば、命題Ｖc＜０かつＩL＞０の真偽を判別し
（ステップ２１５）、この命題が真であればＫV＝−１
及びＫI＝１の極性データを設定する（ステップ２１
６）。ステップ２１５の命題が偽であれば、命題Ｖc＜
０かつＩL＝０の真偽を判別し（ステップ２１７）、こ
の命題が真であればＫV＝−１及びＫI＝０の極性データ
を設定する（ステップ２１８）。ステップ２１７の命題
が偽であれば、ＫV＝１及びＫI＝−１の極性データを設
定する（ステップ２１９）。

【００２８】ところで、コンデンサ電圧Ｖc及びインバ
ータ出力電流ＩIは、それぞれ下記の（１８）式及び
（１９）式により表される。そして、両式の比を取ると
（２０）式が得られ、更にこの（２０）式から（２１）
式が得られる。したがって、０＜ω0ｔ＜πのときは
（２２）〜（２４）式を用い、また、０＜ω0ｔ＜２π
のときは（２５）〜（２７）式を用いて共振時刻を算出
することができる。

【００２９】

【数１１】 図３は、図１の共振抑制制御装置１の動作についてのフ
ローチャートであり、特に、共振時刻演算の手順を詳し
く示したものである。まず、コンデンサ電圧検出部２が
コンデンサ電圧Ｖcを検出する（ステップ３０１）と共
に、負荷電流検出部３が負荷電流ＩLを検出する（ステ
ップ３０２）。そして、電圧・電流極性判別部４は、図
２に示した判別手順に基づき、コンデンサ電圧Ｖc及び
負荷電流ＩLの極性を判別して極性データを設定し、こ
の極性データを共振時刻演算部５に出力する（ステップ
３０３）。

【００３０】共振時刻演算部５は、この極性データと、
コンデンサ電圧Ｖc及び負荷電流ＩLとを用いて共振時刻
ｔを演算する（ステップ３０４）。そして、共振抑制制
御部６は、この共振時刻ｔと、コンデンサ電圧指令値Ｖ
c*及びコンデンサ電圧Ｖcとの入力に基づいてインバー
タ出力電圧指令ＶI*を出力し、共振抑制制御を行う（ス
テップ３１８）。

【００３１】ＰＷＭ制御部７は、このインバータ出力電
圧指令ＶI*と、キャリア周波数ｆcarの三角波信号との
入力に基づきスイッチングパターン信号ＳPをスイッチ
ング出力部８に出力し（ステップ３１９）、スイッチン
グ出力部８は、この入力したスイッチングパターン信号
ＳPに基づき、インバータ部のスイッチング素子に対し
てスイッチング制御信号（又はゲート制御信号）ＶGを
出力し、スイッチング制御を行う（ステップ３２０）。

【００３２】次に、ステップ３０４の共振時刻演算の手
順につき説明する。共振時刻演算部５は、まず、極性デ
ータについての命題ＫV＝０かつＫI＝０の真偽を判別し
（ステップ３０５）、この命題が真であれば共振時刻を
ｔ＝０として算出する（ステップ３０６）。ステップ３
０５の命題が偽であれば、命題ＫV＜０かつＫI＞０の真
偽を判別し（ステップ３０７）、この命題が真であれば
既述した（２４）式により共振時刻ｔを演算する（ステ
ップ３０８）。ステップ３０７の命題が偽であれば、命
題ＫV＝０かつＫI＞０の真偽を判別し（ステップ３０
９）、この命題が真であれば共振時刻をｔ＝π／ω0と
して算出する（ステップ３１０）。ステップ３０９の命
題が偽であれば、命題ＫV＞０かつＫI＞０の真偽を判別
し（ステップ３１１）、この命題が真であれば既述した
（２７）式により共振時刻ｔを演算する（ステップ３１
２）。

【００３３】ステップ３１１の命題が偽であれば、命題
ＫV＞０かつＫI＜０の真偽を判別し（ステップ３１
３）、この命題が真であれば既述した（２４）式により
共振時刻ｔを演算する（ステップ３１４）。ステップ３
１３の命題が偽であれば、命題ＫV＝０かつＫI＜０の真
偽を判別し（ステップ３１５）、この命題が真であれば
共振時刻をｔ＝π／ω0として算出する（ステップ３１
６）。ステップ３１５の命題が偽であれば、あれば既述
した（２７）式により共振時刻ｔを演算する（ステップ
３１７）。

【００３４】次に、インバータ出力電圧指令ＶI*の演算
につき説明する。（１８）式を変形すると下記の（２
８）式が得られるが、この（２８）式より、共振時刻ｔ
とコンデンサ電圧Ｖcとが分かれば負荷電流ＩLを求めら
れることが明らかである。そこで、この演算により求め
た負荷電流ＩLと共振時刻ｔとにより、共振抑制補正項
ΔＶIを（２９）式により求めることができる。（２
９）式中、ＫDは微分定数である。この共振抑制補正項
ΔＶIを用いた（３０）式により、共振抑制制御部６
は、サンプリング時点のインバータスイッチング更新タ
イミングでインバータ出力電圧指令ＶI*を出力する。そ
して、サンプリング時点以外のインバータスイッチング
更新タイミングでは、共振抑制補正項ΔＶIを用いない
（３１）式により、インバータ出力電圧指令ＶI*を出力
する。なお、（３１）式中ＫPは比例定数である。

【００３５】

【数１２】 このように、本発明では、各サンプリング時点におい
て、共振抑制補正項ΔＶIを含むインバータ出力電圧指
令ＶI*を共振抑制制御部６が出力し、このインバータ出
力電圧指令ＶI*に基づきＰＷＭ制御部７がスイッチング
パターン信号ＳPを出力し、このスイッチングパターン
信号ＳPに基づきスイッチング出力部８がインバータ素
子のスイッチングを行う構成となっているので、サンプ
リング周波数の小さな低価格のＣＰＵを用いてディジタ
ル制御を行ったとしても、ＬＣフィルタの共振抑制制御
を有効に行うことができる。したがって、図８（ａ）に
示すようなステップ的な負荷変動が時刻ｔ1において発
生したとしても、図８（ｂ）〜（ｄ）に示すように、こ
の時刻ｔ1以降のコンデンサ電圧Ｖc、コンデンサ電流Ｉ
C、及びインバータ出力電流ＩIを一定値に収束させるこ
とができ、安定した制御を行うことができる。

【００３６】上記した例は、各サンプリング時点で共振
抑制補正項ΔＶIを含むインバータ出力電圧指令ＶI*
（（３０）式））を出力すると共に、サンプリング時点
以外のスイッチング更新時点では共振抑制補正項ΔＶI
を含まないインバータ出力電圧指令ＶI*（（３１）式）
を出力するようになっているが、毎回のスイッチング時
点又は予め設定してある特定回数目のスイッチング時点
で、そのスイッチング回数に応じた値の共振抑制補正項
ΔＶIを含むインバータ出力電圧指令ＶI*を出力する構
成とすることもできる。

【００３７】すなわち、あるサンプリング時点から次回
のサンプリング時点までにＮ回のスイッチングが行われ
るとした場合に、第Ｍ（Ｍ≦Ｎ）回目のスイッチング更
新時点における共振抑制補正項ΔＶIは、次式（３２）
により求められる。したがって、この共振抑制補正項Δ
ＶIを含む（３３）式（（３０）式と同じ）により共振
抑制制御部６はインバータ出力電圧指令ＶI*を出力する
ことができる。

【００３８】なお、（３２），（３３）式中の各記号の
意味は次の通りである。

【００３９】ＫM：第Ｍ回目のスイッチング更新時点に
おける共振補正項の比例定数 ＣM：第Ｍ回目のスイッチング更新時点における共振補
正項の定数 Ｎ：１サンプリング周期内のスイッチング更新回数 Ｍ：Ｎ以下の自然数（１，２，３，…Ｎ） ｔ：今回のサンプリング時刻 ＫP：比例定数

【数１３】 また、従来技術で述べた（１３）式において、平方根記
号内の数値が正となる条件は微分定数ＫDと比例定数ＫP
との間に（３４）式の関係が成立していることである。
したがって、共振抑制制御部６が上記のインバータ出力
電圧指令ＶI*を出力する場合、（３４）式を満足するよ
うに微分定数ＫD及び比例定数ＫPが設定されていること
が好ましい。

【００４０】

【数１４】 なお、本実施形態では無停電電源装置の適用例に基づい
て説明したが、本発明はＬＣフィルタの共振抑制制御を
適用された電源装置全般に適用可能であることは言うま
でもない。

【００４１】

【発明の効果】以上のように、本発明によれば、サンプ
リング周波数の小さな低価格のＣＰＵを用いた場合で
も、ＬＣフィルタの共振抑制制御をディジタル制御によ
って有効に行うことが可能になる。

【図面の簡単な説明】

【図１】本発明の実施形態に係る電源装置の要部である
共振抑制制御装置１の構成を示すブロック図。

【図２】図１における電圧・電流極性判別部４の極性判
別手順を示すフローチャート。

【図３】図１の共振抑制制御装置１の動作についてのフ
ローチャート。

【図４】従来の電源装置の概略構成図。

【図５】従来技術について負荷変動発生時における各電
流及び各電圧の応答を説明するためのブロック図。

【図６】図４に示した電源装置における各電圧及び電流
の波形図。

【図７】従来技術についてＰＤ制御を取り入れた場合に
おける各電流及び電圧の応答を説明するためのブロック
図。

【図８】図４に示した電源装置においてＰＤ制御を行っ
た場合の各電流及び電圧の波形図。

【符号の説明】

１ 共振抑制制御装置 ２ コンデンサ電圧検出部 ３ 負荷電流検出部 ４ 電圧・電流極性判別部 ５ 共振時刻演算部 ６ 共振抑制制御部 ７ ＰＷＭ制御部 ８ スイッチング出力部 １０１ インバータ部 １０２ リアクトル １０３ コンデンサ １０４ 負荷 １０５ 積分要素 １０６ 積分要素 １０７ 比例・微分要素 ＩL 負荷電流 Ｖc コンデンサ電圧 ＩC コンデンサ電流 ＩI インバータ出力電流 Ｖc* コンデンサ電圧指令 ＶI* インバータ出力電圧指令 ＫV コンデンサ電圧の極性データ ＫI 負荷電流の極性データ ｔ 共振時刻 ｆcar キャリア周波数 ＳP スイッチングパターン信号 ＶG スイッチング制御信号

Claims (7)

【特許請求の範囲】
1. 【請求項１】リアクトル及びコンデンサから成るＬＣフ
   ィルタを介しインバータ部からの交流電力を負荷に対し
   て供給する電源装置において、 所定時間毎にサンプリングされた前記コンデンサの検出
   電圧及び前記負荷の検出電流を入力し、それらの極性を
   判別する電圧・電流極性判別部と、 前記検出電圧、前記検出電流、及び前記電圧・電流極性
   判別部の判別結果に基づいて、前記ＬＣフィルタの共振
   についての共振時刻を演算する共振時刻演算部と、 前記検出電圧、前記検出電流、及び前記共振時刻演算部
   で演算された共振時刻に基づいて共振抑制補正量を演算
   し、さらに、演算した共振抑制補正量、前記コンデンサ
   の目標電圧、及び前記検出電圧に基づいて前記インバー
   タ部の電圧目標値を求める共振抑制制御部と、 を備えたことを特徴とする電源装置。
2. 【請求項２】前記共振抑制制御部は、所定時間毎にサン
   プリングされた時点では下式（Ａ）に基づき、前記サン
   プリングされた時点以外の各スイッチング更新時点では
   下式（Ｂ）に基づき、前記インバータ部の電圧目標値Ｖ
   I*を求めるものである、 ことを特徴とする請求項１記載の電源装置。 ＶI*＝Ｖc＋ＫP（Ｖc*−Ｖc）＋ΔＶI … （Ａ） ＶI*＝Ｖc＋ＫP（Ｖc*−Ｖc） … （Ｂ） 但し、Ｖc：検出電圧、ＫP：比例定数、Ｖc*：目標電
   圧、ΔＶI：共振抑制補正量
3. 【請求項３】前記共振抑制補正量は、微分定数をＫD、
   ＬＣフィルタのインダクタンス及びキャパシタンスをＬ
   F，ＣFとした場合に、下式（Ｃ），（Ｄ）に基づき求め
   られるものである、 ことを特徴とする請求項１又は２記載の電源装置。 【数１】
4. 【請求項４】前記共振時刻をｔとすると、この共振時刻
   は、０＜ω0ｔ＜π、tan（ω0ｔ／２）＞０、ＩI＞０、
   Ｖc＜０が成立する場合は、下式（Ｅ）に基づき求めら
   れるものであり、また、π＜ω0ｔ＜２π、tan（ω0ｔ
   ／２）＜０、ＩI＞０、Ｖc＞０が成立する場合は、下式
   （Ｆ）に基づき求められるものである、 ことを特徴とする請求項３記載の電源装置。 【数２】
5. 【請求項５】前記共振抑制制御部は、あるサンプリング
   時点から次回のサンプリング時点までの所定の各スイッ
   チング更新時点で、下式（Ａ）に基づき前記インバータ
   部の電圧目標値ＶI*を求めるものである、 ことを特徴とする電源装置。 ＶI*＝Ｖc＋ＫP（Ｖc*−Ｖc）＋ΔＶI … （Ａ） 但し、Ｖc：検出電圧、ＫP：比例定数、Ｖc*：目標電
   圧、ΔＶI：共振抑制補正量
6. 【請求項６】前記あるサンプリング時点から次回のサン
   プリング時点までのスイッチング回数をＮ、比例定数を
   ＫM、定数をＣM、微分定数をＫD、ＬＣフィルタのイン
   ダクタンス及びキャパシタンスをＬF，ＣFとした場合
   に、第Ｍ（Ｍ≦Ｎ）回目のスイッチング更新時点におけ
   る共振抑制補正量ΔＶIは、下式（Ｇ），（Ｄ）に基づ
   き求められるものである、 ことを特徴とする請求項５記載の電源装置。 【数３】
7. 【請求項７】ＬＣフィルタのインダクタンス及びキャパ
   シタンスをＬF，ＣFとした場合に、前記コンデンサの検
   出電圧Ｖcについての時間微分値ｄＶc／ｄｔの微分定数
   ＫDと、前記目標電圧Ｖc*と検出電圧Ｖcとの差分（Ｖc*
   −Ｖc）についての比例定数ＫPとの間に、下式（Ｈ），
   （Ｄ）の関係が成立するように、この微分定数ＫP及び
   比例定数ＫPの値を設定すること、 を特徴とする請求項１乃至６のいずれかに記載の電源装
   置。 【数４】