JP2003303027A - 電源回路、液晶表示装置、ｅｌ装置及び電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 チャージポンプ回路１６０の出力電圧Ｖ１を
定電圧回路１００においてレギュレートし一定の出力電
圧ＶOUTを液晶パネル１３０の電源電圧として供給す
る。ここで、液晶パネル１３０の消費電力が大きい場合
に定電圧回路１００における応答速度が不足し、出力電
圧ＶOUTが一定値を下まわる問題を解消する。 【解決手段】 表示データ判定回路１０は、液晶パネル
１３０に表示される表示データに基づいて、当該表示デ
ータに基づき表示が行われる際の消費電力の評価値（予
測値）を出力する。バイアス電圧発生回路２０は、この
評価値が高くなると、バイアス電圧ＶＢを上昇させる。
これにより、ＦＥＴ１１０，１１８等のドレイン電流が
増加し、定電圧回路１００の応答速度が向上する。評価
値が低い場合にはバイアス電圧ＶＢを低下し、定電圧回
路１００の電力損失を低減させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電気光学素子の駆
動に用いて好適な電源回路、該電源回路を含む液晶表示
装置、ＥＬ装置及び電子機器に関する。

【０００２】

【背景技術】小型電子機器においてはディスプレイとし
て電気光学素子、中でも液晶表示素子が多用されてい
る。小型電子機器の電源としては、例えば１.８[Ｖ]の
バッテリーが用いられるが、液晶表示素子は３[Ｖ]程度
の電源電圧を必要とするため、このバッテリーの出力電
圧を昇圧する必要が生じる。その方法として、まずチャ
ージポンプ回路によって所望の電源電圧よりも高い脈流
状の電圧を生成し、この脈流状の電圧をレギュレータを
用いて平滑な所望の電圧に変換する方法が一般的であ
る。レギュレータとしては、カレントミラー回路を用い
た定電圧回路が多用される。すなわち、定電圧回路の出
力電圧と所定の基準電圧との差が小さくなるようにカレ
ントミラー回路が応答することにより、定電圧回路の出
力電圧が該基準電圧に近い値になるように自動制御され
る。

【０００３】

【発明が解決しようとする課題】ところで、液晶表示素
子は表示される画像の内容に応じて消費電力が大きく異
なる。上述した定電圧回路における応答速度は、カレン
トミラー回路等の応答速度によって決定されるが、負荷
である液晶表示素子の消費電力が増大すると、カレント
ミラー回路等がその変動に充分に追従できず、結果的に
液晶表示素子に印加される定電圧回路の出力電圧が瞬間
的に低下し表示不良が発生する。一方、カレントミラー
回路等に流すバイアス電流を充分に大きくするとカレン
トミラー回路等の応答速度は向上するが、これによって
消費電力が増大する。この発明は上述した事情に鑑みて
なされたものであり、低消費電力でありながら出力電圧
の変動を抑制できる電源回路、該電源回路を含む液晶表
示装置、ＥＬ装置及び電子機器を提供することを目的と
している。

【０００４】

【課題を解決するための手段】上記課題を解決するため
本発明の電源回路は、出力電圧（ＶOUT）が所定の電圧
に収束するように応答し、該出力電圧を負荷に印加する
定電圧回路（１００）と、前記負荷（１３０）における
消費電力が大きくなるほど前記定電圧回路（１００）の
応答速度を速める応答速度制御手段（２０，３０，４
０）とを具備することを特徴とする。なお、括弧内は例
示である。

【０００５】また、上記電源回路においては、前記負荷
（１３０）は、供給された表示データに基づいて画像を
表示する表示素子であり、前記表示データに基づいて、
前記表示素子における消費電力を予測する予測手段（１
０）を具備し、前記応答速度制御手段（２０）は、予測
された前記消費電力が大きくなるほど前記応答速度を速
めるものにするとよい。

【０００６】また、上記電源回路においては、前記入力
電圧と所定の基準電圧（ＶREF）との関係に応じて制御
信号（電圧Ｖ２）を発生させるカレントミラー回路（１
０２，１０６，１０４，１０８）を具備し、前記応答速
度制御手段（２０）は、予測された前記消費電力に応じ
て該カレントミラー回路に流す電流を増減してもよい。

【０００７】また、上記電源回路においては、前記応答
速度制御手段（３０，４０）は、前記定電圧回路（１０
０）に入力される電圧または電流のうち少なくとも一方
に基づいて前記応答速度を制御してもよい。また、本発
明の液晶表示装置は、液晶パネルと、前記液晶パネルを
駆動するための電圧を出力する、本発明に記載の電源回
路を含むことを特徴とする。また、本発明のＥＬ装置
は、ＥＬ素子を駆動するための電圧を出力する、本発明
に記載の電源回路を含むことを特徴とする。また、本発
明の電子機器は、本発明に記載の電源回路を含むことを
特徴とする。

【０００８】

【発明の実施の形態】1．第１実施形態 1．1．実施形態の構成 次に、本発明の一実施形態の液晶表示装置の構成を図１
を参照し説明する。図において１０は表示データ判定回
路であり、外部から供給された表示データに基づいて消
費電力の評価値を算出する。なお、その算出処理の詳細
については後述する。２０はバイアス電圧発生回路であ
り、算出された消費電力の概算値に基づいてバイアス電
圧ＶＢを発生する。１４０はメモリ回路であり、供給さ
れた表示データを一時的に記憶する。記憶された表示デ
ータは、液晶パネル１３０の動作タイミングに同期して
読み出される。

【０００９】１５０はバッテリーであり、所定の電源電
圧を出力する。１６０はチャージポンプ回路であり、こ
のバッテリー１５０の出力電圧を昇圧する。チャージポ
ンプ回路１６０の出力電圧Ｖ１は、脈流状に変動する。
１００は定電圧回路であり、この電圧Ｖ１を平滑化し、
負荷である液晶パネル１３０に対して、平滑化された出
力電圧ＶOUTを印加する。定電圧回路１００の内部にお
いて１０２〜１１０，１１６，１１８はＭＯＳ形ＦＥＴ
である。まず、ＦＥＴ１０２，１０６はＰチャンネル型
であり、双方のゲート端が相互に接続されるとともにＦ
ＥＴ１０６のドレイン端に接続され、両者のソース端に
は電圧Ｖ１が印加される。これにより、ＦＥＴ１０２，
１０６はカレントミラー回路を構成する。

【００１０】ＦＥＴ１０４，１０８はＮチャンネル型で
あり、これらの各ドレイン端がＦＥＴ１０２，１０６の
各ドレイン端に接続されている。また、ＦＥＴ１１０は
Ｎチャンネル型であり、そのドレイン端はＦＥＴ１０
４，１０８のソース端に接続されている。また、ＦＥＴ
１１０のソース端は接地され、そのゲート端には上述し
たバイアス電圧ＶＢが印加される。これにより、ＦＥＴ
１１０にはバイアス電圧ＶＢに応じた電流が流れる。

【００１１】１１２，１１４は抵抗器であり、ここで脈
流状の電圧Ｖ１が分圧され、分圧比をｓとして電圧Ｖ１
に比例した電圧ｓＶ１がＦＥＴ１０８のゲート端に印加
される。また、ＦＥＴ１０４のゲート端には、所定の基
準電圧ＶREFが印加される。上述したように、ＦＥＴ１
０２，１０６はカレントミラー回路を構成するから、Ｆ
ＥＴ１０２，１０６，１０４，１０８のドレイン電流は
ほぼ等しい値になる。換言すれば、ＦＥＴ１０２，１０
４が成す直列回路のインピーダンスと、ＦＥＴ１０６，
１０８が成す直列回路のインピーダンスとがほぼ等しい
値になる。

【００１２】ここで、電圧Ｖ１が低下し、電圧ｓＶ１が
基準電圧ＶREFよりも低くなると、ＦＥＴ１０８のイン
ピーダンスがＦＥＴ１０４のインピーダンスよりも低く
なる。この結果、両インピーダンスの差分にほぼ等しい
値だけ、ＦＥＴ１０２のインピーダンスがＦＥＴ１０６
のインピーダンスよりも低くなる。逆に、電圧ｓＶ１が
基準電圧ＶREFよりも高くなると、ＦＥＴ１０８のイン
ピーダンスがＦＥＴ１０４のインピーダンスよりも高く
なり、これに応じてＦＥＴ１０２のインピーダンスがＦ
ＥＴ１０６のインピーダンスよりも高くなる。

【００１３】これにより、ＦＥＴ１０２，１０４の接続
点の電圧Ｖ２は、電圧Ｖ１が低くなると相対的に高くな
り、電圧Ｖ１が高くなると相対的に低くなることが解
る。次に、ＦＥＴ１１６はＰチャンネル型、ＦＥＴ１１
８はＮチャンネル型であり、両者のドレイン端が相互に
接続されている。ＦＥＴ１１６のソース端には電圧Ｖ１
が印加され、ＦＥＴ１１８のソース端は接地されてい
る。

【００１４】また、ＦＥＴ１１６のゲート端には電圧Ｖ
２が印加され、該ＦＥＴ１１６のゲート端およびソース
端間には発振防止用のコンデンサ１２０が介挿されてい
る。そして、ＦＥＴ１１６，１１８の接続点の電圧が上
述した出力電圧ＶOUTとして出力される。さらに、ＦＥ
Ｔ１１８のゲート端には上述したバイアス電圧ＶＢが印
加されるから、ＦＥＴ１１６，１１８にはバイアス電圧
ＶＢに応じたドレイン電流が流れることになる。

【００１５】上述したように電圧Ｖ１が低くなると、電
圧Ｖ２が高くなるため、ＦＥＴ１１６のインピーダンス
が減少し、ＦＥＴ１１６における電圧降下が相対的に低
くなる。逆に、電圧Ｖ１が高くなると、電圧Ｖ２が低く
なるためＦＥＴ１１６のインピーダンスが増加し、ＦＥ
Ｔ１１６における電圧降下が相対的に高くなる。これに
より、電圧Ｖ１が変動したとしても、出力電圧ＶOUTは
ほぼ一定値に保たれる。

【００１６】ここで、バイアス電圧ＶＢが高くなると、
ＦＥＴ１１０，１１８のドレイン電流が大きくなるか
ら、定電圧回路１００は液晶パネル１３０の消費電流の
変動に対して迅速に応答することができ、安定した出力
電圧ＶOUTを出力することができる。また、バイアス電
圧ＶＢを低くすると、該ドレイン電流が低くなるため、
定電圧回路１００における電力損失を減少させることが
できる。

【００１７】次に、負荷である液晶パネル１３０の概要
を説明しておく。本実施形態における液晶パネルはどの
ような方式のものであってもよいが、ここでは「パッシ
ブ型」と称されるものを例として説明しておく。パッシ
ブ型液晶パネルは、横方向に延在する複数の走査電極
と、縦方向に延在する複数の信号電極との間に液晶を挟
持して成る。そして、これら電極の各交差に対応する部
分が画素になる。そして、１フレームが複数の走査期間
に分割され、各走査期間毎に対応する走査電極に対して
所定の走査電極電圧が印加され、他の走査電極はハイイ
ンピーダンス状態に設定される。

【００１８】液晶パネル１３０が「黒」および「白」の
二値画像を表示することとし、「黒」に対して“１”お
よび「白」に対して“０”の表示データが外部装置から
供給されることとする。液晶パネル１３０がノーマリー
ホワイトモードであるとき、表示データが“０”である
白画素に対して、対応する走査期間において信号電極に
は０[Ｖ]の電圧が印加される。

【００１９】また、表示データが“１”である黒画素に
対しては、対応する走査期間において、信号電極に±Ｖ
Ｐの電圧が印加される。なお、電圧ＶＰは、定電圧回路
１００の出力電圧ＶOUTの「１／２」に等しい。液晶に
印加される電圧に直流成分が含まれていると、液晶を劣
化させるため、液晶パネルにおいては、各ドット毎に印
加される電圧の極性は１フレーム毎に反転される。ここ
で、画面を構成する全ドットに着目すると、１フレーム
内で全ドットに対して同一極性の電圧が印加される方式
をフレーム反転方式という。また、各走査線毎に極性を
切り換える方式をライン反転方式と呼び、各データ線毎
に極性を切り換える方式をソース反転方式と呼ぶ。さら
に、縦横方向の双方に沿って各ドット毎に極性を切り換
える方式をドット反転方式と呼ぶ。

【００２０】1．2．実施形態の動作 1．2．1．表示データ判定回路１０の動作 図２(a)において、かかる液晶パネルに表示される表示
データの一例を示す。図上、横方向の配列が走査線に対
応し、縦方向の配列が信号線に対応する。図２(a)の第
１列に着目すると、第Ｍラインの表示データは“０”で
あり、第Ｍ＋１ラインの表示データも“０”である。従
って、第Ｍラインおよび第Ｍ＋１ラインの走査期間中、
第１列の信号電極電圧は常に０[Ｖ]になり、この期間内
において第１列の信号電極電圧には変化が生じない。本
実施形態においては、各信号電極毎に消費電力の「評価
値」なる値を想定し、表示データに基づいて消費電力の
概算値を事前に得ようとしている。図２(a)の第１列の
ように、信号電極電圧に変化が生じない表示データは消
費電力が最も小さくなるため、かかる場合の評価値を
「０」とする。

【００２１】また、同図(a)の第２列に着目すると、第
Ｍラインの表示データは“０”であり、第Ｍ＋１ライン
の表示データは“１”である。従って、前者に対して信
号電極電圧は０[Ｖ]になり、後者に対して信号電極電圧
は±ＶＰになる。従って、第２列の信号電極上において
は、当該期間内に絶対値ＶＰの電圧変動が生ずることに
なる。このように、電圧変動が生ずると、信号電極の寄
生容量を充放電する必要があるため、当該第２列の信号
電極を介してある程度の電力が消費される。かかる場合
の評価値を「１」とする。

【００２２】また、同図(a)の第３列に着目すると、第
Ｍラインの表示データは“１”であり、第Ｍ＋１ライン
の表示データは“０”である。この場合も第２列と同様
に±ＶＰの電圧変動が第３列の信号電極に生じるから、
消費電力の評価値はやはり「１」になる。また、第４列
に着目すると、第Ｍラインおよび第Ｍ＋１ラインとも表
示データは“１”であり、この期間中の信号電極電圧は
±ＶＰになる。ここで、反転方式としてソース反転方式
またはフレーム反転方式が採用されている場合には、一
の信号電極上における極性の変化は生じない。従って、
電極電圧に変化が生じないため、評価値は「０」にな
る。

【００２３】このように、各走査期間毎に各列の評価値
が得られると、これら評価値を合計した値がその走査期
間に対する評価値（ライン評価値ＰＬ）になる。すなわ
ち、第Ｍラインから第Ｍ＋１ラインに切り換わる際の消
費電力の評価値の合計は、第Ｍ＋１ラインのライン評価
値ＰＬになる。そして、１フレーム内の全ライン評価値
を合計した値がそのフレームにおける消費電力の評価値
（フレーム評価値ＰＦ）になる。ここで、ソース反転方
式またはフレーム反転方式が採用された場合に、最もフ
レーム評価値ＰＦが高くなる表示データのパターンは、
各信号電極毎に“１”および“０”が交互に繰り返され
るパターンになる。その一例を図２(b)に示す。

【００２４】次に、図２(a)と同一の表示データに対し
て、ライン反転方式またはドット反転方式を採用した場
合の消費電力の評価値を同図(c)を参照し説明する。か
かる場合においても、第１列、第２列および第３列の評
価値は同図(a)の場合と同様に「０」、「１」および
「１」である。しかし、ライン反転方式またはドット反
転方式が採用されると、第４列の評価値が異なる。すな
わち、例えば第Ｍラインにおいては表示データ“１”に
対して信号電極電圧が「＋ＶＰ」であったとすれば、第
Ｍ＋１ラインにおいては表示データ“１”に対して信号
電極電圧が「−ＶＰ」になり、絶対値２・ＶＰの電圧変
動が生ずることになる。

【００２５】これにより、信号電極の寄生容量を充放電
するための消費電力は最も大きくなるため、この場合の
評価値を「２」とする。なお、走査期間毎にこれら評価
値を合計した値がライン評価値ＰＬになり、１フレーム
内の全ライン評価値を合計した値がそのフレーム評価値
ＰＦになる点は、反転方式にかかわらず同様である。従
って、ライン反転方式またはドット反転方式を採用した
場合において最もフレーム評価値ＰＦが高くなる表示デ
ータのパターンは、同図(d)に示すように、全表示デー
タが“１”になるパターンである。

【００２６】1．2．2．バイアス電圧発生回路２０の動
作 次に、バイアス電圧発生回路２０の動作を図３を参照し
説明する。図３(a)は、表示データ判定回路１０から出
力されたライン評価値ＰＬの時間軸に対する変動特性の
一例である。バイアス電圧発生回路２０においては、ラ
イン評価値ＰＬが上昇すると、直ちにバイアス電圧ＶＢ
がこのライン評価値ＰＬに応じた値に立ち上げられる。
これは、当該評価値に基づいて液晶パネル１３０の消費
電流が上昇することが予測されるため、定電圧回路１０
０の応答速度を事前に上昇させておくためである。一
方、ライン評価値ＰＬが下降すると、バイアス電圧ＶＢ
が徐々に立ち下げられる。これは、急峻な変化をなるべ
く避けることにより、出力電圧ＶOUTに重畳されるノイ
ズを減少させるためである。

【００２７】1．2．3．全体動作 外部装置から表示データが供給されると、その表示デー
タはメモリ回路１４０に一旦格納され、若干の時間を経
て液晶パネル１３０に表示される。一方、その表示デー
タはメモリ回路１４０に供給されると同時に表示データ
判定回路１０にも供給され、ここで消費電力のライン評
価値が算出される。算出されたライン評価値は、対応す
る表示データによって液晶パネル１３０が駆動される直
前のタイミングにバイアス電圧発生回路２０に供給され
る。これにより、バイアス電圧発生回路２０において
は、ライン評価値に対応したバイアス電圧ＶＢが出力さ
れる。

【００２８】このバイアス電圧ＶＢによってＦＥＴ１１
０，１１８のドレイン電流が増減されるから、液晶パネ
ル１３０の消費電流が低くなるタイミングにおいては、
これらのドレイン電流が抑制され、定電圧回路１００に
おける電力損失を低いレベルに抑制することができる。
一方、液晶パネル１３０の消費電流が高くなるタイミン
グにおいては、ＦＥＴ１１０，１１８のドレイン電流が
比較的大きな値に設定され、定電圧回路１００における
応答速度が向上されるから、出力電圧ＶOUTを安定させ
ることができる。

【００２９】2．第２実施形態 次に、本発明の第２実施形態の液晶表示装置の構成を図
４を参照し説明する。なお、図４において図１の各部に
対応する部分には同一の符号を付し、その説明を省略す
る。図において４０は電圧検出回路であり、チャージポ
ンプ回路１６０の出力電圧Ｖ１が正常な範囲であるか否
かを判定する。電圧検出回路４０の内部において４２，
４３，４４は抵抗器であり、出力電圧Ｖ１と接地電位と
を分圧するように順次直列に接続されている。

【００３０】ここで、抵抗器４２，４３の接続点の電圧
をＶ３とし、抵抗器４３，４４の接続点の電圧をＶ４と
する。上記抵抗器４２，４３，４４の各抵抗値は、電圧
Ｖ１が正常な範囲内にある場合は電圧Ｖ３が基準電圧Ｖ
REFよりも高くなり、かつ、電圧Ｖ４が基準電圧ＶREFよ
りも低くなるように設定されている。４６，４８は比較
器であり、各々電圧Ｖ３，Ｖ４と基準電圧ＶREFとの大
小関係を比較する。この比較結果は、比較信号ＵＰ，−
ＤＯＷＮとして出力される（なお、明細書中の“−”は
負論理を示す）。

【００３１】３０はバイアス電圧発生回路であり、所定
のクロック周期毎に比較信号ＵＰ，−ＤＯＷＮをラッチ
し、電圧Ｖ３が基準電圧ＶREF未満になるとバイアス電
圧ＶＢを所定のステップ値だけ上昇させるとともに、電
圧Ｖ４が基準電圧ＶREFを超えるとバイアス電圧ＶＢを
所定のステップ値だけ下降させる。従って、液晶パネル
１３０における消費電力が上昇し出力電圧Ｖ１が正常な
範囲よりも低下すると、上記クロック周期毎に、階段波
状にバイアス電圧ＶＢが上昇されることになる。

【００３２】本実施形態においては、液晶パネル１３０
における消費電力を予め予測することは行われず、チャ
ージポンプ回路１６０の出力電圧Ｖ１に応じてバイアス
電圧ＶＢが設定される。この制御において充分な応答速
度が得られ出力電圧ＶOUTを安定して出力することが可
能であれば、本実施形態は第１実施形態よりも回路構成
を簡単にすることができ、安価に構成することが可能に
なる。

【００３３】3．変形例 本発明は上述した実施形態に限定されるものではなく、
例えば以下のように種々の変形が可能である。(1)上記
第１実施形態においては、ライン評価値ＰＬに基づいて
バイアス電圧ＶＢを増減したが、これに代えてフレーム
評価値ＰＦに基づいてバイアス電圧ＶＢを増減させても
よい。

【００３４】(2)上記第１実施形態においては、ライン
評価値ＰＬが下降すると、バイアス電圧ＶＢが徐々に立
ち下げられたが、ライン評価値ＰＬが下降した場合であ
ってもバイアス電圧ＶＢを所定時間そのまま保持し、し
かる後にバイアス電圧ＶＢを立ち下げてもよい。

【００３５】(3)上記第２実施形態においては、チャー
ジポンプ回路１６０の出力電圧Ｖ１に基づいてバイアス
電圧ＶＢを増減したが、これに代えて、チャージポンプ
回路１６０から出力される電流値を測定し、この電流値
に応じてバイアス電圧ＶＢを増減してもよい。

【００３６】(4)また、上記各実施形態においては、負
荷として液晶パネル１３０を用いた例を説明したが、本
発明の適用範囲はこれに限られるものでなく、例えばＥ
Ｌ素子及びそれを用いたＥＬ装置のような、表示する画
像等に応じて消費電力が変動する表示素子及びそれらを
用いた装置、あるいはその他の負荷であればどのような
ものであっても適用可能であることは言うまでもない。

【００３７】

【発明の効果】以上説明したように本発明によれば、負
荷の消費電力が小さい時には低い応答速度で動作するこ
とによって電力損失を低減することができ、負荷の消費
電力が大きい時には入力電圧の変動に対して充分な速度
で応答することができる。

【図面の簡単な説明】

【図１】 本発明の一実施形態の液晶表示装置のブロッ
ク図である。

【図２】 表示データ判定回路１０の動作説明図であ
る。

【図３】 バイアス電圧発生回路２０の動作説明図であ
る。

【図４】 本発明の第２実施形態の液晶表示装置のブロ
ック図である。

【符号の説明】

１０…表示データ判定回路 ２０，３０…バイアス電圧発生回路 ４０…電圧検出回路 ４２，４３，４４…抵抗器 ４６，４８…比較器 １００…定電圧回路 １０２〜１１０，１１６，１１８…ＦＥＴ １１２，１１４…抵抗器 １２０…コンデンサ １３０…液晶パネル １４０…メモリ回路 １５０…バッテリー １６０…チャージポンプ回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NC02 NC49 NC52 NC62 ND01 ND37 ND39 ND49 ND60 3K007 AB17 DB03 GA01 5H430 BB03 BB09 BB11 BB20 EE06 EE12 EE13 FF04 FF12 GG08 HH03 JJ03 5H730 AS01 AS04 BB02 BB57 EE43 FD21 FF01 XC20

Claims (7)

【特許請求の範囲】
1. 【請求項１】 出力電圧が所定の電圧に収束するように
   応答し、該出力電圧を負荷に印加する定電圧回路と、 前記負荷における消費電力が大きくなるほど前記定電圧
   回路の応答速度を速める応答速度制御手段とを具備する
   ことを特徴とする電源回路。
2. 【請求項２】 前記負荷は、供給された表示データに基
   づいて画像を表示する表示素子であり、 前記表示データに基づいて、前記表示素子における消費
   電力を予測する予測手段を具備し、 前記応答速度制御手段は、予測された前記消費電力が大
   きくなるほど前記応答速度を速めるものであることを特
   徴とする請求項１記載の電源回路。
3. 【請求項３】 前記入力電圧と所定の基準電圧との関係
   に応じて制御信号を発生させるカレントミラー回路を具
   備し、前記応答速度制御手段は、予測された前記消費電
   力に応じて該カレントミラー回路に流す電流を増減する
   ことを特徴とする請求項２記載の電源回路。
4. 【請求項４】 前記応答速度制御手段は、前記定電圧回
   路に入力される電圧または電流のうち少なくとも一方に
   基づいて前記応答速度を制御することを特徴とする請求
   項１記載の電源回路。
5. 【請求項５】 液晶パネルと、前記液晶パネルを駆動す
   るための電圧を出力する、請求項１乃至４のいずれかに
   記載の電源回路を含むことを特徴とする液晶表示装置。
6. 【請求項６】 ＥＬ素子を駆動するための電圧を出力す
   る、請求項１乃至４のいずれかに記載の電源回路を含む
   ことを特徴とするＥＬ装置。
7. 【請求項７】 請求項１乃至４のいずれかに記載の電源
   回路を含むことを特徴とする電子機器。