JP2001196876A - Atc機能付受信装置 - Google Patents
Atc機能付受信装置Info
- Publication number
- JP2001196876A JP2001196876A JP2000001948A JP2000001948A JP2001196876A JP 2001196876 A JP2001196876 A JP 2001196876A JP 2000001948 A JP2000001948 A JP 2000001948A JP 2000001948 A JP2000001948 A JP 2000001948A JP 2001196876 A JP2001196876 A JP 2001196876A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- circuit
- pulse
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
ルが大きい場合でも、パルス幅歪を低減し、適切な通信
を行うATC機能付受信装置を得ること。 【解決手段】 受信信号を増幅する前置増幅器2と、閾
値電圧に基づいて前置増幅器2からの信号を増幅する増
幅器3と、前置増幅器2からの信号のピークレベルを検
出して出力するピーク検出回路5と、ピーク検出回路5
からの出力および無信号レベルに基づいて閾値電圧を生
成する1/2回路6と、を備えたATC機能付受信装置
において、前置増幅器2は、受信信号の大きさに応じて
利得切替を行い、さらに、パケット間から前置増幅器2
が利得切替を行うタイミングまで、ピーク検出回路5を
オフ状態にするリセット回路8を備えている。
Description
に用いられ、自動的に増幅器の閾値を制御するATC
(Automatic Threshold Control)機能付受信装置に関
し、特に、出力信号のパルス幅歪の小さいATC機能付
受信装置に関するものである。
広帯域サ−ビスへの要求が高まっており、これに対応す
るため、高速伝送が可能な光ファイバ伝送技術が加入者
網へ導入されようとしている。光ファイバ伝送技術の加
入者網への導入には、加入者側の伝送装置の経済化のみ
ならず、局側の装置および光ファイバ線路の経済化が必
須となる。このような要求から開発された光加入者伝送
方式としてPDS(Passive Double Star)伝送方式が
知られている。
回路と光ファイバで接続され、加入者から局へ伝送され
るデ−タはパケットと呼ばれるバ−スト状の光信号にて
送出され、光分岐回路で各パケットは重ならないように
時分割多重されたあと、局側の受信装置で受信される。
局側の受信装置で受信されるバ−スト光信号を再生する
とき、各加入者と局との間の光ファイバおよび光分岐回
路の挿入損のばらつきで30dB程度のレベル差が生じ
る。このため、局側の受信装置には、受信したバ−スト
ごとに一定振幅に変換する機能が設けられている。
能付受信装置が知られている。図10は、従来のATC
機能付受信装置の構成を示す図である。このATC機能
付受信装置は、フォトダイオード等の受光素子51と、
前置増幅器52と、増幅器(リミッタ増幅器)53と、
出力バッファ54と、振幅検出器(ピーク検出回路)5
5と、閾値発生器(1/2回路)56と、直流フィード
バック回路57と、リセット回路58と、容量59,6
1と、ゲート制御ピーク検出回路(ゲート制御保持回
路)60と、を備えている。ピーク検出回路55,1/
2回路56,直流フィードバック回路57,リセット回
路58およびゲート制御ピーク検出回路60は、ATC
回路を構成する。
変換し、電流信号を出力する。前置増幅器52は、受光
素子51が出力する電流信号を低雑音増幅して電圧信号
に変換し、リミッタ増幅器53とピーク検出回路55に
出力する。ピーク検出回路55は、前置増幅器52から
の信号のピークレベル(振幅)VHを検出する。また、
直流フィードバック回路57は、リミッタ増幅器53の
正相出力のローレベルと逆相出力のハイレベルと(それ
ぞれ光入力信号オフに対応)の差がゼロになるような電
圧を発生させる。すなわち、リミッタ増幅器53の正相
出力および逆相出力から、受信信号がオフの場合(パケ
ットとパケットとの間のタイミング)の光オフレベルV
offを発生させる。
トとパケットとの間のタイミング(パケット間)に発生
するリセット信号により、パケット間のみの直流フィー
ドバック回路57の出力電圧を保持する。1/2回路5
6は、光オフレベルVoffとピークレベルVHとの中
間レベルの閾値電圧Vthを生成する。リミッタ増幅器
53は、逆相入力端子から閾値電圧Vthを入力し、閾
値電圧Vthを中心に、前置増幅器52からの信号を一
定振幅に増幅する。これにより光オフレベルVoffの
みにリミッタ増幅器53の逆相入力電圧(閾値電圧Vt
h)が追従するため、光信号のパケット内の消光比(山
部分のレベル/谷部分のレベル)に関わらず直流フィー
ドバック制御が行われることになる。リセット回路58
は、リセット信号がオンするとピーク検出回路55の検
波容量をディスチャージする。
について、図11,12を参照して説明する。図11
は、このATC機能付受信装置の動作を示すタイミング
チャートである。このATC機能付受信装置の動作にお
いては、パケット間においてオンになるリセット信号a
61がリセット回路58に入力される。光信号のパケッ
トが受信されると、前置増幅器52が出力を開始し(出
力信号a52)、ピーク検出回路55の出力信号(振
幅)a62が立ち上がり、1/2回路56の出力信号a
63(閾値電圧Vth)も立ち上がる。
1/2回路56の出力信号a63を入力し、前置増幅器
52からの出力信号a52を一定振幅に増幅して出力す
る(出力信号a64)。出力バッファ54は、リミッタ
増幅器53からの信号a64を入力し、ATC機能付受
信装置の出力信号a53を出力する。ゲート制御ピーク
検出回路60は、パケット間の電圧(光オフレベル)の
みを検出し保持するため、消光比のある(消光比が小さ
い)受信波形に対しても、直流フィードバック電圧が誤
らない動作が確立される。しかし、パケット間では、1
/2回路56の出力信号a63と前置増幅器52の出力
信号a52とがともにローレベルになるので、リミッタ
増幅器53の出力信号a64およびATC機能付受信装
置の出力信号a53が不定値となる。
付受信装置の動作を説明するための説明図である。この
ATC機能付受信装置において、(a)に示すように、
受信した光信号a51が小さい場合は、光信号a51に
消光比がある(消光比が小さい)ときでも、前置増幅器
52の出力信号a52の山部分のレベルVHと谷部分の
レベルVLとのほぼ中間に閾値電圧Vthが位置するこ
ととなり、パルス幅歪の小さい出力信号a53が得られ
る。
号が大きい場合、前置増幅器52がダイオードクリップ
を用いた構成のとき、前置増幅器52が、入力信号の山
部分のレベルをクリップし、消光比により浮き上がった
入力信号の谷部分のレベルを増幅する。これにより、前
置増幅器52の出力信号a52の谷部分のレベルVLが
上昇する。しかし、閾値電圧Vthは山部分のレベルV
Hと光オフレベルVoffの中間レベルであり、レベル
VLの変化に影響されないため、出力信号a52のレベ
ルVHとレベルVLとの中間レベルと閾値電圧Vthと
が大きくずれてしまい、この閾値電圧Vthで識別され
た出力信号a53のパルス幅が歪む。
来の技術によれば、前置増幅器52が、受信する光信号
の大小に関わらず同様の利得で増幅を行うため、受信す
るパケットの消光比が小さく信号レベルが大きい場合、
パケット内の「1」レベルをリミットする等化方式で
は、「0」レベルが浮き上がり、出力信号のパルス幅歪
が増大し、後段のクロック同期回路の誤動作等、適切な
通信が妨害される、という問題点があった。また、パケ
ット間で不定値の信号を出力するため、適切な通信が妨
害される、という問題点があった。
って、受信するパケットの消光比が小さく信号レベルが
大きい場合でも、パルス幅歪を低減し、適切な通信を行
うATC機能付受信装置を得ることを目的とする。
目的を達成するために、この発明にかかるATC機能付
受信装置にあっては、複数のパケットからなる受信信号
を増幅する前置増幅手段と、第1の基準電圧に基づいて
前記前置増幅手段からの信号を増幅する増幅手段と、前
記前置増幅手段からの信号のピークレベルを検出して出
力するピーク検出手段と、前記ピーク検出手段からの出
力および受信信号がオフの場合の無信号レベルに基づい
て前記第1の基準電圧を生成する基準電圧生成手段と、
を備えたATC機能付受信装置において、前記前置増幅
手段は、受信信号の大きさに応じて利得切替を行い、さ
らに、受信信号のパケットとパケットとの間のタイミン
グから前記前置増幅手段が利得切替を行うタイミングま
で、前記ピーク検出手段をオフ状態にする検出オフ手段
を具備することを特徴とする。
信号の大きさに応じて利得切替を行い、検出オフ手段
が、受信信号のパケットとパケットとの間のタイミング
から前置増幅手段が利得切替を行うタイミングまで、ピ
ーク検出手段をオフ状態にし、基準電圧生成手段が、利
得切替後の前置増幅手段からの信号のピークレベルおよ
び無信号レベルに基づいて第1の基準電圧を生成する。
にあっては、前記前置増幅手段が、受信したパケットの
第1ビットの大きさに応じて利得切替を行い、前記検出
オフ手段が、パケットとパケットとの間のタイミングか
ら、前記前置増幅手段からの信号の最初の立下りまでの
第1のパルスを生成する第1のパルス生成手段と、前記
第1のパルス生成手段が生成した第1のパルスがオンの
間、前記ピーク検出手段の検波容量をディスチャージす
るディスチャージ手段と、を有することを特徴とする。
したパケットの第1ビットの大きさに応じて利得切替を
行い、第1のパルス生成手段が、パケットとパケットと
の間のタイミングから、前置増幅手段からの信号の最初
の立下りまでの第1のパルスを生成し、ディスチャージ
手段が、第1のパルス生成手段が生成した第1のパルス
がオンの間、ピーク検出手段の検波容量をディスチャー
ジする。
にあっては、前記第1のパルス生成手段が、前記前置増
幅手段からの信号を正相に入力し、第2の基準電圧を逆
相に入力する第1の識別器と、前記第1の識別器の出力
をセット端子から入力し、パケットとパケットとの間の
タイミングに発生するパケット間信号をリセット端子か
ら入力する第1のRSフリップ・フロップと、前記第1
の識別器の出力を反転させる第1のインバータと、前記
第1のRSフリップ・フロップの正相出力と前記第1の
インバータの出力とを入力する第1のAND回路と、前
記第1のAND回路の出力をリセット端子から入力し、
前記パケット間信号をセット端子から入力する第2のR
Sフリップ・フロップと、前記第2のRSフリップ・フ
ロップの正相出力と前記パケット間信号とを入力し、前
記第1のパルスを出力する第1のOR回路と、を有する
ことを特徴とする。
増幅手段からの信号を正相に入力し、第2の基準電圧を
逆相に入力し、第1のRSフリップ・フロップが、第1
の識別器の出力をセット端子から入力し、パケットとパ
ケットとの間のタイミングに発生するパケット間信号を
リセット端子から入力し、第1のインバータが、第1の
識別器の出力を反転させ、第1のAND回路が、第1の
RSフリップ・フロップの正相出力と第1のインバータ
の出力とを入力し、第2のRSフリップ・フロップが、
第1のAND回路の出力をリセット端子から入力し、パ
ケット間信号をセット端子から入力し、第1のOR回路
が、第2のRSフリップ・フロップの正相出力とパケッ
ト間信号とを入力し、第1のパルスを出力する。
にあっては、さらに、前記ピーク検出手段がオフ状態の
とき、前記増幅手段の出力信号をオフにする出力オフ手
段を具備することを特徴とする。
ク検出手段がオフ状態であるとき、増幅手段の出力信号
をオフにし、不定値の信号が出力されるのを防止する。
にあっては、前記出力オフ手段が、パケットとパケット
との間のタイミングから、前記前置増幅手段からの信号
の2番目の立下りまでの第2のパルスを生成する第2の
パルス生成手段と、前記第2のパルス生成手段が生成し
た第2のパルスに基づいて前記増幅手段の出力をオン,
オフするオンオフ手段と、を有することを特徴とする。
が、パケットとパケットとの間のタイミングから、前置
増幅手段からの信号の2番目の立下りまでの第2のパル
スを生成し、オンオフ手段が、第2のパルス生成手段が
生成した第2のパルスに基づいて増幅手段の出力をオ
ン,オフする。
にあっては、前記第2のパルス生成手段が、前記前置増
幅手段からの信号を正相に入力し、第2の基準電圧を逆
相に入力する第2の識別器と、前記第2の識別器の出力
をセット端子から入力し、パケットとパケットとの間の
タイミングに発生するパケット間信号をリセット端子か
ら入力する第3のRSフリップ・フロップと、前記第2
の識別器の出力を反転させる第2のインバータと、前記
第3のRSフリップ・フロップの正相出力と前記第2の
インバータの出力とを入力する第2のAND回路と、前
記第2のAND回路の出力をセット端子から入力し、前
記パケット間信号をリセット端子から入力する第4のR
Sフリップ・フロップと、前記第2のAND回路の出力
を反転させる第3のインバータと、前記第4のRSフリ
ップ・フロップの正相出力と前記第3のインバータの出
力とを入力する第3のAND回路と、前記第3のAND
回路の出力をセット端子から入力し、前記パケット間信
号をリセット端子から入力する第5のRSフリップ・フ
ロップと、前記第3のAND回路の出力を反転させる第
4のインバータと、前記第5のRSフリップ・フロップ
の正相出力と前記第4のインバータの出力とを入力する
第4のAND回路と、前記第4のAND回路の出力をリ
セット端子から入力し、前記パケット間信号をセット端
子から入力する第6のRSフリップ・フロップと、前記
第6のRSフリップ・フロップの正相出力と前記パケッ
ト間信号とを入力し、前記第2のパルスを出力する第2
のOR回路と、を有することを特徴とする。
増幅手段からの信号を正相に入力し、第2の基準電圧を
逆相に入力し、第3のRSフリップ・フロップが、第2
の識別器の出力をセット端子から入力し、パケットとパ
ケットとの間のタイミングに発生するパケット間信号を
リセット端子から入力し、第2のインバータが、第2の
識別器の出力を反転させ、第2のAND回路が、第3の
RSフリップ・フロップの正相出力と第2のインバータ
の出力とを入力し、第4のRSフリップ・フロップが、
第2のAND回路の出力をセット端子から入力し、パケ
ット間信号をリセット端子から入力し、第3のインバー
タが、第2のAND回路の出力を反転させ、第3のAN
D回路が、第4のRSフリップ・フロップの正相出力と
第3のインバータの出力とを入力し、第5のRSフリッ
プ・フロップが、第3のAND回路の出力をセット端子
から入力し、パケット間信号をリセット端子から入力
し、第4のインバータが、第3のAND回路の出力を反
転させ、第4のAND回路が、第5のRSフリップ・フ
ロップの正相出力と第4のインバータの出力とを入力
し、第6のRSフリップ・フロップが、第4のAND回
路の出力をリセット端子から入力し、パケット間信号を
セット端子から入力し、第2のOR回路が、第6のRS
フリップ・フロップの正相出力とパケット間信号とを入
力し、第2のパルスを出力する。
にあっては、前記第1のパルス生成手段と前記第2のパ
ルス生成手段とが、構成回路の一部を共有することを特
徴とする。
と第2のパルス生成手段とが、構成回路の一部を共有
し、一体に構成され、第1のパルスおよび第2のパルス
を出力する。
能付受信装置の実施の形態を、添付図面に基づいて詳細
に説明する。なお、この実施の形態により、この発明が
限定されるものではない。
態1にかかるATC機能付受信装置の構成を示す図であ
る。このATC機能付受信装置は、フォトダイオード等
を有し、光信号を受信して光電気変換し、電流信号を出
力する受光素子1と、受光素子1からの電流信号を低雑
音増幅して電圧信号に変換し、また受信パケットごとに
信号の大きさに応じて利得切替を行う前置増幅器2と、
前置増幅器2からの信号と閾値電圧(第1の基準電圧)
Vthとの差を増幅して正相,逆相の信号を出力する増
幅器(リミッタ増幅器)3と、このATC機能付受信装
置の出力信号を出力する出力バッファ4と、前置増幅器
2からの信号のピークレベル(振幅)VHを検出する振
幅検出器(ピーク検出回路)5と、リミッタ増幅器3の
正相出力および逆相出力から、受信信号がオフの場合
(パケットとパケットとの間のタイミング)の光オフレ
ベル(無信号レベル)Voffを発生させる直流フィー
ドバック回路7と、光オフレベルVoffとピークレベ
ルVHとの中間レベルの閾値電圧Vthを生成する閾値
発生器(1/2回路)6と、ピーク検出回路5の検波容
量をディスチャージし、ピーク検出回路5をオフ状態に
するリセット回路8と、容量9,11と、パケットとパ
ケットとの間のタイミング(パケット間)に発生するリ
セット信号(パケット間信号)により、パケット間のみ
の直流フィードバック回路7の出力電圧を保持するゲー
ト制御ピーク検出回路(ゲート制御保持回路)10と、
リセット信号の立上りから、前置増幅器2が利得切替を
行うタイミングまでの間、リセット回路8をオンにする
ゲート発生回路12と、を備えている。
ィードバック回路7,リセット回路8,ゲート制御ピー
ク検出回路10およびゲート発生回路12は、ATC回
路を構成する。前置増幅器2は、帰還抵抗Rf1と、前
置増幅器入力とVrefとの間に設けられた抵抗Rf
3,Rf4と、抵抗Rf3,Rf4を切り替えるスイッ
チSW1,SW2と、受信パケットごとに信号の大きさ
に応じてスイッチSW1,SW2を制御するスイッチ制
御回路と、を備えており、帰還抵抗Rf1に流入する電
流を側流し、自器から出力されるパケットの第1ビット
(最初のビット)の振幅に基づいて抵抗Rf3,Rf4
を切り替える。これにより、第2ビット目以降、利得が
自動調整され、入出力特性がリニアな範囲で動作するこ
とができ、出力信号の谷部分のレベルVLの上昇が抑え
られる。なお、出力されるパケットの第2ビット目以降
の振幅に基づいて利得切替を行うようにしてもよい。ま
た、前置増幅器2内のVrefは、前置増幅器出力と接
続してもよい。
信号のピークレベルVHを検出する。また、直流フィー
ドバック回路7は、リミッタ増幅器3の正相出力のロー
レベルと逆相出力のハイレベルと(それぞれ光入力信号
オフに対応)の差がゼロになるような電圧を発生させ
る。ゲート制御ピーク検出回路10は、パケット間に発
生するリセット信号により、パケット間のみの直流フィ
ードバック回路7の出力電圧を保持する。1/2回路6
は、光オフレベルVoffとピークレベルVHとの中間
レベルの閾値電圧Vthを生成する。
値電圧Vthを入力し、閾値電圧Vthを中心に、前置
増幅器2からの信号を一定振幅に増幅する。これにより
光オフレベルVoffのみにリミッタ増幅器3の逆相入
力電圧(閾値電圧Vth)が追従するため、光信号のパ
ケット内の消光比(山部分のレベル/谷部分のレベル)
に関わらず直流フィードバック制御が行われることにな
る。なお、リミッタ増幅器に代えてリニア増幅器を用い
てもよい。
上りから前置増幅器2が利得切替を行うタイミングまで
(パケットの最初の立下りのタイミングまで)、リセッ
ト回路8をオン状態にする第1のパルスを発生させる。
リセット回路8は、第1のパルスがオンの間、ピーク検
出回路5の検波容量をディスチャージし、ピーク検出回
路5をオフ状態にする。これにより、利得切替後(第2
ビット目以降)と異なる場合がある利得切替前(第1ビ
ット目)の前置増幅器2の出力振幅が、ピーク検出回路
5が検出するピークレベルVHおよび1/2回路6が出
力する閾値電圧Vthに影響することがなくなる。
るゲート発生回路12の構成を示す図である。ゲート発
生回路12は、前置増幅器2からの信号を正相に入力
し、基準電圧(第2の基準電圧)Vrefを逆相に入力
する識別器15と、識別器15の出力をセット端子から
入力し、リセット信号をリセット端子から入力するRS
フリップ・フロップ17と、識別器15の出力を反転さ
せるインバータ20と、RSフリップ・フロップ17の
正相出力とインバータ20の出力とを入力するANDゲ
ート16と、ANDゲート16の出力をリセット端子か
ら入力し、リセット信号をセット端子から入力するRS
フリップ・フロップ18と、RSフリップ・フロップ1
8の正相出力とリセット信号とを入力し、第1のパルス
を出力するORゲート19と、を備えている。
生成手段に対応し、ゲート発生回路12は、本発明の第
1のパルス生成手段に対応し、リセット回路8は、本発
明のディスチャージ手段に対応する。
について図3,図4のタイミングチャートを参照して説
明する。図3は、実施の形態1にかかるATC機能付受
信装置の動作を示すタイミングチャートである。このA
TC機能付受信装置においては、光信号のパケット(パ
ケットn−1)を受信している間、前置増幅器2は、調
整した利得により信号a1を出力する。リセット信号a
2はオフ(ローレベル)となり、ゲート発生回路12が
発生させる第1のパルスa3もオフとなる。ピーク検出
回路5の出力信号a4は、前置増幅器2の出力信号a1
のピークレベルに保たれ、1/2回路6の出力信号a5
(閾値電圧Vth)は、光オフレベルVoffを基準と
してピーク検出回路5の出力信号a4の1/2レベルに
保たれる。リミッタ増幅器3は、パルス幅歪の少ない信
号a6を出力し、ATC機能付受信装置の出力信号a8
もパルス幅歪の少ないものとなる。
が立ち上がり、第1のパルスa3も立ち上がる。第1の
パルスa3が立ち上がると、リセット回路8はピーク検
出回路5の検波容量をディスチャージし、ピーク検出回
路5をオフ状態にする。これにより、ピーク検出回路5
の出力信号a4はローレベルになり、1/2回路6の出
力信号a5もローレベルになり、リミッタ増幅器3の出
力信号a6および出力バッファ4の出力信号a8は不定
値となる。
が受信されると、前置増幅器2は、受信信号の最初のビ
ット(第1ビット目)で利得切替を行い、2ビット目以
降、識別再生を適切に行うことができる信号を出力す
る。また、パケットの最初の立下り(第1の立下り)の
タイミングでゲート信号(第1のパルス)a3が立ち下
り、ピーク検出回路5の出力信号a4が立ち上がり、1
/2回路6の出力信号a5も立ち上がる。これにより、
前置増幅器2の出力信号a1の第1ビットが大きくて
も、1/2回路6の出力信号a5は影響を受けず、AT
C機能付受信装置は、パルス幅歪の少ない出力信号a8
を出力することができる。
回路12の動作を示すタイミングチャートである。ゲー
ト発生回路12においては、識別器15が、前置増幅器
2の出力信号a1を入力して信号a9を出力する。RS
フリップ・フロップ17の出力信号a10は、リセット
信号a2の立上りのタイミングで立ち下がり、識別器1
5の出力信号a9の立上りのタイミングで立ち上がる。
ANDゲート16は、RSフリップ・フロップ17の出
力信号a10がハイレベルの間、識別器15の出力信号
a9の反転信号を出力する(信号a11)。ORゲート
19の出力信号(第1のパルス)a3は、リセット信号
の立上りのタイミングで立ち上がり、ANDゲート16
の出力信号a11の立上り、すなわちパケットの第1の
立下りのタイミングで立ち下がる。
前置増幅器2が、受信信号の大きさに応じて利得を切り
替え、ATC回路が、この利得切替後の前置増幅器2の
出力信号に基づいて増幅器3への閾値電圧Vthを生成
するため、パルス幅歪を低減し、適切な通信を行うこと
ができる。
実施の形態1において、さらに、リミッタ増幅器3の出
力信号をオン,オフするゲート回路と、このゲート回路
を制御するゲート信号を発生させるゲート発生回路と、
を設けたものである。以下、実施の形態1と同一の部分
についてはその説明を省略し、異なる部分についてのみ
説明する。
付受信装置の構成を示す図である。なお、図1と同一の
部分については同一の符号を付している。実施の形態2
にかかるATC機能付受信装置は、実施の形態1にかか
るATC機能付受信装置の構成に加え、前置増幅器2の
出力信号から受信パケットの第2の立下り変化点を検出
し、リセット信号立上りから受信パケットの第2の立下
りまでのゲート信号(第2のパルス)を発生させるゲー
ト発生回路22と、リミッタ増幅器3と出力バッファ4
との間に配置され、第2のパルスによりリミッタ増幅器
3の出力をオン,オフして、パケット間の不定な出力信
号を停止するゲート回路23と、を備えている。
置増幅器2の出力信号とを入力し、パケットとパケット
との間のタイミングから、閾値電圧Vthが立ち上がる
タイミングまでの第2のパルスを生成する。ゲート回路
23は、ゲート発生回路22で生成された第2のパルス
に応じてリミッタ増幅器3の出力信号をオン,オフす
る。
るゲート発生回路22の構成を示す図である。ゲート発
生回路22は、前置増幅器2からの信号を正相に入力
し、基準電圧Vrefを逆相に入力する識別器25と、
識別器25の出力をセット端子から入力し、リセット信
号をリセット端子から入力するRSフリップ・フロップ
32と、識別器25の出力を反転させるインバータ26
と、RSフリップ・フロップ32の正相出力とインバー
タ26の出力とを入力するANDゲート29と、AND
ゲート29の出力をセット端子から入力し、リセット信
号をリセット端子から入力するRSフリップ・フロップ
33と、ANDゲート29の出力を反転させるインバー
タ27と、RSフリップ・フロップ33の正相出力とイ
ンバータ27の出力とを入力するANDゲート30と、
ANDゲート30の出力をセット端子から入力し、リセ
ット信号をリセット端子から入力するRSフリップ・フ
ロップ34と、ANDゲート30の出力を反転させるイ
ンバータ28と、RSフリップ・フロップ34の正相出
力とインバータ28の出力とを入力するANDゲート3
1と、ANDゲート31の出力をリセット端子から入力
し、リセット信号をセット端子から入力するRSフリッ
プ・フロップ35と、RSフリップ・フロップ35の正
相出力とリセット信号とを入力し、第2のパルスを出力
するORゲート36と、を備えている。
2のパルス生成手段に対応し、ゲート回路23は、本発
明のオンオフ手段に対応する。
について、図7,図8のタイミングチャートを参照して
説明する。図7は、実施の形態2にかかるATC機能付
受信装置の動作を示すタイミングチャートである。この
ATC機能付受信装置においては、ゲート発生回路22
が発生させる第2のパルスa7がリセット信号a2の立
上りのタイミングで立ち上がり、受信パケットの第2の
立下りのタイミングで立ち下がる。ゲート回路23は、
この第2のパルス信号a7がハイレベルの間は、不定値
となるリミッタ増幅器3の出力信号a6を遮断する。こ
れにより、出力バッファ4の出力信号a8はローレベル
に保たれる。第2のパルスa7が立ち下がったとき、ゲ
ート回路23は、リミッタ増幅器3の出力信号a6を導
通し、データが出力される。
回路22の動作を示すタイミングチャートである。ゲー
ト発生回路22においては、識別器25が、前置増幅器
2の出力信号a1を入力して信号a21を出力する。R
Sフリップ・フロップ32の出力信号a22は、リセッ
ト信号a2の立上りのタイミングで立ち下がり、識別器
25の出力信号a21の立上りのタイミングで立ち上が
る。ANDゲート29は、RSフリップ・フロップ32
の出力信号a22がハイレベルの間、識別器25の出力
信号a21の反転信号を出力する(信号a23)。RS
フリップ・フロップ33の出力信号a24は、リセット
信号a2の立上りのタイミングで立ち下がり、ANDゲ
ート29の出力信号a23の立上りのタイミングで立ち
上がる。
ップ33の出力信号a24がハイレベルの間、ANDゲ
ート29の出力信号a23の反転信号を出力する(信号
a25)。RSフリップ・フロップ34の出力信号a2
6は、リセット信号a2の立上りのタイミングで立ち下
がり、ANDゲート30の出力信号a25の立上りのタ
イミングで立ち上がる。ANDゲート31は、RSフリ
ップ・フロップ34の出力信号a26がハイレベルの
間、ANDゲート30の出力信号a25の反転信号を出
力する(信号a27)。ORゲート36の出力信号(第
2のパルス)a7は、リセット信号の立上りのタイミン
グで立ち上がり、ANDゲート31の出力信号a27の
立上り、すなわち受信パケットの第2の立下りのタイミ
ングで立ち下がる。
パケット間において、出力信号に不定な電圧レベルを発
生させないため、安定な受信信号の再生が可能となる。
ここでさらに、ゲート発生回路12,22の構成回路の
一部を共有化し、一体に構成してもよい。図9は、この
ようなゲート発生回路の構成を示す図である。なお、図
6,図2と同一の部分については同一の符号を付してい
る。このゲート発生回路は、ゲート発生回路22の構成
に加え、リセット信号をセット端子から入力し、AND
ゲート29の出力をリセット端子から入力するRSフリ
ップ・フロップ18と、RSフリップ・フロップ18の
出力とリセット信号とを入力し、第1のパルスを出力す
るORゲート19と、を備えている。このように、構成
回路の一部を共有化することにより、部品点数を削減
し、コストを低減することができる。
ば、前置増幅手段が、受信信号の大きさに応じて利得切
替を行い、検出オフ手段が、受信信号のパケットとパケ
ットとの間のタイミングから前置増幅手段が利得切替を
行うタイミングまで、ピーク検出手段をオフ状態にし、
基準電圧生成手段が、利得切替後の前置増幅手段からの
信号のピークレベルおよび無信号レベルに基づいて第1
の基準電圧を生成するため、パルス幅歪を低減し、適切
な通信を行うことができる、という効果を奏する。
信信号のパケットの第1ビットの大きさに応じて利得切
替を行い、第1のパルス生成手段が、パケットとパケッ
トとの間のタイミングから、前置増幅手段からの信号の
最初の立下りまでの第1のパルスを生成し、ディスチャ
ージ手段が、第1のパルス生成手段が生成した第1のパ
ルスがオンの間、ピーク検出手段の検波容量をディスチ
ャージするため、パルス幅歪を低減し、適切な通信を行
うことができる、という効果を奏する。
置増幅手段からの信号を正相に入力し、第2の基準電圧
を逆相に入力し、第1のRSフリップ・フロップが、第
1の識別器の出力をセット端子から入力し、パケットと
パケットとの間のタイミングに発生するパケット間信号
をリセット端子から入力し、第1のインバータが、第1
の識別器の出力を反転させ、第1のAND回路が、第1
のRSフリップ・フロップの正相出力と第1のインバー
タの出力とを入力し、第2のRSフリップ・フロップ
が、第1のAND回路の出力をリセット端子から入力
し、パケット間信号をセット端子から入力し、第1のO
R回路が、第2のRSフリップ・フロップの正相出力と
パケット間信号とを入力し、第1のパルスを出力するた
め、パルス幅歪を低減し、適切な通信を行うことができ
る、という効果を奏する。
ーク検出手段がオフ状態であるとき、増幅手段の出力信
号をオフにし、不定値の信号が出力されるのを防止する
ため、適切な通信を行うことができる、という効果を奏
する。
段が、パケットとパケットとの間のタイミングから、前
置増幅手段からの信号の2番目の立下りまでの第2のパ
ルスを生成し、オンオフ手段が、第2のパルス生成手段
が生成した第2のパルスに基づいて増幅手段の出力をオ
ン,オフするため、適切な通信を行うことができる、と
いう効果を奏する。
置増幅手段からの信号を正相に入力し、第2の基準電圧
を逆相に入力し、第3のRSフリップ・フロップが、第
2の識別器の出力をセット端子から入力し、パケットと
パケットとの間のタイミングに発生するパケット間信号
をリセット端子から入力し、第2のインバータが、第2
の識別器の出力を反転させ、第2のAND回路が、第3
のRSフリップ・フロップの正相出力と第2のインバー
タの出力とを入力し、第4のRSフリップ・フロップ
が、第2のAND回路の出力をセット端子から入力し、
パケット間信号をリセット端子から入力し、第3のイン
バータが、第2のAND回路の出力を反転させ、第3の
AND回路が、第4のRSフリップ・フロップの正相出
力と第3のインバータの出力とを入力し、第5のRSフ
リップ・フロップが、第3のAND回路の出力をセット
端子から入力し、パケット間信号をリセット端子から入
力し、第4のインバータが、第3のAND回路の出力を
反転させ、第4のAND回路が、第5のRSフリップ・
フロップの正相出力と第4のインバータの出力とを入力
し、第6のRSフリップ・フロップが、第4のAND回
路の出力をリセット端子から入力し、パケット間信号を
セット端子から入力し、第2のOR回路が、第6のRS
フリップ・フロップの正相出力とパケット間信号とを入
力し、第2のパルスを出力するため、適切な通信を行う
ことができる、という効果を奏する。
段と第2のパルス生成手段とが、構成回路の一部を共有
し、一体に構成され、第1のパルスおよび第2のパルス
を出力するため、部品点数を削減し、コストを低減する
ことができる、という効果を奏する。
受信装置の構成を示す図である。
生回路の構成を示す図である。
の動作を示すタイミングチャートである。
を示すタイミングチャートである。
受信装置の構成を示す図である。
生回路の構成を示す図である。
の動作を示すタイミングチャートである。
を示すタイミングチャートである。
構成を示す図である。
を示す図である。
を示すタイミングチャートである。
能付受信装置の動作を示す説明図である。
増幅器)、4 出力バッファ、5 振幅検出器(ピーク
検出回路)、6 閾値発生器(1/2回路)、7 直流
フィードバック回路、8 リセット回路、9,11 容
量、10 ゲート制御ピーク検出回路(ゲート制御保持
回路)、12,22 ゲート発生回路、15,25 識
別器、16,29,30,31 ANDゲート、17,
18,32,33,34,35 RSフリップ・フロッ
プ、19,36 ORゲート、20,26,27,28
インバータ、23 ゲート回路。
Claims (7)
- 【請求項1】 複数のパケットからなる受信信号を増幅
する前置増幅手段と、 第1の基準電圧に基づいて前記前置増幅手段からの信号
を増幅する増幅手段と、 前記前置増幅手段からの信号のピークレベルを検出して
出力するピーク検出手段と、 前記ピーク検出手段からの出力および受信信号がオフの
場合の無信号レベルに基づいて前記第1の基準電圧を生
成する基準電圧生成手段と、 を備えたATC機能付受信装置において、 前記前置増幅手段は、受信信号の大きさに応じて利得切
替を行い、さらに、受信信号のパケットとパケットとの
間のタイミングから前記前置増幅手段が利得切替を行う
タイミングまで、前記ピーク検出手段をオフ状態にする
検出オフ手段を具備することを特徴とするATC機能付
受信装置。 - 【請求項2】 前記前置増幅手段は、受信したパケット
の第1ビットの大きさに応じて利得切替を行い、 前記検出オフ手段は、 パケットとパケットとの間のタイミングから、前記前置
増幅手段からの信号の最初の立下りまでの第1のパルス
を生成する第1のパルス生成手段と、 前記第1のパルス生成手段が生成した第1のパルスがオ
ンの間、前記ピーク検出手段の検波容量をディスチャー
ジするディスチャージ手段と、 を有することを特徴とする請求項1に記載のATC機能
付受信装置。 - 【請求項3】 前記第1のパルス生成手段は、前記前置
増幅手段からの信号を正相に入力し、第2の基準電圧を
逆相に入力する第1の識別器と、 前記第1の識別器の出力をセット端子から入力し、パケ
ットとパケットとの間のタイミングに発生するパケット
間信号をリセット端子から入力する第1のRSフリップ
・フロップと、 前記第1の識別器の出力を反転させる第1のインバータ
と、 前記第1のRSフリップ・フロップの正相出力と前記第
1のインバータの出力とを入力する第1のAND回路
と、 前記第1のAND回路の出力をリセット端子から入力
し、前記パケット間信号をセット端子から入力する第2
のRSフリップ・フロップと、 前記第2のRSフリップ・フロップの正相出力と前記パ
ケット間信号とを入力し、前記第1のパルスを出力する
第1のOR回路と、 を有することを特徴とする請求項2に記載のATC機能
付受信装置。 - 【請求項4】 さらに、前記ピーク検出手段がオフ状態
のとき、前記増幅手段の出力信号をオフにする出力オフ
手段を具備することを特徴とする請求項1,2または3
に記載のATC機能付受信装置。 - 【請求項5】 前記出力オフ手段は、 パケットとパケットとの間のタイミングから、前記前置
増幅手段からの信号の2番目の立下りまでの第2のパル
スを生成する第2のパルス生成手段と、 前記第2のパルス生成手段が生成した第2のパルスに基
づいて前記増幅手段の出力をオン,オフするオンオフ手
段と、 を有することを特徴とする請求項4に記載のATC機能
付受信装置。 - 【請求項6】 前記第2のパルス生成手段は、前記前置
増幅手段からの信号を正相に入力し、第2の基準電圧を
逆相に入力する第2の識別器と、 前記第2の識別器の出力をセット端子から入力し、パケ
ットとパケットとの間のタイミングに発生するパケット
間信号をリセット端子から入力する第3のRSフリップ
・フロップと、 前記第2の識別器の出力を反転させる第2のインバータ
と、 前記第3のRSフリップ・フロップの正相出力と前記第
2のインバータの出力とを入力する第2のAND回路
と、 前記第2のAND回路の出力をセット端子から入力し、
前記パケット間信号をリセット端子から入力する第4の
RSフリップ・フロップと、 前記第2のAND回路の出力を反転させる第3のインバ
ータと、 前記第4のRSフリップ・フロップの正相出力と前記第
3のインバータの出力とを入力する第3のAND回路
と、 前記第3のAND回路の出力をセット端子から入力し、
前記パケット間信号をリセット端子から入力する第5の
RSフリップ・フロップと、 前記第3のAND回路の出力を反転させる第4のインバ
ータと、 前記第5のRSフリップ・フロップの正相出力と前記第
4のインバータの出力とを入力する第4のAND回路
と、 前記第4のAND回路の出力をリセット端子から入力
し、前記パケット間信号をセット端子から入力する第6
のRSフリップ・フロップと、 前記第6のRSフリップ・フロップの正相出力と前記パ
ケット間信号とを入力し、前記第2のパルスを出力する
第2のOR回路と、 を有することを特徴とする請求項5に記載のATC機能
付受信装置。 - 【請求項7】 前記第1のパルス生成手段と前記第2の
パルス生成手段とは、構成回路の一部を共有することを
特徴とする請求項5または6に記載のATC機能付受信
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000001948A JP4592857B2 (ja) | 2000-01-07 | 2000-01-07 | Atc機能付受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000001948A JP4592857B2 (ja) | 2000-01-07 | 2000-01-07 | Atc機能付受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001196876A true JP2001196876A (ja) | 2001-07-19 |
JP4592857B2 JP4592857B2 (ja) | 2010-12-08 |
Family
ID=18531114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000001948A Expired - Fee Related JP4592857B2 (ja) | 2000-01-07 | 2000-01-07 | Atc機能付受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4592857B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100438354C (zh) * | 2003-03-18 | 2008-11-26 | 华为技术有限公司 | 一种自动脉宽调整方法和装置 |
JP2009060415A (ja) * | 2007-08-31 | 2009-03-19 | Sony Corp | 通信装置および通信方法、並びにプログラム |
-
2000
- 2000-01-07 JP JP2000001948A patent/JP4592857B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100438354C (zh) * | 2003-03-18 | 2008-11-26 | 华为技术有限公司 | 一种自动脉宽调整方法和装置 |
JP2009060415A (ja) * | 2007-08-31 | 2009-03-19 | Sony Corp | 通信装置および通信方法、並びにプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP4592857B2 (ja) | 2010-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2656734B2 (ja) | 光受信回路 | |
JP2991911B2 (ja) | デジタルデータ受信機 | |
JP2000151290A (ja) | 初段増幅回路 | |
JP5305932B2 (ja) | 前置増幅器 | |
KR101472469B1 (ko) | Dc 오프셋을 실시간으로 제거하는 dc 오프셋 보상 회로및 상기 dc 오프셋 보상 회로를 포함하는 수신 시스템 | |
JP6661057B1 (ja) | リミッティング増幅回路 | |
JP2007005968A (ja) | バースト先頭検出回路 | |
WO2006013841A1 (ja) | 受信方法及び受信回路 | |
JP2001196877A (ja) | 前置増幅回路 | |
JP3259707B2 (ja) | Agc付きバーストモード光受信回路 | |
JP2000174827A (ja) | 光受信回路及び当該回路を用いた光モジュール | |
WO2007102189A1 (ja) | 光受信器 | |
CA2145707C (en) | Packet data receiver with sampled data output and background light cancellation | |
JP2002164855A (ja) | 光受信回路 | |
JP2006311030A (ja) | トランスインピーダンスアンプ | |
JP3606143B2 (ja) | オフセット制御回路及びそれを用いた光受信器並びに光通信システム | |
US20050281565A1 (en) | Burst mode optical receiver and system and method therefor | |
JP2962218B2 (ja) | ディジタル光受信回路 | |
JP2001196876A (ja) | Atc機能付受信装置 | |
JP3532633B2 (ja) | 光受信装置 | |
JP4206517B2 (ja) | 受信装置および受信方法 | |
JPH09181687A (ja) | バーストディジタル光受信器 | |
JP2004260396A (ja) | 前置増幅回路およびそれを用いた光受信装置 | |
JP2001211040A (ja) | デジタル信号増幅回路及び光受信回路 | |
JP2001352353A (ja) | バースト受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070427 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080516 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080529 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20081003 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100819 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100915 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |