JP4592857B2 - Atc機能付受信装置 - Google Patents
Atc機能付受信装置 Download PDFInfo
- Publication number
- JP4592857B2 JP4592857B2 JP2000001948A JP2000001948A JP4592857B2 JP 4592857 B2 JP4592857 B2 JP 4592857B2 JP 2000001948 A JP2000001948 A JP 2000001948A JP 2000001948 A JP2000001948 A JP 2000001948A JP 4592857 B2 JP4592857 B2 JP 4592857B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- circuit
- flop
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の属する技術分野】
本発明は、ディジタル光受信に用いられ、自動的に増幅器の閾値を制御するATC(Automatic Threshold Control)機能付受信装置に関し、特に、出力信号のパルス幅歪の小さいATC機能付受信装置に関するものである。
【0002】
【従来の技術】
近年、画像等の大容量データを取り扱う広帯域サ−ビスへの要求が高まっており、これに対応するため、高速伝送が可能な光ファイバ伝送技術が加入者網へ導入されようとしている。光ファイバ伝送技術の加入者網への導入には、加入者側の伝送装置の経済化のみならず、局側の装置および光ファイバ線路の経済化が必須となる。このような要求から開発された光加入者伝送方式としてPDS(Passive Double Star)伝送方式が知られている。
【0003】
PDS伝送方式では、加入者と局は光分岐回路と光ファイバで接続され、加入者から局へ伝送されるデ−タはパケットと呼ばれるバ−スト状の光信号にて送出され、光分岐回路で各パケットは重ならないように時分割多重されたあと、局側の受信装置で受信される。局側の受信装置で受信されるバ−スト光信号を再生するとき、各加入者と局との間の光ファイバおよび光分岐回路の挿入損のばらつきで30dB程度のレベル差が生じる。このため、局側の受信装置には、受信したバ−ストごとに一定振幅に変換する機能が設けられている。
【0004】
従来、このような受信装置としてATC機能付受信装置が知られている。図10は、従来のATC機能付受信装置の構成を示す図である。このATC機能付受信装置は、フォトダイオード等の受光素子51と、前置増幅器52と、増幅器(リミッタ増幅器)53と、出力バッファ54と、振幅検出器(ピーク検出回路)55と、閾値発生器(1/2回路)56と、直流フィードバック回路57と、リセット回路58と、容量59,61と、ゲート制御ピーク検出回路(ゲート制御保持回路)60と、を備えている。ピーク検出回路55,1/2回路56,直流フィードバック回路57,リセット回路58およびゲート制御ピーク検出回路60は、ATC回路を構成する。
【0005】
受光素子51は、光信号を受信して光電気変換し、電流信号を出力する。前置増幅器52は、受光素子51が出力する電流信号を低雑音増幅して電圧信号に変換し、リミッタ増幅器53とピーク検出回路55に出力する。ピーク検出回路55は、前置増幅器52からの信号のピークレベル(振幅)VHを検出する。また、直流フィードバック回路57は、リミッタ増幅器53の正相出力のローレベルと逆相出力のハイレベルと(それぞれ光入力信号オフに対応)の差がゼロになるような電圧を発生させる。すなわち、リミッタ増幅器53の正相出力および逆相出力から、受信信号がオフの場合(パケットとパケットとの間のタイミング)の光オフレベルVoffを発生させる。
【0006】
ゲート制御ピーク検出回路60は、パケットとパケットとの間のタイミング(パケット間)に発生するリセット信号により、パケット間のみの直流フィードバック回路57の出力電圧を保持する。1/2回路56は、光オフレベルVoffとピークレベルVHとの中間レベルの閾値電圧Vthを生成する。リミッタ増幅器53は、逆相入力端子から閾値電圧Vthを入力し、閾値電圧Vthを中心に、前置増幅器52からの信号を一定振幅に増幅する。これにより光オフレベルVoffのみにリミッタ増幅器53の逆相入力電圧(閾値電圧Vth)が追従するため、光信号のパケット内の消光比(山部分のレベル/谷部分のレベル)に関わらず直流フィードバック制御が行われることになる。リセット回路58は、リセット信号がオンするとピーク検出回路55の検波容量をディスチャージする。
【0007】
つぎに、このATC機能付受信装置の動作について、図11,12を参照して説明する。図11は、このATC機能付受信装置の動作を示すタイミングチャートである。このATC機能付受信装置の動作においては、パケット間においてオンになるリセット信号a61がリセット回路58に入力される。光信号のパケットが受信されると、前置増幅器52が出力を開始し(出力信号a52)、ピーク検出回路55の出力信号(振幅)a62が立ち上がり、1/2回路56の出力信号a63(閾値電圧Vth)も立ち上がる。
【0008】
リミッタ増幅器53は、逆相入力端子から1/2回路56の出力信号a63を入力し、前置増幅器52からの出力信号a52を一定振幅に増幅して出力する(出力信号a64)。出力バッファ54は、リミッタ増幅器53からの信号a64を入力し、ATC機能付受信装置の出力信号a53を出力する。ゲート制御ピーク検出回路60は、パケット間の電圧(光オフレベル)のみを検出し保持するため、消光比のある(消光比が小さい)受信波形に対しても、直流フィードバック電圧が誤らない動作が確立される。しかし、パケット間では、1/2回路56の出力信号a63と前置増幅器52の出力信号a52とがともにローレベルになるので、リミッタ増幅器53の出力信号a64およびATC機能付受信装置の出力信号a53が不定値となる。
【0009】
図12(a),(b)は、このATC機能付受信装置の動作を説明するための説明図である。このATC機能付受信装置において、(a)に示すように、受信した光信号a51が小さい場合は、光信号a51に消光比がある(消光比が小さい)ときでも、前置増幅器52の出力信号a52の山部分のレベルVHと谷部分のレベルVLとのほぼ中間に閾値電圧Vthが位置することとなり、パルス幅歪の小さい出力信号a53が得られる。
【0010】
一方、(b)に示すように、受信した光信号が大きい場合、前置増幅器52がダイオードクリップを用いた構成のとき、前置増幅器52が、入力信号の山部分のレベルをクリップし、消光比により浮き上がった入力信号の谷部分のレベルを増幅する。これにより、前置増幅器52の出力信号a52の谷部分のレベルVLが上昇する。しかし、閾値電圧Vthは山部分のレベルVHと光オフレベルVoffの中間レベルであり、レベルVLの変化に影響されないため、出力信号a52のレベルVHとレベルVLとの中間レベルと閾値電圧Vthとが大きくずれてしまい、この閾値電圧Vthで識別された出力信号a53のパルス幅が歪む。
【0011】
【発明が解決しようとする課題】
しかしながら、上記従来の技術によれば、前置増幅器52が、受信する光信号の大小に関わらず同様の利得で増幅を行うため、受信するパケットの消光比が小さく信号レベルが大きい場合、パケット内の「1」レベルをリミットする等化方式では、「0」レベルが浮き上がり、出力信号のパルス幅歪が増大し、後段のクロック同期回路の誤動作等、適切な通信が妨害される、という問題点があった。また、パケット間で不定値の信号を出力するため、適切な通信が妨害される、という問題点があった。
【0012】
本発明は、上記に鑑みてなされたものであって、受信するパケットの消光比が小さく信号レベルが大きい場合でも、パルス幅歪を低減し、適切な通信を行うATC機能付受信装置を得ることを目的とする。
【0013】
【課題を解決するための手段】
上述した課題を解決し、目的を達成するために、この発明にかかるATC機能付受信装置にあっては、複数のパケットからなる受信信号を増幅して電圧信号に変換して出力する際に、パケットの所定のビットの電圧信号の振幅を測定し、前記所定のビットの受信を開始してから当該パケット内で前記所定のビットの後の最初の立下りまでの間に、測定した振幅の大きさに基づいて利得切替を行う前置増幅手段と、第1の基準電圧と、前記前置増幅手段から出力される電圧信号との差を増幅して正相および逆相の信号を出力する増幅手段と、前記前置増幅手段からの電圧信号のピークレベルを検出して出力するピーク検出手段と、パケットとパケットとの間にオンになるリセット信号に基づき、前記増幅手段の正相信号および逆相信号からパケットとパケットとの間の無信号レベルを発生し、該発生した無信号レベルを保持し、該保持した無信号レベルと前記ピーク検出手段の出力との中間レベルとなる前記第1の基準電圧を生成する基準電圧生成手段と、前記リセット信号がオンになってから、前記前置増幅手段が利得切替を行う所定ビットの後の最初の立下りまで、前記ピーク検出手段をオフ状態にする検出オフ手段と、を備えることを特徴とする。
【0027】
【発明の実施の形態】
以下、この発明にかかるATC機能付受信装置の実施の形態を、添付図面に基づいて詳細に説明する。なお、この実施の形態により、この発明が限定されるものではない。
【0028】
実施の形態1.
図1は、本発明の実施の形態1にかかるATC機能付受信装置の構成を示す図である。このATC機能付受信装置は、フォトダイオード等を有し、光信号を受信して光電気変換し、電流信号を出力する受光素子1と、受光素子1からの電流信号を低雑音増幅して電圧信号に変換し、また受信パケットごとに信号の大きさに応じて利得切替を行う前置増幅器2と、前置増幅器2からの信号と閾値電圧(第1の基準電圧)Vthとの差を増幅して正相,逆相の信号を出力する増幅器(リミッタ増幅器)3と、このATC機能付受信装置の出力信号を出力する出力バッファ4と、前置増幅器2からの信号のピークレベル(振幅)VHを検出する振幅検出器(ピーク検出回路)5と、リミッタ増幅器3の正相出力および逆相出力から、受信信号がオフの場合(パケットとパケットとの間のタイミング)の光オフレベル(無信号レベル)Voffを発生させる直流フィードバック回路7と、光オフレベルVoffとピークレベルVHとの中間レベルの閾値電圧Vthを生成する閾値発生器(1/2回路)6と、ピーク検出回路5の検波容量をディスチャージし、ピーク検出回路5をオフ状態にするリセット回路8と、容量9,11と、パケットとパケットとの間のタイミング(パケット間)に発生するリセット信号(パケット間信号)により、パケット間のみの直流フィードバック回路7の出力電圧を保持するゲート制御ピーク検出回路(ゲート制御保持回路)10と、リセット信号の立上りから、前置増幅器2が利得切替を行うタイミングまでの間、リセット回路8をオンにするゲート発生回路12と、を備えている。
【0029】
ピーク検出回路5,1/2回路6,直流フィードバック回路7,リセット回路8,ゲート制御ピーク検出回路10およびゲート発生回路12は、ATC回路を構成する。前置増幅器2は、帰還抵抗Rf1と、前置増幅器入力とVrefとの間に設けられた抵抗Rf3,Rf4と、抵抗Rf3,Rf4を切り替えるスイッチSW1,SW2と、受信パケットごとに信号の大きさに応じてスイッチSW1,SW2を制御するスイッチ制御回路と、を備えており、帰還抵抗Rf1に流入する電流を側流し、自器から出力されるパケットの第1ビット(最初のビット)の振幅に基づいて抵抗Rf3,Rf4を切り替える。これにより、第2ビット目以降、利得が自動調整され、入出力特性がリニアな範囲で動作することができ、出力信号の谷部分のレベルVLの上昇が抑えられる。なお、出力されるパケットの第2ビット目以降の振幅に基づいて利得切替を行うようにしてもよい。また、前置増幅器2内のVrefは、前置増幅器出力と接続してもよい。
【0030】
ピーク検出回路5は、前置増幅器2からの信号のピークレベルVHを検出する。また、直流フィードバック回路7は、リミッタ増幅器3の正相出力のローレベルと逆相出力のハイレベルと(それぞれ光入力信号オフに対応)の差がゼロになるような電圧を発生させる。ゲート制御ピーク検出回路10は、パケット間に発生するリセット信号により、パケット間のみの直流フィードバック回路7の出力電圧を保持する。1/2回路6は、光オフレベルVoffとピークレベルVHとの中間レベルの閾値電圧Vthを生成する。
【0031】
リミッタ増幅器3は、逆相入力端子から閾値電圧Vthを入力し、閾値電圧Vthを中心に、前置増幅器2からの信号を一定振幅に増幅する。これにより光オフレベルVoffのみにリミッタ増幅器3の逆相入力電圧(閾値電圧Vth)が追従するため、光信号のパケット内の消光比(山部分のレベル/谷部分のレベル)に関わらず直流フィードバック制御が行われることになる。なお、リミッタ増幅器に代えてリニア増幅器を用いてもよい。
【0032】
ゲート発生回路12は、リセット信号の立上りから前置増幅器2が利得切替を行うタイミングまで(パケットの最初の立下りのタイミングまで)、リセット回路8をオン状態にする第1のパルスを発生させる。リセット回路8は、第1のパルスがオンの間、ピーク検出回路5の検波容量をディスチャージし、ピーク検出回路5をオフ状態にする。これにより、利得切替後(第2ビット目以降)と異なる場合がある利得切替前(第1ビット目)の前置増幅器2の出力振幅が、ピーク検出回路5が検出するピークレベルVHおよび1/2回路6が出力する閾値電圧Vthに影響することがなくなる。
【0033】
図2は、図1に示した実施の形態1にかかるゲート発生回路12の構成を示す図である。ゲート発生回路12は、前置増幅器2からの信号を正相に入力し、基準電圧(第2の基準電圧)Vrefを逆相に入力する識別器15と、識別器15の出力をセット端子から入力し、リセット信号をリセット端子から入力するRSフリップ・フロップ17と、識別器15の出力を反転させるインバータ20と、RSフリップ・フロップ17の正相出力とインバータ20の出力とを入力するANDゲート16と、ANDゲート16の出力をリセット端子から入力し、リセット信号をセット端子から入力するRSフリップ・フロップ18と、RSフリップ・フロップ18の正相出力とリセット信号とを入力し、第1のパルスを出力するORゲート19と、を備えている。
【0034】
なお、1/2回路6は、本発明の基準電圧生成手段に対応し、ゲート発生回路12は、本発明の第1のパルス生成手段に対応し、リセット回路8は、本発明のディスチャージ手段に対応する。
【0035】
以上の構成において、実施の形態1の動作について図3,図4のタイミングチャートを参照して説明する。図3は、実施の形態1にかかるATC機能付受信装置の動作を示すタイミングチャートである。このATC機能付受信装置においては、光信号のパケット(パケットn−1)を受信している間、前置増幅器2は、調整した利得により信号a1を出力する。リセット信号a2はオフ(ローレベル)となり、ゲート発生回路12が発生させる第1のパルスa3もオフとなる。ピーク検出回路5の出力信号a4は、前置増幅器2の出力信号a1のピークレベルに保たれ、1/2回路6の出力信号a5(閾値電圧Vth)は、光オフレベルVoffを基準としてピーク検出回路5の出力信号a4の1/2レベルに保たれる。リミッタ増幅器3は、パルス幅歪の少ない信号a6を出力し、ATC機能付受信装置の出力信号a8もパルス幅歪の少ないものとなる。
【0036】
パケット間においては、リセット信号a2が立ち上がり、第1のパルスa3も立ち上がる。第1のパルスa3が立ち上がると、リセット回路8はピーク検出回路5の検波容量をディスチャージし、ピーク検出回路5をオフ状態にする。これにより、ピーク検出回路5の出力信号a4はローレベルになり、1/2回路6の出力信号a5もローレベルになり、リミッタ増幅器3の出力信号a6および出力バッファ4の出力信号a8は不定値となる。
【0037】
その後、光信号のパケット(パケットn)が受信されると、前置増幅器2は、受信信号の最初のビット(第1ビット目)で利得切替を行い、2ビット目以降、識別再生を適切に行うことができる信号を出力する。また、パケットの最初の立下り(第1の立下り)のタイミングでゲート信号(第1のパルス)a3が立ち下り、ピーク検出回路5の出力信号a4が立ち上がり、1/2回路6の出力信号a5も立ち上がる。これにより、前置増幅器2の出力信号a1の第1ビットが大きくても、1/2回路6の出力信号a5は影響を受けず、ATC機能付受信装置は、パルス幅歪の少ない出力信号a8を出力することができる。
【0038】
図4は、実施の形態1にかかるゲート発生回路12の動作を示すタイミングチャートである。ゲート発生回路12においては、識別器15が、前置増幅器2の出力信号a1を入力して信号a9を出力する。RSフリップ・フロップ17の出力信号a10は、リセット信号a2の立上りのタイミングで立ち下がり、識別器15の出力信号a9の立上りのタイミングで立ち上がる。ANDゲート16は、RSフリップ・フロップ17の出力信号a10がハイレベルの間、識別器15の出力信号a9の反転信号を出力する(信号a11)。ORゲート19の出力信号(第1のパルス)a3は、リセット信号の立上りのタイミングで立ち上がり、ANDゲート16の出力信号a11の立上り、すなわちパケットの第1の立下りのタイミングで立ち下がる。
【0039】
前述したように、実施の形態1によれば、前置増幅器2が、受信信号の大きさに応じて利得を切り替え、ATC回路が、この利得切替後の前置増幅器2の出力信号に基づいて増幅器3への閾値電圧Vthを生成するため、パルス幅歪を低減し、適切な通信を行うことができる。
【0040】
実施の形態2.
本発明の実施の形態2は、実施の形態1において、さらに、リミッタ増幅器3の出力信号をオン,オフするゲート回路と、このゲート回路を制御するゲート信号を発生させるゲート発生回路と、を設けたものである。以下、実施の形態1と同一の部分についてはその説明を省略し、異なる部分についてのみ説明する。
【0041】
図5は、実施の形態2にかかるATC機能付受信装置の構成を示す図である。なお、図1と同一の部分については同一の符号を付している。実施の形態2にかかるATC機能付受信装置は、実施の形態1にかかるATC機能付受信装置の構成に加え、前置増幅器2の出力信号から受信パケットの第2の立下り変化点を検出し、リセット信号立上りから受信パケットの第2の立下りまでのゲート信号(第2のパルス)を発生させるゲート発生回路22と、リミッタ増幅器3と出力バッファ4との間に配置され、第2のパルスによりリミッタ増幅器3の出力をオン,オフして、パケット間の不定な出力信号を停止するゲート回路23と、を備えている。
【0042】
ゲート発生回路22は、リセット信号と前置増幅器2の出力信号とを入力し、パケットとパケットとの間のタイミングから、閾値電圧Vthが立ち上がるタイミングまでの第2のパルスを生成する。ゲート回路23は、ゲート発生回路22で生成された第2のパルスに応じてリミッタ増幅器3の出力信号をオン,オフする。
【0043】
図6は、図5に示した実施の形態2にかかるゲート発生回路22の構成を示す図である。ゲート発生回路22は、前置増幅器2からの信号を正相に入力し、基準電圧Vrefを逆相に入力する識別器25と、識別器25の出力をセット端子から入力し、リセット信号をリセット端子から入力するRSフリップ・フロップ32と、識別器25の出力を反転させるインバータ26と、RSフリップ・フロップ32の正相出力とインバータ26の出力とを入力するANDゲート29と、ANDゲート29の出力をセット端子から入力し、リセット信号をリセット端子から入力するRSフリップ・フロップ33と、ANDゲート29の出力を反転させるインバータ27と、RSフリップ・フロップ33の正相出力とインバータ27の出力とを入力するANDゲート30と、ANDゲート30の出力をセット端子から入力し、リセット信号をリセット端子から入力するRSフリップ・フロップ34と、ANDゲート30の出力を反転させるインバータ28と、RSフリップ・フロップ34の正相出力とインバータ28の出力とを入力するANDゲート31と、ANDゲート31の出力をリセット端子から入力し、リセット信号をセット端子から入力するRSフリップ・フロップ35と、RSフリップ・フロップ35の正相出力とリセット信号とを入力し、第2のパルスを出力するORゲート36と、を備えている。
【0044】
なお、ゲート発生回路22は、本発明の第2のパルス生成手段に対応し、ゲート回路23は、本発明のオンオフ手段に対応する。
【0045】
以上の構成において、実施の形態2の動作について、図7,図8のタイミングチャートを参照して説明する。図7は、実施の形態2にかかるATC機能付受信装置の動作を示すタイミングチャートである。このATC機能付受信装置においては、ゲート発生回路22が発生させる第2のパルスa7がリセット信号a2の立上りのタイミングで立ち上がり、受信パケットの第2の立下りのタイミングで立ち下がる。ゲート回路23は、この第2のパルス信号a7がハイレベルの間は、不定値となるリミッタ増幅器3の出力信号a6を遮断する。これにより、出力バッファ4の出力信号a8はローレベルに保たれる。第2のパルスa7が立ち下がったとき、ゲート回路23は、リミッタ増幅器3の出力信号a6を導通し、データが出力される。
【0046】
図8は、実施の形態2にかかるゲート発生回路22の動作を示すタイミングチャートである。ゲート発生回路22においては、識別器25が、前置増幅器2の出力信号a1を入力して信号a21を出力する。RSフリップ・フロップ32の出力信号a22は、リセット信号a2の立上りのタイミングで立ち下がり、識別器25の出力信号a21の立上りのタイミングで立ち上がる。ANDゲート29は、RSフリップ・フロップ32の出力信号a22がハイレベルの間、識別器25の出力信号a21の反転信号を出力する(信号a23)。RSフリップ・フロップ33の出力信号a24は、リセット信号a2の立上りのタイミングで立ち下がり、ANDゲート29の出力信号a23の立上りのタイミングで立ち上がる。
【0047】
ANDゲート30は、RSフリップ・フロップ33の出力信号a24がハイレベルの間、ANDゲート29の出力信号a23の反転信号を出力する(信号a25)。RSフリップ・フロップ34の出力信号a26は、リセット信号a2の立上りのタイミングで立ち下がり、ANDゲート30の出力信号a25の立上りのタイミングで立ち上がる。ANDゲート31は、RSフリップ・フロップ34の出力信号a26がハイレベルの間、ANDゲート30の出力信号a25の反転信号を出力する(信号a27)。ORゲート36の出力信号(第2のパルス)a7は、リセット信号の立上りのタイミングで立ち上がり、ANDゲート31の出力信号a27の立上り、すなわち受信パケットの第2の立下りのタイミングで立ち下がる。
【0048】
前述したように、実施の形態2によれば、パケット間において、出力信号に不定な電圧レベルを発生させないため、安定な受信信号の再生が可能となる。ここでさらに、ゲート発生回路12,22の構成回路の一部を共有化し、一体に構成してもよい。図9は、このようなゲート発生回路の構成を示す図である。なお、図6,図2と同一の部分については同一の符号を付している。このゲート発生回路は、ゲート発生回路22の構成に加え、リセット信号をセット端子から入力し、ANDゲート29の出力をリセット端子から入力するRSフリップ・フロップ18と、RSフリップ・フロップ18の出力とリセット信号とを入力し、第1のパルスを出力するORゲート19と、を備えている。このように、構成回路の一部を共有化することにより、部品点数を削減し、コストを低減することができる。
【0049】
【発明の効果】
以上説明したとおり、この発明によれば、受信するパケットの消光比が小さく信号レベルが大きい場合でも、パルス幅歪を低減し、適切な通信を行うことができる、という効果を奏する。
【図面の簡単な説明】
【図1】 本発明の実施の形態1にかかるATC機能付受信装置の構成を示す図である。
【図2】 図1に示した実施の形態1にかかるゲート発生回路の構成を示す図である。
【図3】 実施の形態1にかかるATC機能付受信装置の動作を示すタイミングチャートである。
【図4】 実施の形態1にかかるゲート発生回路の動作を示すタイミングチャートである。
【図5】 本発明の実施の形態2にかかるATC機能付受信装置の構成を示す図である。
【図6】 図5に示した実施の形態2にかかるゲート発生回路の構成を示す図である。
【図7】 実施の形態2にかかるATC機能付受信装置の動作を示すタイミングチャートである。
【図8】 実施の形態2にかかるゲート発生回路の動作を示すタイミングチャートである。
【図9】 実施の形態2にかかるゲート発生回路の他の構成を示す図である。
【図10】 従来におけるATC機能付受信装置の構成を示す図である。
【図11】 従来におけるATC機能付受信装置の動作を示すタイミングチャートである。
【図12】 (a),(b)は、従来におけるATC機能付受信装置の動作を示す説明図である。
【符号の説明】
1 受光素子、2 前置増幅器、3 増幅器(リミッタ増幅器)、4 出力バッファ、5 振幅検出器(ピーク検出回路)、6 閾値発生器(1/2回路)、7 直流フィードバック回路、8 リセット回路、9,11 容量、10 ゲート制御ピーク検出回路(ゲート制御保持回路)、12,22 ゲート発生回路、15,25 識別器、16,29,30,31 ANDゲート、17,18,32,33,34,35 RSフリップ・フロップ、19,36 ORゲート、20,26,27,28 インバータ、23 ゲート回路。
Claims (7)
- 複数のパケットからなる受信信号を増幅して電圧信号に変換して出力する際に、パケットの所定のビットの電圧信号の振幅を測定し、前記所定のビットの受信を開始してから当該パケット内で前記所定のビットの後の最初の立下りまでの間に、測定した振幅の大きさに基づいて利得切替を行う前置増幅手段と、
第1の基準電圧と、前記前置増幅手段から出力される電圧信号との差を増幅して正相および逆相の信号を出力する増幅手段と、
前記前置増幅手段からの電圧信号のピークレベルを検出して出力するピーク検出手段と、
パケットとパケットとの間にオンになるリセット信号に基づき、前記増幅手段の正相信号および逆相信号からパケットとパケットとの間の前記前置増幅手段の出力に等しい無信号レベルを発生し、該発生した無信号レベルを保持し、該保持した無信号レベルと前記ピーク検出手段の出力との中間レベルとなる前記第1の基準電圧を生成する基準電圧生成手段と、
前記リセット信号がオンになってから、前記前置増幅手段が利得切替を行う所定ビットの後の最初の立下りまで、前記ピーク検出手段をオフ状態にする検出オフ手段と、
を備えることを特徴とするATC機能付受信装置。 - 前記前置増幅手段は、前記所定のビットを受信したパケットの第1ビットとし、受信したパケットの第1ビットの大きさに応じて利得切替を行い、
前記検出オフ手段は、
前記リセット信号がオンになってから、前記前置増幅手段から出力される電圧信号の最初の立下りまでの第1のパルスを生成する第1のパルス生成手段と、
前記第1のパルス生成手段が生成した第1のパルスがオンの間、前記ピーク検出手段の検波容量をディスチャージするディスチャージ手段と、
を有することを特徴とする請求項1に記載のATC機能付受信装置。 - 前記第1のパルス生成手段は、前記前置増幅手段から出力される電圧信号を正相に入力し、第2の基準電圧を逆相に入力する第1の識別器と、
前記第1の識別器の出力をセット端子から入力し、パケットとパケットとの間のタイミングに発生する前記リセット信号をリセット端子から入力する第1のRSフリップ・フロップと、
前記第1の識別器の出力を反転させる第1のインバータと、
前記第1のRSフリップ・フロップの正相出力と前記第1のインバータの出力とを入力する第1のAND回路と、
前記第1のAND回路の出力をリセット端子から入力し、前記リセット信号をセット端子から入力する第2のRSフリップ・フロップと、
前記第2のRSフリップ・フロップの正相出力と前記リセット信号とを入力し、前記第1のパルスを出力する第1のOR回路と、
を有することを特徴とする請求項2に記載のATC機能付受信装置。 - さらに、前記ピーク検出手段がオフ状態のとき、前記増幅手段から出力される正相および逆相の信号をオフにする出力オフ手段を具備することを特徴とする請求項1,2または3に記載のATC機能付受信装置。
- 前記出力オフ手段は、
前記リセット信号がオンになってから、前記前置増幅手段から出力される電圧信号の2番目の立下りまでの第2のパルスを生成する第2のパルス生成手段と、
前記第2のパルス生成手段が生成した第2のパルスに基づいて前記増幅手段から出力される正相および逆相の信号をオン,オフするオンオフ手段と、
を有することを特徴とする請求項4に記載のATC機能付受信装置。 - 前記第2のパルス生成手段は、前記前置増幅手段から出力される電圧信号を正相に入力し、第2の基準電圧を逆相に入力する第2の識別器と、
前記第2の識別器の出力をセット端子から入力し、パケットとパケットとの間のタイミングに発生する前記リセット信号をリセット端子から入力する第3のRSフリップ・フロップと、
前記第2の識別器の出力を反転させる第2のインバータと、
前記第3のRSフリップ・フロップの正相出力と前記第2のインバータの出力とを入力する第2のAND回路と、
前記第2のAND回路の出力をセット端子から入力し、前記リセット信号をリセット端子から入力する第4のRSフリップ・フロップと、
前記第2のAND回路の出力を反転させる第3のインバータと、
前記第4のRSフリップ・フロップの正相出力と前記第3のインバータの出力とを入力する第3のAND回路と、
前記第3のAND回路の出力をセット端子から入力し、前記リセット信号をリセット端子から入力する第5のRSフリップ・フロップと、
前記第3のAND回路の出力を反転させる第4のインバータと、
前記第5のRSフリップ・フロップの正相出力と前記第4のインバータの出力とを入力する第4のAND回路と、
前記第4のAND回路の出力をリセット端子から入力し、前記リセット信号をセット端子から入力する第6のRSフリップ・フロップと、
前記第6のRSフリップ・フロップの正相出力と前記リセット信号とを入力し、前記第2のパルスを出力する第2のOR回路と、
を有することを特徴とする請求項5に記載のATC機能付受信装置。 - 前記第1のパルス生成手段と前記第2のパルス生成手段とは、構成回路の一部を共有することを特徴とする請求項5または6に記載のATC機能付受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000001948A JP4592857B2 (ja) | 2000-01-07 | 2000-01-07 | Atc機能付受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000001948A JP4592857B2 (ja) | 2000-01-07 | 2000-01-07 | Atc機能付受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001196876A JP2001196876A (ja) | 2001-07-19 |
JP4592857B2 true JP4592857B2 (ja) | 2010-12-08 |
Family
ID=18531114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000001948A Expired - Fee Related JP4592857B2 (ja) | 2000-01-07 | 2000-01-07 | Atc機能付受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4592857B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100438354C (zh) * | 2003-03-18 | 2008-11-26 | 华为技术有限公司 | 一种自动脉宽调整方法和装置 |
JP4992614B2 (ja) * | 2007-08-31 | 2012-08-08 | ソニー株式会社 | 通信装置および通信方法、並びにプログラム |
-
2000
- 2000-01-07 JP JP2000001948A patent/JP4592857B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001196876A (ja) | 2001-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4261514B2 (ja) | バースト先頭検出回路 | |
JP2656734B2 (ja) | 光受信回路 | |
JP2991911B2 (ja) | デジタルデータ受信機 | |
US20030202802A1 (en) | Automatic threshold control device for burst mode optical receiver | |
WO2006013841A1 (ja) | 受信方法及び受信回路 | |
EP1355464A2 (en) | DC removal in an optical receiver | |
JP6661057B1 (ja) | リミッティング増幅回路 | |
JP3259707B2 (ja) | Agc付きバーストモード光受信回路 | |
JP2008236455A (ja) | トランスインピーダンスアンプ及びトランスインピーダンスアンプの制御方法 | |
JP2000174827A (ja) | 光受信回路及び当該回路を用いた光モジュール | |
CA2145707C (en) | Packet data receiver with sampled data output and background light cancellation | |
US20030206744A1 (en) | Bottom level detection device for burst mode optical receiver | |
JP2003332987A (ja) | バーストモード光受信機 | |
JP4536770B2 (ja) | オンチップ・リセット信号を生成するバーストモード受信機及びバーストモード受信方法 | |
JP2001144552A (ja) | バーストモード光受信システム及び方法 | |
JP3816895B2 (ja) | 信号レベル検出装置を備えるバーストモード光受信機 | |
JP3606143B2 (ja) | オフセット制御回路及びそれを用いた光受信器並びに光通信システム | |
JP4592857B2 (ja) | Atc機能付受信装置 | |
JP2962218B2 (ja) | ディジタル光受信回路 | |
JP4206517B2 (ja) | 受信装置および受信方法 | |
US6785344B1 (en) | Fast threshold determination for packet-multiplexed digital communication | |
JP3532633B2 (ja) | 光受信装置 | |
JP3927352B2 (ja) | バースト受信装置 | |
KR20110060309A (ko) | 버스트 모드 패킷 신호에 대한 감지 신호 생성 장치 | |
JP2004260396A (ja) | 前置増幅回路およびそれを用いた光受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070427 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080516 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080529 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20081003 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100819 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100915 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |