JP3927352B2 - バースト受信装置 - Google Patents
バースト受信装置 Download PDFInfo
- Publication number
- JP3927352B2 JP3927352B2 JP2000172662A JP2000172662A JP3927352B2 JP 3927352 B2 JP3927352 B2 JP 3927352B2 JP 2000172662 A JP2000172662 A JP 2000172662A JP 2000172662 A JP2000172662 A JP 2000172662A JP 3927352 B2 JP3927352 B2 JP 3927352B2
- Authority
- JP
- Japan
- Prior art keywords
- electrical signal
- signal
- burst
- received light
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
Description
【発明の属する技術分野】
本発明は、時分割多重方式を採用する光通信システムに用いられるバースト受信装置に関するものであり、特に、一台の局側装置で複数の加入者装置との通信を実行可能なポンイト−マルチポイント光通信システムに用いられるバースト受信装置に関するものである。
【0002】
【従来の技術】
以下、従来のバースト受信装置について説明する。時分割多重方式を採用し、一台の局側装置で複数の加入者装置との通信を実行するポンイト−マルチポイント光通信システムは、たとえば、ITU−T G.983として国際標準化された、ATM−PON(Asynchronous Transfer Mode-Passive Optical Network)伝送方式として実現されている。この技術は、伝送コストの大幅な低減が可能な方式として期待されている。
【0003】
また、従来のポイント−マルチポイント光通信システムに用いられるバースト受信装置としては、たとえば、電子通信学会技術報告ICD97−104(1997年8月)に記載された装置がある。図5は、上記文献に記載された従来のバースト受信装置の構成を示す図である。図5において、1は受光素子であり、2は前置増幅回路であり、3はリミッタであり、4はピーク検出回路であり、5はバイアス制御回路であり、6は1/2回路である。
【0004】
以下、従来のバースト受信装置の動作について説明する。まず、受光素子1で受け取った光信号は、ここで電流に変換される。そして、前置増幅回路2では、その電流を電圧に変換する。
【0005】
リミッタ3では、前置増幅回路2の出力電圧を所定のしきい値で識別し、ディジタルデータに再生する。なお、この識別用のしきい値は、1/2回路6が出力する、”1”と”0”の電位の中央値とする。ただし、前置増幅回路2から出力される電圧信号の”1”に対応するレベルは、ピーク検出回路4が検出し、一方、前置増幅回路2から出力される電圧信号の”0”に対応するレベルは、バイアス制御回路5の出力とほぼ一致する。
【0006】
つぎに、タイムチャートを用いて従来のバースト受信装置の動作を時系列的に説明する。図6は、上記従来のバースト受信装置における各構成部の動作を示す図である。ここでは、最初に電力の小さいバーストを受け取り、つぎに電力の大きいバーストを受け取ることを前提とする。
【0007】
まず、ピーク検出回路4では、バースト信号の立ち上がりの数ビットでピーク値を検出し、その値を保持する。一方、バイアス制御回路5の出力は、前置増幅回路2の出力の"0"の値と制御誤差の範囲で一致しているため、バースト受信中も待機中も一定の値となる。したがって、1/2回路6の出力は、図6(a)に示すように、ピーク検出回路4の出力の立ち上がりと同等の速度で"1"と"0"の中点の値に収束する。
【0008】
このようにして、従来のバースト受信装置では、上記のように設定した最適なしきい値を用いることで、前置増幅回路2の出力電圧を識別し、図6(b)に示すように、受け取った光データをディジタルデータに再生する。なお、第1のバースト信号の終了時点から、第2のバースト信号の開始時点まで、の間の”アイドル区間”では、リセットパルスが入力され、ピーク検出回路4の初期化が行われる(図6(a)参照)。これにより、第2のパケットの電力に依存しない受信特性が得られる。
【0009】
【発明が解決しようとする課題】
しかしながら、上記、従来のバースト受信装置においては、上記リセットパルスが入力された後の数ビットの間に、図6(b)に示すような不正なパルスが発生する、という問題があった。具体的にいうと、たとえば、リセットパルスを用いてピーク検出回路4を初期化する場合、ピーク検出回路4の出力が、過渡応答で前置増幅回路2の出力の”0”の電位より高くなることがある。その場合、リミッタ3では、”1”を受け取ったものと誤認し、不正パルスを出力する可能性がある。
【0010】
本発明は、上記に鑑みてなされたものであって、リセットパルスの入力からつぎのバーストの受信開始までのアイドル区間においても、不正パルスが発生することのない理想的な動作を実現するバースト受信装置を得ることを目的とする。
【0011】
【課題を解決するための手段】
上述した課題を解決し、目的を達成するために、本発明にかかるバースト受信装置にあっては、受信光を電気信号に変換する光電変換手段(後述する受光素子1、前置増幅回路2に相当)と、前記電気信号の”1”に対応したピーク値を検出する第1の検出手段(ピーク検出回路4に相当)と、前記電気信号の”0”に対応したピーク値を検出する第2の検出手段(バイアス制御回路5に相当)と、前記各ピーク値に基づいて、前記電気信号を識別するための所定のしきい値を計算するしきい値計算手段(1/2回路6に相当)と、前記所定のしきい値と前記電気信号とを用いてディジタルデータを生成するデータ生成手段(リミッタ3に相当)と、前記第1の検出手段から出力される電圧と、予め定められた参照電圧と、を比較して、受信光のレベルを検出するレベル手段(レベル検出回路7に相当)と、前記受信光が一定レベル以下と判断された場合に、ゲートを閉じて前記ディジタルデータを遮断し、前記受信光が一定レベル以上と判断された場合に、ゲートを開いて前記ディジタルデータを通過させるデータ出力手段(ゲート回路8に相当)と、を備えることを特徴とする。
【0012】
つぎの発明にかかるバースト受信装置にあっては、受信光を電気信号に変換する光電変換手段と、前記電気信号の”1”に対応したピーク値を検出する第1の検出手段と、前記電気信号の”0”に対応したピーク値を検出する第2の検出手段と、前記各ピーク値に基づいて、前記電気信号を識別するための所定のしきい値を計算するしきい値計算手段と、前記所定のしきい値と前記電気信号とを用いてディジタルデータを生成するデータ生成手段と、前記第1の検出手段よりも高速に、前記電気信号の”1”に対応したピーク値を検出する第3の検出手段(ピーク検出回路9に相当)と、前記第3の検出手段から出力される電圧と、予め定められた参照電圧と、を比較して、受信光のレベルを検出するレベル手段と、前記受信光が一定レベル以下と判断された場合に、ゲートを閉じて前記ディジタルデータを遮断し、前記受信光が一定レベル以上と判断された場合に、ゲートを開いて前記ディジタルデータを通過させるデータ出力手段と、を備えることを特徴とする。
【0013】
つぎの発明にかかるバースト受信装置にあっては、前記レベル手段に、ヒステリシス特性を持たせることを特徴とする。
【0014】
【発明の実施の形態】
以下に、本発明にかかるバースト受信装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【0015】
実施の形態1.
図1は、本発明にかかるバースト受信装置の実施の形態1の構成を示す図である。図1において、1は受光素子であり、2は前置増幅回路であり、3はリミッタであり、4はピーク検出回路であり、5はバイアス制御回路であり、6は1/2回路であり、7はレベル検出回路であり、8はゲート回路である。
【0016】
ここで、上記バースト受信装置の基本的な動作について説明する。まず、受光素子1で受け取った光信号は、ここで電流に変換される。そして、前置増幅回路2では、その電流を電圧に変換する。
【0017】
リミッタ3では、前置増幅回路2の出力電圧を所定のしきい値で識別し、ディジタルデータに再生する。なお、この識別用のしきい値は、以下のように、最適な値に設定される。たとえば、前置増幅回路2から出力される電圧信号の”1”に対応するレベルは、ピーク検出回路4にてバーストの先頭で検出される。一方、前置増幅回路2から出力される電圧信号の”0”に対応するレベルは、リミッタ3出力の正相/逆相の中位レベル(光信号の”0”に対応)が等しくなるように制御するバイアス制御回路5の出力電圧と制御誤差の範囲で等しくなる。これにより、1/2回路6では、”1”と”0”の電位の中央値をリミッタ3のしきい値として出力する。
【0018】
つぎに、タイムチャートを用いて本発明にかかるバースト受信装置の基本的な動作を時系列的に説明する。図2は、上記本発明にかかるバースト受信装置における各構成部の動作を示す図である。本実施の形態では、従来技術との相違点をわかりやすくするために、「最初に電力の小さいバーストを受け取り、つぎに電力の大きいバーストを受け取ること」、を前提とする。
【0019】
まず、ピーク検出回路4では、バースト信号の立ち上がりの数ビットでピーク値を検出し、その値を保持する。一方、バイアス制御回路5の出力は、前置増幅回路2の出力の”0”の値と制御誤差の範囲で一致しているため、バースト受信中も待機中も常に一定の値となる。したがって、1/2回路6の出力は、図2(a)の前半に示すように、ピーク検出回路4の出力の立ち上がりと同等の速度で”1”と”0”の中点の値に収束する。
【0020】
つぎに、バースト信号が終了すると、当該バースト信号の終了時点からつぎのバースト信号の開始時点までの間の”アイドル区間”に、リセットパルスが入力され、このとき、ピーク検出回路4の初期化が行われる。
【0021】
その後、ピーク検出回路4では、つぎのバースト信号の立ち上がりで再度ピーク値を検出し、その値を保持する。そして、1/2回路6の出力は、図2(a)の後半に示すように、ピーク検出回路4の出力の立ち上がりと同等の速度で、再度”1”と”0”の中点の値に収束する。
【0022】
しかしながら、上記のような基本的な動作に用いられる構成では、たとえば、リセットパルスを用いてピーク検出回路4を初期化する場合、ピーク検出回路4の出力が、過渡応答で前置増幅回路2の出力の”0”の電位より高くなることがある(図2(a)(b)参照)。その場合、リミッタ3では、”1”を受け取ったものと誤認し、不正パルスを出力する可能性がある。
【0023】
そこで、本実施の形態においては、上記基本的な動作に用いた構成に加えて、さらに、レベル検出回路7およびゲート回路8を追加する。そして、まず、ピーク検出回路4の出力をレベル検出回路7に入力し、レベル検出回路7では、受け取ったピーク検出回路4の出力電圧と、所定の参照電圧Vthと、を比較する。このとき、参照電圧Vthは、バースト受信装置の受信レベルの最小値に対してマージンをもつように、すなわち、過渡応答で前置増幅回路2の“0”出力より高くなった電位を確実に検出できるように、設定する。
【0024】
ここで、上記参照電圧Vthを、受信レベルの最小値に対してマージンをもつように設定可能である理由を説明する。一般に、ピーク検出回路4は、充電時定数を有する低域通過特性を持つ。すなわち、ピーク検出回路4に入力される前置増幅回路2の雑音が制限されるため、ピーク検出回路4の出力は、リミッタ3に入力される信号と比較して雑音が小さくなる。そのため、レベル検出回路7における信号の有無の判断は、リミッタ3における”1”、”0”の判断よりも高い精度で実施可能となる。このような理由から、本実施の形態のバースト受信装置では、参照電圧Vthを、受光レベル範囲に対してマージンをもつように設定できる。
【0025】
このように参照電圧Vthを設定することで、レベル検出回路7では、所定の受光レベル範囲の場合に、すなわち、参照電圧Vth以下の場合に、”受信光がある”と判断する。そして、レベル検出回路7では、”受信光がある”と判断した場合に、それに対応する期間にわたって、ゲートを開くようにゲート回路8の制御を行い(図2(b)(c)参照)、一方、”受信光がない”と判断した場合には、それに対応する期間わたって、ゲートを閉じるようにゲート回路8の制御を行う(図2(b)(c)参照)。
【0026】
このように、本実施の形態においては、レベル検出回路7が、アイドル区間、すなわち、リセットパルス入力からつぎのバーストの受信開始までの期間について、光信号を受け取っていないと判断し、ゲート回路8の出力を閉じることで、従来発生していた不正パルスを除去する。これにより、不正パルスを発生しない理想的な動作を実現することが可能となる。
【0027】
実施の形態2.
図3は、本発明にかかるバースト受信装置の実施の形態2の構成を示す図である。図3において、9は、ピーク検出回路4とは検出速度の異なるピーク検出回路である。なお、前述した実施の形態1と同様の構成については、同一の符号を付してその説明を省略する。以降、本実施の形態においては、実施の形態1と異なる部分について説明する。
【0028】
前述の実施の形態1においては、ピーク検出回路4の出力を受信信号レベルの検出に用いている。しかしながら、通常のピーク検出回路4は、広い範囲の受信レベルに対して線形な特性が要求されているため、その高速化には限界があり、結果として、ゲート回路8の制御が遅くなる可能性がある。
【0029】
そこで、本実施の形態では、ピーク検出回路4よりも高速に”1”のレベル検出を行う独立したピーク検出回路9を備える。このピーク検出回路9のピーク検波特性としては、たとえば、入力信号振幅のすべての範囲で線形である必要はなく、振幅の小さい領域で精度を高くする必要がある。
【0030】
このようにピーク検出回路9を用いた場合、バースト受信装置では、まず、ピーク検出回路9の出力をレベル検出回路7に入力し、レベル検出回路7では、受け取ったピーク検出回路9の出力電圧と、所定の参照電圧Vthと、を比較する。このとき、参照電圧Vthは、前述同様、バースト受信装置の受信レベルの最小値に対してマージンをもつように、すなわち、過渡応答で前置増幅回路2の”0”出力より高くなった電位を確実に検出できるように、設定する。
【0031】
そして、レベル検出回路7では、参照電圧Vthを基準に受信光の有無を判断し、”受信光がある”と判断した場合に、それに対応する期間にわたって、ゲートを開くようにゲート回路8の制御を行い、一方、”受信光がない”と判断した場合には、それに対応する期間わたって、ゲートを閉じるようにゲート回路8の制御を行う。
【0032】
このように、本実施の形態においては、実施の形態1と同様の効果が得られるとともに、さらに、ピーク検出回路4よりも高速に”1”のレベル検出を行う、独立したピーク検出回路9を備えることで、実施の形態1と比較してゲート回路8の制御速度を向上させることが可能となる。
【0033】
実施の形態3.
図4は、本発明にかかるバースト受信装置の実施の形態3の構成を示す図である。図4において、10〜13は抵抗である。なお、前述した実施の形態1と同様の構成については、同一の符号を付してその説明を省略する。以降、本実施の形態においては、実施の形態1と異なる部分について説明する。
【0034】
本実施の形態では、バースト受信中にゲート制御が切り替わることによりバーストエラーが発生することを防止するために、抵抗10〜13をレベル検出回路7の所定位置に配置した。ここでは、抵抗10〜13を正帰還がかかるように配置することで、ヒステリシス効果を得る。
【0035】
すなわち、本実施の形態では、一旦”受信光がある”と判断されたバーストの受信期間においては、ヒステリシス効果により、ゲート回路8の動作状態(開)をある程度固定する。これにより、途中でゲート制御が切り替わり、ゲート回路8によるデータ出力が遮断されることを防止する。
【0036】
このように、本実施の形態においては、実施の形態1と同様の効果が得られるとともに、さらに、レベル検出回路7にヒステリシス効果を持たせることで、バースト受信期間における、ゲート回路8の動作モードの誤った切り替えを抑圧することができる。なお、本実施の形態においては、実施の形態1のレベル検出回路7にヒステリシス効果を持たせることとしたが、これに限らず、たとえば、実施の形態2のレベル検出回路7にヒステリシス効果を持たせた場合においても、同様の効果が得られる。
【0037】
【発明の効果】
以上、説明したとおり、本発明によれば、レベル検出手段が、たとえば、アイドル区間、すなわち、リセットパルス入力からつぎのバーストの受信開始までの期間について、光信号を受け取っていないと判断し、さらに、データ出力手段の出力を遮断するように制御することで、従来この区間に発生していた不正パルスを除去する。これにより、不正パルスが発生することのない理想的な動作を実現することが可能なバースト受信装置を得ることができる、という効果を奏する。
【0038】
つぎの発明によれば、さらに、第1のピーク検出手段よりも高速に、”1”のレベル検出を行う、独立した第3のピーク検出手段を備えることで、データ出力手段の出力制御をより高速化させることが可能なバースト受信装置を得ることができる、という効果を奏する。
【0039】
つぎの発明によれば、さらに、レベル検出手段にヒステリシス効果を持たせることで、バースト受信期間における、データ出力手段の誤った切り替えを抑圧することが可能なバースト受信装置を得ることができる、という効果を奏する。
【図面の簡単な説明】
【図1】 本発明にかかるバースト受信装置の実施の形態1の構成を示す図である。
【図2】 本発明にかかるバースト受信装置における各構成部の動作を示す図である。
【図3】 本発明にかかるバースト受信装置の実施の形態2の構成を示す図である。
【図4】 本発明にかかるバースト受信装置の実施の形態3の構成を示す図である。
【図5】 従来のバースト受信装置の構成を示す図である。
【図6】 従来のバースト受信装置における各構成部の動作を示す図である。
【符号の説明】
1 受光素子、2 前置増幅回路、3 リミッタ、4,9 ピーク検出回路、5 バイアス制御回路、6 1/2回路、7 レベル検出回路、8 ゲート回路、10,11,12,13 抵抗。
Claims (3)
- 受信光を電気信号に変換する光電変換手段と、
前記電気信号の“1”に対応したピーク値を検出してそのときの電圧値を保持し、さらに、光バースト信号の終了時点から次の光バースト信号の開始時点までの間のアイドル区間に入力されるリセット信号により初期化する機能を有する第1の検出手段と、
前記電気信号の“0”に対応したピーク値を検出してそのときの電圧値を保持する第2の検出手段と、
前記各ピーク値に基づいて、前記電気信号を識別するための所定のしきい値を計算するしきい値計算手段と、
前記所定のしきい値と前記電気信号とを用いてディジタルデータを生成するデータ生成手段と、
前記第1の検出手段から出力される電圧と、前記初期化における前記第1の検出手段の過渡応答により前記データ生成手段が前記アイドル区間に生成する誤ったディジタルデータを除去できるように設定した参照電圧と、を比較して、受信光の有無を判断する判断手段と、
前記参照電圧を基準に前記受信光が無い(アイドル区間)と判断された場合に、ゲートを閉じて前記ディジタルデータを遮断し、前記参照電圧を基準に前記受信光が有ると判断された場合に、ゲートを開いて前記ディジタルデータを通過させるデータ出力手段と、
を備えることを特徴とするバースト受信装置。 - 受信光を電気信号に変換する光電変換手段と、
前記電気信号の“1”に対応したピーク値を検出してそのときの電圧値を保持し、さらに、光バースト信号の終了時点から次の光バースト信号の開始時点までの間のアイドル区間に入力されるリセット信号により初期化する機能を有する第1の検出手段と、
前記電気信号の“0”に対応したピーク値を検出してそのときの電圧値を保持する第2の検出手段と、
前記各ピーク値に基づいて、前記電気信号を識別するための所定のしきい値を計算するしきい値計算手段と、
前記所定のしきい値と前記電気信号とを用いてディジタルデータを生成するデータ生成手段と、
前記第1の検出手段よりも高速に、前記電気信号の“1”に対応したピーク値を検出し、そのときの電圧値を保持し、さらに、受信信号の無いアイドル区間に入力されるリセット信号により初期化する機能を有する第3の検出手段と、
前記第3の検出手段から出力される電圧と、前記初期化における前記第1の検出手段の過渡応答により前記データ生成手段が前記アイドル区間に生成する誤ったディジタルデータを除去できるように設定した参照電圧と、を比較して、受信光の有無を判断する判断手段と、
前記参照電圧を基準に前記受信光が無い(アイドル区間)と判断された場合に、ゲートを閉じて前記ディジタルデータを遮断し、前記参照電圧を基準に前記受信光が有ると判断された場合に、ゲートを開いて前記ディジタルデータを通過させるデータ出力手段と、
を備えることを特徴とするバースト受信装置。 - 前記判断手段に、ヒステリシス特性を持たせることを特徴とする請求項1または2に記載のバースト装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000172662A JP3927352B2 (ja) | 2000-06-08 | 2000-06-08 | バースト受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000172662A JP3927352B2 (ja) | 2000-06-08 | 2000-06-08 | バースト受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001352353A JP2001352353A (ja) | 2001-12-21 |
JP3927352B2 true JP3927352B2 (ja) | 2007-06-06 |
Family
ID=18675025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000172662A Expired - Fee Related JP3927352B2 (ja) | 2000-06-08 | 2000-06-08 | バースト受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3927352B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007081510A (ja) * | 2005-09-12 | 2007-03-29 | Fujikura Ltd | 光バースト信号受信装置及びバーストパケット検出方法 |
JP4654105B2 (ja) * | 2005-10-11 | 2011-03-16 | 富士通株式会社 | 光受信回路 |
JP2007266726A (ja) * | 2006-03-27 | 2007-10-11 | Fujitsu Ltd | 受信器を搭載した電子装置 |
CN101316142B (zh) * | 2008-07-07 | 2011-04-20 | 华为技术有限公司 | 一种扩展传输距离的设备、方法及网络系统 |
JP2010166404A (ja) | 2009-01-16 | 2010-07-29 | Hitachi Ltd | バースト受信回路 |
-
2000
- 2000-06-08 JP JP2000172662A patent/JP3927352B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001352353A (ja) | 2001-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8013653B2 (en) | Method, system and device for eliminating intra-pair skew | |
EP2096754A1 (en) | Optical receiver | |
JP3655770B2 (ja) | 光受信回路 | |
JP3514993B2 (ja) | 光受信回路及び当該回路を用いた光モジュール | |
US6173019B1 (en) | Control loop for data signal baseline correction | |
JP2008236455A (ja) | トランスインピーダンスアンプ及びトランスインピーダンスアンプの制御方法 | |
US4063183A (en) | Adaptive equalizer with improved distortion analysis | |
US6989717B2 (en) | Circuit and method for switching gains of preamplifier | |
JP3927352B2 (ja) | バースト受信装置 | |
US6363111B1 (en) | Control loop for adaptive multilevel detection of a data signal | |
JPH07303119A (ja) | サンプリングされたデータ出力と背景光をキャンセルできるパケットデータ受信器 | |
JP2002164855A (ja) | 光受信回路 | |
US6975678B1 (en) | Apparatus and averaging method for equalizing signals | |
WO2003039060A2 (en) | Apparatus and method to generate an adaptive threshold for a data slicer | |
JP4911209B2 (ja) | タイミング検出装置 | |
EP1653607B1 (en) | Circuit for varying gain of preamplifier | |
JPH04506734A (ja) | 多重レベル・データをセンタリングする方法 | |
CA2260606C (en) | Implementation method for adaptive equalizer in cmos | |
JP3532633B2 (ja) | 光受信装置 | |
JP2003528542A (ja) | データネットワークにおいて複数の信号フォーマットのための入力利得を調整するための装置および方法 | |
US5095496A (en) | Digital audio signal receiver | |
JP4011294B2 (ja) | 光信号受信装置 | |
JP3568680B2 (ja) | 自動しきい値制御回路及び光受信装置 | |
JP4592857B2 (ja) | Atc機能付受信装置 | |
JPH11168335A (ja) | 利得制御機能付受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070302 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140309 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |