JP2001195926A - 導電性薄膜パターン基板の製造方法及び導電性薄膜パターン基板並びに表示素子 - Google Patents
導電性薄膜パターン基板の製造方法及び導電性薄膜パターン基板並びに表示素子Info
- Publication number
- JP2001195926A JP2001195926A JP2000306035A JP2000306035A JP2001195926A JP 2001195926 A JP2001195926 A JP 2001195926A JP 2000306035 A JP2000306035 A JP 2000306035A JP 2000306035 A JP2000306035 A JP 2000306035A JP 2001195926 A JP2001195926 A JP 2001195926A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- conductive thin
- substrate
- glass
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 127
- 239000000758 substrate Substances 0.000 title claims abstract description 101
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000011521 glass Substances 0.000 claims abstract description 89
- 239000010408 film Substances 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims abstract description 39
- 239000000126 substance Substances 0.000 claims abstract description 9
- 238000010304 firing Methods 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 6
- 239000005365 phosphate glass Substances 0.000 claims description 6
- 239000000843 powder Substances 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 2
- 238000004017 vitrification Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 9
- 150000003016 phosphoric acids Chemical class 0.000 abstract 2
- 230000002349 favourable effect Effects 0.000 abstract 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 14
- 238000012360 testing method Methods 0.000 description 13
- 238000005530 etching Methods 0.000 description 12
- 238000002844 melting Methods 0.000 description 10
- 238000007639 printing Methods 0.000 description 9
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910019142 PO4 Inorganic materials 0.000 description 6
- 239000010452 phosphate Substances 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 6
- 230000008018 melting Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000007650 screen-printing Methods 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N SnO2 Inorganic materials O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910006913 SnSb Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- VXQBJTKSVGFQOL-UHFFFAOYSA-N 2-(2-butoxyethoxy)ethyl acetate Chemical compound CCCCOCCOCCOC(C)=O VXQBJTKSVGFQOL-UHFFFAOYSA-N 0.000 description 1
- 239000001856 Ethyl cellulose Substances 0.000 description 1
- ZZSNKZQZMQGXPY-UHFFFAOYSA-N Ethyl cellulose Chemical compound CCOCC1OC(OC)C(OCC)C(OCC)C1OC1C(O)C(O)C(OC)C(CO)O1 ZZSNKZQZMQGXPY-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 229920001249 ethyl cellulose Polymers 0.000 description 1
- 235000019325 ethyl cellulose Nutrition 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000010298 pulverizing process Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000005394 sealing glass Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000005118 spray pyrolysis Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/14—Manufacture of electrodes or electrode systems of non-emitting electrodes
- H01J9/148—Manufacture of electrodes or electrode systems of non-emitting electrodes of electron emission flat panels, e.g. gate electrodes, focusing electrodes or anode electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2217/00—Gas-filled discharge tubes
- H01J2217/38—Cold-cathode tubes
- H01J2217/49—Display panels, e.g. not making use of alternating current
- H01J2217/492—Details
- H01J2217/49207—Electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Abstract
(57)【要約】 （修正有）
【課題】 従来のような面倒な後処理が不要で、環境
にも優しいローコストなプロセスで基板を作成する。さ
らに、機械的、化学的強度が大きく透明導電膜として有
望である、ＳｎＳｂＯ薄膜を、容易にパターン形成でき
るようにする。 【解決手段】 絶縁性を有するガラス等の基板１上
に、ＩｎＳｎＯ系、ＳｎＳｂＯ系、ＺｎＡｌＯ系または
Ａｌの薄膜２を形成し、前記薄膜の上にリン酸系の低軟
化点ガラスペースト３を成膜する。前期リン酸系の低軟
化点ガラスペーストをから成る絶縁層と接する領域の前
記薄膜の構成成分がガラス領域に溶解して絶縁層領域４
が形成され、導電性薄膜領域を電極としてパターニング
することができる。
にも優しいローコストなプロセスで基板を作成する。さ
らに、機械的、化学的強度が大きく透明導電膜として有
望である、ＳｎＳｂＯ薄膜を、容易にパターン形成でき
るようにする。 【解決手段】 絶縁性を有するガラス等の基板１上
に、ＩｎＳｎＯ系、ＳｎＳｂＯ系、ＺｎＡｌＯ系または
Ａｌの薄膜２を形成し、前記薄膜の上にリン酸系の低軟
化点ガラスペースト３を成膜する。前期リン酸系の低軟
化点ガラスペーストをから成る絶縁層と接する領域の前
記薄膜の構成成分がガラス領域に溶解して絶縁層領域４
が形成され、導電性薄膜領域を電極としてパターニング
することができる。
Description
【０００１】
【発明が属する技術分野】本発明は厚膜印刷による、導
電性薄膜（ＩＴＯ、ＳｎＳｂＯ及びＺｎＡｌＯ等の透明
導電性薄膜又はＡｌ等の金属薄膜を含む）パターンを形
成する方法及びに該方法を用いた導電性薄膜パターンを
有する導電性薄膜パターン基板及び該導電性薄膜パター
ン基板を使用した表示素子に関する。
電性薄膜（ＩＴＯ、ＳｎＳｂＯ及びＺｎＡｌＯ等の透明
導電性薄膜又はＡｌ等の金属薄膜を含む）パターンを形
成する方法及びに該方法を用いた導電性薄膜パターンを
有する導電性薄膜パターン基板及び該導電性薄膜パター
ン基板を使用した表示素子に関する。
【０００２】
【従来の技術】従来、例えばグラフィック表示用の蛍光
表示管では、ガラス基板表面にＩｎＳｎＯ（以下ＩＴＯ
という）等の透明導電膜又はＡｌ等の金属薄膜を成膜し
て、この導電性薄膜の上にフォトレジストを積層コート
する。前記積層コートしたフォトレジストを露光、現
像、エッチングして導電性薄膜パターンを形成するフォ
トリソ工程により薄膜導電性パターンを形成する。前記
薄膜導電性パターンの間隙に厚膜印刷法等により絶縁層
を形成する。更に、前記導電性薄膜の表示領域に蛍光体
層を電着、厚膜印刷等により形成してアノード電極を形
成していた。
表示管では、ガラス基板表面にＩｎＳｎＯ（以下ＩＴＯ
という）等の透明導電膜又はＡｌ等の金属薄膜を成膜し
て、この導電性薄膜の上にフォトレジストを積層コート
する。前記積層コートしたフォトレジストを露光、現
像、エッチングして導電性薄膜パターンを形成するフォ
トリソ工程により薄膜導電性パターンを形成する。前記
薄膜導電性パターンの間隙に厚膜印刷法等により絶縁層
を形成する。更に、前記導電性薄膜の表示領域に蛍光体
層を電着、厚膜印刷等により形成してアノード電極を形
成していた。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た方法では、フォトリソ工程でのＩＴＯ、ＳｎＳｂＯ、
ＺｎＡｌＯ又はＡｌ（以下導電性薄膜という。）のパタ
ーニング工程が多く、加えて、洗浄水やエッチング廃液
の排水処理等の面倒な後処理工程が必要であった。
た方法では、フォトリソ工程でのＩＴＯ、ＳｎＳｂＯ、
ＺｎＡｌＯ又はＡｌ（以下導電性薄膜という。）のパタ
ーニング工程が多く、加えて、洗浄水やエッチング廃液
の排水処理等の面倒な後処理工程が必要であった。
【０００４】粉末のエッチング材料をガラスの表面に印
刷して、焼成、反応後水洗い等してエッチング材料を除
去するものも公知である。また、スクリーン印刷可能で
焼成により分解してＩＴＯ膜が得られる様なペースト材
料も開発されているが、スパッタ膜と同等な導電性が得
られるまでには至っていない。
刷して、焼成、反応後水洗い等してエッチング材料を除
去するものも公知である。また、スクリーン印刷可能で
焼成により分解してＩＴＯ膜が得られる様なペースト材
料も開発されているが、スパッタ膜と同等な導電性が得
られるまでには至っていない。
【０００５】また、ネサ膜としてしられているＳｎＳｂ
Ｏ系薄膜である、ＳｎＯ２−Ｓｂ２Ｏ ３は機械的強度、
化学的強度が大きく透明導電膜、特に表示素子用透明導
電膜として有望であるが、パターン形成が困難であるこ
とが問題とされている。
Ｏ系薄膜である、ＳｎＯ２−Ｓｂ２Ｏ ３は機械的強度、
化学的強度が大きく透明導電膜、特に表示素子用透明導
電膜として有望であるが、パターン形成が困難であるこ
とが問題とされている。
【０００６】本件発明者等は、蛍光表示管の研究開発を
進めている中で、蛍光表示管の外囲器を構成する際の封
着剤として使用されるリン酸系のフリットガラスのペー
ストをＩＴＯの上に成膜して焼成すると、前記リン酸系
ガラスの下に位置するＩＴＯが導電性を無くした状態に
なるという現象を見出した。
進めている中で、蛍光表示管の外囲器を構成する際の封
着剤として使用されるリン酸系のフリットガラスのペー
ストをＩＴＯの上に成膜して焼成すると、前記リン酸系
ガラスの下に位置するＩＴＯが導電性を無くした状態に
なるという現象を見出した。
【０００７】そこで、本発明は、上記現象を利用して前
述の従来の問題点に鑑みてなされたものであり、従来の
様な面倒な後処理が不要で環境にも優しいローコストな
プロセスで実現できるパターニング方法及びその方法を
用い導電性薄膜、該導電性薄膜から成る基板、表示素子
用基板並びに該表示素子用基板を用いた表示素子を提供
することにある。
述の従来の問題点に鑑みてなされたものであり、従来の
様な面倒な後処理が不要で環境にも優しいローコストな
プロセスで実現できるパターニング方法及びその方法を
用い導電性薄膜、該導電性薄膜から成る基板、表示素子
用基板並びに該表示素子用基板を用いた表示素子を提供
することにある。
【０００８】前記現象について鋭意検討した結果、絶縁
性基板表面に形成されたＩＴＯからなる導電性薄膜表面
に積層形成されたリン酸系低融点ガラスであるＳｎＯ−
Ｐ２Ｏ ５−ＺｎＯ系ガラスの軟化点は４２５℃であり、
５００℃での空気雰囲気中の焼成時にはガラスの粘度が
低くなってＩＴＯ膜との界面では、ＩＴＯ膜の導電性を
持たせる構成要素であるＩｎＯ２及びＳｎＯ２がガラス
に溶け込むことによりＩＴＯが消失する。これにより、
ＩＴＯ膜の導電性を持たせる構成要素であるＩｎＯ２及
びＳｎＯ２が無くなり、その結果、導電性が無くなるも
のと推慮される。
性基板表面に形成されたＩＴＯからなる導電性薄膜表面
に積層形成されたリン酸系低融点ガラスであるＳｎＯ−
Ｐ２Ｏ ５−ＺｎＯ系ガラスの軟化点は４２５℃であり、
５００℃での空気雰囲気中の焼成時にはガラスの粘度が
低くなってＩＴＯ膜との界面では、ＩＴＯ膜の導電性を
持たせる構成要素であるＩｎＯ２及びＳｎＯ２がガラス
に溶け込むことによりＩＴＯが消失する。これにより、
ＩＴＯ膜の導電性を持たせる構成要素であるＩｎＯ２及
びＳｎＯ２が無くなり、その結果、導電性が無くなるも
のと推慮される。
【０００９】
【課題を解決するための手段】本発明の発明者等は、前
記現象の、リン酸系ガラスの下に位置するＩＴＯが導電
性を無くした領域の顕微鏡観察においても、前記ＩＴＯ
膜が軟化したガラスの中に溶け込んでいることが観察さ
れ、前記理論が証明された（図１、２、３）。
記現象の、リン酸系ガラスの下に位置するＩＴＯが導電
性を無くした領域の顕微鏡観察においても、前記ＩＴＯ
膜が軟化したガラスの中に溶け込んでいることが観察さ
れ、前記理論が証明された（図１、２、３）。
【００１０】又、前記、リン酸系ガラスであるＳｎＯ−
Ｐ２Ｏ５−ＺｎＯ系ガラスを主成分とする絶縁性ペース
トをＩＴＯ上に積層形成したガラス基板を５００℃の空
気雰囲気で焼成して絶縁層に変化させたガラス基板のＩ
ＴＯの導電性領域に蛍光体層を積層して、蛍光表示管を
作成したところ、前記絶縁層を設けたことにより、隣接
電極の抵抗が２〜５ＭΩ以上であることがわかった。こ
れにより、絶縁性は優れていることを知見した。
Ｐ２Ｏ５−ＺｎＯ系ガラスを主成分とする絶縁性ペース
トをＩＴＯ上に積層形成したガラス基板を５００℃の空
気雰囲気で焼成して絶縁層に変化させたガラス基板のＩ
ＴＯの導電性領域に蛍光体層を積層して、蛍光表示管を
作成したところ、前記絶縁層を設けたことにより、隣接
電極の抵抗が２〜５ＭΩ以上であることがわかった。こ
れにより、絶縁性は優れていることを知見した。
【００１１】前記課題を解決するため、請求項１の発明
は、絶縁性基板上に導電性薄膜の形成工程と、該絶縁性
基板表面に形成された導電性薄膜をガラス化し得る化学
組成を有する低軟化点ガラスを構成要素とする厚膜絶縁
層をパターン形成する工程と、前記厚膜絶縁層領域の下
層の導電性薄膜を前記厚膜絶縁層と一体にガラス化する
焼成工程を有することを特徴とする導電性薄膜パターン
基板の製造方法である。
は、絶縁性基板上に導電性薄膜の形成工程と、該絶縁性
基板表面に形成された導電性薄膜をガラス化し得る化学
組成を有する低軟化点ガラスを構成要素とする厚膜絶縁
層をパターン形成する工程と、前記厚膜絶縁層領域の下
層の導電性薄膜を前記厚膜絶縁層と一体にガラス化する
焼成工程を有することを特徴とする導電性薄膜パターン
基板の製造方法である。
【００１２】請求項２の発明は、絶縁性基板上に導電性
薄膜を形成する工程と前記導電性薄膜を絶縁性に変化さ
せたい部分に前記ガラス化し得る化学組成を有する低軟
化点ガラス粉末を構成要素とするペーストを印刷して厚
膜絶縁層をパターン形成する工程と、前記厚膜絶縁層領
域の下層の導電性薄膜を前記厚膜絶縁層を一体にガラス
化する焼成工程を有することにより絶縁性薄膜領域と導
電性薄膜領域にパターン化することを特徴とする導電性
薄膜パターン基板の製造方法である。
薄膜を形成する工程と前記導電性薄膜を絶縁性に変化さ
せたい部分に前記ガラス化し得る化学組成を有する低軟
化点ガラス粉末を構成要素とするペーストを印刷して厚
膜絶縁層をパターン形成する工程と、前記厚膜絶縁層領
域の下層の導電性薄膜を前記厚膜絶縁層を一体にガラス
化する焼成工程を有することにより絶縁性薄膜領域と導
電性薄膜領域にパターン化することを特徴とする導電性
薄膜パターン基板の製造方法である。
【００１３】請求項３の発明は、前記、導電性薄膜の厚
さが３００ｎｍ以下であることを特徴とする導電性薄膜
パターン基板の製造方法であり、請求項４の発明は、前
記、導電性薄膜がＩｎＳｎＯ系、ＳｎＳｂＯ系、ＺｎＡ
ｌＯ系又はＡｌであることを特徴とする導電性薄膜パタ
ーン基板の製造方法である。請求項５の発明は、前記低
軟化点ガラスがリン酸系ガラスであることを特徴とする
の導電性薄膜パターン基板の製造方法である。請求項６
の発明は、前記、低軟化点ガラスがＳｎＯ−Ｐ２Ｏ５−
ＺｎＯ系ガラスであることを特徴とする導電性薄膜パタ
ーン基板の製造方法である。
さが３００ｎｍ以下であることを特徴とする導電性薄膜
パターン基板の製造方法であり、請求項４の発明は、前
記、導電性薄膜がＩｎＳｎＯ系、ＳｎＳｂＯ系、ＺｎＡ
ｌＯ系又はＡｌであることを特徴とする導電性薄膜パタ
ーン基板の製造方法である。請求項５の発明は、前記低
軟化点ガラスがリン酸系ガラスであることを特徴とする
の導電性薄膜パターン基板の製造方法である。請求項６
の発明は、前記、低軟化点ガラスがＳｎＯ−Ｐ２Ｏ５−
ＺｎＯ系ガラスであることを特徴とする導電性薄膜パタ
ーン基板の製造方法である。
【００１４】請求項７の発明は、絶縁性基板と、該絶縁
性基板の表面に形成された導電性薄膜と、該導電性薄膜
をガラス化し得る化学組成を有する低軟化点ガラスを構
成要素とする厚膜絶縁層が前記導電性薄膜上にパターン
形成され、前記厚膜絶縁層領域の下層の導電性薄膜領域
を焼成によりガラス化して絶縁性薄膜領域とする導電性
薄膜領域を有することを特徴とする導電性薄膜パターン
基板である。
性基板の表面に形成された導電性薄膜と、該導電性薄膜
をガラス化し得る化学組成を有する低軟化点ガラスを構
成要素とする厚膜絶縁層が前記導電性薄膜上にパターン
形成され、前記厚膜絶縁層領域の下層の導電性薄膜領域
を焼成によりガラス化して絶縁性薄膜領域とする導電性
薄膜領域を有することを特徴とする導電性薄膜パターン
基板である。
【００１５】請求項８の発明は、前記、導電性薄膜の厚
さが３００ｎｍ以下であることを特徴とする導電性薄膜
パターン基板であり、請求項９の発明は、前記、導電性
薄膜がＩｎＳｎＯ系、ＳｎＳｂＯ系、ＺｎＡｌＯ系又は
Ａｌであることを特徴とする導電性薄膜パターン基板で
あり、請求項１０の発明は、前記低軟化点ガラスがリン
酸系ガラスであることを特徴とする請求項７乃至９の導
電性薄膜パターン基板であり、請求項１１の発明は、前
記低軟化点ガラスがＳｎＯ−Ｐ２Ｏ５−ＺｎＯ系ＳｎＯ
−Ｐ２Ｏ５系、ＺｎＯ−Ｐ２Ｏ５系ガラスであることを
特徴とする導電性薄膜パターン基板である。
さが３００ｎｍ以下であることを特徴とする導電性薄膜
パターン基板であり、請求項９の発明は、前記、導電性
薄膜がＩｎＳｎＯ系、ＳｎＳｂＯ系、ＺｎＡｌＯ系又は
Ａｌであることを特徴とする導電性薄膜パターン基板で
あり、請求項１０の発明は、前記低軟化点ガラスがリン
酸系ガラスであることを特徴とする請求項７乃至９の導
電性薄膜パターン基板であり、請求項１１の発明は、前
記低軟化点ガラスがＳｎＯ−Ｐ２Ｏ５−ＺｎＯ系ＳｎＯ
−Ｐ２Ｏ５系、ＺｎＯ−Ｐ２Ｏ５系ガラスであることを
特徴とする導電性薄膜パターン基板である。
【００１６】請求項１２の発明は、少なくとも、前記導
電性薄膜パターン領域の一部にエミッタ層を設けた領域
を形成したことを特徴とする表示素子用基板である。
電性薄膜パターン領域の一部にエミッタ層を設けた領域
を形成したことを特徴とする表示素子用基板である。
【００１７】請求項１３の発明は、少なくとも、前記導
電性薄膜領域の一部に蛍光体層を設けた領域を形成した
ことを特徴とする表示素子用基板である。
電性薄膜領域の一部に蛍光体層を設けた領域を形成した
ことを特徴とする表示素子用基板である。
【００１８】請求項１４の発明は、本発明の導電性薄膜
パターン基板を有することを特徴とする表示素子であ
る。請求項１５の発明は、カソード基板が本発明の表示
素子用基板及び／またはアノード基板が本発明の表示素
子用基板からなることを特徴とする表示素子である。
パターン基板を有することを特徴とする表示素子であ
る。請求項１５の発明は、カソード基板が本発明の表示
素子用基板及び／またはアノード基板が本発明の表示素
子用基板からなることを特徴とする表示素子である。
【００１９】
【発明の実施の形態】本発明者等は、本発明による導電
性薄膜パターンの特性を図３に示すような以下のテスト
パターンを作成して評価した。テストパターンは以下の
通りである。 ＩＴＯをガラス基板上面にスパッタリングにより、約
３００ｎｍの厚みに成膜する。 前記ＩＴＯ薄膜の上面にリン酸系ガラスであるＳｎＯ
−Ｐ２Ｏ５−ＺｎＯ系ガラス主成分とする絶縁性ペース
トを１辺５ｍｍ内辺とする正方形とし、内辺の外側に１
ｍｍ線幅の枠状テストパターンを厚膜印刷法により形成
する。 前記絶縁性ペーストを積層形成したガラス基板を４５
０〜５００℃の大気雰囲気で焼成して前記ＩＴＯを絶縁
膜化させる。 前記テストパターンの中心点Ｏと絶縁パターンに囲ま
れた点ＡすなわちＩＴＯ薄膜上の２点と、前記テストパ
ターンの中心点Ｏと枠状の絶縁パターン外側近傍の点Ｂ
間すなわち、絶縁膜化したＩＴＯ薄膜を介した２点の、
抵抗値を、絶縁計を用いて測定した。 更に、ガラス基板と、ＩＴＯ薄膜と絶縁層の界面の断
面部についての３００００倍の顕微鏡をもちいて観察し
た。
性薄膜パターンの特性を図３に示すような以下のテスト
パターンを作成して評価した。テストパターンは以下の
通りである。 ＩＴＯをガラス基板上面にスパッタリングにより、約
３００ｎｍの厚みに成膜する。 前記ＩＴＯ薄膜の上面にリン酸系ガラスであるＳｎＯ
−Ｐ２Ｏ５−ＺｎＯ系ガラス主成分とする絶縁性ペース
トを１辺５ｍｍ内辺とする正方形とし、内辺の外側に１
ｍｍ線幅の枠状テストパターンを厚膜印刷法により形成
する。 前記絶縁性ペーストを積層形成したガラス基板を４５
０〜５００℃の大気雰囲気で焼成して前記ＩＴＯを絶縁
膜化させる。 前記テストパターンの中心点Ｏと絶縁パターンに囲ま
れた点ＡすなわちＩＴＯ薄膜上の２点と、前記テストパ
ターンの中心点Ｏと枠状の絶縁パターン外側近傍の点Ｂ
間すなわち、絶縁膜化したＩＴＯ薄膜を介した２点の、
抵抗値を、絶縁計を用いて測定した。 更に、ガラス基板と、ＩＴＯ薄膜と絶縁層の界面の断
面部についての３００００倍の顕微鏡をもちいて観察し
た。
【００２０】以下に今回の発明に関し確認した結果を説
明する。図１について、説明すると、（ａ）に示すよう
に絶縁基板であるガラス基板１表面の全面にスパッタリ
ングの手法で形成されたＩＴＯ薄膜２を成膜する。次に
（ｂ）で示すように前記ＩＴＯ薄膜の表面にリン酸系低
融点ガラスであるＳｎＯ−Ｐ２Ｏ５−ＺｎＯ系ガラス主
成分とする絶縁性ペースト３をスクリーン印刷法で所定
の部分に積層形成する。その後、前記前記ＩＴＯ薄膜の
表面にリン酸系低融点ガラスであるＳｎＯ−Ｐ２Ｏ５−
ＺｎＯ系ガラス主成分とする絶縁性ペーストを積層形成
したガラス基板を空気雰囲気の炉中で４３０℃〜５００
℃温度で焼成すると（ｃ）に示すように絶縁ペースト３
の下層のＩＴＯ膜が前記絶縁ペースト中に溶け込み一体
の絶縁層３Ａを形成した。前記、ガラス基板のＩＴＯ薄
膜２と絶縁層３Ａの界面４、及び絶縁層を形成していな
い領域のＩＴＯ断面を３００００倍の顕微鏡で観察し
た。
明する。図１について、説明すると、（ａ）に示すよう
に絶縁基板であるガラス基板１表面の全面にスパッタリ
ングの手法で形成されたＩＴＯ薄膜２を成膜する。次に
（ｂ）で示すように前記ＩＴＯ薄膜の表面にリン酸系低
融点ガラスであるＳｎＯ−Ｐ２Ｏ５−ＺｎＯ系ガラス主
成分とする絶縁性ペースト３をスクリーン印刷法で所定
の部分に積層形成する。その後、前記前記ＩＴＯ薄膜の
表面にリン酸系低融点ガラスであるＳｎＯ−Ｐ２Ｏ５−
ＺｎＯ系ガラス主成分とする絶縁性ペーストを積層形成
したガラス基板を空気雰囲気の炉中で４３０℃〜５００
℃温度で焼成すると（ｃ）に示すように絶縁ペースト３
の下層のＩＴＯ膜が前記絶縁ペースト中に溶け込み一体
の絶縁層３Ａを形成した。前記、ガラス基板のＩＴＯ薄
膜２と絶縁層３Ａの界面４、及び絶縁層を形成していな
い領域のＩＴＯ断面を３００００倍の顕微鏡で観察し
た。
【００２１】前記３００００倍顕微鏡で観察した結果、
前記絶縁層３が積層された領域では前記ＩＴＯ薄膜４は
ほぼ無くなっているが、前記絶縁層３が積層されていな
い領域の前記ＩＴＯ薄膜は残っていることを確認した。
上記の様に、絶縁層３の積層された領域のＩＴＯ薄膜は
ほぼ無くなることにより、非導電性領域４を形成し、絶
縁層の積層さない領域のＩＴＯが導電性領域２Ａを形成
しすることにより、導電性薄膜パターン基板が形成され
ることになる。
前記絶縁層３が積層された領域では前記ＩＴＯ薄膜４は
ほぼ無くなっているが、前記絶縁層３が積層されていな
い領域の前記ＩＴＯ薄膜は残っていることを確認した。
上記の様に、絶縁層３の積層された領域のＩＴＯ薄膜は
ほぼ無くなることにより、非導電性領域４を形成し、絶
縁層の積層さない領域のＩＴＯが導電性領域２Ａを形成
しすることにより、導電性薄膜パターン基板が形成され
ることになる。
【００２２】一方、絶縁基板表面に形成されたＩＴＯ薄
膜にリン酸系低融点ガラスであるＳｎＯ−Ｐ２Ｏ５−Ｚ
ｎＯ系ガラス主成分とする絶縁性ペーストを積層形成し
たガラス基板を前記低融点ガラスの軟化点である４２５
℃より低温である４００℃で１０〜３０分間、大気雰囲
気中の炉で焼成した絶縁層を形成したが、ＩＴＯ薄膜は
ガラス化しておらず、前記絶縁層に拡散しない状態で残
っていた。
膜にリン酸系低融点ガラスであるＳｎＯ−Ｐ２Ｏ５−Ｚ
ｎＯ系ガラス主成分とする絶縁性ペーストを積層形成し
たガラス基板を前記低融点ガラスの軟化点である４２５
℃より低温である４００℃で１０〜３０分間、大気雰囲
気中の炉で焼成した絶縁層を形成したが、ＩＴＯ薄膜は
ガラス化しておらず、前記絶縁層に拡散しない状態で残
っていた。
【００２３】本発明者等は、導電性薄膜として、ＳｎＳ
ｂＯ系、ＺｎＡｌＯ系、Ａｌ薄膜についても、それぞれ
前記ＩＴＯ薄膜と同様に焼成温度、焼成時間における、
導電性薄膜の抵抗値、焼成後の抵抗値、前記テストパタ
ーンの中心点Ｏと絶縁パターンに囲まれた点Ａと、前記
テストパターンの中心点Ｏと絶縁パターン外側近傍の点
Ｂ間の、抵抗値を、絶縁計を用いて測定した。更に、ガ
ラス基板と、ＩＴＯ薄膜と絶縁層の界面の断面部につい
ての３００００倍の顕微鏡で確認した。その結果を以下
に示す。
ｂＯ系、ＺｎＡｌＯ系、Ａｌ薄膜についても、それぞれ
前記ＩＴＯ薄膜と同様に焼成温度、焼成時間における、
導電性薄膜の抵抗値、焼成後の抵抗値、前記テストパタ
ーンの中心点Ｏと絶縁パターンに囲まれた点Ａと、前記
テストパターンの中心点Ｏと絶縁パターン外側近傍の点
Ｂ間の、抵抗値を、絶縁計を用いて測定した。更に、ガ
ラス基板と、ＩＴＯ薄膜と絶縁層の界面の断面部につい
ての３００００倍の顕微鏡で確認した。その結果を以下
に示す。
【００２４】ＩＴＯ薄膜を３００ｎｍに成膜した薄膜上
に設けた枠状絶縁テストパターンに囲まれた中心点Ｏと
絶縁テストパターン外側近傍の点Ｂ間の抵抗値は２０Ｍ
Ω以上であり、絶縁パターンに囲まれた中心点ＯとＩＴ
Ｏ薄膜上点Ａの２点間の抵抗値は１００Ωであった。
に設けた枠状絶縁テストパターンに囲まれた中心点Ｏと
絶縁テストパターン外側近傍の点Ｂ間の抵抗値は２０Ｍ
Ω以上であり、絶縁パターンに囲まれた中心点ＯとＩＴ
Ｏ薄膜上点Ａの２点間の抵抗値は１００Ωであった。
【００２５】ＳｎＳｂＯ系薄膜を２００ｎｍに成膜した
薄膜上に設けた絶縁パターンに囲まれた中心点Ｏと絶縁
テストパターン外側近傍の点Ｂ間の抵抗値は２０ＭΩ以
上であり、絶縁パターンに囲まれた中心点ＯとＩＴＯ薄
膜上点Ａの２点間の抵抗値は５００Ωであった。前記リ
ン酸系低融点ガラスであるＳｎＯ−Ｐ２Ｏ５−ＺｎＯ系
ガラス主成分とする絶縁性ペーストを積層形成したガラ
ス基板の焼成条件は、５００℃、１０分間であった。
薄膜上に設けた絶縁パターンに囲まれた中心点Ｏと絶縁
テストパターン外側近傍の点Ｂ間の抵抗値は２０ＭΩ以
上であり、絶縁パターンに囲まれた中心点ＯとＩＴＯ薄
膜上点Ａの２点間の抵抗値は５００Ωであった。前記リ
ン酸系低融点ガラスであるＳｎＯ−Ｐ２Ｏ５−ＺｎＯ系
ガラス主成分とする絶縁性ペーストを積層形成したガラ
ス基板の焼成条件は、５００℃、１０分間であった。
【００２６】ＺｎＡｌＯ系薄膜を２５０ｎｍに成膜した
薄膜上に設けた絶縁パターンに囲まれた中心点Ｏと枠状
絶縁テストパターン外側近傍の点Ｂ間の抵抗値は２０Ｍ
Ω以上であり、絶縁パターンに囲まれた中心点ＯとＩＴ
Ｏ薄膜上点Ａの２点間の抵抗値は３００Ωであった。前
記リン酸系低融点ガラスであるＳｎＯ−Ｐ２Ｏ５−Ｚｎ
Ｏ系ガラスを主成分とする絶縁性ペーストを積層形成し
たガラス基板の焼成条件は、大気雰囲気中４５０℃、３
０分間であった。
薄膜上に設けた絶縁パターンに囲まれた中心点Ｏと枠状
絶縁テストパターン外側近傍の点Ｂ間の抵抗値は２０Ｍ
Ω以上であり、絶縁パターンに囲まれた中心点ＯとＩＴ
Ｏ薄膜上点Ａの２点間の抵抗値は３００Ωであった。前
記リン酸系低融点ガラスであるＳｎＯ−Ｐ２Ｏ５−Ｚｎ
Ｏ系ガラスを主成分とする絶縁性ペーストを積層形成し
たガラス基板の焼成条件は、大気雰囲気中４５０℃、３
０分間であった。
【００２７】Ａｌを１００ｎｍに成膜した薄膜上に設け
た絶縁パターンに囲まれた中心点Ｏと絶縁テストパター
ン外側近傍の点Ｂ間の抵抗値は２０ＭΩ以上であり、絶
縁パターンに囲まれた中心点ＯとＩＴＯ薄膜上点Ａの２
点間の抵抗値は１００Ωであった。前記リン酸系低融点
ガラスであるＳｎＯ−Ｐ２Ｏ５−ＺｎＯ系ガラス主成分
とする絶縁性ペーストを積層形成したガラス基板の焼成
条件は、大気雰囲気中５００℃、１０分間であった。
た絶縁パターンに囲まれた中心点Ｏと絶縁テストパター
ン外側近傍の点Ｂ間の抵抗値は２０ＭΩ以上であり、絶
縁パターンに囲まれた中心点ＯとＩＴＯ薄膜上点Ａの２
点間の抵抗値は１００Ωであった。前記リン酸系低融点
ガラスであるＳｎＯ−Ｐ２Ｏ５−ＺｎＯ系ガラス主成分
とする絶縁性ペーストを積層形成したガラス基板の焼成
条件は、大気雰囲気中５００℃、１０分間であった。
【００２８】前記の様に、ＩＴＯ薄膜、ＳｎＳｂＯ系薄
膜、ＺｎＡｌＯ系薄膜、Ａｌ薄膜上面に積層した前記リ
ン酸系低融点ガラスであるＳｎＯ−Ｐ２Ｏ５−ＺｎＯ系
ガラス主成分とする絶縁性ペーストと絶縁基板に挟持さ
れた領域の導電性を持たせる構成要素であるＩｎ、Ｓ
ｎ、Ｓｂの酸化物ないしＡｌが、４５０℃３０分乃至５
００℃１０分の大気雰囲気中の焼成により、前記リン酸
系低融点ガラスであるＳｎＯ−Ｐ２Ｏ５−ＺｎＯ系ガラ
ス中に溶け込んでしまった絶縁性領域とＩＴＯ、ＳｎＳ
ｂＯ、ＺｎＡｌＯ、Ａｌ薄膜からなる導電性領域に連続
的に区分けされることになる。
膜、ＺｎＡｌＯ系薄膜、Ａｌ薄膜上面に積層した前記リ
ン酸系低融点ガラスであるＳｎＯ−Ｐ２Ｏ５−ＺｎＯ系
ガラス主成分とする絶縁性ペーストと絶縁基板に挟持さ
れた領域の導電性を持たせる構成要素であるＩｎ、Ｓ
ｎ、Ｓｂの酸化物ないしＡｌが、４５０℃３０分乃至５
００℃１０分の大気雰囲気中の焼成により、前記リン酸
系低融点ガラスであるＳｎＯ−Ｐ２Ｏ５−ＺｎＯ系ガラ
ス中に溶け込んでしまった絶縁性領域とＩＴＯ、ＳｎＳ
ｂＯ、ＺｎＡｌＯ、Ａｌ薄膜からなる導電性領域に連続
的に区分けされることになる。
【００２９】以下、本件発明の具体的な構成を図１及び
図２を参照しながら作成工程の手順に沿って更に詳し説
明する。図１は本発明の第１実施の形態を示す図であっ
て、表示素子をなす蛍光表示管の作成工程の概略を示す
図、図２は本発明の第２実施の形態を示す図であって、
表示素子をなす電界放出表示素子の作成工程の概略を示
す図である。
図２を参照しながら作成工程の手順に沿って更に詳し説
明する。図１は本発明の第１実施の形態を示す図であっ
て、表示素子をなす蛍光表示管の作成工程の概略を示す
図、図２は本発明の第２実施の形態を示す図であって、
表示素子をなす電界放出表示素子の作成工程の概略を示
す図である。
【００３０】（第１実施の形態）まず、図１（ａ）に示
すように、ガラス等の耐熱性及び絶縁性を有する基板１
上に、例えばＩＴＯ等からなる酸化インジウムを主成分
とする透明導電膜２をスパッタリング法などの手法によ
り所定の膜厚（例えば約３００ｎｍ程度）で成膜する。
すように、ガラス等の耐熱性及び絶縁性を有する基板１
上に、例えばＩＴＯ等からなる酸化インジウムを主成分
とする透明導電膜２をスパッタリング法などの手法によ
り所定の膜厚（例えば約３００ｎｍ程度）で成膜する。
【００３１】次に、ＳｎＯ−Ｐ２Ｏ５−ＺｎＯ系の低軟
化点ガラス（ＳｎＯ２：６２ｗｔ%、Ｐ２Ｏ５：３５ｗ
ｔ%、ＺｎＯ：３ｗｔ%）の粉砕による平均粒径５μｍの
粉末８０部と、エチルセルロースのブチルカルビトール
アセテート溶液２０部とを混練して低軟化点ガラスペー
スト（絶縁ペースト）を作成する。なお、流動性フィラ
ーとして用いられる酸化物を入れる場合もある。その例
はアルミナやＴｉＯ２等がある。
化点ガラス（ＳｎＯ２：６２ｗｔ%、Ｐ２Ｏ５：３５ｗ
ｔ%、ＺｎＯ：３ｗｔ%）の粉砕による平均粒径５μｍの
粉末８０部と、エチルセルロースのブチルカルビトール
アセテート溶液２０部とを混練して低軟化点ガラスペー
スト（絶縁ペースト）を作成する。なお、流動性フィラ
ーとして用いられる酸化物を入れる場合もある。その例
はアルミナやＴｉＯ２等がある。
【００３２】次に、図１（ｂ）に示すように、透明導電
膜２上の導電性が不要な部分（絶縁性を持たせたい部
分）、すなわち、表示パターンの発光領域及び配線部分
を除く部分に対し、上記低軟化点ガラスペースト３を例
えば２００メッシュＳＵＳの版を用いてスクリーン印刷
によりパターン印刷する。本例において、低軟化点ガラ
スペースト３は、例えば下地となる透明電極の厚さが１
００〜３００ｎｍに対して、２０μｍ〜２５μｍの厚さ
で印刷形成される。その後、５００℃、１０分の大気雰
囲気中で焼成を行う。これにより、図１（ｃ）に示すよ
うに、低軟化点ガラスの絶縁層３Ａの下に位置する透明
導電膜２部分が前記低軟化点ガラスと一体化して導電性
を無くした絶縁層４となる。そして、基板１の上には、
配線を含め、表示パターンの発光領域を形作るように、
透明導電膜２からなるアノード電極２Ａが形成される。
膜２上の導電性が不要な部分（絶縁性を持たせたい部
分）、すなわち、表示パターンの発光領域及び配線部分
を除く部分に対し、上記低軟化点ガラスペースト３を例
えば２００メッシュＳＵＳの版を用いてスクリーン印刷
によりパターン印刷する。本例において、低軟化点ガラ
スペースト３は、例えば下地となる透明電極の厚さが１
００〜３００ｎｍに対して、２０μｍ〜２５μｍの厚さ
で印刷形成される。その後、５００℃、１０分の大気雰
囲気中で焼成を行う。これにより、図１（ｃ）に示すよ
うに、低軟化点ガラスの絶縁層３Ａの下に位置する透明
導電膜２部分が前記低軟化点ガラスと一体化して導電性
を無くした絶縁層４となる。そして、基板１の上には、
配線を含め、表示パターンの発光領域を形作るように、
透明導電膜２からなるアノード電極２Ａが形成される。
【００３３】また、Ｐ２Ｏ５系ガラスフリットとして
は、上記ＳｎＯ−Ｐ２Ｏ５−ＺｎＯ系以外に、ＳｎＯ−
Ｐ２Ｏ５系、ＺｎＯ−Ｐ２Ｏ５系等をガラス主成分とし
て用いることができる。
は、上記ＳｎＯ−Ｐ２Ｏ５−ＺｎＯ系以外に、ＳｎＯ−
Ｐ２Ｏ５系、ＺｎＯ−Ｐ２Ｏ５系等をガラス主成分とし
て用いることができる。
【００３４】続いて、図１（ｄ）に示すように、透明導
電膜２からなるアノード電極２Ａ上の表示パターンをな
す領域に対し、例えばＺｎＯ：Ｚｎ等の蛍光体ペースト
をスクリーン印刷して蛍光体層５を形成する。そして、
基板１の外周部分に封着用のシールガラスを印刷形成し
た後、５００℃、１０分間の焼成を行う。これによりア
ノード基板６が完成する。
電膜２からなるアノード電極２Ａ上の表示パターンをな
す領域に対し、例えばＺｎＯ：Ｚｎ等の蛍光体ペースト
をスクリーン印刷して蛍光体層５を形成する。そして、
基板１の外周部分に封着用のシールガラスを印刷形成し
た後、５００℃、１０分間の焼成を行う。これによりア
ノード基板６が完成する。
【００３５】そして、完成したアノード基板６に対し、
絶縁性及び透明性を有する全面板７と不図示の側面版か
らなる容器部、グリッド（制御電極）８、フィラメント
状のカソード電極（陰極）９を位置合わせし、アノード
基板６と容器部の外周部を封着して外囲器を構成する。
その後、排気工程を経て外囲器内を高真空状態にするこ
とにより蛍光表示間１０が完成する（図１（ｅ））。
絶縁性及び透明性を有する全面板７と不図示の側面版か
らなる容器部、グリッド（制御電極）８、フィラメント
状のカソード電極（陰極）９を位置合わせし、アノード
基板６と容器部の外周部を封着して外囲器を構成する。
その後、排気工程を経て外囲器内を高真空状態にするこ
とにより蛍光表示間１０が完成する（図１（ｅ））。
【００３６】（第２実施の形態）まず、蒸着法、ＣＶＤ
（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）法、印刷法等の手法を用いて、図２（ａ）に示すよ
うに、例えばＩＴＯ等からなる酸化インジウムを主成分
とする透明導電膜２を耐熱性及び絶縁性を有する基板１
１の上にベタに形成する。続いて、図２（ｂ）に示すよ
うに、透明導電膜２の上に所定厚さの低軟化点ガラスペ
ースト３を所定間隔のストライプ状に印刷形成する。
（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）法、印刷法等の手法を用いて、図２（ａ）に示すよ
うに、例えばＩＴＯ等からなる酸化インジウムを主成分
とする透明導電膜２を耐熱性及び絶縁性を有する基板１
１の上にベタに形成する。続いて、図２（ｂ）に示すよ
うに、透明導電膜２の上に所定厚さの低軟化点ガラスペ
ースト３を所定間隔のストライプ状に印刷形成する。
【００３７】次に、図２（ｃ）に示すように、低軟化点
ガラスペースト３の各ストライプの溝部内にエミッタ層
１２を形成する。エミッタ層１２は、例えばカーボンナ
ノチューブ、グラファイト、ＤＬＣ（ダイヤモンドライ
クカーボン）、ダイヤモンド粉末、窒化物等の粉末を主
成分としている。
ガラスペースト３の各ストライプの溝部内にエミッタ層
１２を形成する。エミッタ層１２は、例えばカーボンナ
ノチューブ、グラファイト、ＤＬＣ（ダイヤモンドライ
クカーボン）、ダイヤモンド粉末、窒化物等の粉末を主
成分としている。
【００３８】上記のようにエミッタ層１２を形成した
後、５００℃、１０分間の大気雰囲気中で焼成を行う。
前記大気焼成時の焼成温度及び時間は、その一例であり
第１実施例の形態と同様、使用される低軟化点ガラスペ
ースト３の成分比に応じて条件は変わるものであり、所
定のパターン形状を維持するため、低軟化点ガラスペー
スト３が軟化して流動しない程度の温度及び時間であれ
ばよい。
後、５００℃、１０分間の大気雰囲気中で焼成を行う。
前記大気焼成時の焼成温度及び時間は、その一例であり
第１実施例の形態と同様、使用される低軟化点ガラスペ
ースト３の成分比に応じて条件は変わるものであり、所
定のパターン形状を維持するため、低軟化点ガラスペー
スト３が軟化して流動しない程度の温度及び時間であれ
ばよい。
【００３９】上記焼成により、図２（ｄ）に示すよう
に、硬化した低軟化店ガラスの絶縁層３Ａの下に位置す
る透明導電膜２が導電性を無くして絶縁膜４となり、隣
接するライン間の絶縁が保たれたカソードストライプラ
イン１３が形成される。
に、硬化した低軟化店ガラスの絶縁層３Ａの下に位置す
る透明導電膜２が導電性を無くして絶縁膜４となり、隣
接するライン間の絶縁が保たれたカソードストライプラ
イン１３が形成される。
【００４０】そして、硬化した低軟化点ガラスの絶縁層
３Ａ上に、カソードストライプライン１３とマトリクス
を形成するようにゲート電極（引き出し電極）１４をス
トライプ状に形成する。ゲート電極１４は、例えばＡ
ｌ、Ａｇ、Ｎｂ等の金属材料のメッシュ状薄膜からな
り、エミッタ層１２から放出された電子をメッシュ状の
開口から通過させている。これにより、電界放出のカソ
ード基板１５の作成が完了する。
３Ａ上に、カソードストライプライン１３とマトリクス
を形成するようにゲート電極（引き出し電極）１４をス
トライプ状に形成する。ゲート電極１４は、例えばＡ
ｌ、Ａｇ、Ｎｂ等の金属材料のメッシュ状薄膜からな
り、エミッタ層１２から放出された電子をメッシュ状の
開口から通過させている。これにより、電界放出のカソ
ード基板１５の作成が完了する。
【００４１】そして、上記カソード基板１５とは別工程
で作成されたアノード基板２１の外周部分をシールガラ
スで封着して外囲器を構成する。その後、排気工程を経
て外囲器内を高真空状態にすることにより電界放出表示
素子１６が完成する（図２（ｅ））。
で作成されたアノード基板２１の外周部分をシールガラ
スで封着して外囲器を構成する。その後、排気工程を経
て外囲器内を高真空状態にすることにより電界放出表示
素子１６が完成する（図２（ｅ））。
【００４２】なお、上記アノード基板２１は、例えば、
ＩＴＯ等の透明導電膜がベタに形成されたアノード電極
２２と、アノード電極２２上の全面にベタに形成されて
カソード基板１５のエミッタ層１２から放出される電子
により所定の色で発光する蛍光体層２３から構成され
る。
ＩＴＯ等の透明導電膜がベタに形成されたアノード電極
２２と、アノード電極２２上の全面にベタに形成されて
カソード基板１５のエミッタ層１２から放出される電子
により所定の色で発光する蛍光体層２３から構成され
る。
【００４３】上記の様に形成される電界放出表示素子１
６では、カソードストライプライン１３のカソード電極
１３Ａ（エミッタ層１２の下に位置する透明導電膜から
なる）に走査信号を与えて順次走査し、これに同期して
ゲート電極１５に選択信号を与える。これにより、発光
させる画素の選択がなされる。そして、画素の選択がな
されると、カソード電極１３Ａ上のエミッタ層１２から
電子が放出され、この放出された電子がゲート電極１４
の開口部を通過してアノード電極２２上の蛍光体層２３
に射突して発光し、そのときの発光がアノード基板１の
外側から観察される。
６では、カソードストライプライン１３のカソード電極
１３Ａ（エミッタ層１２の下に位置する透明導電膜から
なる）に走査信号を与えて順次走査し、これに同期して
ゲート電極１５に選択信号を与える。これにより、発光
させる画素の選択がなされる。そして、画素の選択がな
されると、カソード電極１３Ａ上のエミッタ層１２から
電子が放出され、この放出された電子がゲート電極１４
の開口部を通過してアノード電極２２上の蛍光体層２３
に射突して発光し、そのときの発光がアノード基板１の
外側から観察される。
【００４４】なお、上記電界放出表示素子１６では、カ
ソード電極１３Ａとゲート電極１４によって発光させる
画素の選択を行う構成であるが、例えばカソード電極１
３Ａ及びエミッタ層１２を基板１１の全面にベタに形成
し、蛍光体層２３の被着されたアノード電極２２とゲー
ト電極１４とを直交させてストライプ状に形成し、アノ
ード電極２２とゲート電極１４によって発光させる画素
の選択を行う構成とすることもできる。この場合のアノ
ード電極２１としては、第１実施の形態で説明した手順
で作成されたものが用いられる。
ソード電極１３Ａとゲート電極１４によって発光させる
画素の選択を行う構成であるが、例えばカソード電極１
３Ａ及びエミッタ層１２を基板１１の全面にベタに形成
し、蛍光体層２３の被着されたアノード電極２２とゲー
ト電極１４とを直交させてストライプ状に形成し、アノ
ード電極２２とゲート電極１４によって発光させる画素
の選択を行う構成とすることもできる。この場合のアノ
ード電極２１としては、第１実施の形態で説明した手順
で作成されたものが用いられる。
【００４５】ここで、透明導電膜２の上にリン酸系の低
軟化点ガラスペースト３を印刷して焼成すると、一体化
した低軟化点ガラス３Ａの下に位置する透明導電膜２が
導電性を無くするという現象は、実施例１と同様である
ので説明を省略する。
軟化点ガラスペースト３を印刷して焼成すると、一体化
した低軟化点ガラス３Ａの下に位置する透明導電膜２が
導電性を無くするという現象は、実施例１と同様である
ので説明を省略する。
【００４６】このように、本実施の形態によれば、基板
１（又は１１）の上に成膜された酸化インジウムを主成
分とする透明導電膜２上の導電性が不要な部分（絶縁性
を持たせたい部分）にリン酸系の低軟化点ガラス３Ａの
下に位置する透明導電膜２部分の導電性を無くして絶縁
膜４にすることができる。
１（又は１１）の上に成膜された酸化インジウムを主成
分とする透明導電膜２上の導電性が不要な部分（絶縁性
を持たせたい部分）にリン酸系の低軟化点ガラス３Ａの
下に位置する透明導電膜２部分の導電性を無くして絶縁
膜４にすることができる。
【００４７】これにより、厚膜印刷により透明導電膜に
よる電極（アノード電極２Ａ又はカソード電極１３Ａ）
のパターニング及び焼成工程により絶縁化が同時に行
え、従来のフォトリソ工程のようにレジスト塗布、露
光、現像、エッチングの工程が不要となり、作業工数を
削減したプロセスで素子基板や表示素子を作成できる。
よる電極（アノード電極２Ａ又はカソード電極１３Ａ）
のパターニング及び焼成工程により絶縁化が同時に行
え、従来のフォトリソ工程のようにレジスト塗布、露
光、現像、エッチングの工程が不要となり、作業工数を
削減したプロセスで素子基板や表示素子を作成できる。
【００４８】しかも、エッチングペーストのスクリーン
印刷法と比較して、エッチング材の除去が不要であり、
環境にも優しいローコストなプロセスで表示素子用基板
や表示素子を作成することができる。
印刷法と比較して、エッチング材の除去が不要であり、
環境にも優しいローコストなプロセスで表示素子用基板
や表示素子を作成することができる。
【００４９】（第３実施の形態）ＳｎＯ２＋Ｓｂ２Ｏ３
膜をスプレー熱分解法で約２００ｎｍの膜厚で成膜した
以外は第１実施の形態の実施例と同様である。本実施の
形態により、エッチング法等でパターニングの困難なＳ
ｎＯ２＋Ｓｂ２Ｏ３膜を表示素子等に有効に使用できる
ようになった。
膜をスプレー熱分解法で約２００ｎｍの膜厚で成膜した
以外は第１実施の形態の実施例と同様である。本実施の
形態により、エッチング法等でパターニングの困難なＳ
ｎＯ２＋Ｓｂ２Ｏ３膜を表示素子等に有効に使用できる
ようになった。
【００５０】（第４実施の形態）ＺｎＡｌＯ膜をスパッ
タリング法等で約２５０ｎｍの膜厚で成膜した以外は第
１実施の形態の実施例と同様である。本実施の形態によ
り、エッチング法等以外で簡易にパターニングに表示素
子等に有効に使用できるようになった。
タリング法等で約２５０ｎｍの膜厚で成膜した以外は第
１実施の形態の実施例と同様である。本実施の形態によ
り、エッチング法等以外で簡易にパターニングに表示素
子等に有効に使用できるようになった。
【００５１】（第５実施の形態）Ａｌ膜をスパッタリン
グ法等で約１００ｎｍの膜厚で成膜した以外は第１実施
の形態の実施例と同様である。本実施の形態により、エ
ッチング法等以外で簡易にパターニングに表示素子等に
有効に使用できるようになった。なお、約１００ｎｍの
膜厚のＡｌ膜は光を遮ることから、前記Ａｌ薄膜から表
示等を確認するためには、透光性を得るために網目状等
のパターンを形成することも有効である。
グ法等で約１００ｎｍの膜厚で成膜した以外は第１実施
の形態の実施例と同様である。本実施の形態により、エ
ッチング法等以外で簡易にパターニングに表示素子等に
有効に使用できるようになった。なお、約１００ｎｍの
膜厚のＡｌ膜は光を遮ることから、前記Ａｌ薄膜から表
示等を確認するためには、透光性を得るために網目状等
のパターンを形成することも有効である。
【００５２】前記の実施の形態においては、表示素子、
特に蛍光表示管及び電界放出表示素子について説明した
が、蛍光表示管においては、厚膜印刷等により形成され
る立体グリッド、プラズマ表示素子の隔壁などの低融点
ガラスを使用使用する表示素子について適応できること
は言うまでも無く、その他、ガラス等の絶縁基板を、低
軟化点ガラスの軟化点以上の雰囲気で焼成する工程を含
む材料の導電性薄膜のパターニングに使用できることは
言うまでも無い。
特に蛍光表示管及び電界放出表示素子について説明した
が、蛍光表示管においては、厚膜印刷等により形成され
る立体グリッド、プラズマ表示素子の隔壁などの低融点
ガラスを使用使用する表示素子について適応できること
は言うまでも無く、その他、ガラス等の絶縁基板を、低
軟化点ガラスの軟化点以上の雰囲気で焼成する工程を含
む材料の導電性薄膜のパターニングに使用できることは
言うまでも無い。
【００５３】
【発明の効果】以上で明らかなように、本発明によれ
ば、硬化した低軟化点ガラスの下に位置する透明導電膜
部分の導電性がなくなって絶縁膜となり、厚膜印刷によ
り電極のパターニングと絶縁を同時に行うことができる
ので、従来のフォトリソ法のようにレジスト塗布、露
光、現像、エッチングの工程が不要で、作業工数を削減
したプロセスで表示素子用基板や表示素子を作成するこ
とができた事は産業上有用である。
ば、硬化した低軟化点ガラスの下に位置する透明導電膜
部分の導電性がなくなって絶縁膜となり、厚膜印刷によ
り電極のパターニングと絶縁を同時に行うことができる
ので、従来のフォトリソ法のようにレジスト塗布、露
光、現像、エッチングの工程が不要で、作業工数を削減
したプロセスで表示素子用基板や表示素子を作成するこ
とができた事は産業上有用である。
【００５４】また、エッチングペーストのスクリーン印
刷法と比較して、エッチング材の除去が不要なので、環
境にも優しいローコストなプロセスで表示素子や表示素
子用基板を作成することができた事は産業上有用であ
る。
刷法と比較して、エッチング材の除去が不要なので、環
境にも優しいローコストなプロセスで表示素子や表示素
子用基板を作成することができた事は産業上有用であ
る。
【００５５】さらに、機械的、化学的強度が大きく透明
導電膜として有望なネサ膜として知られているＳｎＳｂ
Ｏ薄膜を本発明により容易にパターニングできるように
なった事は産業上有効である。
導電膜として有望なネサ膜として知られているＳｎＳｂ
Ｏ薄膜を本発明により容易にパターニングできるように
なった事は産業上有効である。
【００５６】また本願発明によって形成された導電性領
域と絶縁性領域は絶縁基板側並びにパターン側から観察
したとき、パターン形成時に精密な位置合わせを行わな
くても、連続的なパターンが得られるようになった事は
産業上有用である。
域と絶縁性領域は絶縁基板側並びにパターン側から観察
したとき、パターン形成時に精密な位置合わせを行わな
くても、連続的なパターンが得られるようになった事は
産業上有用である。
【図１】（ａ）〜（ｅ）本発明の第１実施の形態を示す
図であって、蛍光表示管の作成工程の概略を示す図
図であって、蛍光表示管の作成工程の概略を示す図
【図２】（ａ）〜（ｅ）本発明の第２実施の形態を示す
図であって、電界放出形表示装置の作成工程の概略を示
す図
図であって、電界放出形表示装置の作成工程の概略を示
す図
【図３】本発明の絶縁領域により遮られた導電性薄膜の
抵抗値の測定テストパターンを表す図
抵抗値の測定テストパターンを表す図
１、１１ …基板 ２ …透明導電膜 ２Ａ …アノード電極 ３ …低軟化点ガラスペースト ３Ａ …低軟化点ガラスからなる絶縁層 ４ …低軟化点ガラスの絶縁層下層の導電性薄
膜が導電性を無くした絶縁膜 ５，２３ …蛍光体層 ６，２１ …アノード基板 １０ …蛍光表示管（表示素子） １２ …エミッタ層 １３ …カソードストライプライン １３Ａ …カソード電極 １４ …ゲート電極 １５ …カソード基板 １６ …電界放出形表示装置（表示素子）
膜が導電性を無くした絶縁膜 ５，２３ …蛍光体層 ６，２１ …アノード基板 １０ …蛍光表示管（表示素子） １２ …エミッタ層 １３ …カソードストライプライン １３Ａ …カソード電極 １４ …ゲート電極 １５ …カソード基板 １６ …電界放出形表示装置（表示素子）
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｊ 29/04 Ｈ０１Ｊ 29/04 31/12 31/12 Ｃ 31/15 31/15 Ｄ
Claims (15)
- 【請求項１】 絶縁性基板上に導電性薄膜の形成工程
と、該絶縁性基板表面に形成された導電性薄膜をガラス
化し得る化学組成を有する低軟化点ガラスを構成要素と
する厚膜絶縁層をパターン形成する工程と、前記厚膜絶
縁層領域の下層の導電性薄膜を前記厚膜絶縁層と一体に
ガラス化する焼成工程を有することを特徴とする導電性
薄膜パターン基板の製造方法。 - 【請求項２】 絶縁性基板上に導電性薄膜を形成する
工程と前記導電性薄膜を絶縁性に変化させたい部分に前
記ガラス化し得る化学組成を有する低軟化点ガラス粉末
を構成要素とするペーストを印刷して厚膜絶縁層をパタ
ーン形成する工程と、前記厚膜絶縁層領域の下層の導電
性薄層と前記厚膜絶縁膜と一体にガラス化する焼成工程
を有することにより絶縁性薄膜領域と導電性薄膜領域に
パターン化することを特徴とする導電性薄膜パターン基
板の製造方法。 - 【請求項３】 前記、導電性薄膜の厚さが３００ｎｍ
以下であることを特徴とする請求項２の導電性薄膜パタ
ーン基板の製造方法。 - 【請求項４】 前記、導電性薄膜がＩｎＳｎＯ系、Ｓ
ｎＳｂＯ系、ＺｎＡｌＯ系又はＡｌであることを特徴と
する請求項２又は３の導電性薄膜パターン基板の製造方
法。 - 【請求項５】 前記低軟化点ガラスがリン酸系ガラス
であることを特徴とする請求項２乃至４の導電性薄膜パ
ターン基板の製造方法。 - 【請求項６】 前記低軟化点ガラスがＳｎＯ−Ｐ２Ｏ
５−ＺｎＯ系ガラスであることを特徴とする請求項２乃
至４の導電性薄膜パターン基板の製造方法。 - 【請求項７】 絶縁性基板と、該絶縁性基板の表面に
形成された導電性薄膜と、該導電性薄膜をガラス化し得
る化学組成を有する低軟化点ガラスを構成要素とする厚
膜絶縁層が前記導電性薄膜上にパターン形成され、前記
厚膜絶縁層領域の下層の導電性薄膜領域を焼成によりガ
ラス化して絶縁性薄膜領域とする導電性薄膜領域を有す
ることを特徴とする導電性薄膜パターン基板。 - 【請求項８】 前記、導電性薄膜の厚さが３００ｎｍ
以下であることを特徴とする請求項７の導電性薄膜パタ
ーン基板。 - 【請求項９】 前記、導電性薄膜がＩｎＳｎＯ系、Ｓ
ｎＳｂＯ系、ＺｎＡｌＯ系又はＡｌであることを特徴と
する請求項７又は８の導電性薄膜パターン基板。 - 【請求項１０】 前記低軟化点ガラスがリン酸系ガラ
スであることを特徴とする請求項７乃至９の導電性薄膜
パターン基板。 - 【請求項１１】 前記低軟化点ガラスがＳｎＯ−Ｐ２
Ｏ５−ＺｎＯ系、ＳｎＯ−Ｐ２Ｏ５系、ＺｎＯ−Ｐ２Ｏ
５系ガラスであることを特徴とする請求項７乃至９の導
電性薄膜パターン基板。 - 【請求項１２】 少なくとも、前記導電性薄膜パター
ン領域の一部にエミッタ層を設けた領域を形成したこと
を特徴とする請求項７乃至１１の表示素子用基板。 - 【請求項１３】 少なくとも、前記導電性薄膜領域の
一部に蛍光体層を設けた領域を形成したことを特徴とす
る表示素子用基板。 - 【請求項１４】 請求項７乃至１１の導電性薄膜パタ
ーン基板を有することを特徴とする表示素子。 - 【請求項１５】 カソード基板が請求項１２の表示素
子用基板及び／またはアノード基板が請求項９の表示素
子用基板からなることを特徴とする表示素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000306035A JP4652548B2 (ja) | 1999-10-15 | 2000-10-05 | 導電性薄膜パターン基板の製造方法及び導電性薄膜パターン基板並びに表示素子 |
| TW089121421A TW492039B (en) | 1999-10-15 | 2000-10-13 | Method for manufacturing conductive thin film patterned substrate |
| KR10-2000-0060585A KR100425838B1 (ko) | 1999-10-15 | 2000-10-14 | 도전성 박막 패턴 기판의 제조방법 |
| US09/688,356 US6468584B1 (en) | 1999-10-15 | 2000-10-16 | Method for manufacturing conductive thin film patterned substrate |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-294124 | 1999-10-15 | ||
| JP29412499 | 1999-10-15 | ||
| JP2000306035A JP4652548B2 (ja) | 1999-10-15 | 2000-10-05 | 導電性薄膜パターン基板の製造方法及び導電性薄膜パターン基板並びに表示素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001195926A true JP2001195926A (ja) | 2001-07-19 |
| JP4652548B2 JP4652548B2 (ja) | 2011-03-16 |
Family
ID=26559684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000306035A Expired - Fee Related JP4652548B2 (ja) | 1999-10-15 | 2000-10-05 | 導電性薄膜パターン基板の製造方法及び導電性薄膜パターン基板並びに表示素子 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6468584B1 (ja) |
| JP (1) | JP4652548B2 (ja) |
| KR (1) | KR100425838B1 (ja) |
| TW (1) | TW492039B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006164965A (ja) * | 2004-11-10 | 2006-06-22 | Hitachi Powdered Metals Co Ltd | 電子放出源形成用組成物及び電子放出源用被膜の形成方法 |
| JP2011171312A (ja) * | 2004-11-10 | 2011-09-01 | Hitachi Powdered Metals Co Ltd | 電子放出源形成用組成物及び電子放出源用被膜の形成方法 |
| JP2012513918A (ja) * | 2008-12-31 | 2012-06-21 | コントラ ヴィジョン リミテッド | 差動インク媒体熱排除による実質的に正確なレジストレーションでのセラミックインクの層の印刷 |
| WO2013146750A1 (ja) * | 2012-03-30 | 2013-10-03 | アルプス電気株式会社 | 導電パターン形成基板の製造方法 |
| JP5655776B2 (ja) * | 2010-01-29 | 2015-01-21 | 東レ株式会社 | 電子放出源用ペースト、これを用いた電子放出源および電子放出素子ならびにこれらの製造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100658666B1 (ko) * | 2001-02-16 | 2006-12-15 | 삼성에스디아이 주식회사 | 카본 나노튜브 에미터를 갖는 전계 방출 표시소자 |
| US20060262623A1 (en) | 2002-10-15 | 2006-11-23 | Sehat Sutardja | Phase locked loop with temperature compensation |
| US7768360B2 (en) * | 2002-10-15 | 2010-08-03 | Marvell World Trade Ltd. | Crystal oscillator emulator |
| US7791424B2 (en) * | 2002-10-15 | 2010-09-07 | Marvell World Trade Ltd. | Crystal oscillator emulator |
| US7760039B2 (en) * | 2002-10-15 | 2010-07-20 | Marvell World Trade Ltd. | Crystal oscillator emulator |
| US20060113639A1 (en) * | 2002-10-15 | 2006-06-01 | Sehat Sutardja | Integrated circuit including silicon wafer with annealed glass paste |
| JP2005081335A (ja) * | 2003-09-11 | 2005-03-31 | Seiko Epson Corp | パターン形成方法、導電性薄膜、電気光学装置、電子機器 |
| US20070062300A1 (en) * | 2003-09-25 | 2007-03-22 | Dorfman Benjamin F | Method and apparatus for straining-stress sensors and smart skin for air craft and space vehicles |
| DE102004033715B4 (de) * | 2004-07-13 | 2017-08-10 | Schott Ag | Verwendung einer Glas- oder Glaskeramikplatte |
| JP5260607B2 (ja) * | 2010-09-01 | 2013-08-14 | 双葉電子工業株式会社 | タッチセンサ及び蛍光表示管 |
| CN106634214B (zh) * | 2013-12-31 | 2020-03-20 | 比亚迪股份有限公司 | 油墨组合物以及表面选择性金属化方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11224531A (ja) * | 1998-02-06 | 1999-08-17 | Taiyo Ink Mfg Ltd | アルカリ現像型光硬化性導電性ペースト組成物及びそれを用いて電極形成したプラズマディスプレイパネル |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0729531A (ja) * | 1993-07-12 | 1995-01-31 | Futaba Corp | 蛍光表示管 |
| JP2770299B2 (ja) * | 1993-10-26 | 1998-06-25 | 富士ゼロックス株式会社 | 薄膜ｅｌ素子及びその製造方法、並びにそのために使用するスパッタ用ターゲット |
| KR950034365A (ko) * | 1994-05-24 | 1995-12-28 | 윌리엄 이. 힐러 | 평판 디스플레이의 애노드 플레이트 및 이의 제조 방법 |
| US5453659A (en) * | 1994-06-10 | 1995-09-26 | Texas Instruments Incorporated | Anode plate for flat panel display having integrated getter |
| US5674407A (en) * | 1995-07-03 | 1997-10-07 | Texas Instruments Incorporated | Method for selective etching of flat panel display anode plate conductors |
| KR100201938B1 (ko) * | 1995-08-31 | 1999-06-15 | 윤종용 | 반도체 메모리 장치의 리프레시 회로 |
| TW460561B (en) * | 1996-04-18 | 2001-10-21 | Futaba Denshi Kogyo Kk | Composition for forming fluorescent film for display and method of forming thereof |
-
2000
- 2000-10-05 JP JP2000306035A patent/JP4652548B2/ja not_active Expired - Fee Related
- 2000-10-13 TW TW089121421A patent/TW492039B/zh not_active IP Right Cessation
- 2000-10-14 KR KR10-2000-0060585A patent/KR100425838B1/ko not_active IP Right Cessation
- 2000-10-16 US US09/688,356 patent/US6468584B1/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11224531A (ja) * | 1998-02-06 | 1999-08-17 | Taiyo Ink Mfg Ltd | アルカリ現像型光硬化性導電性ペースト組成物及びそれを用いて電極形成したプラズマディスプレイパネル |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006164965A (ja) * | 2004-11-10 | 2006-06-22 | Hitachi Powdered Metals Co Ltd | 電子放出源形成用組成物及び電子放出源用被膜の形成方法 |
| JP2011171312A (ja) * | 2004-11-10 | 2011-09-01 | Hitachi Powdered Metals Co Ltd | 電子放出源形成用組成物及び電子放出源用被膜の形成方法 |
| JP2012513918A (ja) * | 2008-12-31 | 2012-06-21 | コントラ ヴィジョン リミテッド | 差動インク媒体熱排除による実質的に正確なレジストレーションでのセラミックインクの層の印刷 |
| JP2014012411A (ja) * | 2008-12-31 | 2014-01-23 | Contra Vision Ltd | 差動インク媒体熱排除による実質的に正確なレジストレーションでのセラミックインクの層の印刷 |
| JP5655776B2 (ja) * | 2010-01-29 | 2015-01-21 | 東レ株式会社 | 電子放出源用ペースト、これを用いた電子放出源および電子放出素子ならびにこれらの製造方法 |
| WO2013146750A1 (ja) * | 2012-03-30 | 2013-10-03 | アルプス電気株式会社 | 導電パターン形成基板の製造方法 |
| JPWO2013146750A1 (ja) * | 2012-03-30 | 2015-12-14 | アルプス電気株式会社 | 導電パターン形成基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW492039B (en) | 2002-06-21 |
| KR20010067331A (ko) | 2001-07-12 |
| US6468584B1 (en) | 2002-10-22 |
| JP4652548B2 (ja) | 2011-03-16 |
| KR100425838B1 (ko) | 2004-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4652548B2 (ja) | 導電性薄膜パターン基板の製造方法及び導電性薄膜パターン基板並びに表示素子 | |
| CN100437875C (zh) | 电子发射器件和其制造方法 | |
| TW445477B (en) | Field electron emission cathode and the method of manufacturing the same | |
| KR100289752B1 (ko) | 가스방전형 표시패널과 그 제조방법 | |
| KR20020007174A (ko) | 전계방출형 표시장치용 전면판 | |
| US7105200B2 (en) | Method of producing thick-film sheet member | |
| KR20060090433A (ko) | 평판 디스플레이 장치 및 이의 제조 방법 | |
| US8269210B2 (en) | Cathode assembly containing an ultraviolet light-blocking dielectric layer | |
| JPH021346B2 (ja) | ||
| JPH10134740A (ja) | 電界放出型表示素子 | |
| KR20010104960A (ko) | 전계방출소자용 캐소드 및 그 제조방법 | |
| TW486709B (en) | Field emission display cathode panel with inner via and its manufacturing method | |
| JPH09306395A (ja) | 平面型表示装置およびその製造方法 | |
| KR100724369B1 (ko) | 자외선 차폐층을 구비한 전계방출소자 및 그 제조 방법 | |
| JP2007188874A (ja) | 電子放出素子の製造方法、これにより製造された電子放出素子、それを適用したバックライト装置及び電子放出ディスプレイ装置 | |
| KR20030015396A (ko) | 전도성 물질로 제조된 전극이 제공된 페이스플레이트 | |
| US20100207922A1 (en) | Plasma display panel and method for manufacturing the same | |
| JP2519270Y2 (ja) | 蛍光表示管 | |
| TWI324785B (ja) | ||
| JP2000011927A (ja) | 立体グリッド付蛍光表示管の電極構造及び製造方法 | |
| JP2000011928A (ja) | 立体グリッド付蛍光表示管の電極構造及び製造方法 | |
| JPH021806Y2 (ja) | ||
| TWI260946B (en) | Field emission device and method of making same | |
| JPH0322843Y2 (ja) | ||
| KR100700528B1 (ko) | 자외선 차폐층을 구비한 전계방출소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101214 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101216 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |