JP2001190066A - スイッチング電源装置 - Google Patents

スイッチング電源装置

Info

Publication number
JP2001190066A
JP2001190066A JP2000255030A JP2000255030A JP2001190066A JP 2001190066 A JP2001190066 A JP 2001190066A JP 2000255030 A JP2000255030 A JP 2000255030A JP 2000255030 A JP2000255030 A JP 2000255030A JP 2001190066 A JP2001190066 A JP 2001190066A
Authority
JP
Japan
Prior art keywords
voltage
switch
circuit
control signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000255030A
Other languages
English (en)
Other versions
JP3327331B2 (ja
Inventor
Mizuki Utsuno
瑞木 宇津野
Toshitaka Shiga
利貴 志賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2000255030A priority Critical patent/JP3327331B2/ja
Publication of JP2001190066A publication Critical patent/JP2001190066A/ja
Application granted granted Critical
Publication of JP3327331B2 publication Critical patent/JP3327331B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 スイッチング電源装置のスタンバイモード時
の効率向上が要求されている。 【解決手段】 直流電源1の一端1aと他端1bとの間
にトランス2の1次巻線3と主スイッチ4と電流検出抵
抗5との直列回路を接続する。トランス2の2次巻線6
に出力整流平滑回路を介して負荷11を接続する。スイ
ッチ制御信号形成回路16を設ける。第1及び第2の制
御用電源回路22、26を設ける。スタンバイモード時
に断続信号を発生させ、トランジスタ43によって電圧
制御用トランジスタ33をオフにし、制御用電力の供給
を中断する。

Description

【発明の詳細な説明】
【0001】
【発明の属する分野】本発明は、正常負荷モ−ド(ノ−
マルモ−ド)と軽負荷モ−ド(スタンバイモ−ド)とを
有するスイッチング電源装置に関する。
【0002】
【従来の技術】テレビ及びビデオテ−プレコ−ダ等に使
用されるスイッチング電源装置は、受信、録画、再生等
のノ−マル(正常)モ−ドと、受信、録画、再生等の指
示を待っているスタンバイモ−ドで動作するように構成
されている。図1はこの種の従来のスイッチング電源装
置を示す。この図1において、例えば整流回路と平滑回
路とから成る直流電源1の一端1aと他端1bとの間に
は出力トランス2のインダクタンスを有する1次巻線3
とFETから成る主スイッチ4と電流検出手段としての
電流検出抵抗5との直列回路が接続されている。出力整
流平滑回路を構成するためにトランス2の2次巻線6に
対して整流ダイオ−ド7を介して平滑用コンデンサ8が
並列に接続されている。2次巻線6の極性及び整流ダイ
オ−ド7の極性は、主スイッチ4のオフ期間に整流ダイ
オ−ド7が導通するように決定されている。平滑用コン
デンサ8に接続された対の直流出力端子9、10間には
負荷11が接続されている。
【0003】図1のスイッチング電源装置は、主スイッ
チ4のオン・オフ制御によって出力端子9、10間の出
力電圧Voを一定に制御するためのスイッチ制御回路を
有する。このスイッチ制御回路は、電圧帰還制御信号形
成回路12と、発光ダイオ−ド13と、ホトトランジス
タ14と、電流帰還制御信号形成手段としての電流検出
抵抗5と、加算手段としての抵抗15と、スイッチ制御
信号形成回路16とから成る。なお、電圧帰還制御信号
形成回路12と発光ダイオ−ド13とホトトランジスタ
14とによって電圧帰還制御信号形成手段が形成されて
いる。
【0004】電圧帰還制御信号形成回路12は、出力端
子9、10間に接続された電圧検出回路としての電圧検
出抵抗17、18と、基準電圧源を構成するための抵抗
19及びツェナ−ダイオ−ド20と、誤差信号形成回路
即ち誤差増幅器としてのトランジスタ21とから成る。
トランジスタ21のベ−スは電圧検出抵抗17、18の
分圧点に接続され、エミッタは基準電圧源としてのツェ
ナ−ダイオ−ド20に接続されている。ツェナ−ダイオ
−ド20は抵抗19を介して直流出力端子9、10間に
接続されている。従ってトランジスタ21のコレクタ電
流は検出電圧と基準電圧との差に対応して変化する。電
圧帰還制御信号形成回路12の出力を光信号に変換する
ために出力端子9とトランジスタ21のコレクタとの間
の発光ダイオ−ド13が接続されている。発光ダイオ−
ド13に光結合されたホトトランジスタ14は、第1の
制御用電源回路22の出力ライン23とスイッチ制御信
号形成回路16の帰還制御信号入力ライン24との間に
接続されている。電流検出抵抗5は抵抗15を介して帰
還制御信号入力ライン24に接続されているので、電圧
帰還制御信号I2と主スイッチ4のドレイン電流I1を示
す電流帰還制御信号との加算値を示す合成帰還制御電圧
Vfを入力ライン24に得ることができる。
【0005】スイッチ制御信号形成回路16は、図2
(B)に示すようにライン24の帰還制御電圧Vfと基
準電圧Vrとを比較して図2(A)に示すオン・オフ制
御信号を形成し、これをライン25から主スイッチ4の
制御端子即ちゲ−トに送る。この例では、図2(A)の
主スイッチ4のオフ期間Toffが一定に保たれ、主スイ
ッチのオン期間Tonが帰還制御信号Vfによって制御さ
れる。例えば、出力電圧Voが目標値よりも高くなる
と、帰還制御信号Vfの電圧値も高くなるので、三角波
の立上り時点t1から基準電圧Vrを横切るまでの時間T
onが短くなる。なお、1次巻線3はインダクタンスを有す
るので、電流I1は主スイッチ4のオン期間に傾斜を有し
て立上り、図2(B)に示す帰還制御信号Vfが得られ
る。
【0006】スイッチ制御信号形成回路16の駆動電力
を供給するために、前述した第1の制御用電源回路22
の他に第2の制御用電源回路26及び起動抵抗27が設
けられている。
【0007】第1の制御用電源回路22は第1の値の電
圧を制御信号形成回路16の一部即ち第1の部分に供給
すると共にホトトランジスタ14及び第2の制御用電源
回路26に供給するものであって、1次巻線3及び2次
巻線6に電磁結合された3次巻線28と、ダイオ−ド2
9と、平滑用コンデンサ30とから成る。平滑用コンデ
ンサ30はダイオ−ド29を介して3次巻線28に並列
に接続されており、ダイオ−ド29は主スイッチ4のオ
フ期間に3次巻線28によってオンになる方向性を有し
ているので、ほぼ一定に制御された出力は平滑用コンデ
ンサ8の電圧に比例した電圧が3次巻線28に得られ、
これによってコンデンサ30が充電される。コンデンサ
30の一端は第1の電源ライン23に接続され、他端は
直流電源1の他端1b及びスイッチ制御信号形成回路1
6のグランドライン31に接続されている。第1の電源
ライン23はスイッチ制御信号形成回路16に接続され
ていると共に起動抵抗27を介して直流電源1の一方の
端子1aに接続されている。
【0008】第2の制御用電源回路26は第2の電源を
ライン32からスイッチ制御信号形成回路16の残部即
ち第2の部分に定電圧を供給するための定電圧制御回路
であって、定電圧制御用トランジスタ33と、抵抗34
と、定電圧源としてのツェナ−ダイオ−ド35とから成
る。npn型トランジスタ33のコレクタは第1の電源
ライン23に接続され、このエミッタは第2の電源ライ
ン32に接続され、このベ−スは抵抗34を介して第1
の電源ライン23に接続されている。ツェナ−ダイオ−
ド35はトランジスタ33のベ−スとグランドライン3
1との間に接続されている。従って、第2の電源ライン
32にはトランジスタ33によって定電圧化された第2
の電圧が得られ、これがスイッチ制御信号形成回路16
に供給される。なお、ライン32の第2の電圧はライン
23の第1の電圧よりも低い。
【0009】このスイッチング電源装置は、スタンバイ
時における効率向上を図るために、モ−ド指定信号発生
器36と、モ−ド切換用トランジスタ37と、抵抗38
とを有する。モ−ド指定信号発生器36は、負荷11が
ノ−マルモ−ド(正常状態)の時に低レベル又はグラン
ドレベルから成る第1の電圧レベルの連続から成る第1
のモ−ド指定信号を発生し、負荷11がノ−マルモ−ド
時の値よりも十分に小さいスタンバイモ−ド時に前記第
1の電圧レベルとこれよりも高い第2の電圧レベルとが
交互に配置された図3(A)に示す断続信号から成る第
2のモ−ド指定信号を発生する。図3(A)においてt
1〜t2は第2の電圧レベル期間T2を示し、t2〜t3は
第1の電圧レベル期間T1を示す。第1の電圧レベル期間T1
は主スイッチ4の正常時のオン・オフ周期よりも長く設
定されている。
【0010】モ−ド切換用スイッチとしてのトランジス
タ37のコレクタは抵抗38を介して発光ダイオ−ド1
3のカソ−ドの接続され、このエミッタは下側の出力端
子10に接続され、このベ−スはモ−ド指定信号発生器
36に接続されている。従って、トランジスタ37は、
図3(A)のモ−ド指定信号が第2の電圧レベルの期間T
2にオンになり、発光ダイオ−ド13の電流を増大させ
る。これにより、見掛上出力電圧が高くなった状態にな
り、図3(B)のt1〜t2区間に示すように主スイッチ
4に対するオン・オフ制御信号の供給が停止する。図3
(A)の第1の電圧レベル期間T1には、トランジスタ37
がオフになり、図3(B)のt2〜t3区間に示すようにノ
−マルモ−ド時と同様にオン・オフ制御信号が形成さ
れ、主スイツチ4に供給される。スタンバイモ−ド時
に、図3(B)のt1〜t2に示すようにオン・オフ制御
の休止期間を設けると、所定時間内における主スイッチ
のスイッチング回数を減らすことができ、主スイッチの
スイッチング損失の平均値が減少し、効率向上を図るこ
とができる。
【0011】
【発明が解決しようとする課題】ところで、図1の従来
のスイッチング電源装置は、スタンバイモ−ド時に発光
ダイオ−ド13の電流を制御するように構成されてお
り、スイッチ制御信号形成回路16に対する電力供給
は、スタンバイモ−ド時においてもノ−マルモ−ド時と
同様に行われている。従って、スタンバイモ−ドにおけ
るスイッチ制御信号形成回路16の電力損失が大きく、
スイッチング電源装置のスタンバイモ−ド時の効率が低
くなった。
【0012】そこで、本発明の目的は、スタンバイモ−
ド又は軽負荷モ−ド時の効率を高くすることができるス
イッチング電源装置を提供することにある。
【0013】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、直流電源の電圧をオン
・オフするための少なくとも1つのスイッチを有するDC
−DCコンバ−タ回路と、前記スイッチをオン・オフ制御
するためのスイッチ制御信号を形成し、このスイッチ制
御信号を前記スイッチに供給するスイッチ制御信号形成
回路と、前記スイッチ制御信号形成回路に電力を供給す
るための制御用電源回路と、前記コンバータ回路に接続
された負荷が正常負荷である時には、第1の電圧レベル
の連続から成る第1のモ−ド指定信号を発生し、前記負
荷が前記正常負荷よりも軽い軽負荷又は無負荷の時に
は、第1の電圧レベルと第2の電圧レベルとが交互に配
置され且つ前記第1の電圧レベルの区間が正常負荷時の
前記スイッチのオン・オフ周期よりも長く設定された断
続信号から成る第2のモ−ド指定信号を発生するモ−ド
指定信号発生手段と、前記モ−ド指定信号発生手段から
前記第2の電圧レベルの出力が発生している時に、前記
スイッチ制御信号形成回路の一部に対する前記制御用電
源回路からの電力供給を制限又は遮断するための電力制
御手段とを備え、前記スイッチ制御信号形成回路は、前
記モ−ド指定信号発生手段から前記第1の電圧レベルの
信号が発生している時に前記スイッチをオン・オフ制御
し、前記モ−ド指定信号発生手段から前記第2の電圧レ
ベルの信号が発生している時に前記スイッチをオフ状態
に保つものであることを特徴とするスイッチング電源装
置に係わるものである。
【0014】なお、請求項2に示すように、第1及び第
2の制御用電源回路を設け、第2の制御用電源回路を定
電圧化された電圧を供給するように構成し、モ−ド指定
信号発生手段の出力が第2の電圧レベルの時に第2の制
御用電源回路からの電力供給を制限又は遮断することが
望ましい。また、請求項3に示すように、モード指定信
号が第2の電圧レベルの時に制御信号形成回路の全部に
対する電力供給を制限又は遮断することができる。ま
た、請求項4に示すように、電圧帰還制御信号形成回路
の一部の電源電圧をモード指定信号発生手段の出力が第
2の電圧レベルの時に制限又は遮断することができる。
また、請求項5及び6に示すように、コンバ−タ回路を
トランスの1次巻線とスイッチとの直列回路と、2次巻
線と、出力整流平滑回路とで構成し、電圧帰還制御信号
と電流帰還制御信号との合成信号でスイッチのオン終了
時点を決定することができる。また、請求項6に示すよ
うに、安定化された第2の電圧を供給するための第2の
制御用電源回路を設けることができる。また、請求項7
に示すように制御信号形成回路を、比較器、鋸波発生用
コンデンサ等で構成することができる。また、請求項8
に示すように第2の制御用電源回路を兼用して電圧制御
信号形成回路への電力供給の制限又は遮断を行うことが
できる。また、請求項9に示すようにモ−ド指定信号に
よって比較回路の出力ラインの方形波パルスの伝送を制
御することができる。
【0015】
【発明の効果】各請求項の発明によれば、軽負荷又は無
負荷モ−ド時におけるモード指定信号が第2の電圧レベ
ルにある期間にスイッチ制御信号形成回路の一部又は全
部に対する電力供給を制限又は遮断するので、スイッチ
制御信号形成回路における電力損失を低減し、効率向上
を図ることができる。また、請求項5〜9の発明によれ
ば、軽負荷時又は無負荷時の電力損失の低減を容易且つ
確実且つ簡単な回路で達成することができる。
【0016】
【実施形態】次に、図4〜図10を参照して本発明の実
施形態及び実施例を説明する。但し、図4〜図10にお
いて図1と実質的に同一の部分には同一の符号を付して
その説明を省略する。
【0017】
【第1の実施形態】図4に示す本発明の第1の実施形態
例に従うスイッチング電源装置は、図1のスイッチング
電源装置にモード設定用発光ダイオード41と、ホトト
ランジスタ42と、制御電源遮断用トランジスタ43と
から成る電力制御手段を付加し、更にオフ制御用トラン
ジスタ44を付加した他は図1と同様に構成したもので
ある。なお、主スイッチの制御回路は、電圧帰還制御信
号形成回路12、発光ダイオ−ド13、ホトトランジス
タ14、抵抗5、15、及び制御信号形成回路16で構
成されている。
【0018】この実施形態では、モード指定信号発生手
段が、モード指定信号発生器36とトランジスタ37と
抵抗38と発光ダイオード41とホトトランジスタ42
とで構成されている。モード設定用発光ダイオード41
のアノードは一方の直流出力端子9に接続され、このカ
ソードは抵抗38とモード切換用トランジスタ37とを
介して他方の直流出力端子10に接続されている。図4
のモード指定信号発生器36は図1のこれと同様にノー
マルモードの時には第1の電圧レベル即ち低レベル又は
グランドレベルの第1のモード指定信号を発生し、軽負
荷又は無負荷のスタンバイモードの時には低レベル(第
1の電圧レベル)と高レベル(第2の電圧レベル)とを
交互に有する第2のモード指定信号を発生する。従って
トランジスタ37はノーマルモード時の全期間とスタン
バイモードの主スイッチ動作期間とにおいてオフにな
り、スタンバイモードのオフ期間にオンになる。このた
め、モード設定用発光ダイオード41はスタンバイモー
ドの時に間欠的に発光する。モード設定用ホトトランジ
スタ42のコレクタはコンデンサ30の一端に接続さ
れ、このエミッタはトランジスタ43及び44のベース
に接続されている。電力制御手段を構成するための制御
電源遮断用スイッチとしてのnpn型トランジスタ43
のコレクタは第2の制御用電源回路26の定電圧制御用
トランジスタ33のベースに接続され、このエミッタは
グランドライン31に接続されている。従って、スタン
バイモード時にトランジスタ43がオンになると、定電
圧制御用トランジスタ33がオフになり、ライン32に
よる電力供給が遮断される。従って、トランジスタ33
はスタンバイモード時における電力制御手段としても機
能している。
【0019】オフ制御用スイッチとしてのnpn型トラ
ンジスタ44のコレクタはライン45によってスイッチ
制御信号形成回路16に接続され、このエミッタはグラ
ンドライン31に接続されている。このオフ制御用トラ
ンジスタ44は、スタンバイモード時に断続的にオン・
オフし、これがオンの時にスイッチ制御信号形成回路1
6における主スイッチ4のオン・オフ制御信号の形成が
中断される。
【0020】図4の制御信号形成回路16は、スイッチ
制御回路を構成するものであって、大別して図5に示す
ように鋸波発生回路51、参照電圧発生回路52、比較
回路53、駆動回路54、オン終了時点決定回路55、
オフ保持回路56を有している。鋸波発生回路51は、
オン終了時点決定回路55の出力及びオフ保持回路56
の出力で制御されて図7に鋸波電圧V2 を発生する。参
照電圧発生回路52はオン終了時点決定回路55の出力
及びオフ保持回路56の出力で制御されて図7(A)に
示す参照電圧V1 を出力する。比較回路53は鋸波電圧
V2 と参照電圧V1 とを比較して図7(H)の制御信号
を形成するための比較出力を発生する。駆動回路54は
比較回路53の出力で制御されて図7(H)に示す方形
波の制御信号をライン25を介して図4の主スイッチ4
に供給する。オン終了時点決定回路55は図7(E)に
示すライン24の帰還制御信号Vf と内蔵している基準
電圧Vr とを比較し、帰還制御信号Vf が基準電圧Vr
に達したことを示す信号を主スイッチ4のオン終了時点
決定信号として出力する。このオン終了時点t1 はオフ
開始時点に相当する。オフ保持回路56は駆動回路54
のオフ帰還を示す信号を保持してオン終了時点決定信号
と同様に鋸波発生回路51及び参照電圧発生回路52を
制御する。
【0021】第1の電源ライン23は、制御信号形成回
路16の一部即ち第1の部分としての鋸波発生回路51
及び駆動回路54に接続されている。第2の電源ライン
32は制御信号形成回路16の残部即ち第2の部分とし
ての鋸波発生回路51、参照電圧発生回路52、比較回
路53、駆動回路54、及びオン終了時点決定回路55
に接続されている。
【0022】図6は図5の各部を詳しく示す回路図であ
る。鋸波発生回路51は、鋸波発生用コンデンサ61
と、充電用トランジスタ62と、抵抗63、64と、ツ
ェナーダイオード65と、放電用抵抗66とから成る。
コンデンサ61の一端は定電圧充電回路を形成するトラ
ンジスタ62を介して第1の電源ライン23に接続さ
れ、この他端はグランドライン31に接続されている。
トランジスタ62のベースとグランドライン31との間
には定電圧源としてツェナーダイオード65が接続さ
れ、第2の電源ライン32とトランジスタ62のベース
との間にはベース電流供給用抵抗63が接続されてい
る。従って、コンデンサ61は、ツェナーダイオード6
5のツェナー電圧からトランジスタ62のベース・エミ
ッタ間電圧を差し引いた値に定電圧充電される。図7に
おいて、t0 〜t1 区間にはトランジスタ62がオンに
なるので、コンデンサ61の電圧V2 は5Vとなる。図
7のt1 〜t4 の主スイッチ4のオフ期間にはトランジ
スタ62もオフになるので、コンデンサ61に並列接続
された放電回路形成用抵抗66を介してコンデンサ61
の電荷が放出され、この電圧V2 は図7(A)に示すよ
うに徐々に低下する。トランジスタ62のベースは抵抗
64を介してオン終了時点決定回路55とオフ保持回路
56とに接続されているので、トランジスタ62は図7
のt0 〜t1 のオン期間にオンになり、t1 〜t4 のオ
フ期間にオフになる。
【0023】参照電圧発生回路52は2つの抵抗67、
68から成る。2つの抵抗67、68の直列回路の一端
は第2の電源ライン32に接続され、他端はオン終了時
点決定回路55及びオフ保持回路56の出力ライン69
に接続されている。図7(A)に示す参照電圧V1 は2
つの抵抗67、68の接続点即ち分圧点70に得られ
る。図7の主スイッチ4のオン期間Tonには、ライン6
9がグランドから開放されているので、分圧点70の参
照電圧V1 は約6.5Vになる。他方、オフ期間Toff
にはライン69がグランドに接続されるので、参照電圧
V1 は3.5Vになる。
【0024】比較回路53は8個のトランジスタ71、
72、73、74、75、76、77、78と1つの抵
抗79とから成る。pnp型トランジスタ71のベース
は鋸波電圧V2 を与えるコンデンサ61の一端に接続さ
れ、このエミッタはpnp型トランジスタ75を介して
第2の電源ライン32に接続され、このコレクタはnp
n型トランジスタ73を介してグランドライン31に接
続され且つトランジスタ73、74のベースに接続され
ている。pnp型トランジスタ72のベースは参照電圧
V1 を与える分圧点70に接続され、このエミッタはト
ランジスタ75を介して第2の電源ライン32に接続さ
れ、このコレクタはnpn型トランジスタ74を介して
グランドライン31に接続されていると共にnpn型ト
ランジスタ76のベースに接続されている。トランジス
タ76のコレクタはpnp型トランジスタ78を介して
第2の電源ライン32に接続され、このエミッタはグラ
ンドライン31に接続されている。pnp型トランジス
タ75、77、78のエミッタは第2の電源ライン32
にそれぞれ接続されている。トランジスタ75のベース
はトランジスタ77のベースに接続され且つ抵抗79を
介してグランドライン31に接続されている。トランジ
スタ77のコレクタは抵抗79を介してグランドライン
31に接続され、このベースはトランジスタ78のベー
スに接続されている。
【0025】この比較回路53において図7のオン期間
Tonには、V1 >V2 であるので、トランジスタ72は
オフであり、比較出力段のトランジスタ76もオフであ
る。このためトランジスタ76のコレクタは高レベルに
なる。他方、オフ期間Toffには、V2 >V1 であるの
で、トランジスタ72がオンになり、トランジスタ76
もオンになる。このため、トランジスタ76のコレクタ
は低レベルになる。なお、トランジスタ76のコレクタ
はライン45によって図4のトランジスタ44に接続さ
れている。即ち、図4のトランジスタ44が図6のトラ
ンジスタ76に並列に接続されている。
【0026】駆動回路54は、8個のトランジスタ8
0、81、82、83、84、85、86、87と抵抗
88とから成る。pnp型トランジスタ80、82、8
4のエミッタは第2の電源ライン32に接続され、これ
等のベースは抵抗79を介してグランドライン31に接
続されている。トランジスタ80のコレクタはnpn型
トランジスタ81のコレクタ及びトランジスタ85のベ
ースに接続されている。npn型トランジスタ81のベ
ースは比較回路53のトランジスタ76のコレクタに接
続され、このエミッタはグランドライン31に接続され
ている。npn型トランジスタ83のコレクタはトラン
ジスタ82のコレクタ及びトランジスタ87のベースに
接続され、このエミッタはグランドライン31に接続さ
れ、このベースは比較回路53のトランジスタ76のコ
レクタに接続されている。npn型トランジスタ85の
コレクタはトランジスタ84のコレクタ及びnpn型ト
ランジスタ86のベースに接続されている。トランジス
タ86のコレクタは第1の電源ライン23に接続され、
エミッタはトランジスタ87を介してグランドライン3
1に接続されていると共に抵抗88を介して制御信号出
力ライン25に接続されている。制御信号出力ライン2
5には図7(H)に示す方形波パルスの制御信号が得ら
れる。
【0027】オン終了時点決定回路55は、比較器89
と、基準電圧源用抵抗90、91と、トランジスタ92
とから成る。比較器89の正入力端子は帰還制御信号ラ
イン24に接続され、この負入力端子は基準電圧ライン
93に接続されている。基準電圧源を構成する2つの抵
抗90、91の直列回路は第2の電源ライン32とグラ
ンドライン31との間に接続され、これ等の分圧点に接
続されたライン93に基準電圧Vr を出力する。比較器
89は図7(E)に示すように合成の帰還制御信号Vf
と基準電圧Vr とを比較し、三角波状の帰還制御信号V
f が基準電圧Vr に達した時に図7(G)に示す高レベ
ル出力を発生する。npn型トランジスタ92のベース
は比較器89の出力端子に接続され、このコレクタは出
力ライン69に接続され、このエミッタはグランドライ
ン31に接続されている。従って、トランジスタ92は
帰還制御信号Vf が基準電圧Vr に達した時にオンにな
る。なお、比較器89の一方の電源端子は第2の電源ラ
イン32に接続され、他方の電源端子はグランドライン
31に接続されている。
【0028】オフ保持回路56はnpn型トランジスタ
94から成る。このトランジスタ94のコレクタはライ
ン69に接続され、このエミッタはグランドライン31
に接続され、このベースは駆動回路54のトランジスタ
81のコレクタに接続されている。従って、駆動回路5
4のトランジスタ81がオフの時にのみオフ保持回路5
6のトランジスタ94がオンになる。オン終了時点決定
回路55のトランジスタ92及びオフ保持回路56のト
ランジスタ94がオンの時には、ライン69がグランド
レベルになり、鋸波発生回路51の充電用トランジスタ
62がオフになり、コンデンサ61は放電状態になり、
この電圧V2 は図7(A)のオフ期間Toff に示すよう
に徐々に低下する。また、オフ期間Toff には参照電圧
V1 が3.5Vに低下する。図7のt4 時点で鋸波電圧
V2 が参照電圧V1 よりも低くなると、比較回路53の
トランジスタ76がオフになり、このコレクタが高レベ
ルになるために、トランジスタ81がオンになり、オフ
保持回路56のトランジスタ94がオフに戻る。
【0029】
【ノーマルモード時の動作】ノーマルモード時には、図
4のモード指定信号発生器36が低レベル即ちグランド
レベルから成る第1のモード指定信号を発生するので、
トランジスタ37はオフであり、トランジスタ43、4
4もオフである。従って、スイッチ制御信号形成回路1
6は正常に動作し、図7(H)の制御信号を連続的に発
生する。図7(H)の制御信号に制御されて主スイッチ
4がオンしている期間Tonには、直流電源1と1次巻線
3と主スイッチ4と電流検出用抵抗5とから成る閉回路
に電流I1 が流れる。1次巻線3はインダクタンスを有
するので、電流I1 は図7(B)に示すように傾斜を有
して増大し、電流検出用抵抗5の電圧V5 が電流I1 の
波形に対応して図7(C)に示すように変化し、電流I
1 の帰還情報を含む帰還制御信号Vf も図7(E)に示
すように傾斜を有して増大する。なお、ライン24の電
圧Vf は電圧帰還制御によってホトトランジスタ14を
通って抵抗15に流れる電流I2 に基づく図7(D)に
示す抵抗15の電圧V15即ち電圧帰還制御信号と電流検
出抵抗5の電圧V5 即ち電流帰還制御信号との加算値に
なる。ライン24の合成された帰還制御信号Vf は図6
の比較器89で基準電圧Vr と比較され、オン終了時点
t1 が決定される。t1 のオン終了時点には比較器89
から狭い高レベルパルスが発生し、これが図7(G)に
示すようにトランジスタ92のベース・エミッタ間電圧
BEとなり、トランジスタ92がオンになり、オン期間
Tonが終了すると同時にオフ期間Toff が開始する。オ
フ期間Toff は、オフ保持回路56で保持される。抵抗
66を介したコンデンサ61の放電速度は一定であるの
で、オフ期間Toff は一定の時間幅となる。
【0030】主スイッチ4がt1 でオフに転換すると、
主スイッチ4のドレイン・ソース間電圧VDSは図7
(F)に示すように高くなる。本実施例のコンバータ回
路はフライバック型即ちリバース型に形成されているの
で、主スイッチ4のオン期間にトランス2のコアに蓄積
された磁気エネルギーが主スイッチ4のオフ期間に放出
され、ダイオード7及び29が導通し、コンデンサ8、
30が充電される。図7のt2 時点でトランス2の蓄積
エネルギーの放出が終了すると、トランス2の各巻線
3、6、28の電圧が振動し、主スイッチ4の電圧も振
動する。
【0031】図7のt3 時点で出力電圧V0 が上昇し、
出力電圧帰還制御に基づく抵抗15の電圧V15が図7
(D)に示すように高くなると、ライン24の帰還制御
信号Vf がレベルシフトされた状態となり、図7のt0
〜t1 期間よりも短いt4 〜t5 で帰還制御信号Vf が
基準電圧Vr に達し、主スイッチ4のオン期間Tonが短
くなる。これにより、出力電圧V0 を基準値に戻す動作
が生じる。出力電圧V0が基準値よりも低下した時には
上記の上昇時と逆の動作になる。
【0032】
【スタンバイモード時の動作】次に、図8を参照してス
タンバイモード時の動作を説明する。スタンバイモード
時には、モード指定信号発生器36から図8(E)に示
す断続信号から成る第2のモ−ド指定信号即ちスタンバ
イ信号が発生する。このスタンバイ信号は図3(A)の
信号と同一であり、t1 〜t2 の高レベルの第2の電圧
レベル期間T2とt2 〜t3 の低レベル又はグランドレ
ベルの第1の電圧レベル期間T1 とを交互に有する。t
1 〜t2 の第2のレベル期間T2 では、図4のトランジ
スタ37がオンになり、発光ダイオード41が発光し、
ホトトランジスタ42がオンになり、トランジスタ4
3、44が図8(D)に示すようにオンになる。トラン
ジスタ43がオンになると、トランジスタ33が図8
(B)に示すようにオフになり、第2の電源ライン32
による電力供給が中断される。従って、第2の電源ライ
ン32に接続された各回路51〜56における電力損失
が低減する。また、図4のトランジスタ44のオンによ
って、図6のトランジスタ76のコレクタがグランドに
接続され、駆動回路54がオフ状態になる。
【0033】図8のスタンバイ信号が低レベル又はグラ
ンドレベルの第1の電圧レベルになるt2 〜t3 期間で
は、図4のトランジスタ37がオフになるのでトランジ
スタ43、44もオフになり、スイッチング電源装置は
ノーマルモード時と同様に動作する。即ち、スタンバイ
モード期間であっても出力電圧V0 が図8(A)のよう
に発生し、ホトトランジスタ14に図8(C)に示すよ
うに電流I2 が流れ、また、第2の制御用電源回路26
のトランジスタ33が図8(B)に示すようにオンにな
るので、ライン25から主スイッチ4に図8(F)のt
2 〜t3 に示すように制御信号が供給され、主スイッチ
4がオン・オフ動作する。
【0034】上述から明らかなようにスタンバイモード
時には、図8のt1 〜t2 に示すように主スイッチ4の
オン・オフ休止期間があるので、主スイッチ4の単位時
間当りのスイッチング回数が減少し、スイッチング損失
が小さくなる。また、休止期間において、制御回路即ち
制御信号形成回路16への電力供給を中断しているの
で、スタンバイ時における制御信号形成回路16の電力
損失も大幅に軽減できる。なお、スタンバイモード時に
は負荷11がノーマルモード時に比べて小さい軽負荷又
は無負荷であるので、休止期間t1 〜t2 においてコン
デンサ8から負荷11に電力を継続して供給することが
できる。
【0035】
【第2の実施形態】次に、図9を参照して第2の実施形
態のスイッチング電源装置を説明する。但し、図9及び
後述する図10において図1及び図4と実質的に同一の
部分には同一の符号を付してその説明を省略する。図9
のスイッチング電源装置は図4の回路からトランジスタ
43,44を省き、この代りに電力制御手段100を設
け、この中にホトトランジスタ42’を接続し、且つ電
圧帰還制御信号形成手段の一部であるホトトランジスタ
14をスイッチ100の出力側に接続し、且つ保護用ツ
エナーダイオード103を設け、この他は図4と同一に
構成したものである。
【0036】電力制御手段100は、NPN型トランジ
スタ101と抵抗102とホトトランジスタ42’とか
ら成る。トランジスタ101は第1の制御用電源回路2
2の出力ライン23と制御信号形成回路16、第2の制
御用電源回路26、及びホトトランジスタ14との間に
接続されている、抵抗102はトランジスタ101のコ
レクタ側のライン23とトランジスタ101のベースと
の間に接続されている。ホトトランジスタ42’はトラ
ンジスタ101のベースとグランド即ち他方の電源端子
1bとの間に接続され、また図4と同様にモード指定用
発光ダイオード41に光結合されている。なお、ホトト
ランジスタ42’のエミッタをトランジスタ101のエ
ミッタに接続することができる。スタンバイモードの時
には発光ダイオード41が発光し、ホトトランジスタ4
2’がオンになり、トランジスタ101はオフになる。
ノーマルモードの時には発光ダイオード41が非発光で
あり、ホトトランジスタ42’はオフであり、トランジ
スタ101はオンになる。コンデンサ30に並列に接続
されたツエナーダイオード103はホトトランジスタ4
2’、14、トランジスタ101等の保護のために設け
られている。
【0037】図9のスイッチング電源装置では、モード
指定信号が第1の電圧レベルの時にはトランジスタ10
1がオンになり、ここに接続されている全ての回路に電
力が供給され、モード指定信号が第2の電圧レベルの時
にトランジスタ101に接続されている制御信号形成回
路16の全部、第2の制御用電源回路26、電圧帰還制
御信号形成手段の一部であるホトトランジスタ14の電
力供給が遮断される。従って、この第2の実施形態によ
れば、スタンバイモード時の節電が第1の実施形態より
も更に高レベルに達成される。
【0038】
【第3の実施形態】図10に示す第3の実施形態のスイ
ッチング電源装置は、図9のホトトランジスタ14の接
続箇所を変更し、この他は図9と同一に構成したもので
ある。即ち、ホトトランジスタ14は図4と同様に第1
の制御用電源回路22に直接に接続されている。
【0039】第3の実施例においても制御信号形成回路
16の全部に対する電力供給は、モード指定信号が第2
の電圧レベルの時に遮断されるので大幅な節電効果が得
られる。
【0040】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) 主スイッチ4をオン・オフ制御するためのスイ
ッチ制御信号形成回路16の構成を種々変形できる。例
えば、コンデンサ61の充電又は放電の制御によっても
PWMパルスの幅制御又はPWMパルスの間欠的発生を
行うことができる。 (2) 主スイッチ4をバイポーラトランジスタ等の半
導体スイッチに置 き換えることができる。また、図
4、図6、図9及び図10の制御のための種々のトラン
ジスタをFET等の半導体スイッチに置き換えることが
できる。 (3) 発光ダイオード13、41とホトトランジスタ
14、42又は42’との光結合回路を省いて電気的に
結合する回路構成とすることができる。 (4) 3次巻線28を独立に設けないで、2次巻線6
の一部を3次巻線28として兼用することができる。 (5) トランス2にスタンバイ用負荷のための4次巻
線を設け、ここに整流平滑回路を接続し、この整流平滑
回路に主負荷11よりも軽いスタンバイ用負荷を接続す
ることができる。 (6) スタンバイモード時の休止期間T2 に第2の制
御用電源回路26のトランジスタ33をオフにするのみ
で十分に節電できる場合には、トランジスタ44を省く
ことができる。 (7) ダイオード7をトランジスタ又はFETに基づ
く整流素子とすること、又はダイオードとトランジスタ
又はFETとの並列回路から成る同期整流素子又は回路
とすることができる。 (8) コンバータ回路をフォワード型即ち主スイッチ
4のオン期間にダイオード7がオンになる形式に構成す
ることができる。 (9) コンバータ回路を1個の主スイッチ4とトラン
ス2との組み合せで構成せずに、ハーフブリッジ型、フ
ルブリッジ型、プッシュプル型等の種々のコンバータ回
路とすることができる。 (10) 図6でカーレントミラー回路を構成している
トランジスタ75、77、78、80、82、84等を
省いた構成にすることができる。 (11) 定電圧制御用トランジスタ33のオン・オフ
制御で制御用電源26をオン・オフする代りに、電源を
オン・オフする専用のスイッチを例えばライン32に設
けて制御用電源をオン・オフすることができる。 (12) 電圧帰還制御信号と電流帰還制御信号とを加
算器を使用して加算して合成の帰還制御信号Vf を作る
ことができる。 (13) モード指定信号のノーマルモード時に、第1
の電圧レベルを高レベル、スタンバイモード時の第2の
電圧レベルを低レベルとして、これに基づいて制御され
る素子の極性を逆にすることができる。例えば、モード
指定信号が低レベルの第2の電圧レベル時に発光ダイオ
ード41を非発光とし、ホトトランジスタ42又は4
2’によってトランジスタ33又は101をオフに制御
することができる。また、この場合には図9及び図10
のライン23と制御信号形成回路16等との間にホトト
ランジスタ42’を直接に接続し、このホトトランジス
タ42’によって電力供給の遮断又は制御を行うことが
できる。 (14) 図4、図9及び図10ではモード指定信号が
第2の電圧レベル(高レベル)の時にトランジスタ3
3、101をオフ状態即ち遮断状態に制御したが、この
代りに制御信号形成回路16等に供給する電流又は電圧
を所定値以下に制限するようにトランジスタ33、10
1のインピ−ダンスを制御することができる。
【図面の簡単な説明】
【図1】従来のスイッチング電源装置を示す回路図であ
る。
【図2】図1の主スイッチの制御信号及び帰還制御信号
を示す波形図である。
【図3】図1のスイッチング電源装置のスタンバイ信号
及びこの時の主スイッチの制御信号を示す波形図であ
る。
【図4】本発明の第1の実施形態のスイッチング電源装
置を示す回路図である。
【図5】図4のスイッチ制御信号形成回路を示すブロッ
ク図である。
【図6】図4のスイッチ制御信号形成回路を詳しく示す
回路図である。
【図7】ノーマルモード時における図4及び図6の各部
の状態を示す波形図である。
【図8】スタンバイモード時における図4の各部の状態
を示す波形図である。
【図9】本発明の第2の実施形態のスイッチング電源装
置を示す回路図である。
【図10】本発明の第3の実施形態のスイッチング電源
装置を示す回路図である。
【符号の説明】
2 トランス 3 1次巻線 4 主スイッチ 22 第1の制御用電源回路 26 第2の制御用電源回路 33 電圧制御用トランジスタ 37 スタンバイ制御用トランジスタ 41 スタンバイ用発光ダイオード 42 スタンバイ用ホトトランジスタ 43 制御用電源オフ用トランジスタ 44 オフ制御用トランジスタ
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5H730 AA14 AS01 AS23 BB43 BB57 DD04 EE02 EE07 EE59 FD01 FD41 FF02 FF19 FG05 VV03 VV06

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 直流電源の電圧をオン・オフするための
    少なくとも1つのスイッチを有するDC−DCコンバ−タ回
    路と、 前記スイッチをオン・オフ制御するためのスイッチ制御
    信号を形成し、このスイッチ制御信号を前記スイッチに
    供給するスイッチ制御信号形成回路と、 前記スイッチ制御信号形成回路に電力を供給するための
    制御用電源回路と、 前記コンバータ回路に接続された負荷が正常負荷である
    時には、第1の電圧レベルの連続から成る第1のモ−ド
    指定信号を発生し、前記負荷が前記正常負荷よりも軽い
    軽負荷又は無負荷の時には、第1の電圧レベルと第2の
    電圧レベルとが交互に配置され且つ前記第1の電圧レベ
    ルの区間が正常負荷時の前記スイッチのオン・オフ周期
    よりも長く設定された断続信号から成る第2のモ−ド指
    定信号を発生するモ−ド指定信号発生手段と、 前記モ−ド指定信号発生手段から前記第2の電圧レベル
    の出力が発生している時に、前記スイッチ制御信号形成
    回路の一部に対する前記制御用電源回路からの電力供給
    を制限又は遮断するための電力制御手段とを備え、前記
    スイッチ制御信号形成回路は、前記モ−ド指定信号発生
    手段から前記第1の電圧レベルの信号が発生している時
    に前記スイッチをオン・オフ制御し、前記モ−ド指定信
    号発生手段から前記第2の電圧レベルの信号が発生して
    いる時に前記スイッチをオフ状態に保つものであること
    を特徴とするスイッチング電源装置。
  2. 【請求項2】 直流電源の電圧をオン・オフするための
    少なくとも1つのスイッチを有するDC−DCコンバ−タ回
    路と、 前記スイッチをオン・オフ制御するためのスイッチ制御
    信号を形成し、このスイッチ制御信号を前記スイッチに
    供給するスイッチ制御信号形成回路と、 前記スイッチ制御信号形成回路の第1の部分に第1の値
    の電圧を供給するための第1の制御用電源回路と、 前記スイッチ制御信号形成回路の第2の部分に前記第1
    の値よりも低く且つ定電圧化された第2の値の電圧を供
    給するための第2の制御用電源回路と、 前記コンバータ回路に接続された負荷が正常負荷である
    時には、第1の電圧レベルの連続から成る第1のモ−ド
    指定信号を発生し、前記負荷が前記正常負荷よりも軽い
    軽負荷又は無負荷の時には、第1の電圧レベルと第2の
    電圧レベルとが交互に配置され且つ前記第1の電圧レベ
    ルの区間が正常負荷時の前記スイッチのオン・オフ周期
    よりも長く設定された断続信号から成る第2のモ−ド指
    定信号を発生するモ−ド指定信号発生手段と、 前記モ−ド指定信号発生手段から前記第2の電圧レベル
    の出力が発生している時に、前記スイッチ制御信号形成
    回路の第2の部分に対する前記第2の制御用電源回路か
    らの電力供給を制限又は遮断するための電力制御手段と
    を備え、前記スイッチ制御信号形成回路は、前記モ−ド
    指定信号発生手段から前記第1の電圧レベルの信号が発
    生している時に前記スイッチをオン・オフ制御し、前記
    モ−ド指定信号発生手段から前記第2の電圧レベルの信
    号が発生している時に前記スイッチをオフ状態に保つも
    のであることを特徴とするスイッチング電源装置。
  3. 【請求項3】 直流電源の電圧をオン・オフするための
    少なくとも1つのスイッチを有するDC−DCコンバ−タ回
    路と、 前記スイッチをオン・オフ制御するためのスイッチ制御
    信号を形成し、このスイッチ制御信号を前記スイッチに
    供給するスイッチ制御信号形成回路と、 前記スイッチ制御信号形成回路に電力を供給するための
    制御用電源回路と、 前記コンバータ回路に接続された負荷が正常負荷である
    時には、第1の電圧レベルの連続から成る第1のモ−ド
    指定信号を発生し、前記負荷が前記正常負荷よりも軽い
    軽負荷又は無負荷の時には、第1の電圧レベルと第2の
    電圧レベルとが交互に配置され且つ前記第1の電圧レベ
    ルの区間が正常負荷時の前記スイッチのオン・オフ周期
    よりも長く設定された断続信号から成る第2のモ−ド指
    定信号を発生するモ−ド指定信号発生手段と、 前記モ−ド指定信号発生手段から前記第2の電圧レベル
    の出力が発生している時に、前記スイッチ制御信号形成
    回路の全部に対する前記制御用電源回路からの電力の供
    給を制限又は遮断するための電力制御手段とを備え、前
    記スイッチ制御信号形成回路は、前記モ−ド指定信号発
    生手段から前記第1の電圧レベルの信号が発生している
    時に前記スイッチをオン・オフ制御し、前記モ−ド指定
    信号発生手段から前記第2の電圧レベルの信号が発生し
    ている時に前記スイッチをオフ状態に保つものであるこ
    とを特徴とするスイッチング電源装置。
  4. 【請求項4】 更に、前記負荷の電圧を一定に制御する
    ために前記負荷の電圧を検出して電圧帰還制御信号を形
    成して前記スイッチ制御信号形成回路に供給する電圧帰
    還制御信号形成手段を有し、前記電圧帰還制御信号形成
    手段の一部が前記電力制御手段を介して前記制御用電源
    回路に接続されていることを特徴とする請求項4記載の
    スイッチング電源装置。
  5. 【請求項5】 対の直流電源端子間に接続されたトラン
    スのインダクタンスを有する1次巻線と制御可能なスイ
    ッチとの直列回路と、前記1次巻線に電磁結合された2
    次巻線と、負荷に直流電圧を供給するために前記2次巻
    線に接続された整流平滑回路と、 前記整流平滑回路の出力電圧を検出して電圧帰還制御信
    号を形成する電圧帰還制御信号形成回路と、 前記スイッチを流れる電流を検出して電流帰還制御信号
    を出力する電流検出手段と、 前記電流帰還制御信号に前記電圧帰還制御信号を加算し
    て合成帰還制御信号を形成する加算手段と、 前記加算手段から供給された前記合成帰還制御信号を使
    用して前記整流平滑回路の出力電圧を一定に制御するよ
    うに前記スイッチをオン・オフ制御するためのスイッチ
    制御信号を形成し、このスイッチ制御信号を前記スイッ
    チに供給するスイッチ制御信号形成回路と、 前記スイッチ制御信号形成回路に電力を供給するための
    制御用電源回路と、 前記負荷が正常負荷である時には、第1の電圧レベルの
    連続から成る第1のモ−ド指定信号を発生し、前記負荷
    が前記正常負荷よりも軽い軽負荷又は無負荷の時には、
    第1の電圧レベルと第2の電圧レベルとが交互に配置さ
    れ且つ前記第1の電圧レベルの区間が正常負荷時の前記
    スイッチのオン・オフ周期よりも長く設定された断続信
    号から成る第2のモ−ド指定信号を発生するモ−ド指定
    信号発生手段と、 前記モ−ド指定信号発生手段から前記第2の電圧レベル
    の出力が発生している時に、前記スイッチ制御信号形成
    回路の一部に対する前記制御用電源回路からの電力の供
    給を制限又は遮断するための電力制御手段とを備え、前
    記スイッチ制御信号形成回路は、前記モ−ド指定信号発
    生手段から前記第1の電圧レベルの信号が発生している
    時に前記スイッチをオン・オフ制御し、前記モ−ド指定
    信号発生手段から前記第2の電圧レベルの信号が発生し
    ている時に前記スイッチをオフ状態に保つものであるこ
    とを特徴とするスイッチング電源装置。
  6. 【請求項6】 対の直流電源端子間に接続されたトラン
    スのインダクタンスを有する1次巻線と制御可能なスイ
    ッチとの直列回路と、前記1次巻線に電磁結合された2
    次巻線と、負荷に直流電圧を供給するために前記2次巻
    線に接続された整流平滑回路と、 前記整流平滑回路の出力電圧を検出して電圧帰還制御信
    号を形成する電圧帰還制御信号形成回路と、 前記スイッチを流れる電流を検出して電流帰還制御信号
    を出力する電流検出手段と、 前記電流帰還制御信号に前記電圧帰還制御信号を加算し
    て合成帰還制御信号を形成する加算手段と、 前記加算手段から供給された前記合成帰還制御信号を使
    用して前記整流平滑回路の出力電圧を一定に制御するよ
    うに前記スイッチをオン・オフ制御するためのスイッチ
    制御信号を形成し、このスイッチ制御信号を前記スイッ
    チに供給するスイッチ制御信号形成回路と、 前記スイッチ制御信号形成回路の第1の部分に第1の値
    の電圧を供給するための第1の制御用電源回路と、 前記スイッチ制御信号形成回路の第2の部分に前記第1
    の値よりも低く且つ定電圧化された第2の値の電圧を供
    給するための第2の制御用電源回路と、 前記負荷が正常負荷である時には、第1の電圧レベルの
    連続から成る第1のモ−ド指定信号を発生し、前記負荷
    が前記正常負荷よりも軽い軽負荷又は無負荷の時には、
    第1の電圧レベルと第2の電圧レベルとが交互に配置さ
    れ且つ前記第1の電圧レベルの区間が正常負荷時の前記
    スイッチのオン・オフ周期よりも長く設定された断続信
    号から成る第2のモ−ド指定信号を発生するモ−ド指定
    信号発生手段と、 前記モ−ド指定信号発生手段から前記第2の電圧レベル
    の出力が発生している時に前記スイッチ制御信号形成回
    路の前記第2の部分に対する前記第2の制御用電源回路
    からの電力供給を制限又は遮断するための電力制御手段
    とを備え、前記スイッチ制御信号形成回路は、前記モ−
    ド指定信号発生手段から前記第1の電圧レベルの信号が
    発生している時に前記スイッチをオン・オフ制御し、前
    記モ−ド指定信号発生手段から前記第2の電圧レベルの
    信号が発生している時に前記スイッチをオフ状態に保つ
    ものであることを特徴とするスイッチング電源装置。
  7. 【請求項7】 前記制御信号形成回路は、基準電圧源
    と、 前記合成帰還制御信号と前記基準電圧源の基準電圧とを
    比較して前記スイッチのオン時間の終了を示す信号を出
    力する比較器と、 鋸波発生用コンデンサと、 前記鋸波発生用コンデンサに充電電流を供給するもので
    あって、前記オン時間の終了を示す信号が発生した時に
    充電電流の供給を停止するコンデンサ充電回路と、 前記鋸波発生用コンデンサに並列に接続された放電用抵
    抗と、 前記鋸波発生用コンデンサが前記充電回路で充電されて
    いる時に前記鋸波発生用コンデンサの電圧よりも高いレ
    ベルになり、前記鋸波発生用コンデンサが前記充電回路
    で充電されていない時には前記鋸波発生用コンデンサの
    電圧よりも低いレベルになる参照電圧を発生する参照電
    圧発生回路と、 前記鋸波発生用コンデンサの電圧と前記参照電圧とを比
    較し、前記鋸波発生用コンデンサの電圧が前記参照電圧
    よりも低い時に方形波パルスを発生する比較回路と、 前記比較回路と前記スイッチとの間に接続され、前記方
    形波パルスの発生期間に前記スイッチをオンに駆動する
    スイッチ駆動回路と、 前記スイッチのオフ期間に前記充電回路による前記鋸波
    発生用コンデンサの充電を停止制御すると共に前記参照
    電圧発生回路の参照電圧を前記鋸波発生用コンデンサの
    電圧よりも低く保つためのオフ保持回路と、から成るこ
    とを特徴とする請求項5又は6記載のスイッチング電源
    装置。
  8. 【請求項8】 前記第2の制御用電源回路は、前記第1
    の制御用電源回路の前記第1の電圧を供給する第1の電
    源ラインとグランドとの間に抵抗を介して接続された基
    準電圧用定電圧ダイオ−ドと、npn型の定電圧制御用
    トランジスタとから成り、前記定電圧制御用トランジス
    タのコレクタは前記第1の電圧を供給するラインに接続
    され、このエミッタは第2の値の電圧を出力する第2の
    電源ラインに接続され、このベ−スは前記定電圧ダイオ
    −ドに接続されており、 前記電力制御手段は、前記定電圧制御用トランジスタの
    ベ−スとグランドとの間に接続された電力制御用トラン
    ジスタを有し、 前記電力制御用トランジスタは前記モ−ド指定信号発生
    手段から前記第2の電圧レベルの出力が発生している時
    にオンになることを特徴とする請求項6記載のスイッチ
    ング電源装置。
  9. 【請求項9】 更に、前記比較回路の出力ラインとグラ
    ンドとの間に接続されたオフ制御用トランジスタを有
    し、前記オフ制御用トランジスタは前記モ−ド指定信号
    発生信号手段から前記第2の電圧レベルの出力が発生し
    ている時にオンになり、前記方形波パルスの発生を阻止
    するものであることを特徴とする請求項7又は8記載の
    スイッチング電源装置。
JP2000255030A 1999-10-22 2000-08-25 スイッチング電源装置 Expired - Fee Related JP3327331B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000255030A JP3327331B2 (ja) 1999-10-22 2000-08-25 スイッチング電源装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP30139299 1999-10-22
JP11-301392 1999-10-22
JP2000255030A JP3327331B2 (ja) 1999-10-22 2000-08-25 スイッチング電源装置

Publications (2)

Publication Number Publication Date
JP2001190066A true JP2001190066A (ja) 2001-07-10
JP3327331B2 JP3327331B2 (ja) 2002-09-24

Family

ID=26562661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000255030A Expired - Fee Related JP3327331B2 (ja) 1999-10-22 2000-08-25 スイッチング電源装置

Country Status (1)

Country Link
JP (1) JP3327331B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6862193B2 (en) 2002-03-20 2005-03-01 Canon Kabushiki Kaisha Power supply apparatus
JP2013242858A (ja) * 2012-04-27 2013-12-05 Semiconductor Energy Lab Co Ltd 電源回路、及び電源回路を用いた半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6862193B2 (en) 2002-03-20 2005-03-01 Canon Kabushiki Kaisha Power supply apparatus
JP2013242858A (ja) * 2012-04-27 2013-12-05 Semiconductor Energy Lab Co Ltd 電源回路、及び電源回路を用いた半導体装置

Also Published As

Publication number Publication date
JP3327331B2 (ja) 2002-09-24

Similar Documents

Publication Publication Date Title
JP4158054B2 (ja) スイッチング電源装置
JP4203768B2 (ja) Dc−dc変換器
JP3327331B2 (ja) スイッチング電源装置
JP3019093B1 (ja) スイッチング電源装置
JP2914378B1 (ja) スイッチング電源装置
JPH08289543A (ja) スイッチング電源装置
JP4484006B2 (ja) スイッチング電源装置
JP3334754B2 (ja) スイッチング電源装置
JP2776152B2 (ja) スイッチングレギュレ−タ
JP2986978B2 (ja) 多出力型スイッチング電源装置
JP4442967B2 (ja) スイッチモード電源装置用保護回路
JP2986981B2 (ja) 多出力型スイッチング電源装置
JP2797599B2 (ja) スイッチング電源装置
JP3641351B2 (ja) リンギングチョークコンバータ
JP2986979B2 (ja) 多出力型スイッチング電源装置
JP2532203Y2 (ja) スイッチング電源装置
JP2007049833A (ja) 入力電圧検知回路及び入力電圧検知回路を具備した電源装置
JP3427088B2 (ja) スイッチング電源装置
JP2986980B2 (ja) 多出力型スイッチング電源装置
JP2903939B2 (ja) スイッチング電源装置
JP2002136121A (ja) スイッチング電源装置
JP2004343946A (ja) スイッチング電源装置
JPH048703Y2 (ja)
JPH11103576A (ja) フライバック型直流変換器
JP2527920Y2 (ja) 高圧電源回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080712

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees