JP2001186421A

JP2001186421A - 画像撮像装置

Info

Publication number: JP2001186421A
Application number: JP37041799A
Authority: JP
Inventors: Kunihiko Hara; 邦彦原; Yasuhiko Nitta; 泰彦新田; Kenichi Shimomura; 研一下邨; Kazunori Okui; 一規奥井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1999-12-27
Filing date: 1999-12-27
Publication date: 2001-07-06

Abstract

(57)【要約】【課題】ブランク期間に消費される電流の低減を実現
可能な画像撮像装置を得ること。【解決手段】光照射により生成される電荷を蓄積し、
その蓄積電荷量に対応したアナログ信号を出力可能な複
数の基本セルが、アレイ状に配置された画像撮像装置に
おいて、すべての基本セルを電源電圧にリセットする第
３のスキャナ１０と、アレイ状の基本セルに対する行単
位の１次元走査をすべての列に対して実行することで、
アナログ信号の読み出しを制御する第１のスキャナ８お
よび第２のスキャナ９と、アナログ信号の読み出し期間
とフレームレート調整のためのブランク期間とを検出す
る読み出し期間検出回路１２と、読み出した信号を増幅
して出力し、さらにブランク期間に回路の全部または一
部を停止する信号読み出し回路１１と、を備える構成と
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基本光電変換回路
がアレイ状に配置された画像撮像装置に関するものであ
り、特に、画像の撮像を低消費電力で実現する画像撮像
装置に関するものである。

【０００２】

【従来の技術】以下、従来の画像撮像装置について説明
する。従来の画像撮像装置としては、たとえば、論文
「A 1/4-Inch 330k Square Pixel Progressive Scan CM
OS Active Image Sensor 」（Y.Iida, E.Oda, K.Mabuch
i, N,Nakamura and H.Miura, IEEE J. Solid-State Cir
cuits Vo132, No.11, pp.2042-2047, 1997）に記載され
た画像撮像装置がある。

【０００３】ここで、従来の画像撮像装置の構成および
動作について説明する。図１１は、上記論文に記載され
た従来の画像撮像装置の構成を示す図である。図１１に
おいて、１０１はアレイ状に配置された複数の基本光電
変換回路（ここでは、基本セルと呼ぶ）であり、１０２
はフォトディテクタ（ここでは、ＰＤと呼ぶ）であり、
１０３はリセットトランジスタであり、１０４は読み出
しトランジスタであり、１０５は行選択トランジスタで
あり、１０６は列選択トランジスタであり、１０７は行
方向制御回路であり、１０８は列方向制御回路であり、
１０９は読み出し用増幅回路であり、１１０はＰＤノー
ドである。

【０００４】また、上記読み出し用増幅回路１０９の具
体例としては、たとえば、「低消費電力、高速ＬＳＩ技
術」（リアライズ社、１９９８，Ｐ２５９）に記載され
た回路がある。図１２は、上記読み出し用増幅回路１０
９の回路構成を示す図である。図１２において、１２１
は正の入力端子（入力信号：Ｖｐ）であり、１２２は負
の入力端子（入力信号：Ｖｍ）であり、１２３は出力端
子（出力信号：Ｖｏｕｔ）であり、１２４〜１３１はト
ランジスタであり、１３２は容量であり、１３３は抵抗
であり、読み出し用増幅回路１０９では、入力端子１２
１と１２２との電位差（Ｖｐ−Ｖｍ）を増幅し、出力端
子１２３からその増幅信号（Ｖｏｕｔ）を出力する。

【０００５】このように構成される画像撮像装置におい
ては、たとえば、ＰＤリセット動作、電荷蓄積動作、信
号読み出し動作により、画像の撮像を行う。具体的にい
うと、まず、画像撮像装置では、各基本セル１０１内の
リセットトランジスタ１０３を順にオン状態とすること
で、ＰＤノード１１０の電位をそれぞれ電源電圧に設定
する（ＰＤリセット動作に相当）。つぎに、画像撮像装
置では、照射される光から生成される電荷の蓄積を行う
（電荷蓄積動作）。なお、このとき、光照射量が多いほ
ど、ＰＤノードの電位が低くなる。

【０００６】最後に、画像撮像装置では、行選択トラン
ジスタ１０５、および列選択トランジスタ１０６を順次
オン状態とすることで、各基本セルのＰＤノード１１０
に対応した電圧を読み出し、その電圧を読み出し用増幅
回路１０９への入力とする。具体的には、ＰＤノード１
１０の電圧から読み出しトランジスタ１０４のしきい値
電圧を差し引いた値を読み出し用増幅回路１０９に入力
する（信号読み出し動作）。

【０００７】その後、読み出し用増幅回路１０９では、
前記入力された電圧を増幅し、外部に出力する。このよ
うにして、光パターンとして入力される画像の各画素信
号が、時系列的に出力されることになる。

【０００８】図１３は、連続して画像を撮像した場合の
動作を示すタイミングチャートである。ここでは、各フ
レームのＰＤリセット期間と読み出し期間とのずれが、
上記蓄積時間に相当し、また、連続したフレームの読み
出し期間の間には、フレームレート調整用のブランク期
間が存在する。

【０００９】

【発明が解決しようとする課題】しかしながら、上記、
従来の画像撮像装置においては、前述したブランク期間
中、すなわち、読み出し用増幅回路が動作していない場
合においても、実際には、一定のバイアス電流が回路内
部を流れている。そのため、従来の画像撮像装置では、
画素信号が遮断されたブランク期間であるにもかかわら
ず、ここで電力が無駄に消費されてしまう、という問題
があった。

【００１０】特に、最近は、ビデオレート以下の比較的
低速なフレームレートによる画像の撮像用途が増えてき
ており、このような場合には、フレームレート調整のた
め、ブランク期間がより長くとられ、不必要な電流の割
合が大きくなる、という問題があった。

【００１１】本発明は、上記に鑑みてなされたものであ
って、ブランク期間に消費される電流を低減すること
で、装置全体の消費電力の削減を実現可能な画像撮像装
置を得ることを目的とする。

【００１２】

【課題を解決するための手段】上述した課題を解決し、
目的を達成するために、本発明にかかる画像撮像装置に
あっては、光照射により生成される電荷を蓄積し、その
蓄積電荷量に対応したアナログ信号を出力可能な複数の
基本セルが、アレイ状に配置された２次元光電変換手段
を備え、さらに、前記すべての基本セルを電源電圧にリ
セットするリセット手段（行方向ＰＤリセット選択用ス
キャナ１０、リセットトランジスタ３に相当）と、前記
２次元光電変換手段に対する行単位の１次元走査を、す
べての列に対して実行することで、前記アナログ信号の
読み出しを制御する２次元光電変換制御手段（行方向読
み出し選択用スキャナ８、列方向読み出し選択用スキャ
ナ９、行選択トランジスタ５、列選択トランジスタ７に
相当）と、前記アナログ信号の読み出し期間と、フレー
ムレート調整のためのブランク期間と、を検出する期間
検出手段（読み出し期間検出回路１２に相当）と、前記
読み出した信号を増幅して出力し、さらに、前記ブラン
ク期間に、回路の全部または一部を停止する信号出力手
段（信号読み出し回路１１に相当）と、を備えることを
特徴とする。

【００１３】つぎの発明にかかる画像撮像装置におい
て、前記信号出力手段にあっては、前記ブランク期間
に、内部の増幅回路に対してバイアス電流が流れないよ
うに制御を行うことを特徴とする。

【００１４】つぎの発明にかかる画像撮像装置にあって
は、光照射により生成される電荷を蓄積し、その蓄積電
荷量に対応したアナログ信号を出力可能な複数の基本セ
ルが、アレイ状に配置された２次元光電変換手段を備
え、さらに、前記すべての基本セルを電源電圧にリセッ
トするリセット手段と、前記２次元光電変換手段に対す
る行単位の１次元走査を、すべての列に対して実行する
ことで、前記アナログ信号の読み出しを制御する２次元
光電変換制御手段と、前記アナログ信号の読み出し期間
と、フレームレート調整のためのブランク期間と、を検
出する期間検出手段と、前記読み出したアナログ信号を
増幅する増幅手段（信号読み出し回路１１に相当）と、
前記増幅後のアナログ信号をディジタル信号に変換し、
そのディジタル信号を外部に出力し、さらに、前記ブラ
ンク期間に、回路の全部または一部を停止する信号出力
手段（アナログ／ディジタル変換回路４１に相当）と、
を備えることを特徴とする。

【００１５】つぎの発明にかかる画像撮像装置にあって
は、光照射により生成される電荷を蓄積し、その蓄積電
荷量に対応したアナログ信号を出力可能な複数の基本セ
ルが、アレイ状に配置された２次元光電変換手段を備
え、さらに、前記すべての基本セルを電源電圧にリセッ
トするリセット手段と、前記２次元光電変換手段に対す
る行単位の１次元走査を、すべての列に対して実行する
ことで、前記アナログ信号の読み出しを制御する２次元
光電変換制御手段と、前記アナログ信号の読み出し期間
と、フレームレート調整のためのブランク期間と、を検
出する期間検出手段と、前記読み出したアナログ信号を
増幅する増幅手段と、前記増幅後のアナログ信号をディ
ジタル信号に変換する変換手段（アナログ／ディジタル
変換手段４１）と、内部で生成されたクロック信号を用
いて前記ディジタル信号に対して画像処理を施し、画像
処理後のディジタル信号を外部に出力し、さらに、前記
ブランク期間に、回路の全部または一部を停止する信号
出力手段（ディジタル演算回路５１に相当）と、を備え
ることを特徴とする。

【００１６】つぎの発明にかかる画像撮像装置におい
て、前記信号出力手段にあっては、前記ブランク期間
に、さらに、前記クロック信号の全部または一部を停止
することを特徴とする。

【００１７】つぎの発明にかかる画像撮像装置におい
て、前記期間検出手段にあっては、列方向のブランク期
間、または行方向のブランク期間を検出することを特徴
とする。

【００１８】つぎの発明にかかる画像撮像装置にあって
は、光照射により生成される電荷を蓄積し、その蓄積電
荷量に対応したアナログ信号を出力可能な複数の基本セ
ルが、アレイ状に配置された２次元光電変換手段を備
え、さらに、前記基本セル内のフォトディテクタのリセ
ット電位を供給するリセット電位供給手段（中間電位発
生回路６２に相当）と、前記すべての基本セルを順にリ
セット電位に設定するリセット手段（行方向ＰＤリセッ
ト選択用スキャナ１０、リセットトランジスタ３に相
当）と、前記２次元光電変換手段に対する行単位の１次
元走査を、すべての列に対して実行することで、前記ア
ナログ信号の読み出しを制御する２次元光電変換制御手
段と、前記リセット期間と、リセットが行われていない
期間であるリセットオフ期間と、を検出する期間検出手
段（ＰＤリセット期間検出回路６１に相当）と、前記読
み出した信号を増幅して出力する信号出力手段と、を備
え、前記リセット電位供給手段は、さらに、前記リセッ
トオフ期間に、回路の全部または一部を停止することを
特徴とする。

【００１９】つぎの発明にかかる画像撮像装置におい
て、前記リセット電位供給手段にあっては、前記ブラン
ク期間に、内部の増幅回路に対してバイアス電流が流れ
ないように制御を行うことを特徴とする。

【００２０】つぎの発明にかかる画像撮像装置にあって
は、光照射により生成される電荷を蓄積し、その蓄積電
荷量に対応したアナログ信号を出力可能な複数の基本セ
ルが、アレイ状に配置された２次元光電変換手段を備
え、さらに、前記すべての基本セルを電源電圧にリセッ
トするリセット手段と、前記２次元光電変換手段に対す
る行単位の１次元走査を、すべての列に対して実行する
ことで、前記アナログ信号の読み出しを制御する２次元
光電変換制御手段と、速度または消費電力量を用途に応
じて選択可能とし、前記読み出した信号を、その選択結
果に基づいて増幅後、出力する信号出力手段（信号読み
出し回路１１ａ，１１ｂに相当）と、を備えることを特
徴とする。

【００２１】つぎの発明にかかる画像撮像装置におい
て、前記信号出力手段にあっては、内部の増幅回路の出
力負荷を駆動可能なトランジスタ数で制御することを特
徴とする。

【００２２】つぎの発明にかかる画像撮像装置におい
て、前記信号出力手段にあっては、内部の増幅回路にお
けるバイアス電流生成用抵抗の大きさを制御することを
特徴とする。

【００２３】

【発明の実施の形態】以下に、本発明にかかる画像撮像
装置の実施の形態を図面に基づいて詳細に説明する。な
お、この実施の形態によりこの発明が限定されるもので
はない。

【００２４】実施の形態１．図１は、本発明にかかる画
像撮像装置の実施の形態１の構成を示す図である。図１
において、１はアレイ状に配置された複数の基本光電変
換回路（以降、基本セルと呼ぶ）であり、２はフォトデ
ィテクタ（以降、ＰＤと呼ぶ）であり、３はリセットト
ランジスタであり、４は読み出しトランジスタであり、
５は行選択トランジスタであり、６はＰＤノードであ
り、７は列選択トランジスタであり、８は行方向読み出
し選択用スキャナ（以降、第１のスキャナと呼ぶ）であ
り、９は列方向読み出し選択用スキャナ（以降、第２の
スキャナと呼ぶ）であり、１０は行方向ＰＤリセット選
択用スキャナ（以降、第３のスキャナと呼ぶ）であり、
１１は各基本セルから画像データを読み出していない時
間帯にその動作の一部または全部を停止可能な信号読み
出し回路であり、１２は読み出し期間検出回路であり、
１３はシーケンサであり、１４は第１のスキャナの開始
信号であり、１５は第１のスキャナの終了信号であり、
１６は第２のスキャナの開始信号であり、１７は第２の
スキャナの終了信号であり、１８は第３のスキャナの開
始信号であり、１９は第３のスキャナの終了信号であ
り、２０は読み出し期間信号である。

【００２５】また、図２は、上記信号読み出し回路１１
の回路構成を示す図である。図２において、２１は正の
入力端子（入力信号：Ｖｐ）であり、２２は負の入力端
子（入力信号：Ｖｍ）であり、２３は出力端子（出力信
号：Ｖｏｕｔ）であり、２４，２５，２６，２７，２
８，２９，３０，３１，３２はトランジスタであり、３
３は容量であり、３４は抵抗であり、信号読み出し回路
１１では、入力端子２１と２２との電位差（Ｖｐ−Ｖ
ｍ）を増幅し、出力端子２３からその増幅信号（Ｖｏｕ
ｔ）を出力する。具体的にいうと、信号読み出し回路１
１では、読み出し期間信号２０がローレベルのとき、入
力信号を増幅し、一方、読み出し期間信号２０がハイレ
ベルのときには、バイアス電流が流れないように制御す
る。

【００２６】また、上記読み出し期間検出回路１２は、
たとえば、反転出力付のＲＳフリップフロップのセット
端子に第１のスキャナの開始信号１４を接続し、リセッ
ト端子に第１のスキャナの終了信号１５を接続し、反転
出力端子に読み出し期間信号２０を接続する。

【００２７】つぎに、上記のように構成される画像撮像
装置の動作について説明する。本実施の形態において
は、たとえば、ＰＤリセット動作、電荷蓄積動作、信号
読み出し動作により、画像の撮像を行う。具体的にいう
と、まず、画像撮像装置では、第３のスキャナ１０に開
始信号パルスを入力し、そのパルスを受け取った第３の
スキャナ１０が、行単位に各基本セル内のリセットトラ
ンジスタ３をオン状態にすることで、順に、各基本セル
内のＰＤノード６の電位を電源電圧に設定する（ＰＤリ
セット動作に相当）。

【００２８】ＰＤノード６の電位を電源電圧に設定後、
画像撮像装置では、照射される光から生成される電荷の
蓄積を行う（電荷蓄積動作に相当）。なお、このとき、
光照射量が多いほど、ＰＤノードの電位が低くなる。

【００２９】最後に、画像撮像装置では、シーケンサ１
３が、第１のスキャナ８および第２のスキャナ９に対し
て、開始信号パルスを入力する。そして、そのパルスを
受け取った第１のスキャナ８が、図１に示す最上部の基
本セル内の行選択トランジスタ５をオン状態にし、この
状態で、開始信号パルスを受け取った第２のスキャナ９
が、すべての列をスキャンすることにより、すなわち、
列選択トランジスタ７を順にオン状態にすることによ
り、１行目における各基本セル内のＰＤノード６の電位
を信号読み出し回路１１に入力する。その後、同様の手
順で、すべての行を順にスキャンすることで、すべての
基本セルにおけるＰＤノード６の電位を信号読み出し回
路１１に入力する（信号読み出し動作に相当）。なお、
すべての基本セルからの読み出しが終了した段階で、シ
ーケンサ１３では、各スキャナに対して終了信号パルス
を出力する。

【００３０】その後、信号読み出し回路１１では、受け
取った各基本セルからの電圧をそれぞれ増幅し、その増
幅信号を外部に出力する。このようにして、光パターン
として入力される画像の各画素信号が、時系列的に出力
されることになる。

【００３１】図３は、連続して画像を撮像した場合の動
作を示すタイミングチャートである。なお、従来同様、
各フレームのＰＤリセット期間と読み出し期間とのずれ
が、上記蓄積時間に相当し、また、連続したフレームの
読み出し期間の間には、フレームレート調整用のブラン
ク期間が存在する。たとえば、本実施の形態において
は、読み出し期間検出回路１２が、第１のスキャナの開
始信号１４と第１のスキャナの終了信号１５とをチェッ
クすることで、各基本セルからの読み出し期間を認識
し、読み出し期間信号２０として、たとえば、蓄積時間
またはブランク期間についてはハイレベルの信号を出力
し、読み出し期間についてはローレベルの信号を出力す
る。

【００３２】このように、本実施の形態においては、読
み出し期間検出回路１２にて、各基本セルからの読み出
し期間と、蓄積時間およびブランク期間と、を認識する
ことができ、これにより、蓄積時間およびブランク期間
に、信号読み出し回路１１の動作の一部または全部を停
止させることができるため、蓄積時間およびブランク期
間における消費電力を大幅に低減させることが可能とな
る。

【００３３】また、本実施の形態においては、信号読み
出し回路１１の動作の一部または全部を停止させる場
合、バイアス電流が流れないように増幅回路を制御する
ため、特に増幅回路部分の消費電力を大幅に低減させる
ことができる。

【００３４】実施の形態２．図４は、本発明にかかる画
像撮像装置の実施の形態２の構成を示す図である。図４
において、４１は信号読み出し回路１１からのアナログ
信号をディジタル信号に変換するアナログ／ディジタル
変換回路（以降、Ａ／Ｄと呼ぶ）であり、４２はパワー
セーブ端子である。なお、本実施の形態において、先に
説明した実施の形態１と同様の構成については、同一の
符号を付して説明を省略する。すなわち、ここでは、前
述の実施の形態１と異なる部分について説明を行う。ま
た、本実施の形態における信号読み出し回路１１につい
ては、図１２に示す回路構成、または図２に示す回路構
成、のどちらを想定することとしてもよい。

【００３５】上記Ａ／Ｄ４１は、参照電位発生用の直列
抵抗列にパワーセーブ端子４２で制御可能なトランスフ
ァーゲートが配置されており、たとえば、パワーセーブ
端子４２にハイレベルの信号が入力された場合（読み出
し期間信号２０がハイレベルの場合）に、抵抗列に電流
が流れないように制御する。

【００３６】また、Ａ／Ｄ４１に入力されるクロック、
すなわち、サンプリングクロックについては、読み出し
期間信号２０と前記クロックとを入力とするＯＲゲート
を経由して、Ａ／Ｄ４１全体に分配される。したがっ
て、本実施の形態においては、パワーセーブ端子４２に
ハイレベルの信号が入力された場合（読み出し期間信号
２０がハイレベルの場合）に、ＯＲゲートの出力がハイ
レベルに固定され、Ａ／Ｄ４１全体にクロックが分配さ
れない。

【００３７】このように、本実施の形態においては、読
み出し期間検出回路１２にて、各基本セルからの読み出
し期間と、蓄積時間およびブランク期間と、を認識し、
蓄積時間およびブランク期間に、パワーセーブ端子４２
に対してハイレベルの信号を入力することにより、Ａ／
Ｄ４１の動作の一部または全部を停止させることができ
るため、蓄積時間およびブランク期間における消費電力
を大幅に低減させることが可能となる。また、本実施の
形態においては、光パターンとして入力される画像の画
素信号を、ディジタル信号として時系列的に出力するこ
とが可能となる。

【００３８】実施の形態３．図５は、本発明にかかる画
像撮像装置の実施の形態３の構成を示す図である。図５
において、５１はエッジ強調等の画像処理を施すディジ
タル演算回路であり、５２はエッジ強調のパラメータを
設定するレジスタであり、５３はクロック供給回路であ
り、５４は第１のクロックであり、５５は第２のクロッ
クである。なお、本実施の形態において、先に説明した
実施の形態１または２と同様の構成については、同一の
符号を付して説明を省略する。ここでは、前述の実施の
形態と異なる部分について説明を行う。また、本実施の
形態における信号読み出し回路１１については、図１２
に示す回路構成、または図２に示す回路構成、のどちら
を想定することとしてもよい。

【００３９】本実施の形態では、クロック供給回路５３
の内部で生成されたクロックと、読み出し期間信号２０
と、を入力とするＯＲゲートを経由して、ディジタル演
算回路５１に対するクロックが出力される。したがっ
て、本実施の形態においては、パワーセーブ端子４２に
ハイレベルの信号が入力された場合（読み出し期間信号
２０がハイレベルの場合）に、ＯＲゲートの出力がハイ
レベルに固定され、ディジタル演算回路５１にクロック
が分配されない。

【００４０】このように、本実施の形態においては、読
み出し期間検出回路１２にて、各基本セルからの読み出
し期間と、蓄積時間およびブランク期間と、を認識し、
蓄積時間およびブランク期間に、クロック供給回路５３
のパワーセーブ端子４２に対してハイレベルの信号を入
力することにより、ディジタル演算回路５１に対するク
ロック供給を停止する。これにより、ディジタル演算回
路５１の動作の一部または全部を停止させることができ
るため、蓄積時間およびブランク期間における消費電力
を大幅に低減させることが可能となる。

【００４１】また、同様に、クロック供給回路５３の動
作の一部または全部を停止させることができるため、蓄
積時間およびブランク期間における消費電力を大幅に低
減させることが可能となる。

【００４２】また、本実施の形態においては、光パター
ンとして入力される画像の画素信号に画像処理を施し
て、時系列的に出力することが可能となる。なお、ブラ
ンク期間においても、レジスタ５２へのクロックを供給
しておけば、任意の時間帯に内容を書き換えることが可
能となる。

【００４３】実施の形態４．実施の形態１〜３では、フ
レーム間のブランク期間における消費電力の低減を実現
させていたが、本実施の形態においては、フレームを構
成するライン間のブランク期間を検出し、ライン間のブ
ランク期間における消費電力の低減を実現させる。な
お、本実施の形態においては、先に説明した実施の形態
１、２または３と同様の構成を用いる。

【００４４】この場合、読み出し期間検出回路１２にお
ける反転出力付のＲＳフリップフロップのセット端子に
は、第２のスキャナの開始信号１６を接続し、リセット
端子に第２のスキャナの終了信号１７を接続し、反転出
力端子に読み出し期間信号２０を接続する。

【００４５】これにより、本実施の形態においては、読
み出し期間検出回路１２にて、ライン間における、各基
本セルからの読み出し期間とブランク期間とを認識し、
ブランク期間の読み出し期間信号２０に対してハイレベ
ルの信号を入力することにより、ライン間のブランク期
間における消費電力を大幅に低減させることが可能とな
る。

【００４６】実施の形態５．図６は、本発明にかかる画
像撮像装置の実施の形態５の構成を示す図である。図６
において、６１はＰＤリセット期間検出回路であり、６
２は各基本セルのＰＤノード６のリセット期間にその動
作の一部または全部を停止させる中間電位発生回路であ
り、６３はＰＤリセット期間信号である。なお、本実施
の形態において、先に説明した実施の形態１〜４と同様
の構成については、同一の符号を付して説明を省略す
る。ここでは、前述の実施の形態と異なる部分について
説明を行う。また、本実施の形態における信号読み出し
回路１１については、図１２に示す回路構成、または図
２に示す回路構成、のどちらを想定することとしてもよ
い。

【００４７】また、図７は、上記中間電位発生回路６２
の回路構成を示す図である。図７において、７１，７２
は電圧分割用抵抗であり、７３は演算増幅器であり、７
４はトランジスタであり、この中間電位発生回路６２
は、ＰＤリセット期間信号６３がローレベルのとき、演
算増幅器７３にて入力信号を増幅し、一方、ＰＤリセッ
ト期間信号６３がハイレベルのときには、演算増幅器７
３に電流が流れないように制御する。

【００４８】また、上記ＰＤリセット期間検出回路６１
は、たとえば、反転出力付のＲＳフリップフロップのセ
ット端子に第３のスキャナの開始信号１８を接続し、リ
セット端子に第３のスキャナの終了信号１９を接続し、
反転出力端子にＰＤリセット期間信号６３を接続する。

【００４９】つぎに、上記のように構成される画像撮像
装置の動作について説明する。本実施の形態において
は、たとえば、ＰＤリセット動作、電荷蓄積動作、信号
読み出し動作により、画像の撮像を行う。具体的にいう
と、まず、画像撮像装置では、第３のスキャナ１０に開
始信号パルスを入力し、そのパルスを受け取った第３の
スキャナ１０が、行単位に各基本セル内のリセットトラ
ンジスタ３をオン状態にすることで、順に、各基本セル
内のＰＤノード６の電位を中間電位発生回路６２から供
給されるリセット電位に設定する（ＰＤリセット動作に
相当）。そして、すべてのＰＤノード６の電位をリセッ
ト電位に設定後、シーケンサ１３では、第３のスキャナ
１０に終了信号パルスを入力する。なお、以降の動作に
ついては、前述の実施の形態１と同様であるため説明を
省略する。

【００５０】また、本実施の形態においては、ＰＤリセ
ット期間検出回路６１が、第３のスキャナの開始信号１
８と第３のスキャナの終了信号１９とをチェックするこ
とで、各ＰＤノード６のリセット期間を認識し、ＰＤリ
セット期間信号６３として、たとえば、ＰＤリセット期
間についてはローレベルの信号を出力し、リセット期間
以外の時間帯（ＰＤリセットオフ期間）についてはハイ
レベルの信号を出力する。

【００５１】このように、本実施の形態においては、Ｐ
Ｄリセット期間検出回路６１にて、各ＰＤノードのＰＤ
リセット期間とＰＤリセットオフ期間とを認識すること
ができ、これにより、ＰＤリセットオフ期間に、中間電
位発生回路６２の動作の一部または全部を停止させるこ
とができるため、ＰＤリセットオフ期間における消費電
力を大幅に低減させることが可能となる。

【００５２】また、本実施の形態においては、中間電位
発生回路６２の動作の一部または全部を停止させる場
合、演算増幅器７３に対して電流が流れないように制御
を行うため、特に演算増幅器７３の消費電力を大幅に低
減させることができる。

【００５３】実施の形態６．図８は、本発明にかかる画
像撮像装置の実施の形態６の構成を示す図である。図８
において、８１は応答時間切り替え信号であり、１１ａ
は前述の信号読み出し回路１１とは異なる信号読み出し
回路である。なお、本実施の形態において、先に説明し
た実施の形態１〜５と同様の構成については、同一の符
号を付して説明を省略する。ここでは、前述の実施の形
態と異なる部分について説明を行う。

【００５４】図９は、上記信号読み出し回路１１ａの回
路構成を示す図である。図９において、８１は応答時間
切り替え信号であり、９２はインバータであり、９３，
９４はトランジスタであり、信号読み出し回路１１ａで
は、入力端子２１と２２との電位差（Ｖｐ−Ｖｍ）を増
幅し、出力端子２３からその増幅信号（Ｖｏｕｔ）を出
力する。具体的にいうと、信号読み出し回路１１ａで
は、応答時間切り替え信号８１がハイレベルのとき、並
列に電流を流すことができるため出力負荷に対する駆動
能力が大きくなり、一方、応答時間切り替え信号８１が
ローレベルのときには、並列に電流を流すことができな
くなるため出力負荷に対する駆動能力が小さくなる。

【００５５】このように、本実施の形態においては、高
速に画像撮像を行う場合に、応答時間切り替え信号８１
をハイレベルに設定し、２つのトランジスタを用いるこ
とで、読み出し回路１１ａの駆動能力を大きくとり、低
消費電力による画像撮像を行う場合に、応答時間切り替
え信号８１をローレベルに設定し、１つのトランジスタ
を用いることで、読み出し回路１１ａの駆動能力を小さ
くとる。これにより、応答時間切り替え信号８１の制御
で、高速の画像撮像と、低消費電力による画像撮像と、
を選択して利用することができるため、用途に応じた画
像撮像が可能となる。

【００５６】実施の形態７．前述の実施の形態６におい
ては、信号読み出し回路１１ａ内の駆動用トランジスタ
を並列で使用するか、または単体で使用するか、を制御
することで、用途に応じた画像撮像を実現したが、本実
施の形態においては、実施の形態６とは異なる構成で、
用途に応じた画像撮像を実現する。なお、本実施の形態
の構成については、基本的に図８の構成と同一である
が、ここでは、信号読み出し回路１１ａのかわりに信号
読み出し回路１１ｂを用いる。

【００５７】図１０は、上記信号読み出し回路１１ｂの
回路構成を示す図である。図１０において、８１は応答
時間切り替え信号であり、９５はトランジスタであり、
９６は抵抗３４に対して並列に配置された抵抗であり、
信号読み出し回路１１ｂでは、入力端子２１と２２との
電位差（Ｖｐ−Ｖｍ）を増幅し、出力端子２３からその
増幅信号（Ｖｏｕｔ）を出力する。具体的にいうと、信
号読み出し回路１１ｂでは、応答時間切り替え信号８１
がハイレベルのとき、合成抵抗が小さくなるため、バイ
アス電流が大きくなり、出力負荷に対する駆動能力が大
きくなる。一方、応答時間切り替え信号８１がローレベ
ルのときには、バイアス電流が小さくなり、出力負荷に
対する駆動能力が小さくなる。

【００５８】このように、本実施の形態においては、高
速に画像撮像を行う場合に、応答時間切り替え信号８１
をハイレベルに設定することで抵抗を小さくし、読み出
し回路１１ｂの駆動能力を大きくとり、低消費電力によ
る画像撮像を行う場合に、応答時間切り替え信号８１を
ローレベルに設定することで抵抗を大きくし、読み出し
回路１１ｂの駆動能力を小さくとる。これにより、応答
時間切り替え信号８１の制御で、高速の画像撮像と、低
消費電力による画像撮像と、を選択して利用することが
できるため、用途に応じた画像撮像が可能となる。

【００５９】

【発明の効果】以上、説明したとおり、本発明によれ
ば、信号出力手段にて各基本セルからの読み出し期間と
ブランク期間とを認識することができ、これにより、ブ
ランク期間に信号出力手段の動作の一部または全部を停
止させることができるため、ブランク期間における消費
電力を大幅に低減させることが可能な画像撮像装置を得
ることができる、という効果を奏する。

【００６０】つぎの発明によれば、信号出力手段の動作
の一部または全部を停止させる場合、バイアス電流が流
れないように内部の増幅回路を制御するため、特に増幅
回路部分の消費電力を大幅に低減させることが可能な画
像撮像装置を得ることができる、という効果を奏する。

【００６１】つぎの発明によれば、期間検出手段にて各
基本セルからの読み出し期間とブランク期間とを認識
し、ブランク期間に、パワーセーブ端子に対してハイレ
ベルの信号を入力することにより、信号出力手段の動作
の一部または全部を停止させることができるため、ブラ
ンク期間における消費電力を大幅に低減させることが可
能な画像撮像装置を得ることができる、という効果を奏
する。また、光パターンとして入力される画像の画素信
号を、ディジタル信号として時系列的に出力することが
可能な画像撮像装置を得ることができる、という効果を
奏する。

【００６２】つぎの発明によれば、期間検出手段にて、
各基本セルからの読み出し期間とブランク期間とを認識
し、ブランク期間に、信号出力手段のパワーセーブ端子
に対してハイレベルの信号を入力することにより、クロ
ック供給を停止する。これにより、信号出力手段の動作
の一部または全部を停止させることができるため、ブラ
ンク期間における消費電力を大幅に低減させることが可
能な画像撮像装置を得ることができる、という効果を奏
する。また、光パターンとして入力される画像の画素信
号に画像処理を施して、時系列的に出力することが可能
な画像撮像装置を得ることができる、という効果を奏す
る。

【００６３】つぎの発明によれば、クロック生成に関す
る動作の一部または全部を停止させることができるた
め、ブランク期間における消費電力を大幅に低減させる
ことが可能な画像撮像装置を得ることができる、という
効果を奏する。

【００６４】つぎの発明によれば、期間検出手段にて、
ライン間におけるブランク期間を認識することにより、
ライン間のブランク期間における消費電力を大幅に低減
させることが可能な画像撮像装置を得ることができる、
という効果を奏する。

【００６５】つぎの発明によれば、期間検出手段にて、
各ＰＤノードのリセット期間とリセットオフ期間とを認
識することができ、これにより、リセットオフ期間に、
リセット電位供給手段の動作の一部または全部を停止さ
せることができるため、リセットオフ期間における消費
電力を大幅に低減させることが可能な画像撮像装置を得
ることができる、という効果を奏する。

【００６６】つぎの発明によれば、リセット電位供給手
段の動作の一部または全部を停止させる場合、内部の演
算増幅器に対して電流が流れないように制御を行うた
め、特に演算増幅器の消費電力を大幅に低減させること
が可能な画像撮像装置を得ることができる、という効果
を奏する。

【００６７】つぎの発明によれば、高速の画像撮像と、
低消費電力による画像撮像と、を選択して利用すること
ができるため、用途に応じた画像撮像が可能な画像撮像
装置を得ることができる、という効果を奏する。

【００６８】つぎの発明によれば、たとえば、２つのト
ランジスタを用いることで、増幅器の駆動能力が大きく
なるため、高速に画像撮像を行うことができる、という
効果を奏する。また、１つのトランジスタを用いること
で、増幅器の駆動能力が小さくなるため、低消費電力に
よる画像撮像を行うことができる、という効果を奏す
る。

【００６９】つぎの発明によれば、抵抗を小さくするこ
とで、バイアス電流が大きくなるため、高速に画像撮像
を行うことができる、という効果を奏する。また、抵抗
を大きくすることで、バイアス電流が小さくなるため、
低消費電力による画像撮像を行うことができる、という
効果を奏する。

【図面の簡単な説明】

【図１】本発明にかかる画像撮像装置の実施の形態１
の構成を示す図である。

【図２】信号読み出し回路１１の回路構成を示す図で
ある。

【図３】連続して画像を撮像した場合の動作を示すタ
イミングチャートである。

【図４】本発明にかかる画像撮像装置の実施の形態２
の構成を示す図である。

【図５】本発明にかかる画像撮像装置の実施の形態３
の構成を示す図である。

【図６】本発明にかかる画像撮像装置の実施の形態５
の構成を示す図である。

【図７】中間電位発生回路６２の回路構成を示す図で
ある。

【図８】本発明にかかる画像撮像装置の実施の形態６
の構成を示す図である。

【図９】信号読み出し回路１１ａの回路構成を示す図
である。

【図１０】信号読み出し回路１１ｂの回路構成を示す
図である。

【図１１】従来の画像撮像装置の構成を示す図であ
る。

【図１２】読み出し用増幅回路１０９の回路構成を示
す図である。

【図１３】連続して画像を撮像した場合の動作を示す
タイミングチャートである。

【符号の説明】

１基本光電変換回路（基本セル）、２フォトディテ
クタ（ＰＤ）、３リセットトランジスタ、４読み出
しトランジスタ、５行選択トランジスタ、６ＰＤノー
ド、７列選択トランジスタ、８行方向読み出し選択
用スキャナ（第１のスキャナ）、９列方向読み出し選
択用スキャナ（第２のスキャナ）、１０行方向ＰＤリ
セット選択用スキャナ（第３のスキャナ）、１１，１１
ａ，１１ｂ信号読み出し回路、１２読み出し期間検
出回路、１３シーケンサ、１４第１のスキャナの開
始信号、１５第１のスキャナの終了信号、１６第２
のスキャナの開始信号、１７第２のスキャナの終了信
号、１８第３のスキャナの開始信号、１９第３のス
キャナの終了信号、２０読み出し期間信号、２１，２
２入力端子、２３出力端子、２４，２５，２６，２
７，２８，２９，３０，３１，３２トランジスタ、３
３容量、３４抵抗、４１アナログ／ディジタル変
換回路（Ａ／Ｄ）、４２パワーセーブ端子、５１デ
ィジタル演算回路、５２レジスタ、５３クロック供
給回路、５４第１のクロック、５５第２のクロッ
ク、６１ＰＤリセット期間検出回路、６２中間電位
発生回路、６３ＰＤリセット期間信号、７１，７２
電圧分割用抵抗、７３演算増幅器、７４トランジス
タ、８１応答時間切り替え信号、９２インバータ、
９３，９４トランジスタ、９５トランジスタ、９６
抵抗。

───────────────────────────────────────────────────── フロントページの続き (72)発明者下邨研一東京都千代田区丸の内二丁目２番３号三菱電機株式会社内 (72)発明者奥井一規東京都千代田区丸の内二丁目２番３号三菱電機株式会社内Ｆターム(参考） 4M118 AA04 AB01 BA14 CA02 DD12 FA06 FA50 5C024 AX01 CY16 CY42 EX03 GX03 GX16 GY31 GZ02 HX02 HX23 HX35 HX40 HX41 HX44 HX50 JX43

Claims

【特許請求の範囲】

【請求項１】光照射により生成される電荷を蓄積し、
その蓄積電荷量に対応したアナログ信号を出力可能な複
数の基本セルが、アレイ状に配置された２次元光電変換
手段を備える画像撮像装置において、前記すべての基本セルを電源電圧にリセットするリセッ
ト手段と、前記２次元光電変換手段に対する行単位の１次元走査
を、すべての列に対して実行することで、前記アナログ
信号の読み出しを制御する２次元光電変換制御手段と、前記アナログ信号の読み出し期間と、フレームレート調
整のためのブランク期間と、を検出する期間検出手段
と、前記読み出した信号を増幅して出力し、さらに、前記ブ
ランク期間に、回路の全部または一部を停止する信号出
力手段と、を備えることを特徴とする画像撮像装置。
【請求項２】前記信号出力手段にあっては、前記ブラ
ンク期間に、内部の増幅回路に対してバイアス電流が流
れないように制御を行うことを特徴とする請求項１に記
載の画像撮像装置。
【請求項３】光照射により生成される電荷を蓄積し、
その蓄積電荷量に対応したアナログ信号を出力可能な複
数の基本セルが、アレイ状に配置された２次元光電変換
手段を備える画像撮像装置において、前記すべての基本セルを電源電圧にリセットするリセッ
ト手段と、前記２次元光電変換手段に対する行単位の１次元走査
を、すべての列に対して実行することで、前記アナログ
信号の読み出しを制御する２次元光電変換制御手段と、前記アナログ信号の読み出し期間と、フレームレート調
整のためのブランク期間と、を検出する期間検出手段
と、前記読み出したアナログ信号を増幅する増幅手段と、前記増幅後のアナログ信号をディジタル信号に変換し、
そのディジタル信号を外部に出力し、さらに、前記ブラ
ンク期間に、回路の全部または一部を停止する信号出力
手段と、を備えることを特徴とする画像撮像装置。
【請求項４】光照射により生成される電荷を蓄積し、
その蓄積電荷量に対応したアナログ信号を出力可能な複
数の基本セルが、アレイ状に配置された２次元光電変換
手段を備える画像撮像装置において、前記すべての基本セルを電源電圧にリセットするリセッ
ト手段と、前記２次元光電変換手段に対する行単位の１次元走査
を、すべての列に対して実行することで、前記アナログ
信号の読み出しを制御する２次元光電変換制御手段と、前記アナログ信号の読み出し期間と、フレームレート調
整のためのブランク期間と、を検出する期間検出手段
と、前記読み出したアナログ信号を増幅する増幅手段と、前記増幅後のアナログ信号をディジタル信号に変換する
変換手段と、内部で生成されたクロック信号を用いて前記ディジタル
信号に対して画像処理を施し、画像処理後のディジタル
信号を外部に出力し、さらに、前記ブランク期間に、回
路の全部または一部を停止する信号出力手段と、を備えることを特徴とする画像撮像装置。
【請求項５】前記信号出力手段にあっては、前記ブラ
ンク期間に、さらに、前記クロック信号の全部または一
部を停止することを特徴とする請求項４に記載の画像撮
像装置。
【請求項６】前記期間検出手段にあっては、列方向の
ブランク期間、または行方向のブランク期間を検出する
ことを特徴とする請求項１〜５のいずれか一項に記載の
画像撮像装置。
【請求項７】光照射により生成される電荷を蓄積し、
その蓄積電荷量に対応したアナログ信号を出力可能な複
数の基本セルが、アレイ状に配置された２次元光電変換
手段を備える画像撮像装置において、前記基本セル内のフォトディテクタのリセット電位を供
給するリセット電位供給手段と、前記すべての基本セルを順にリセット電位に設定するリ
セット手段と、前記２次元光電変換手段に対する行単位の１次元走査
を、すべての列に対して実行することで、前記アナログ
信号の読み出しを制御する２次元光電変換制御手段と、前記リセット期間と、リセットが行われていない期間で
あるリセットオフ期間と、を検出する期間検出手段と、前記読み出した信号を増幅して出力する信号出力手段
と、を備え、前記リセット電位供給手段は、さらに、前記リセットオ
フ期間に、回路の全部または一部を停止することを特徴
とする画像撮像装置。
【請求項８】前記リセット電位供給手段にあっては、
前記ブランク期間に、内部の増幅回路に対してバイアス
電流が流れないように制御を行うことを特徴とする請求
項７に記載の画像撮像装置。
【請求項９】光照射により生成される電荷を蓄積し、
その蓄積電荷量に対応したアナログ信号を出力可能な複
数の基本セルが、アレイ状に配置された２次元光電変換
手段を備える画像撮像装置において、前記すべての基本セルを電源電圧にリセットするリセッ
ト手段と、前記２次元光電変換手段に対する行単位の１次元走査
を、すべての列に対して実行することで、前記アナログ
信号の読み出しを制御する２次元光電変換制御手段と、速度または消費電力量を用途に応じて選択可能とし、前
記読み出した信号を、その選択結果に基づいて増幅後、
出力する信号出力手段と、を備えることを特徴とする画像撮像装置。
【請求項１０】前記信号出力手段にあっては、内部の
増幅回路の出力負荷を駆動可能なトランジスタ数で制御
することを特徴とする請求項９に記載の画像撮像装置。
【請求項１１】前記信号出力手段にあっては、内部の
増幅回路におけるバイアス電流生成用抵抗の大きさを制
御することを特徴とする請求項９に記載の画像撮像装
置。