JP2001185495A - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法

Info

Publication number
JP2001185495A
JP2001185495A JP36875299A JP36875299A JP2001185495A JP 2001185495 A JP2001185495 A JP 2001185495A JP 36875299 A JP36875299 A JP 36875299A JP 36875299 A JP36875299 A JP 36875299A JP 2001185495 A JP2001185495 A JP 2001185495A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
environment
semiconductor layer
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP36875299A
Other languages
English (en)
Other versions
JP3568112B2 (ja
Inventor
Masayoshi Koike
正好 小池
Seiji Nagai
誠二 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP36875299A priority Critical patent/JP3568112B2/ja
Priority to US09/748,234 priority patent/US6471770B2/en
Publication of JP2001185495A publication Critical patent/JP2001185495A/ja
Priority to US10/237,603 priority patent/US6679947B2/en
Application granted granted Critical
Publication of JP3568112B2 publication Critical patent/JP3568112B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【目的】 サファイアの上に膜厚のＧａＮ層を成長さ
せ、当該ＧａＮ層に熱歪を生じさせずに両者を分離して
良質のＧａＮ基板を得る。 【構成】 サファイア上に融点１０６４℃のＡｕ層を介
して当該Ａｕ層の融点未満で厚膜のＧａＮ層を成長さ
せ、その後試料の温度をＡｕ層の融点以上に昇温しＡｕ
層を融解させておいてサファイアとＧａＮ層とを分離す
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体基板の製造方法に
関する。例えば、ＧａＮのようなIII族窒化物系化合物
半導体からなる基板の製造方法として好適に利用され
る。
【０００２】
【従来の技術】従来、適切な基板結晶が存在しない単結
晶基板を作製する場合は、融点、熱膨張率、格子定数等
を考慮し比較的特性の似た材料（基材）を用いてその上
に直接又は種々のバッファ層を介して結晶成長を行い、
その後、基板を研磨などによって除去する方法をとって
いた。特開平７−２０２２６５号公報によればサファイ
ア基板とＧａＮ層との間にＺｎＯからなる中間層を介在
させ、ＧａＮ層の形成後に試料を６０℃のエッチャント
に浸漬して中間層を溶解除去する方法が開示されてい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、往々に
して基材の熱膨張係数とその上に成長された結晶の熱膨
張係数とは相違している。そのため、高温での結晶成長
温度から室温へ冷却する過程で熱歪による反りやクラッ
クが発生し、良質の単結晶基板が作製できないという問
題があった。ＧａＮの例を述べると、従来の結晶成長方
法は、サファイアを基材として約１０００℃でＧａＮを
成長し、室温まで降温して反応室から取り出している。
ここにサファイアとＧａＮの熱膨張係数はそれぞれ７．
５×１０−６、５．５９×１０−６である。熱膨張係数
にこのような違いがあると、図１に示すように、基材１
上に厚膜なＧａＮ２をエピタキシャル成長させたときに
は、反りが現れ更にはクラック３の発生するおそれもあ
る。また、ＧａＮに比べて基材の熱膨張係数が大きいた
め、ＧａＮには圧縮歪みが掛かっている。このように試
料を降温するときＧａＮ層の結晶性に悪影響が及ぶこと
となる。また、このような反りのある試料から基材を研
磨などより除去しＧａＮからなる基板を得ることは極め
て困難である。また、降温時に応力がかけられているの
で得られたとしてもそのＧａＮ基板は良質なものでなか
った。
【０００４】
【課題を解決するための手段】この発明はかかる課題を
解決するためになされた。即ち、この発明の第１の局面
によれば、第１の層の上に第２の層を介して半導体層を
形成し、前記半導体層を形成したときの第１の環境と異
なる第２の環境であって、前記第１の層及び／又は前記
半導体層に対する第２の層の結合力を低下させる第２の
環境下、又は当該第２の環境を経た後において前記半導
体層を分離し、かつ、前記第１の環境から前記第２の環
境までの間、前記半導体層には前記第１の層との熱膨張
係数の相違に基づく歪が実質的に加わっていない、こと
を特徴とする半導体基板の製造方法。
【０００５】このような本発明の半導体基板の製造方法
によれば、半導体層を分離するときの第２の環境におい
て半導体層と基材である第１の層の間に介在される第２
の層の結合力が低下しているので、試料から半導体層を
分離することが容易である。更には、第１の環境から第
２の環境までの間に、好ましくは半導体層形成後分離す
るまでの間に、半導体層には熱膨張係数の相違に基づく
歪みが実質的に加えられていないので、半導体層の結晶
性は少なくとも結晶成長時のものが維持される。よっ
て、良質の半導体基板を容易に得られることとなる。第
２の環境を一旦経た第２の層が、その後の環境の如何に
拘わらず、その第１の層及び／又は半導体層に対する結
合力を回復しない場合、即ち一旦低下ないしゼロとなっ
た第２の層の第１の層及び／又は半導体層に対する結合
力が維持される場合には、必ずしも半導体層を第２の環
境下において分離する必要はない。
【０００６】上記において基材である第１の層及び中間
層である第２の層は成長させる半導体に応じて適宜選択
されるものである。成長させる半導体がＧａＮなどのII
I族窒化物系化合物半導体である場合は、例えばサファ
イア、スピネル、シリコン、炭化シリコン、酸化亜鉛、
リン化ガリウム、ヒ化ガリウム、酸化マグネシウム、酸
化マンガンなどを基板の材料として挙げることができ
る。本発明者らの検討によれば、基板としてサファイア
を採用し、特にそのａ面を用いることが好ましい。
【０００７】中間層として第２の層は、第２の環境にお
いて第１の層及び半導体層の少なくとも一方に対する結
合力が低下する材料で形成される。半導体層を単離する
には半導体層に対する第２の層の結合力を低下すること
が好ましい。半導体層を成長させる第１の環境と中間層
である第２の層を脆弱にする第２の環境との相違が物理
的環境条件、特に温度条件にあるときは、第２の層とし
てその融点が半導体層の成長温度（第１の環境の温度）
より高く、かつ第２の環境の温度以下である金属が選ば
れる。かかる金属として、Ｔｉ，Ｎｉ，Ｙ，Ｂｅ，Ｍ
ｎ，Ａｕ，Ａｇ，Ｃｎ及びこれらの合金を挙げることが
できる。第１の環境と第２の環境との相違点が化学的環
境条件にあるとき、即ち第２の環境において第２の層が
化学的に分解ないし溶解されるときは、第２の層の形成
材料としてＺｎＯ等を挙げることができる。これらの材
料は真空蒸着、スパッタ法などの周知の方法で形成でき
る。第２の層の膜厚も特に限定されない。例えば、１０
〜１００００ｎｍ、好ましくは１００〜５０００ｎｍで
ある。第２の層は第１の層の全面に形成される必要はな
い。例えば、横方向成長法（ＥＬＯ法、特開平１０−３
１２９７１号公報参照）によりIII族窒化物系化合物半
導体を成長させるときには、成長抑止材料の間において
露出する第１の層の表面に第２の層が形成される。
【０００８】半導体層は単結晶基板として求められるも
のであれば特に限定されない。III族窒化物系化合物半
導体を半導体層とすることが好ましい。ここに、III族
窒化物系化合物半導体とは一般式としてＡｌＸＧａＹＩ
ｎ１−Ｘ−ＹＮ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｘ＋Ｙ
≦１）で表され、ＡｌＮ、ＧａＮ及びＩｎＮのいわゆる
２元系、ＡｌｘＧａ１−ｘＮ、ＡｌｘＩｎ１−ｘＮ及び
ＧａｘＩｎ１−ｘＮ（以上において０≦ｘ≦１）のいわ
ゆる３元系を包含する。III族元素の一部をボロン
（Ｂ）、タリウム（Ｔｌ）等で置換しても良く、また、
窒素（Ｎ）の一部もリン（Ｐ）、ヒ素（Ａｓ）、アンチ
モン（Ｓｂ）、ビスマス（Ｂｉ）等で置換できる。III
族窒化物系化合物半導体層は任意のドーパントを含むも
のであっても良い。ｎ型不純物として、Ｓｉ、Ｇｅ、Ｓ
ｅ、Ｔｅ、Ｃ等を用いることができる。ｐ型不純物とし
て、Ｍｇ、Ｚｎ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ等を用いるこ
とができる。なお、ｐ型不純物をドープした後にIII族
窒化物系化合物半導体を電子線照射、プラズマ照射若し
くは炉による加熱にさらすことも可能である。III族窒
化物系化合物半導体層の形成方法は特に限定されない
が、有機金属気相成長法（ＭＯＣＶＤ法）のほか、周知
の分子線結晶成長法（ＭＢＥ法）、ハライド系気相成長
法（ＨＶＰＥ法）、スパッタ法、イオンプレーティング
法、電子シャワー法等によっても形成することができ
る。第２の層と半導体層との間にはバッファ層を形成す
ることが好ましい。半導体層は分離後に半導体基板とし
て用いられるものであるので、ある程度膜厚が必要であ
る。通常基板として用いるためには、１００μｍ以上の
膜厚が要求される。
【０００９】熱膨張係数に基づく歪が半導体層にかから
ないようにするには、第１の環境即ち半導体層の成長温
度と第２の環境の温度とを等しくする。本発明者らの検
討によれば、第１の環境の温度と第２の環境の温度との
温度差が、前者の絶対温度を基準として５０％以内であ
れば、半導体に実質的に歪がかからないと考えられる。
更に好ましくは３０％以内であり、更に更に好ましくは
２０％以内である。
【００１０】半導体層を分離する方法は特に限定されな
いが、第２の層の結合力が弱くなっている状態で、基材
である第１の層と半導体層とにそれぞれ逆方向の荷重を
掛けてせん断するか、第２の層においてナイフ切断す
る。場合によっては、試料を冷却する際の熱歪が第２の
層に集中し、第２の層において両者が自動的に分離され
るようにしてもよい。半導体層に対する第２の層の結合
力が低下しておれば、当該分離工程によって半導体層を
単離することができる。一方、第２の層の結合力が基材
である第１の層に対してのみ低下している場合は、第２
の層は半導体層に付着することとなる。
【００１１】このようにして分離された半導体層は半導
体基板として各種半導体素子に適用される。ここに素子
には、発光ダイオード、受光ダイオード、レーザダイオ
ード、太陽電池等の光素子の他、整流器、サイリスタ及
びトランジスタ等のバイポーラ素子、ＦＥＴ等のユニポ
ーラ素子並びにマイクロウェーブ素子などの電子デバイ
スを挙げられる。また、これらの素子の中間体としての
積層体にも本発明は適用されるものである。なお、発光
素子の構成としては、ＭＩＳ接合、ＰＩＮ接合やｐｎ接
合を有したホモ構造、ヘテロ構造若しくはダブルへテロ
構造のものを用いることができる。発光層として量子井
戸構造（単一量子井戸構造若しくは多重量子井戸構造）
を採用することもできる。
【００１２】本発明者らは上記課題を解決するために、
次なる第２の局面の発明を提案する。第１の層の上に第
２の層を介して半導体層を形成し、その後に前記半導体
層を分離することにより前記半導体層を含む半導体基板
を形成する方法であって、前記第２の層は低融点の歪吸
収層と高融点の下地層とを有し、前記歪吸収層は前記半
導体層を形成する環境の温度において融解状態である、
ことを特徴とする半導体基板の製造方法。
【００１３】この第２の局面の発明によれば、中間層で
ある第２の層が歪吸収層と下地層とで構成され、そのう
ちの歪吸収層は半導体層の成長温度において、即ち第１
の環境において既に融解状態であり第１の層に対する結
合力は殆どゼロである。しかし、下地層が高融点材料
（少なくとも半導体成長温度より高い融点を持つ）から
形成されているので、半導体層の成長に支障の及ぶこと
はない。尤も、基材である第１の層の結晶構造の特性を
利用する観点から言えば、最初歪吸収層の融点未満の温
度で半導体層を成長させ、その後温度を上げて歪吸収層
を融解させることが好ましい。そして、当該歪吸収層が
固体化しないうちに第１の層と半導体層とを分離する。
また、半導体層を分離しなくても、降温時の暫くの間歪
吸収層は融解状態にあるので、第１の層と半導体層との
熱膨張率の差に起因する歪応力がここで吸収緩和され
る。従って、半導体層に反りやクラックが発生しなくな
る。そして、冷却後においてホットプレート等により試
料を昇温してやれば、歪吸収層が再び融解状態となるの
で、第１の層と半導体層とを容易に分離可能となる。こ
のように歪吸収層において分離すると、下地層は半導体
層に付着することになる。従って、下地層は薄く形成
し、これと半導体層との間に熱膨張係数の差がある場
合、当該下地層へ優先的にクラックが生じることとなる
ようにすることが好ましい。
【００１４】
【実施例】次に、この発明の実施例について説明する。 第１実施例（図２参照） 第１の層としてのサファイア基材１１の表面（ａ面）に
第２の層としてのＡｕ（融点：１０６４℃）層１２をス
パッタ法により形成する（膜厚：３μｍ）。その後、Ｍ
ＯＣＶＤ装置のサセプタ１６に装着する。サセプタ１６
には試料装着用の凹部１７が形成されている。この凹部
１７の深さは、試料を装着した状態でＡｕ層１２上面が
サセプタ１６の上面とほぼ面一になるようにする。
【００１５】Ａｕ層１２の上にＡｌＮバッファ層１３を
例えば４００℃の成長温度で１０ｎｍの膜厚に成長させ
る。このバッファ層１３までをスパッタ法により形成す
ることも出来る。なお、バッファ層１３としてＧａＮを
はじめとする他のIII族窒化物系化合物半導体やＺｎＯ
を利用することも出来る。続いて、ＧａＮ層１４を１０
００℃の成長温度でほぼ１００μｍの膜厚にエピタキシ
ャル成長させる。このＧａＮ層を成長させる環境（第１
の環境）は、通常のＭＯＣＶＤ法を実行するときと同じ
であるが、成長温度をＡｕの融点１０６４℃未満とする
必要がある。
【００１６】その後、試料を昇温してＡｕ層１２を融解
する（第２の環境）。試料の昇温はサセプタ１６の温度
をあげることにより行う。このときの試料の温度はＧａ
Ｎ層１４が分解せず、かつサファイア基材１２とＧａＮ
層１４との熱歪の影響が出ない程度とする。この実施例
では試料を１１００℃まで昇温させる。Ａｕ層１２が融
解したら、ＧａＮ層１４とサファイア基材１１とをせん
断する。この実施例ではＭＯＣＶＤ反応室に設けられた
ブレード１８をサセプタ１６の上面に対して平行移動さ
せることによりＧａＮ層１４をサファイア基板１１から
分離する。ブレード１８を固定しておいてサセプタ１６
を移動させても良いし、勿論両者１６、１８を移動させ
ることも出来る。サセプタ１６の上面は分離されたＡｌ
Ｎ１３−ＧａＮ１４積層体が滑り易くなるように表面加
工しておくことが好ましい。
【００１７】ブレード１８の代わりに、図３に示すよう
に、ナイフ１９を設け、これで融解状態のＡｕ層１２を
カットすることも出来る。この場合、サセプタ１８の上
面はサファイア基材１１の上面とほぼ面一である。ナイ
フ１９を利用する場合は、サセプタ１８から凹部１９を
省略することが出来る。
【００１８】第２実施例（図４参照） この実施例は、ＥＬＯ法（横方向成長法）を利用して半
導体層の結晶性のより一層の向上を図るものである。第
１の層としてのサファイア基材２１のａ面上に、常法に
従い、ＡｌＮバッファ層２２（１０ｎｍ）とＧａＮ層２
３（２μｍ）をＭＯＣＶＤ法で形成する。その後、Ｇａ
Ｎ層２３上にＳｉＯ２層を形成し、さらにこれをストラ
イプ状にパターニングしてＳｉＯ２ストライプ２４を形
成する。ＳｉＯ２ストライプ２４の上面をマスクして、
ＧａＮ層２３上にＡｕ層２５をスパッタ法により形成す
る。試料を再度ＭＯＣＶＤ装置の反応室に移し、第１の
実施例と同様にして、４００℃の反応温度でＡｌＮ層２
６（膜厚：１０ｎｍ）を形成し、反応温度を１０００℃
まで昇温しＧａＮ層２７をエピタキシャル成長させる。
このとき、ＧａＮ層は最初ＳｉＯ２ストライプ２４の間
でファセット構造を発達させ、成長が進むにつれてこの
ファセット構造が埋め込まれて平坦な層となる。なお、
バッファ層２３及びＧａＮ層２３を省略しサファイア基
材２１の上に直接ＳｉＯ２ストライプ２４及びＡｕ層２
５を形成することも出来る。
【００１９】ＧａＮ層をＥＬＯ法により成長させた後、
試料の温度を１１００℃まで昇温しＡｕ層２５を融解す
る。なお、ＳｉＯ２の上にIII族窒化物系化合物半導体
は成長しないのでＳｉＯ２ストライプ２４とＡｌＮ層２
６及びＧａＮ層２７との間の結合力はほぼゼロである。
従って、サファイア基材２１とＧａＮ層２７とに対しそ
れぞれＳｉＯ２ストライプ２４に沿った方向に相反する
方向の荷重を掛けると両者は分離する。
【００２０】第３実施例（図５参照） この実施例は本発明の第２の局面に対応する。第１の層
としてのサファイア基材３１のａ面に歪吸収層として低
融点（融点：１５７℃）のＩｎの層３２をスパッタ法に
より形成する（膜厚：３μｍ）。その後、Ｉｎ層３２の
上面に下地層として高融点（融点：１６６０℃）のＴｉ
層３３を同じくスパッタ法により形成する（膜厚：１μ
ｍ）。これらＩｎ層３２とＴｉ層３３より第２の層（中
間層）が構成される。次に、試料をＭＯＣＶＤ装置の反
応室に移してＴｉ層３３の上にバッファ層としてのＡｌ
Ｎ３４をＭＯＣＶＤ法により形成する（膜厚：２０ｎ
ｍ）。続いてＡｌＮ層３４の上にＧａＮ層３５をエピタ
キシャル成長させる。
【００２１】この例では、ＧａＮ層３５の成長中におい
て、Ｉｎ層３２は融解している。ＧａＮ層３５の成長終
了後、試料を降温してしばらくはＩｎ層３２は融解状態
を維持する。従って、サファイア基材３１とＧａＮ層３
５との熱膨張率に基づく歪はＩｎ層３２で吸収緩和され
るので、試料を室温まで降温させてもＧａＮ層３５に反
りやクラックが発生することはない。その後、例えばホ
ットプレートを使用して室温まで降温された試料を加熱
すれば再びＩｎ層３２が融解する。この状態で、サファ
イア基材３１とＧａＮ層３５とをせん断するか若しくは
Ｉｎ層３３においてナイフ切断することにより、両者３
１、３５は容易に分離される。勿論、試料を室温まで降
温する前であってＩｎ層３２が融解状態である間に、第
１の実施例と同様にしてＭＯＣＶＤ装置内でサファイア
基材３１とＧａＮ層３５とを分離することも出来る。
【００２２】この発明は、上記発明の実施の形態及び実
施例の説明に何ら限定されるものではない。特許請求の
範囲の記載を逸脱せず、当業者が容易に想到できる範囲
で種々の変形態様もこの発明に含まれる。
【００２３】以下、次の事項を開示する。 （１１） 第１の層と半導体層とを第２の層においてせ
ん断する手段を備えた半導体成長装置。 （１２） 第１の層を挿入する凹部を備えたサセプタを
有するＭＯＣＶＤ装置であることを特徴とする（１１）
に記載の半導体成長装置。 （１３） ＭＯＣＶＤ装置内に半導体層に当接するブレ
ードが設けられ、該ブレードを前記サセプタの上面に対
して相対的に平行移動させる手段が備えられていること
を特徴とする（１２）に記載の半導体成長装置。 （１４） 第２の層を切断するナイフを備えることを特
徴とする半導体成長装置。 （２１） 請求項１〜９のいずれかに記載の方法により
形成された半導体基板を含む素子。 （３１） 第１の層、第２の層及び半導体層を順次積層
してなる積層体であって、前記第１の層と前記半導体層
とは異なる熱膨張係数を有し、前記第２の層は前記半導
体層を形成したときの第１の環境と異なる第２の環境下
において、前記第１の層及び／又は前記半導体層に対す
る第２の層の結合力が低下ないしゼロとなる、ことを特
徴とする積層体。 （３２） 前記第２の層は前記第１の環境で固体であ
り、前記第２の環境で融解する、ことを特徴とする（３
１）に記載の積層体。 （３３） 前記第２の層は前記第２の環境において選択
的に分解若しくは溶解される、ことを特徴とする（３
１）に記載の積層体。 （３４） 前記第１の層はサファイア基板であり、前記
半導体層はIII族窒化物系化合物半導体であり、前記第
２の層は金属であり、該金属は前記第１の環境の温度で
は固体状態であり、前記第２の環境の温度では融解状態
である、ことを特徴とする（３１）に記載の積層体。 （３５） 第１の層、第２の層及び半導体層を順次積層
してなる積層体であって、前記第１の層と前記半導体層
とは異なる熱膨張係数を有し、前記第２の層は前記第１
の層側の低融点歪吸収層と前記半導体層側の高融点下地
層とからなり、前記歪吸収層は前記半導体層を形成する
環境の温度において融解状態であることを特徴とする積
層体。 （３７） 前記第１の層はサファイア基板であり、前記
第２の層の歪吸収層はＩｎであり、前記下地層はＴｉで
あり、前記半導体層はIII族窒化物系化合物半導体であ
る、ことを特徴とする（３５）積層体。 （４１） （３１）〜（３７）のいずれかに記載の第１
の層と第２の層とからなる積層体。
【図面の簡単な説明】
【図１】図１は基材と半導体層の熱膨張係数の相違に基
づく歪の発生を示した模式図である。
【図２】図２は本発明の実施例１の製造方法を示す模式
図である。
【図３】図３は実施例１の製造方法の変形態様を示す模
式図である。
【図４】図４はこの発明の実施例２の製造方法を示し、
シリコン基材とＧａＮ層とが分離される前の試料の構成
を示す断面図である。
【図５】図５はこの発明の実施例３の製造方法を示し、
シリコン基材とＧａＮ層とが分離される前の試料の構成
を示す断面図である。
【符号の説明】
１、１１、２１、３１ シリコン基材（第１の層） ２、１４、２７、３５ ＧａＮ層（半導体層） １２、２５ Ａｕ層（第２の層） ３２ Ｉｎ層（歪吸収層） ３３ Ｔｉ層（下地層）
フロントページの続き Ｆターム(参考） 4K030 AA11 BA01 BA08 BA38 BA55 CA05 DA08 FA10 LA14 5F041 AA40 CA34 CA40 CA65 CA67 CA77 5F045 AA04 AA18 AA19 AB09 AB14 AB17 AB18 AB32 AB40 AD08 AD14 AF03 AF04 AF07 AF09 AF10 AF20 BB11 CA09 DA53 DA55 GH08 HA16 5F073 CA02 CB02 DA05 DA07 DA16 DA35

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 第１の層の上に第２の層を介して半導体
    層を形成し、 前記半導体層を形成したときの第１の環境と異なる第２
    の環境であって、前記第１の層及び／又は前記半導体層
    に対する第２の層の結合力を低下させる第２の環境下、
    又は当該第２の環境を経た後において前記半導体層を分
    離し、かつ、前記第１の環境から前記第２の環境までの
    間、前記半導体層には前記第１の層との熱膨張係数の相
    違に基づく歪みが実質的に加わっていないことを特徴と
    する半導体基板の製造方法。
  2. 【請求項２】 前記第２の層の形成材料は前記第１の環
    境で固体であり、前記第２の環境で融解する、ことを特
    徴とする請求項１に記載の半導体基板の製造方法。
  3. 【請求項３】 前記第２の環境は前記第２の層を選択的
    に分解若しくは溶解する、ことを特徴とする請求項１に
    記載の半導体基板の製造方法。
  4. 【請求項４】 前記第１の層はサファイア基板であり、
    前記半導体層はIII族窒化物系化合物半導体であり、前
    記第２の層は金属であり、該金属は前記第１の環境の温
    度では固体状態であり、前記第２の環境の温度では融解
    状態である、ことを特徴とする請求項１に記載の半導体
    基板の製造方法。
  5. 【請求項５】 第１の層の上に第２の層を介して半導体
    層を形成し、その後に前記半導体層を分離することによ
    り前記半導体層を含む半導体基板を形成する方法であっ
    て、前記第２の層は低融点の歪吸収層と高融点の下地層
    とを有し、前記歪吸収層は前記半導体層を形成する環境
    の温度において融解状態である、ことを特徴とする半導
    体基板の製造方法。
  6. 【請求項６】 前記半導体層は最初前記歪吸収層の融点
    未満の温度で成長し、その後、前記歪吸収層の融点以上
    であって前記下地層の融点未満の温度で成長する、こと
    を特徴とする請求項５に記載の半導体基板の製造方法。
  7. 【請求項７】 前記第１の層はサファイア基板であり、
    前記第２の層の歪吸収層はＩｎであり、前記下地層はＴ
    ｉであり、前記半導体層はIII族窒化物系化合物半導体
    であり、 該半導体層は前記歪吸収層を構成するＩｎの融点未満の
    基板温度で最初形成され、次に前記Ｉｎの融点以上前記
    下地層のＴｉの融点未満の基板温度で形成され、降温
    後、前記第１の層から前記半導体層を分離する、ことを
    特徴とする請求項５又は６に記載の半導体基板の製造方
    法。
  8. 【請求項８】 前記歪吸収層が融解状態において前記サ
    ファイア基板から前記半導体層を分離する、ことを特徴
    とする請求項７に記載の半導体基板の製造方法。
  9. 【請求項９】 室温まで降温した後に前記サファイア基
    板から前記半導体層を分離する、ことを特徴とする請求
    項７に記載の半導体基板の製造方法。
JP36875299A 1999-12-27 1999-12-27 半導体基板の製造方法 Expired - Fee Related JP3568112B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP36875299A JP3568112B2 (ja) 1999-12-27 1999-12-27 半導体基板の製造方法
US09/748,234 US6471770B2 (en) 1999-12-27 2000-12-27 Method of manufacturing semiconductor substrate
US10/237,603 US6679947B2 (en) 1999-12-27 2002-09-10 Semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36875299A JP3568112B2 (ja) 1999-12-27 1999-12-27 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2001185495A true JP2001185495A (ja) 2001-07-06
JP3568112B2 JP3568112B2 (ja) 2004-09-22

Family

ID=18492661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36875299A Expired - Fee Related JP3568112B2 (ja) 1999-12-27 1999-12-27 半導体基板の製造方法

Country Status (2)

Country Link
US (2) US6471770B2 (ja)
JP (1) JP3568112B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003178984A (ja) * 2001-03-27 2003-06-27 Nec Corp Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2005502193A (ja) * 2001-09-05 2005-01-20 クリー　インコーポレイテッド 独立（Ａｌ、Ｇａ、Ｉｎ）Ｎおよびそれを形成するための分割方法
US6897138B2 (en) 2001-06-25 2005-05-24 Toyoda Gosei Co., Ltd. Method and apparatus for producing group III nitride compound semiconductor
US7794542B2 (en) 1994-01-27 2010-09-14 Cree, Inc. Bulk single crystal gallium nitride and method of making same
JP2018073999A (ja) * 2016-10-28 2018-05-10 国立大学法人名古屋大学 Ｉｉｉ 族窒化物半導体素子の製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1482549B1 (en) * 2003-05-27 2011-03-30 S.O.I. Tec Silicon on Insulator Technologies S.A. Method of fabrication of a heteroepitaxial microstructure
US6869806B2 (en) * 2002-03-14 2005-03-22 Wisys Technology Foundation, Inc. Method and apparatus for the production of a semiconductor compatible ferromagnetic film
JP2004107114A (ja) * 2002-09-17 2004-04-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法
US7524691B2 (en) * 2003-01-20 2009-04-28 Panasonic Corporation Method of manufacturing group III nitride substrate
US7323256B2 (en) * 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
US7148075B2 (en) * 2004-06-05 2006-12-12 Hui Peng Vertical semiconductor devices or chips and method of mass production of the same
JP5015417B2 (ja) * 2004-06-09 2012-08-29 住友電気工業株式会社 ＧａＮ結晶の製造方法
JP4694878B2 (ja) * 2005-04-20 2011-06-08 Ｏｋｉセミコンダクタ株式会社 半導体製造装置および半導体装置の製造方法
KR100638869B1 (ko) * 2005-06-21 2006-10-27 삼성전기주식회사 질화물계 화합물층을 형성하는 방법 및 이를 이용한 ＧａＮ기판 및 수직구조 질화물계 반도체 발광소자를 제조하는방법
US20080032762A1 (en) * 2006-04-25 2008-02-07 Kane Steve N Method and apparatus for conducting a game of chance
KR100718118B1 (ko) * 2006-06-01 2007-05-14 삼성코닝 주식회사 크랙이 없는 ＧａＮ 벌크 단결정의 성장 방법 및 장치
JP4805741B2 (ja) * 2006-07-14 2011-11-02 Ｏｋｉセミコンダクタ株式会社 半導体製造装置および半導体装置の製造方法
JP2008235521A (ja) * 2007-03-20 2008-10-02 Sanyo Electric Co Ltd 半導体基板の割断方法及び太陽電池の割断方法並びに太陽電池

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4745607A (en) * 1986-10-08 1988-05-17 American Telephone And Telegraph Company, At&T Bell Laboratories Interlayer directional coupling in antiresonant reflecting optical waveguides
US5846844A (en) 1993-11-29 1998-12-08 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor substrates using ZnO release layers
JPH07202265A (ja) 1993-12-27 1995-08-04 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体の製造方法
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
US6294440B1 (en) * 1998-04-10 2001-09-25 Sharp Kabushiki Kaisha Semiconductor substrate, light-emitting device, and method for producing the same
JP3794876B2 (ja) * 1998-09-09 2006-07-12 松下電器産業株式会社 半導体装置の製造方法
JP3702700B2 (ja) * 1999-03-31 2005-10-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7794542B2 (en) 1994-01-27 2010-09-14 Cree, Inc. Bulk single crystal gallium nitride and method of making same
JP2003178984A (ja) * 2001-03-27 2003-06-27 Nec Corp Ｉｉｉ族窒化物半導体基板およびその製造方法
US6897138B2 (en) 2001-06-25 2005-05-24 Toyoda Gosei Co., Ltd. Method and apparatus for producing group III nitride compound semiconductor
JP2005502193A (ja) * 2001-09-05 2005-01-20 クリー　インコーポレイテッド 独立（Ａｌ、Ｇａ、Ｉｎ）Ｎおよびそれを形成するための分割方法
JP2018073999A (ja) * 2016-10-28 2018-05-10 国立大学法人名古屋大学 Ｉｉｉ 族窒化物半導体素子の製造方法

Also Published As

Publication number Publication date
US6679947B2 (en) 2004-01-20
US20010017099A1 (en) 2001-08-30
US6471770B2 (en) 2002-10-29
JP3568112B2 (ja) 2004-09-22
US20030010281A1 (en) 2003-01-16

Similar Documents

Publication Publication Date Title
JP3568112B2 (ja) 半導体基板の製造方法
KR101321654B1 (ko) Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법
EP1394865B1 (en) Iii group nitride based semiconductor element and method for manufacture thereof
TWI464913B (zh) 用於固態照明裝置之氮化鎵晶圓基板及相關系統及方法
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
JP2002284600A (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP4860736B2 (ja) 半導体構造物及びそれを製造する方法
JP4749583B2 (ja) 半導体基板の製造方法
KR20120118032A (ko) 기판의 열 팽창을 보상하는 층을 갖는 반도체 발광 디바이스
KR20120068900A (ko) 곡률 제어층을 갖는 ⅲ-질화물 발광 디바이스
US6881261B2 (en) Method for fabricating semiconductor device
KR20090115826A (ko) 그룹 3족 질화물계 반도체 소자용 버퍼층 및 그 제조 방법
JP2002299253A5 (ja)
JP4035971B2 (ja) 半導体結晶の製造方法
JP2009117583A (ja) 窒化物半導体素子の製造方法、窒化物半導体結晶成長基板、結晶成長基板保持基板及び接着材
US7112243B2 (en) Method for producing Group III nitride compound semiconductor
JP2011093803A (ja) 窒化ガリウム系化合物半導体単結晶の製造方法
JP4749584B2 (ja) 半導体基板の製造方法
JP4728460B2 (ja) 窒化ガリウム系化合物半導体単結晶の製造方法
JP2002319545A (ja) ＧａＮ系結晶の製造方法および結晶成長用基材
WO2012059843A1 (en) Iii-nitride layer grown on a substrate
JP4700147B2 (ja) 窒化物半導体堆積基板
JP2003017412A (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2000277440A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜、窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体装置及び窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体レーザ
KR20130049590A (ko) 박막 접합 기판 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040610

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090625

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees