JP2001177422A - ビタビ復号におけるブランチメトリック算出方法及びビタビ復号装置 - Google Patents
ビタビ復号におけるブランチメトリック算出方法及びビタビ復号装置Info
- Publication number
- JP2001177422A JP2001177422A JP36148799A JP36148799A JP2001177422A JP 2001177422 A JP2001177422 A JP 2001177422A JP 36148799 A JP36148799 A JP 36148799A JP 36148799 A JP36148799 A JP 36148799A JP 2001177422 A JP2001177422 A JP 2001177422A
- Authority
- JP
- Japan
- Prior art keywords
- metric
- code
- branch metric
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3961—Arrangements of methods for branch or transition metric calculation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
Abstract
(57)【要約】
【課題】 ブランチメトリック算出処理におけるビット
数の削減により、その処理を簡素化して、処理規模及び
回路規模を縮小する。 【解決手段】 ブランチメトリック算出部１１におい
て、ラッチ回路１ａ〜１ｃからのメトリックデータ１〜
３を、それぞれ最も少ない１ビットの符号及びｋ−１ビ
ットのメトリックに、ワードスプリット回路２ａ〜２ｃ
で分割する。この分割した符号（１ビット）と、畳み込
み符号発生器８及びカウンタ９で生成した畳み込み符号
から生成した各状態の符号語（１ビット）との一致又は
不一致を排他的論理和回路３ａ〜３ｃで判定する。この
一致又は不一致の出力をタイミング切り替で１ビットの
時分割スイッチ５ａ〜５ｃで選択する。この選択におけ
る符号が一致した出力と、符号不一致の場合の選択回路
６ａ〜６ｃから分割して出力されるメトリックとを加算
器７ａ，７ｂで加算してブランチメトリックを算出す
る。
数の削減により、その処理を簡素化して、処理規模及び
回路規模を縮小する。 【解決手段】 ブランチメトリック算出部１１におい
て、ラッチ回路１ａ〜１ｃからのメトリックデータ１〜
３を、それぞれ最も少ない１ビットの符号及びｋ−１ビ
ットのメトリックに、ワードスプリット回路２ａ〜２ｃ
で分割する。この分割した符号（１ビット）と、畳み込
み符号発生器８及びカウンタ９で生成した畳み込み符号
から生成した各状態の符号語（１ビット）との一致又は
不一致を排他的論理和回路３ａ〜３ｃで判定する。この
一致又は不一致の出力をタイミング切り替で１ビットの
時分割スイッチ５ａ〜５ｃで選択する。この選択におけ
る符号が一致した出力と、符号不一致の場合の選択回路
６ａ〜６ｃから分割して出力されるメトリックとを加算
器７ａ，７ｂで加算してブランチメトリックを算出す
る。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、畳み込み符号から
生成される符号語と、受信データをブランチメトリック
算出のために変換した判定データの符号とを比較してブ
ランチメトリックを求めるビタビ復号におけるブランチ
メトリック算出方法及びビタビ復号装置に関する。
生成される符号語と、受信データをブランチメトリック
算出のために変換した判定データの符号とを比較してブ
ランチメトリックを求めるビタビ復号におけるブランチ
メトリック算出方法及びビタビ復号装置に関する。
【０００２】
【従来の技術】従来、ＴＤＭＡ方式やＣＤＭＡ方式のデ
ジタルセルラー移動電話システムにおける移動端末やＣ
ＤＭＡ方式のデジタル衛星通信では、所要の回線品質を
得るために伝送路で生じる誤りの訂正を、誤り訂正符号
を用いて行っている。この誤り訂正符号の処理では、誤
りビットを検出して訂正を行うが、この訂正は、ランダ
ム誤り訂正の生成方法によってブロック符号又は畳み込
み符号(convolutional code)や、ブロック符号及び畳み
込み符号を組み合わせた鎖状符号に大別される。
ジタルセルラー移動電話システムにおける移動端末やＣ
ＤＭＡ方式のデジタル衛星通信では、所要の回線品質を
得るために伝送路で生じる誤りの訂正を、誤り訂正符号
を用いて行っている。この誤り訂正符号の処理では、誤
りビットを検出して訂正を行うが、この訂正は、ランダ
ム誤り訂正の生成方法によってブロック符号又は畳み込
み符号(convolutional code)や、ブロック符号及び畳み
込み符号を組み合わせた鎖状符号に大別される。
【０００３】受信側での畳み込み符号の復号化としてビ
タビ(Viterbi) 復号が良く知られている（文献、デジタ
ル衛星通信、田村和則・正村達郎編著、電気通信協会発
行を参照）。このビタビ復号は、ある状態から合流する
二つのパス中の受信された系列から最小の距離にあるパ
スを選択していくことによって、畳み込み符号を用いた
最尤復号を効率よく行うことが可能なアルゴリズムであ
る。ビタビ復号は伝送路で生じる誤り訂正能力が比較的
高く、軟判定復調方式と組み合わせて、符号化利得を大
きく得られるものの、処理規模及び回路規模が大きく、
その削減が課題である。
タビ(Viterbi) 復号が良く知られている（文献、デジタ
ル衛星通信、田村和則・正村達郎編著、電気通信協会発
行を参照）。このビタビ復号は、ある状態から合流する
二つのパス中の受信された系列から最小の距離にあるパ
スを選択していくことによって、畳み込み符号を用いた
最尤復号を効率よく行うことが可能なアルゴリズムであ
る。ビタビ復号は伝送路で生じる誤り訂正能力が比較的
高く、軟判定復調方式と組み合わせて、符号化利得を大
きく得られるものの、処理規模及び回路規模が大きく、
その削減が課題である。
【０００４】畳み込み符号の一つの表現である樹枝状表
現における各ノード復号器の状態に対応してブランチが
生成される。すなわち、樹枝状表現を、独立した符号器
の状態の変化であるトレリス表現とし、その入力１ビッ
トに対して状態０又は状態１に対応して二通りのブラン
チが生成される。このトレリスからパス又はブランチの
確実性を表すメトリック計算が行われる。このブランチ
メトリック計算方法では、畳み込み符号から生成される
各状態の符号語と判定データの符号を比較して、一致し
ていればメトリックが０であると判定し、また、不一致
の場合は、判定データのメトリックを加算してブランチ
メトリックを算出する。
現における各ノード復号器の状態に対応してブランチが
生成される。すなわち、樹枝状表現を、独立した符号器
の状態の変化であるトレリス表現とし、その入力１ビッ
トに対して状態０又は状態１に対応して二通りのブラン
チが生成される。このトレリスからパス又はブランチの
確実性を表すメトリック計算が行われる。このブランチ
メトリック計算方法では、畳み込み符号から生成される
各状態の符号語と判定データの符号を比較して、一致し
ていればメトリックが０であると判定し、また、不一致
の場合は、判定データのメトリックを加算してブランチ
メトリックを算出する。
【０００５】図４は従来のブランチメトリック算出を行
う構成を示す回路図である。図４において、ここでは符
号化率１／３及び状態数２５６とする。メトリックデー
タ１，２，３は、それぞれラッチ回路２６ａ，２６ｂ，
２６ｃに入力される。ラッチ回路２６ａ〜２６ｃが、メ
トリックデータ１〜３をそれぞれラッチパルスが入力さ
れるまで保持する。このラッチ後に、ラッチ回路２６ａ
〜２６ｃが、状態Ｎ用のＫビットのメトリックデータを
出力し、さらに、インバータ２７ａ，２７ｂ，２７ｃを
通じた反転による状態Ｎ＋１２８用のｋビットのメトリ
ックデータを出力する。
う構成を示す回路図である。図４において、ここでは符
号化率１／３及び状態数２５６とする。メトリックデー
タ１，２，３は、それぞれラッチ回路２６ａ，２６ｂ，
２６ｃに入力される。ラッチ回路２６ａ〜２６ｃが、メ
トリックデータ１〜３をそれぞれラッチパルスが入力さ
れるまで保持する。このラッチ後に、ラッチ回路２６ａ
〜２６ｃが、状態Ｎ用のＫビットのメトリックデータを
出力し、さらに、インバータ２７ａ，２７ｂ，２７ｃを
通じた反転による状態Ｎ＋１２８用のｋビットのメトリ
ックデータを出力する。
【０００６】この状態Ｎ用のＫビットのメトリックデー
タ及び状態Ｎ＋１２８用のｋビットのメトリックデータ
が、時分割スイッチ２８ａ，２８ｂ，２８ｃに入力され
る。この時分割スイッチ２８ａ〜２８ｃは、それぞれタ
イミングパルスによって状態Ｎのメトリックデータ、又
は状態Ｎ＋１２８のメトリックデータを選択して出力す
るように切り替わる。
タ及び状態Ｎ＋１２８用のｋビットのメトリックデータ
が、時分割スイッチ２８ａ，２８ｂ，２８ｃに入力され
る。この時分割スイッチ２８ａ〜２８ｃは、それぞれタ
イミングパルスによって状態Ｎのメトリックデータ、又
は状態Ｎ＋１２８のメトリックデータを選択して出力す
るように切り替わる。
【０００７】なお、前記した状態数２５６は、デジタル
セルラー移動電話システムなどにおける慣用的なビタビ
復号における状態数値である。また、状態Ｎ＋１２８用
のｋビットのメトリックデータにおける「１２８」は、
図３で説明するように、ビタビ複号における状態遷移の
バタフライ構造に対応した状態数２５６の１／２であ
る。
セルラー移動電話システムなどにおける慣用的なビタビ
復号における状態数値である。また、状態Ｎ＋１２８用
のｋビットのメトリックデータにおける「１２８」は、
図３で説明するように、ビタビ複号における状態遷移の
バタフライ構造に対応した状態数２５６の１／２であ
る。
【０００８】時分割スイッチ２８ａ〜２８ｃが選択した
状態Ｎのメトリックデータ、又は、状態Ｎ＋１２８のメ
トリックデータは、ワードスプリット(WordSplit) 回路
２９ａ，２９ｂ，２９ｃに入力される。このワードスプ
リット回路２９ａ〜２９ｃでは、状態Ｎのメトリックデ
ータ、又は状態Ｎ＋１２８のメトリクデータを、符号と
メトリックとに分離して出力する。このワードスプリッ
ト回路２９ａ〜２９ｃで分離された符号の１ビットを、
排他的論理和回路（ＥＸ−ＯＲゲート）３３ａ，３３
ｂ，３３ｃのそれぞれに出力する。さらに、排他的論理
和回路３３ａ〜３３ｃのそれぞれにカウンタ（Ｎ＝０〜
１２７）３４及び畳み込み符号発生器３５の処理による
各状態の符号語（ｇ０，ｇ１，ｇ２）を入力し、ここで
排他的論理和をとって符号を判定する。
状態Ｎのメトリックデータ、又は、状態Ｎ＋１２８のメ
トリックデータは、ワードスプリット(WordSplit) 回路
２９ａ，２９ｂ，２９ｃに入力される。このワードスプ
リット回路２９ａ〜２９ｃでは、状態Ｎのメトリックデ
ータ、又は状態Ｎ＋１２８のメトリクデータを、符号と
メトリックとに分離して出力する。このワードスプリッ
ト回路２９ａ〜２９ｃで分離された符号の１ビットを、
排他的論理和回路（ＥＸ−ＯＲゲート）３３ａ，３３
ｂ，３３ｃのそれぞれに出力する。さらに、排他的論理
和回路３３ａ〜３３ｃのそれぞれにカウンタ（Ｎ＝０〜
１２７）３４及び畳み込み符号発生器３５の処理による
各状態の符号語（ｇ０，ｇ１，ｇ２）を入力し、ここで
排他的論理和をとって符号を判定する。
【０００９】この排他的論理和回路３３ａ〜３３ｃから
の出力で、選択回路３０ａ，３０ｂ，３０ｃが、ワード
スプリット回路２９ａ〜２９ｃからのメトリック又は０
（Ｚ）を選択する。この選択出力が加算器３２ａ，３２
ｂによって加算されて、ブランチメトリックが算出され
る。
の出力で、選択回路３０ａ，３０ｂ，３０ｃが、ワード
スプリット回路２９ａ〜２９ｃからのメトリック又は０
（Ｚ）を選択する。この選択出力が加算器３２ａ，３２
ｂによって加算されて、ブランチメトリックが算出され
る。
【００１０】このようなブランチメトリック算出を行う
ビタビ複号処理は、ブロック符号化（例えば、ＢＨＣ符
号、ゴーレイ符号）や畳み込み符号化におけるしきい値
復号の処理などに比較して、処理規模及び回路規模が大
きく、その削減が課題である。このため、削減にかかる
各種の提案が行われている。
ビタビ複号処理は、ブロック符号化（例えば、ＢＨＣ符
号、ゴーレイ符号）や畳み込み符号化におけるしきい値
復号の処理などに比較して、処理規模及び回路規模が大
きく、その削減が課題である。このため、削減にかかる
各種の提案が行われている。
【００１１】この提案として、例えば、特開平６−３０
３１５３号「ビタビ復号器」公報の従来例では、ビタビ
デコーダの回路規模を縮小するため、ＡＣＳ(Add/Compa
re/Select/、加算／比較／選択）ユニットに入力される
ブランチメトリック演算手段の出力を時分割で規制して
いる。最尤判定手段では、最尤判定の際にパスメトリッ
クレジスタの出力を、ＡＣＳユニットの比較選択回路が
時分割で処理している。このように最尤判定手段の規模
を縮小することによって、ビタビ復号器の処理規模及び
回路規模を削減している。
３１５３号「ビタビ復号器」公報の従来例では、ビタビ
デコーダの回路規模を縮小するため、ＡＣＳ(Add/Compa
re/Select/、加算／比較／選択）ユニットに入力される
ブランチメトリック演算手段の出力を時分割で規制して
いる。最尤判定手段では、最尤判定の際にパスメトリッ
クレジスタの出力を、ＡＣＳユニットの比較選択回路が
時分割で処理している。このように最尤判定手段の規模
を縮小することによって、ビタビ復号器の処理規模及び
回路規模を削減している。
【００１２】また、特開平７−１３１４９４号「ブラン
チメトリック演算回路」公報の従来例では、ブランチメ
トリック演算回路のビット数の削減による処理規模及び
回路規模の削減のために、トリレス復号において、受信
シンボルとサブセットの代表シンボルとのユークリッド
距離の二乗を用いており、このユークリッド距離の二乗
をそのままブランチメトリックとしている。また、受信
シンボルに対して振幅制限を施すことによってビットを
削減している。さらに、ユークリッド距離算出手段の出
力においてもビットの打ち切りを行って、処理規模及び
回路規模を縮小している。
チメトリック演算回路」公報の従来例では、ブランチメ
トリック演算回路のビット数の削減による処理規模及び
回路規模の削減のために、トリレス復号において、受信
シンボルとサブセットの代表シンボルとのユークリッド
距離の二乗を用いており、このユークリッド距離の二乗
をそのままブランチメトリックとしている。また、受信
シンボルに対して振幅制限を施すことによってビットを
削減している。さらに、ユークリッド距離算出手段の出
力においてもビットの打ち切りを行って、処理規模及び
回路規模を縮小している。
【００１３】さらに、特開平１０−２００４１９号「ビ
タビ復号方法及び装置」公報の従来例では、パスメモリ
更新動作及び出力動作を同時に行い、かつ、各組で位相
をずらして交互に動作するようにしている。これによっ
て、パスメモリの規模を縮小し、ビタビデコーダの処理
規模及び回路規模を削減している。
タビ復号方法及び装置」公報の従来例では、パスメモリ
更新動作及び出力動作を同時に行い、かつ、各組で位相
をずらして交互に動作するようにしている。これによっ
て、パスメモリの規模を縮小し、ビタビデコーダの処理
規模及び回路規模を削減している。
【００１４】
【発明が解決しようとする課題】このような上記従来例
のビタビ複号器において、処理規模及び回路規模が大き
く、その削減が課題である。図４に示す従来例では、ラ
ッチ後の状態Ｎ用のＫビットのメトリックデータ及び反
転した状態Ｎ＋１２８用のｋビットのメトリックデータ
を、タイミングパルスによってｋビットの時分割スイッ
チ２８ａ〜２８ｃで選択している。したがって、ｋビッ
トの時分割スイッチ２８ａ〜２８ｃとして、例えば、マ
ルチプレクサを用いる場合、そのｋビットを切り替える
構成が複雑であり、処理規模及び回路規模が増大化す
る。
のビタビ複号器において、処理規模及び回路規模が大き
く、その削減が課題である。図４に示す従来例では、ラ
ッチ後の状態Ｎ用のＫビットのメトリックデータ及び反
転した状態Ｎ＋１２８用のｋビットのメトリックデータ
を、タイミングパルスによってｋビットの時分割スイッ
チ２８ａ〜２８ｃで選択している。したがって、ｋビッ
トの時分割スイッチ２８ａ〜２８ｃとして、例えば、マ
ルチプレクサを用いる場合、そのｋビットを切り替える
構成が複雑であり、処理規模及び回路規模が増大化す
る。
【００１５】このため、例えば、ＴＤＭＡ，ＴＤＭＡ／
ＴＤＤ方式やＣＤＭＡ方式のセルラー移動電話システム
における制御局及び携帯端末や、デジタル衛星通信にお
ける衛星局及び地上局での処理規模及び回路規模の縮小
が困難となり、特に、携帯端末では、小型化の要求と多
機能化が困難になるという欠点がある。
ＴＤＤ方式やＣＤＭＡ方式のセルラー移動電話システム
における制御局及び携帯端末や、デジタル衛星通信にお
ける衛星局及び地上局での処理規模及び回路規模の縮小
が困難となり、特に、携帯端末では、小型化の要求と多
機能化が困難になるという欠点がある。
【００１６】また、公報の従来例は、いずれもビタビ復
号における処理規模及び回路規模の縮小が可能なもの
の、演算方法の簡略化の点でその改善の余地がある。
号における処理規模及び回路規模の縮小が可能なもの
の、演算方法の簡略化の点でその改善の余地がある。
【００１７】本発明は、このような従来の技術における
課題を解決するものであり、ブランチメトリック算出処
理におけるビット数の削減により、その処理規模及び回
路規模を縮小できるようになり、例えば、ＴＤＭＡ，Ｔ
ＤＭＡ／ＴＤＤ方式やＣＤＭＡ方式のデジタルセルラー
移動電話システムにおける装置の処理規模及び回路規模
を縮小できるビタビ復号におけるブランチメトリック算
出方法及びビタビ復号装置の提供を目的とする。
課題を解決するものであり、ブランチメトリック算出処
理におけるビット数の削減により、その処理規模及び回
路規模を縮小できるようになり、例えば、ＴＤＭＡ，Ｔ
ＤＭＡ／ＴＤＤ方式やＣＤＭＡ方式のデジタルセルラー
移動電話システムにおける装置の処理規模及び回路規模
を縮小できるビタビ復号におけるブランチメトリック算
出方法及びビタビ復号装置の提供を目的とする。
【００１８】
【課題を解決するための手段】上記課題を達成するため
に、本発明のビタビ復号におけるブランチメトリック算
出方法は、畳み込み符号から生成される符号語と、受信
データをブランチメトリック算出のために変換した判定
データの符号とを比較してブランチメトリックを求める
ものであり、判定データを符号及びメトリックに分割し
て出力する段階と、この分割した符号と、符号語との一
致又は不一致を判定する段階と、次に、この一致又は不
一致の出力を選択する段階と、この選択における符号が
一致した出力と、符号不一致の場合の分割して出力され
るメトリックとを加算してブランチメトリックを算出す
る段階とを有している。
に、本発明のビタビ復号におけるブランチメトリック算
出方法は、畳み込み符号から生成される符号語と、受信
データをブランチメトリック算出のために変換した判定
データの符号とを比較してブランチメトリックを求める
ものであり、判定データを符号及びメトリックに分割し
て出力する段階と、この分割した符号と、符号語との一
致又は不一致を判定する段階と、次に、この一致又は不
一致の出力を選択する段階と、この選択における符号が
一致した出力と、符号不一致の場合の分割して出力され
るメトリックとを加算してブランチメトリックを算出す
る段階とを有している。
【００１９】また、本発明のビタビ復号装置は、畳み込
み符号から生成される符号語と、受信データをブランチ
メトリック算出のために変換した判定データの符号とを
比較してブランチメトリックを求めるものであり、受信
データ系列を軟判定シンボルに変換した複数のメトリッ
クデータを出力するメトリックデータ変換部と、符号語
を発生して出力する符号発生部と、メトリックデータ変
換部からの複数のメトリックデータをそれぞれ符号及び
メトリックに分割して出力し、この分割した符号と符号
発生部からの符号語とを判定し、この判定の一致又は不
一致の出力を選択し、選択における符号が一致した出力
と符号不一致の場合の分割手段が分割して出力するメト
リックとを加算してブランチメトリックを算出するブラ
ンチメトリック算出部と、ブランチメトリック算出部で
計算されたブランチメトリックと生き残りのパスメトリ
ックとを加算して、合流する二つのパスメトリックを比
較し、かつ、選択して新しいパスメトリックと生き残り
パスを算出する加算・比較・選択演算部と、加算・比較
・選択演算部からの新たなパスメトリック及び生き残り
のパスメトリックを記憶し、かつ、生き残りのパスメト
リックを加算・比較・選択演算部に送出するパスメトリ
ックメモリ部と、加算・比較・選択演算部からの複数の
状態の生き残りパスを保持するパス情報メモリ部と、パ
スメトリックメモリ部からの、ビットの最終の打ち切り
時点でのパスメトリックが最も小さい状態と、パス情報
メモリ部からの複数の状態の生き残りパスとを復号する
トレースバック処理部とを備える構成としてある。
み符号から生成される符号語と、受信データをブランチ
メトリック算出のために変換した判定データの符号とを
比較してブランチメトリックを求めるものであり、受信
データ系列を軟判定シンボルに変換した複数のメトリッ
クデータを出力するメトリックデータ変換部と、符号語
を発生して出力する符号発生部と、メトリックデータ変
換部からの複数のメトリックデータをそれぞれ符号及び
メトリックに分割して出力し、この分割した符号と符号
発生部からの符号語とを判定し、この判定の一致又は不
一致の出力を選択し、選択における符号が一致した出力
と符号不一致の場合の分割手段が分割して出力するメト
リックとを加算してブランチメトリックを算出するブラ
ンチメトリック算出部と、ブランチメトリック算出部で
計算されたブランチメトリックと生き残りのパスメトリ
ックとを加算して、合流する二つのパスメトリックを比
較し、かつ、選択して新しいパスメトリックと生き残り
パスを算出する加算・比較・選択演算部と、加算・比較
・選択演算部からの新たなパスメトリック及び生き残り
のパスメトリックを記憶し、かつ、生き残りのパスメト
リックを加算・比較・選択演算部に送出するパスメトリ
ックメモリ部と、加算・比較・選択演算部からの複数の
状態の生き残りパスを保持するパス情報メモリ部と、パ
スメトリックメモリ部からの、ビットの最終の打ち切り
時点でのパスメトリックが最も小さい状態と、パス情報
メモリ部からの複数の状態の生き残りパスとを復号する
トレースバック処理部とを備える構成としてある。
【００２０】前記ブランチメトリック算出部として、入
力される複数のメトリックデータをそれぞれ符号及びメ
トリックに分割して出力する複数の分割手段と、複数の
分割手段のそれぞれが分割した符号と、入力される符号
語との一致又は不一致を判定する複数の判定手段と、複
数の判定手段で判定された一致又は不一致の結果を非反
転又は反転してなる出力を選択する複数の時分割選択手
段と、複数の時分割選択手段でのそれぞれの選択におけ
る符号が一致した出力と符号不一致の場合の複数の分割
手段のそれぞれで分割して出力されるメトリックとを加
算してブランチメトリックを算出する加算手段とを備え
る構成としてある。
力される複数のメトリックデータをそれぞれ符号及びメ
トリックに分割して出力する複数の分割手段と、複数の
分割手段のそれぞれが分割した符号と、入力される符号
語との一致又は不一致を判定する複数の判定手段と、複
数の判定手段で判定された一致又は不一致の結果を非反
転又は反転してなる出力を選択する複数の時分割選択手
段と、複数の時分割選択手段でのそれぞれの選択におけ
る符号が一致した出力と符号不一致の場合の複数の分割
手段のそれぞれで分割して出力されるメトリックとを加
算してブランチメトリックを算出する加算手段とを備え
る構成としてある。
【００２１】前記複数の分割手段が、それぞれワードス
プリット回路であり、この複数のワードスプリット回路
のそれぞれが、入力される複数のメトリックデータのそ
れぞれを符号及びメトリックに分割して出力する構成と
してある。
プリット回路であり、この複数のワードスプリット回路
のそれぞれが、入力される複数のメトリックデータのそ
れぞれを符号及びメトリックに分割して出力する構成と
してある。
【００２２】前記複数の判定手段が、それぞれに排他的
論理和回路であり、この複数の排他的論理和回路のそれ
ぞれが、複数の分割手段で分割したそれぞれの符号と、
当該排他的論理和回路に入力されるそれぞれの符号語と
の一致又は不一致を判定する構成としてある。
論理和回路であり、この複数の排他的論理和回路のそれ
ぞれが、複数の分割手段で分割したそれぞれの符号と、
当該排他的論理和回路に入力されるそれぞれの符号語と
の一致又は不一致を判定する構成としてある。
【００２３】前記加算手段として、複数の時分割選択手
段における符号が一致した場合の出力と、符号不一致の
場合の出力とを加算してブランチメトリックを算出する
二つの加算器を備える構成としてある。
段における符号が一致した場合の出力と、符号不一致の
場合の出力とを加算してブランチメトリックを算出する
二つの加算器を備える構成としてある。
【００２４】前記複数の判定手段で判定された一致又は
不一致の出力結果の極性反転を、インタバータを用いて
行う構成としてある。
不一致の出力結果の極性反転を、インタバータを用いて
行う構成としてある。
【００２５】前記複数のワードスプリット回路のそれぞ
れの入力側に、入力メトリックデータをラッチパルスが
入力されるまで保持する複数のラッチ回路を更に備える
構成としてある。
れの入力側に、入力メトリックデータをラッチパルスが
入力されるまで保持する複数のラッチ回路を更に備える
構成としてある。
【００２６】前記ワードスプリット回路において、入力
される複数のメトリックデータを、それぞれ符号判定用
の上位１ビットの符号及びｋ−１ビットのメトリックに
分割する構成としてある。
される複数のメトリックデータを、それぞれ符号判定用
の上位１ビットの符号及びｋ−１ビットのメトリックに
分割する構成としてある。
【００２７】前記複数の排他的論理和回路のそれぞれに
入力される符号及び符号語をそれぞれ１ビットとする構
成としてある。
入力される符号及び符号語をそれぞれ１ビットとする構
成としてある。
【００２８】前記複数の時分割選択手段が、マルチプレ
クサとする構成としてある。
クサとする構成としてある。
【００２９】このような本発明のビタビ復号におけるブ
ランチメトリック算出方法及びビタビ復号装置は、その
ブランチメトリック算出において、複数のメトリックデ
ータがそれぞれ最も少ない１ビットの符号及びｋ−１ビ
ットのメトリックに分割される。この分割した符号（最
も少ない１ビット）と畳み込み符号から生成される各状
態の符号語（最も少ない１ビット）との一致又は不一致
を判定し、この一致又は不一致の出力を１ビットの時分
割選択手段、例えば、マルチプレクサで選択する。この
選択における符号が一致した出力と符号不一致の場合
の、分割して出力されるメトリックとを加算してブラン
チメトリックを算出する。
ランチメトリック算出方法及びビタビ復号装置は、その
ブランチメトリック算出において、複数のメトリックデ
ータがそれぞれ最も少ない１ビットの符号及びｋ−１ビ
ットのメトリックに分割される。この分割した符号（最
も少ない１ビット）と畳み込み符号から生成される各状
態の符号語（最も少ない１ビット）との一致又は不一致
を判定し、この一致又は不一致の出力を１ビットの時分
割選択手段、例えば、マルチプレクサで選択する。この
選択における符号が一致した出力と符号不一致の場合
の、分割して出力されるメトリックとを加算してブラン
チメトリックを算出する。
【００３０】なお、例えば、図４に示した従来のブラン
チメトリック算出では、状態Ｎ＋１２８のｋビットの処
理規模及び回路規模が大きな時分割選択手段（時分割ス
イッチ）を用いている。
チメトリック算出では、状態Ｎ＋１２８のｋビットの処
理規模及び回路規模が大きな時分割選択手段（時分割ス
イッチ）を用いている。
【００３１】このように、本発明ではブランチメトリッ
ク算出処理では、ビタビ復号のバタフライ構成の対称性
から複数の時分割選択手段（マルチプレクサ）のそれぞ
れが１ビットの選択構成で良いことになる。すなわち、
ビット数が削減され、その処理が簡素化されて処理規模
及び回路規模を縮小できるようになる。
ク算出処理では、ビタビ復号のバタフライ構成の対称性
から複数の時分割選択手段（マルチプレクサ）のそれぞ
れが１ビットの選択構成で良いことになる。すなわち、
ビット数が削減され、その処理が簡素化されて処理規模
及び回路規模を縮小できるようになる。
【００３２】
【発明の実施の形態】次に、本発明のビタビ復号におけ
るブランチメトリック算出方法及びビタビ復号装置の実
施の形態を図面を参照して詳細に説明する。図１は、本
発明のビタビ復号におけるブランチメトリック算出方法
及びビタビ復号装置の実施形態の構成を示すブロック図
である。図２は図１に示すブランチメトリック算出回路
が設けられたビタビ復号器の構成を示すブロック図であ
る。
るブランチメトリック算出方法及びビタビ復号装置の実
施の形態を図面を参照して詳細に説明する。図１は、本
発明のビタビ復号におけるブランチメトリック算出方法
及びビタビ復号装置の実施形態の構成を示すブロック図
である。図２は図１に示すブランチメトリック算出回路
が設けられたビタビ復号器の構成を示すブロック図であ
る。
【００３３】まず、図２を参照してビタビ復号器につい
て説明する。このビタビ復号器は、各状態の符号語（あ
とで説明する１ビットの符号語ｇ０，ｇ１，ｇ２）を生
成する畳み込み符号発生器８とともに、１２８（０〜１
２７）値をカウントするカウンタ９とを有している。ま
た、このビタビ復号器は、受信データ系列を軟判定シン
ボルに変換するメトリックデータ変換部１０とともに、
各状態のブランチメトリックを計算するブランチメトリ
ック算出部１１を有している。さらに、本発明の実施形
態の動作に対応して各部のタイミングを制御するタイミ
ング制御部１３を備えている。
て説明する。このビタビ復号器は、各状態の符号語（あ
とで説明する１ビットの符号語ｇ０，ｇ１，ｇ２）を生
成する畳み込み符号発生器８とともに、１２８（０〜１
２７）値をカウントするカウンタ９とを有している。ま
た、このビタビ復号器は、受信データ系列を軟判定シン
ボルに変換するメトリックデータ変換部１０とともに、
各状態のブランチメトリックを計算するブランチメトリ
ック算出部１１を有している。さらに、本発明の実施形
態の動作に対応して各部のタイミングを制御するタイミ
ング制御部１３を備えている。
【００３４】また、このビタビ復号器は、パスメトリッ
クメモリ部１５から読み出した生き残りパスメトリック
とブランチメトリック算出部１１で計算されたブランチ
メトリックとを加算し、さらに、合流する二つのパスメ
トリックの比較及び選択から新パスメトリックと生き残
りパスを算出するＡＣＳ演算部１４を備えている。この
ＡＣＳ演算部１４は、パスを算出するために加算／比較
／選択（Add/Compare/Select) を処理している。
クメモリ部１５から読み出した生き残りパスメトリック
とブランチメトリック算出部１１で計算されたブランチ
メトリックとを加算し、さらに、合流する二つのパスメ
トリックの比較及び選択から新パスメトリックと生き残
りパスを算出するＡＣＳ演算部１４を備えている。この
ＡＣＳ演算部１４は、パスを算出するために加算／比較
／選択（Add/Compare/Select) を処理している。
【００３５】さらに、ＡＣＳ演算部１４からの新たなパ
スメトリック及び生き残りのパスメトリックを記憶する
パスメトリックメモリ部１５とともに、ある時点におけ
る各状態の生き残りパスを保持するパス情報メモリ部１
６を備えている。また、このビタビ復号器は、ビットの
最終の打ち切り時点での最もパスメトリックが小さい状
態とパス情報メモリ部１６からのデータ（生き残りパ
ス）を復号するトレースバック（チェーンバック）処理
部１７を備えている。
スメトリック及び生き残りのパスメトリックを記憶する
パスメトリックメモリ部１５とともに、ある時点におけ
る各状態の生き残りパスを保持するパス情報メモリ部１
６を備えている。また、このビタビ復号器は、ビットの
最終の打ち切り時点での最もパスメトリックが小さい状
態とパス情報メモリ部１６からのデータ（生き残りパ
ス）を復号するトレースバック（チェーンバック）処理
部１７を備えている。
【００３６】次に、図１を参照して図２中のブランチメ
トリック算出部１１の構成について説明する。ここでは
符号化率１／３及び状態数２５６（一般的な移動通信の
ビタビ復号における状態数）とする。このブランチメト
リック算出部１１は、受信されたメトリックデータ１，
２，３を、それぞれ符号化率による符号化ブロック単位
ごとにラッチして出力するラッチ回路１ａ，１ｂ，１ｃ
とともに、このラッチ回路１ａ〜１ｃのそれぞれの出力
（メトリックデータ１〜３）を１ビットの符号と、ｋ−
１ビットのメトリックに分割して出力する分割手段とし
てのワードスプリット回路２ａ，２ｂ，２ｃとを有して
いる。
トリック算出部１１の構成について説明する。ここでは
符号化率１／３及び状態数２５６（一般的な移動通信の
ビタビ復号における状態数）とする。このブランチメト
リック算出部１１は、受信されたメトリックデータ１，
２，３を、それぞれ符号化率による符号化ブロック単位
ごとにラッチして出力するラッチ回路１ａ，１ｂ，１ｃ
とともに、このラッチ回路１ａ〜１ｃのそれぞれの出力
（メトリックデータ１〜３）を１ビットの符号と、ｋ−
１ビットのメトリックに分割して出力する分割手段とし
てのワードスプリット回路２ａ，２ｂ，２ｃとを有して
いる。
【００３７】また、このブランチメトリック算出部１１
は、ワードスプリット回路２ａ〜２ｃからのそれぞれの
１ビットの符号と、カウンタ９及び畳み込み符号発生器
８の処理で生成された各状態の符号語（１ビット／ｇ
０，ｇ１，ｇ２）との排他的論理和を処理する判定手段
としての排他的論理和回路（ＥＸ−ＯＲゲート）３ａ，
３ｂ，３ｃとともに、この排他的論理和回路３ａ〜３ｃ
の出力を反転する１ビットのインバータ４ａ，４ｂ，４
ｃとを備えている。
は、ワードスプリット回路２ａ〜２ｃからのそれぞれの
１ビットの符号と、カウンタ９及び畳み込み符号発生器
８の処理で生成された各状態の符号語（１ビット／ｇ
０，ｇ１，ｇ２）との排他的論理和を処理する判定手段
としての排他的論理和回路（ＥＸ−ＯＲゲート）３ａ，
３ｂ，３ｃとともに、この排他的論理和回路３ａ〜３ｃ
の出力を反転する１ビットのインバータ４ａ，４ｂ，４
ｃとを備えている。
【００３８】また、このブランチメトリック算出部１１
には、排他的論理和回路３ａ〜３ｃからのそのままの出
力と、インバータ４ａ〜４ｃを通じた出力が入力され、
この一方をタイミングパルスによって選択して出力する
時分割選択手段としての時分割スイッチ５ａ，５ｂ，５
ｃを備えている。
には、排他的論理和回路３ａ〜３ｃからのそのままの出
力と、インバータ４ａ〜４ｃを通じた出力が入力され、
この一方をタイミングパルスによって選択して出力する
時分割選択手段としての時分割スイッチ５ａ，５ｂ，５
ｃを備えている。
【００３９】さらに、このブランチメトリック算出部１
１は、時分割スイッチ５ａ〜５ｃの出力が０（符号一
致）の際に０（Ｚ）を出力し、１（符号不一致）の場合
にワードスプリット回路２ａ〜２ｃからのメトリックを
出力する選択回路６ａ，６ｂ，６ｃを有し、また、この
選択回路６ａ〜６ｃの出力からブランチメトリック算出
を行う加算手段としての加算器７ａ，７ｂを有してい
る。なお、排他的論理和回路３ａ〜３ｃには、図１に示
した畳み込み符号発生器８から各状態の符号語（１ビッ
ト／ｇ０，ｇ１，ｇ２）が入力され、また、畳み込み符
号発生器８には、カウンタ９から入力クロック信号（Ｃ
ＬＫ）によって、その状態数（０〜１２７の１２８値）
がカウントされて入力される。
１は、時分割スイッチ５ａ〜５ｃの出力が０（符号一
致）の際に０（Ｚ）を出力し、１（符号不一致）の場合
にワードスプリット回路２ａ〜２ｃからのメトリックを
出力する選択回路６ａ，６ｂ，６ｃを有し、また、この
選択回路６ａ〜６ｃの出力からブランチメトリック算出
を行う加算手段としての加算器７ａ，７ｂを有してい
る。なお、排他的論理和回路３ａ〜３ｃには、図１に示
した畳み込み符号発生器８から各状態の符号語（１ビッ
ト／ｇ０，ｇ１，ｇ２）が入力され、また、畳み込み符
号発生器８には、カウンタ９から入力クロック信号（Ｃ
ＬＫ）によって、その状態数（０〜１２７の１２８値）
がカウントされて入力される。
【００４０】次に、この実施形態の動作について説明す
る。まず、動作の概要（要点）について説明する。図１
に示すようにメトリックデータを、ワードスプリット回
路２ａ〜２ｃで符号と、そのメトリックとに分離する。
この後、排他的論理和回路３ａ〜３ｃで１ビットの符号
を判定する。
る。まず、動作の概要（要点）について説明する。図１
に示すようにメトリックデータを、ワードスプリット回
路２ａ〜２ｃで符号と、そのメトリックとに分離する。
この後、排他的論理和回路３ａ〜３ｃで１ビットの符号
を判定する。
【００４１】この結果、ビタビ復号のバタフライ構成の
対称性から複数の時分割選択手段（マルチプレクサ）の
それぞれが１ビットの選択構成で良いことになる。すな
わち、１ビットのインバータ４ａ〜４ｃと１ビットの時
分割スイッチ５ａ〜５ｃを用いてブランチメトリック算
出処理を行えば良いことになり、その処理におけるビッ
ト数が削減される。
対称性から複数の時分割選択手段（マルチプレクサ）の
それぞれが１ビットの選択構成で良いことになる。すな
わち、１ビットのインバータ４ａ〜４ｃと１ビットの時
分割スイッチ５ａ〜５ｃを用いてブランチメトリック算
出処理を行えば良いことになり、その処理におけるビッ
ト数が削減される。
【００４２】したがって、その処理が簡素化されて処理
規模及び回路規模を縮小できるようになる。これによっ
て、例えば、ＴＤＭＡ，ＴＤＭＡ／ＴＤＤ方式やＣＤＭ
Ａ方式のセルラー移動電話システムにおける制御局や携
帯端末、また、デジタル衛星通信における衛星局及び地
上局での処理規模及び回路規模が縮小できるようにな
る。
規模及び回路規模を縮小できるようになる。これによっ
て、例えば、ＴＤＭＡ，ＴＤＭＡ／ＴＤＤ方式やＣＤＭ
Ａ方式のセルラー移動電話システムにおける制御局や携
帯端末、また、デジタル衛星通信における衛星局及び地
上局での処理規模及び回路規模が縮小できるようにな
る。
【００４３】以下、この動作の概要を詳細に説明する。
図２に示すビタビ復号器では、受信データがメトリック
データ変換部１０に入力される。このメトリックデータ
変換部１０が、受信データをブランチメトリック算出用
の判定データに変換する。例えば、受信データが３ビッ
トの軟判定データの場合には、４ビットデータに変換す
る。この場合、上位１ビットが符号に対するメトリック
を示し、また、残りの３ビットが、その符号に対するメ
トリックを示すことになる。このメトリックデータ変換
部１０からの判定データが、ブランチメトリック算出部
１１に入力される。
図２に示すビタビ復号器では、受信データがメトリック
データ変換部１０に入力される。このメトリックデータ
変換部１０が、受信データをブランチメトリック算出用
の判定データに変換する。例えば、受信データが３ビッ
トの軟判定データの場合には、４ビットデータに変換す
る。この場合、上位１ビットが符号に対するメトリック
を示し、また、残りの３ビットが、その符号に対するメ
トリックを示すことになる。このメトリックデータ変換
部１０からの判定データが、ブランチメトリック算出部
１１に入力される。
【００４４】次に、この図１に示すブランチメトリック
算出部１１の動作を説明する。このランチメトリック算
出では、符号化率１／３及び判定データｋビット及び拘
束長ｋ＝９（状態数２５６）として説明する。
算出部１１の動作を説明する。このランチメトリック算
出では、符号化率１／３及び判定データｋビット及び拘
束長ｋ＝９（状態数２５６）として説明する。
【００４５】ブランチメトリック算出部１１には、メト
リックデータ変換部１０からの判定データ（メトリック
データ）が、符号化ブロック単位ごとに入力される。ブ
ランチメトリック算出部１１では、図１に示すラッチ回
路１ａ〜１ｃが、それぞれにタイミング制御部１３から
のラッチパルスが入力されるまで、メトリックデータ１
〜３を保持する。このメトリックデータ１〜３がラッチ
回路１ａ〜１ｃからラッチパルスの入力によってワード
スプリット回路２ａ〜２ｃに出力される。ワードスプリ
ット回路２ａ〜２ｃでは、メトリックデータ１〜３をそ
れぞれに符号判定用の上位１ビット及びメトリックｋ−
１ビットに分割する。
リックデータ変換部１０からの判定データ（メトリック
データ）が、符号化ブロック単位ごとに入力される。ブ
ランチメトリック算出部１１では、図１に示すラッチ回
路１ａ〜１ｃが、それぞれにタイミング制御部１３から
のラッチパルスが入力されるまで、メトリックデータ１
〜３を保持する。このメトリックデータ１〜３がラッチ
回路１ａ〜１ｃからラッチパルスの入力によってワード
スプリット回路２ａ〜２ｃに出力される。ワードスプリ
ット回路２ａ〜２ｃでは、メトリックデータ１〜３をそ
れぞれに符号判定用の上位１ビット及びメトリックｋ−
１ビットに分割する。
【００４６】一方、図１に示す畳み込み符号発生器８及
びカウンタ９が、ここで生成した各状態の１ビットの符
号語ｇ０〜ｇ２を、それぞれ排他的論理和回路３ａ〜３
ｃに出力する。また、排他的論理和回路３ａ〜３ｃに
は、ワードスプリット回路２ａ〜２ｃからのそれぞれの
上位１ビットの符号が入力され、この１ビットの符号と
畳み込み符号発生器８が生成した各状態の１ビットの符
号語ｇ０〜ｇ２との排他的論理和をとる。この排他的論
理和処理では、カウンタ９のカウント数Ｎ（０〜１２７
の１２８値）において、符号が一致している場合には０
を出力し、符号が一致しない場合には１が出力される。
びカウンタ９が、ここで生成した各状態の１ビットの符
号語ｇ０〜ｇ２を、それぞれ排他的論理和回路３ａ〜３
ｃに出力する。また、排他的論理和回路３ａ〜３ｃに
は、ワードスプリット回路２ａ〜２ｃからのそれぞれの
上位１ビットの符号が入力され、この１ビットの符号と
畳み込み符号発生器８が生成した各状態の１ビットの符
号語ｇ０〜ｇ２との排他的論理和をとる。この排他的論
理和処理では、カウンタ９のカウント数Ｎ（０〜１２７
の１２８値）において、符号が一致している場合には０
を出力し、符号が一致しない場合には１が出力される。
【００４７】排他的論理和回路３ａ〜３ｃからの出力
（０又は１）が、時分割スイッチ５ａ〜５ｂに入力され
る。この時分割スイッチ５ａ〜５ｂにおける時分割処理
では、タイミング制御部１３からのタイミングパルスよ
って、排他的論理和回路３ａ〜３ｃの出力をそのまま選
択して出力し、又はインバータ４ａ〜４ｃを通じた反転
出力を選択して出力する。
（０又は１）が、時分割スイッチ５ａ〜５ｂに入力され
る。この時分割スイッチ５ａ〜５ｂにおける時分割処理
では、タイミング制御部１３からのタイミングパルスよ
って、排他的論理和回路３ａ〜３ｃの出力をそのまま選
択して出力し、又はインバータ４ａ〜４ｃを通じた反転
出力を選択して出力する。
【００４８】なお、インバータ４ａ〜４ｃでの反転出力
を選択するのは、Ｎ＋１２８状態からのブランチメトリ
ックを求めるためである。また、この切り替えタイミン
グパルスは、カウンタ９のクロック信号（ＣＬＫ）より
も４倍の速度で動作する。すなわち、図３で示すバタフ
ライ構造の４本のブランチメトリック２０，２１，２
２，２３を出力する。このビタビ復号における対称性に
ついては、このあとで説明する。
を選択するのは、Ｎ＋１２８状態からのブランチメトリ
ックを求めるためである。また、この切り替えタイミン
グパルスは、カウンタ９のクロック信号（ＣＬＫ）より
も４倍の速度で動作する。すなわち、図３で示すバタフ
ライ構造の４本のブランチメトリック２０，２１，２
２，２３を出力する。このビタビ復号における対称性に
ついては、このあとで説明する。
【００４９】次に、図１中の選択回路６ａ〜６ｃでは、
１ビットの時分割スイッチ５ａ〜５ｃで選択した出力が
０（符号が一致）の際に加算器７ａ，７ｂに０を出力
し、１（符号不一致）の場合に、ワードスプリット回路
２ａ〜２ｃで分割したｋ−１ビットのメトリックを加算
器７ａ，７ｂに出力して、ここでブランチメトリックを
算出する。
１ビットの時分割スイッチ５ａ〜５ｃで選択した出力が
０（符号が一致）の際に加算器７ａ，７ｂに０を出力
し、１（符号不一致）の場合に、ワードスプリット回路
２ａ〜２ｃで分割したｋ−１ビットのメトリックを加算
器７ａ，７ｂに出力して、ここでブランチメトリックを
算出する。
【００５０】このように、この実施形態のブランチメト
リック算出回路１１は、図４の従来のブランチメトリッ
ク算出回路のように、図４中のインバータ２７ａ〜２７
ｃ（状態Ｎ＋１２８用のｋビットのメトリックデータ出
力）及びｋビットの時分割スイッチ２８ａ〜２８ｃを用
いていない。すなわち、この実施形態では、状態Ｎ＋１
２８用のメトリックデータを選択する際に、排他的論理
和処理の後で１ビットのインバータ４ａ〜４ｃと１ビッ
トの時分割スイッチ５ａ〜５ｃを用いて、ブランチメト
リック算出処理を行っている。したがって、ビット数の
削減が出来るようになる。
リック算出回路１１は、図４の従来のブランチメトリッ
ク算出回路のように、図４中のインバータ２７ａ〜２７
ｃ（状態Ｎ＋１２８用のｋビットのメトリックデータ出
力）及びｋビットの時分割スイッチ２８ａ〜２８ｃを用
いていない。すなわち、この実施形態では、状態Ｎ＋１
２８用のメトリックデータを選択する際に、排他的論理
和処理の後で１ビットのインバータ４ａ〜４ｃと１ビッ
トの時分割スイッチ５ａ〜５ｃを用いて、ブランチメト
リック算出処理を行っている。したがって、ビット数の
削減が出来るようになる。
【００５１】ビタビ復号器の対称性について説明する。
図３はビタビ複号器の状態遷移のバタフライ構造を説明
するための図である。ここでは、符号長ｋ＝９及び状態
数２５６として説明する。また、ここでのＮはバタフラ
イ構造のブロック単位を示し、これは図１中の状態数を
得るカウンタ９のカウント値に対応する。このバタフラ
イ構造では二つの状態から２本ずつ合計４本のブランチ
メトリックを求める必要があるが、一つのブランチメト
リックを求める過程で、時分割の切り替えによって１本
づつ計算する必要はない。
図３はビタビ複号器の状態遷移のバタフライ構造を説明
するための図である。ここでは、符号長ｋ＝９及び状態
数２５６として説明する。また、ここでのＮはバタフラ
イ構造のブロック単位を示し、これは図１中の状態数を
得るカウンタ９のカウント値に対応する。このバタフラ
イ構造では二つの状態から２本ずつ合計４本のブランチ
メトリックを求める必要があるが、一つのブランチメト
リックを求める過程で、時分割の切り替えによって１本
づつ計算する必要はない。
【００５２】図３の数式が示すようにＢｍＮ，０（状態
Ｎからパス０が入力された場合のブランチメトリック２
０）、ＢｍＮ＋１２８，１（状態Ｎ＋１２８からパス１
が入力された場合のブランチメトリック２３）が等し
い。さらに、ＢｍＮ，１（状態Ｎからパス１が入力され
た場合のブランチメトリック２２）とＢｍＮ＋１２８，
０（状態Ｎ＋１２８からパス０が入力された場合のブラ
ンチメトリック２１）とが等しい。
Ｎからパス０が入力された場合のブランチメトリック２
０）、ＢｍＮ＋１２８，１（状態Ｎ＋１２８からパス１
が入力された場合のブランチメトリック２３）が等し
い。さらに、ＢｍＮ，１（状態Ｎからパス１が入力され
た場合のブランチメトリック２２）とＢｍＮ＋１２８，
０（状態Ｎ＋１２８からパス０が入力された場合のブラ
ンチメトリック２１）とが等しい。
【００５３】また、ＢｍＮ，０とＢｍＮ＋１２８，０の
符号語は、反転しているのみである。したがって、図１
中の１ビットの時分割スイッチ５ａ〜５ｃで、非反転の
そのままの場合と、反転した場合（インバータ２７ａ〜
２７ｃの出力）とに切り替えれば良い。この結果、タイ
ミングパルスのクロックのごとにブランチメトリックが
算出される。
符号語は、反転しているのみである。したがって、図１
中の１ビットの時分割スイッチ５ａ〜５ｃで、非反転の
そのままの場合と、反転した場合（インバータ２７ａ〜
２７ｃの出力）とに切り替えれば良い。この結果、タイ
ミングパルスのクロックのごとにブランチメトリックが
算出される。
【００５４】次の時点のパスメトリックは、カウントＮ
で二つの状態のパスメトリック（Ｐｍ２Ｎ（Ｔ＋１），
Ｐｍ２Ｎ（Ｔ＋１），Ｐｍ２Ｎ＋１（Ｔ＋１））２４，
２５を書き込む必要があり、この書き込みも時分割でブ
ランチメトリックを切り替えて、順番に書き込みを行え
ば良い。
で二つの状態のパスメトリック（Ｐｍ２Ｎ（Ｔ＋１），
Ｐｍ２Ｎ（Ｔ＋１），Ｐｍ２Ｎ＋１（Ｔ＋１））２４，
２５を書き込む必要があり、この書き込みも時分割でブ
ランチメトリックを切り替えて、順番に書き込みを行え
ば良い。
【００５５】
【発明の効果】以上の説明から明らかなように、本発明
のビタビ復号におけるブランチメトリック算出方法及び
ビタビ復号装置によれば、複数のメトリックデータをそ
れぞれに最も少ない１ビットの符号及びｋ−１ビットの
メトリックに分割して、その一致又は不一致を判定し、
この１ビットの一致又は不一致の出力を１ビットの時分
割選択手段、例えば、マルチプレクサで選択している。
のビタビ復号におけるブランチメトリック算出方法及び
ビタビ復号装置によれば、複数のメトリックデータをそ
れぞれに最も少ない１ビットの符号及びｋ−１ビットの
メトリックに分割して、その一致又は不一致を判定し、
この１ビットの一致又は不一致の出力を１ビットの時分
割選択手段、例えば、マルチプレクサで選択している。
【００５６】この結果、ビタビ復号のバタフライ構成の
対称性から複数の時分割選択手段（マルチプレクサ）の
それぞれが１ビットの選択構成で良いことになり、ブラ
ンチメトリック算出処理におけるビット数が削減され、
その処理が簡素化されて処理規模及び回路規模を縮小で
きるという効果がある。
対称性から複数の時分割選択手段（マルチプレクサ）の
それぞれが１ビットの選択構成で良いことになり、ブラ
ンチメトリック算出処理におけるビット数が削減され、
その処理が簡素化されて処理規模及び回路規模を縮小で
きるという効果がある。
【図１】本発明のビタビ復号におけるブランチメトリッ
ク算出方法及びビタビ復号装置の実施形態におけるブラ
ンチメトリック算出回路の構成を示すブロック図であ
る。
ク算出方法及びビタビ復号装置の実施形態におけるブラ
ンチメトリック算出回路の構成を示すブロック図であ
る。
【図２】図１に示すブランチメトリック算出回路が設け
られたビタビ復号器の構成を示すブロック図である。
られたビタビ復号器の構成を示すブロック図である。
【図３】実施形態にあってビタビ複号器の状態遷移のバ
タフライ構造を説明するための図である。
タフライ構造を説明するための図である。
【図４】従来のブランチメトリック算出を行う構成を示
す回路図である。
す回路図である。
１ａ〜１ｃ ラッチ回路 ２ａ〜２ｃ ワードスプリット回路 ３ａ〜３ｃ 排他的論理和回路 ４ａ〜４ｃ インバータ ５ａ〜５ｃ 時分割スイッチ ６ａ〜６ｃ 選択回路 ７ａ，７ｂ 加算器 ８ 畳み込み符号発生器 ９ カウンタ １０ メトリックデータ変換部 １１ ブランチメトリック算出部 １３ タイミング制御部 １４ ＡＣＳ演算部 １５ パスメトリックメモリ部 １６ パス情報メモリ部 １７ トレースバック（チェーンバック）処理部
Claims (11)
- 【請求項１】 畳み込み符号から生成される符号語と、
受信データをブランチメトリック算出のために変換した
判定データの符号とを比較してブランチメトリックを求
めるビタビ復号におけるブランチメトリック算出方法に
おいて、 前記判定データを、符号及びメトリックに分割して出力
する段階と、 この分割した符号と、前記符号語との一致又は不一致を
判定する段階と、 次に、この一致又は不一致の出力を選択する段階と、 この選択における符号が一致した出力と、符号不一致の
場合の前記分割して出力されるメトリックとを加算して
ブランチメトリックを算出する段階と、 を有することを特徴とするビタビ復号におけるブランチ
メトリック算出方法。 - 【請求項２】 畳み込み符号から生成される符号語と、
受信データをブランチメトリック算出のために変換した
判定データの符号とを比較してブランチメトリックを求
めるビタビ復号装置において、 受信データ系列を軟判定シンボルに変換した複数のメト
リックデータを出力するメトリックデータ変換部と、 前記符号語を生成して出力する符号発生部と、 前記メトリックデータ変換部からの複数のメトリックデ
ータをそれぞれ符号及びメトリックに分割して出力し、
この分割した符号と前記符号発生部からの符号語とを判
定し、この判定の一致又は不一致の出力を選択し、この
選択における符号が一致した出力と符号不一致の場合の
前記分割手段が分割して出力するメトリックとを加算し
てブランチメトリックを算出するブランチメトリック算
出部と、 前記ブランチメトリック算出部で計算されたブランチメ
トリックと生き残りのパスメトリックとを加算して、合
流する二つのパスメトリックを比較し、かつ、選択して
新しいパスメトリックと生き残りパスを算出する加算・
比較・選択演算部と、 前記加算・比較・選択演算部からの新たなパスメトリッ
ク及び生き残りのパスメトリックを記憶し、かつ、生き
残りのパスメトリックを前記加算・比較・選択演算部に
送出するパスメトリックメモリ部と、 前記加算・比較・選択演算部からの複数の状態の生き残
りパスを保持するパス情報メモリ部と、 前記パスメトリックメモリ部からの、ビットの最終の打
ち切り時点でのパスメトリックが最も小さい状態と、前
記パス情報メモリ部からの複数の状態の生き残りパスと
を復号するトレースバック処理部と、 を備えることを特徴とするビタビ復号装置。 - 【請求項３】 前記ブランチメトリック算出部として、 入力される複数のメトリックデータをそれぞれ符号及び
メトリックに分割して出力する複数の分割手段と、 前記複数の分割手段でのそれぞれが分割した符号と、入
力される符号語との一致又は不一致を判定する複数の判
定手段と、 前記複数の判定手段で判定された一致又は不一致の結果
を非反転又は反転してなる出力を選択する複数の時分割
選択手段と、 前記複数の時分割選択手段でのそれぞれの選択における
符号が一致した出力と符号不一致の場合の前記複数の分
割手段のそれぞれで分割して出力されるメトリックとを
加算してブランチメトリックを算出する加算手段と、 を備えることを特徴とする請求項２記載のビタビ復号装
置。 - 【請求項４】 前記複数の分割手段が、 それぞれワードスプリット回路であり、 この複数のワードスプリット回路のそれぞれが、入力さ
れる複数のメトリックデータのそれぞれを符号及びメト
リックに分割して出力することを特徴とする請求項３記
載のビタビ復号装置。 - 【請求項５】 前記複数の判定手段が、 それぞれに排他的論理和回路であり、 この複数の排他的論理和回路のそれぞれが、複数の分割
手段で分割したそれぞれの符号と、当該排他的論理和回
路に入力されるそれぞれの符号語との一致又は不一致を
判定することを特徴とする請求項３記載のビタビ復号装
置。 - 【請求項６】 前記加算手段として、 複数の時分割選択手段における符号が一致した場合の出
力と、符号不一致の場合の出力とを加算してブランチメ
トリックを算出する二つの加算器を備えることを特徴と
する請求項３記載のビタビ復号装置。 - 【請求項７】 前記複数の判定手段で判定された一致又
は不一致の出力結果の極性反転を、 インタバータを用いて行うことを特徴とする請求項３記
載のビタビ復号装置。 - 【請求項８】 前記複数のワードスプリット回路のそれ
ぞれの入力側に、入力メトリックデータをラッチパルス
が入力されるまで保持する複数のラッチ回路を更に備え
ることを特徴とする請求項４記載のビタビ復号装置。 - 【請求項９】 前記ワードスプリット回路において、 入力される複数のメトリックデータを、それぞれ符号判
定用の上位１ビットの符号及びｋ−１ビットのメトリッ
クに分割することを特徴とする請求項４記載のビタビ復
号装置。 - 【請求項１０】 前記複数の排他的論理和回路のそれぞ
れに入力される符号及び符号語がそれぞれ１ビットであ
ることを特徴とする請求項５記載のビタビ復号装置。 - 【請求項１１】 前記複数の時分割選択手段が、マルチ
プレクサであることを特徴とする請求項３記載のビタビ
復号装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36148799A JP3259725B2 (ja) | 1999-12-20 | 1999-12-20 | ビタビ復号装置 |
| US09/734,892 US6810095B2 (en) | 1999-12-20 | 2000-12-13 | Viterbi decoder with reduced number of bits in branch metric calculation processing |
| EP00127564A EP1111801A1 (en) | 1999-12-20 | 2000-12-15 | Viterbi decoder with reduced number of bits in branch metric calculation processing |
| KR10-2000-0078197A KR100387089B1 (ko) | 1999-12-20 | 2000-12-19 | 브랜치 메트릭 계산 처리에서 감소된 비트수를 갖는비터비 디코더 |
| CN00135781A CN1309471A (zh) | 1999-12-20 | 2000-12-20 | 在支路度量计算处理中具有减少的位数的维特比解码器 |
| BR0006582-0A BR0006582A (pt) | 1999-12-20 | 2000-12-20 | Decodificador viterbi com número reduzido de bits em processamento de cálculo de métrica de derivação. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36148799A JP3259725B2 (ja) | 1999-12-20 | 1999-12-20 | ビタビ復号装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001177422A true JP2001177422A (ja) | 2001-06-29 |
| JP3259725B2 JP3259725B2 (ja) | 2002-02-25 |
Family
ID=18473787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36148799A Expired - Fee Related JP3259725B2 (ja) | 1999-12-20 | 1999-12-20 | ビタビ復号装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6810095B2 (ja) |
| EP (1) | EP1111801A1 (ja) |
| JP (1) | JP3259725B2 (ja) |
| KR (1) | KR100387089B1 (ja) |
| CN (1) | CN1309471A (ja) |
| BR (1) | BR0006582A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6848074B2 (en) | 2001-06-21 | 2005-01-25 | Arc International | Method and apparatus for implementing a single cycle operation in a data processing system |
| US7315576B1 (en) * | 2002-02-05 | 2008-01-01 | Qualcomm Incorporated | System for soft symbol decoding with MIMO log-map detection |
| US7046747B2 (en) * | 2002-04-16 | 2006-05-16 | Intel Corporation | Viterbi decoder and decoding method using rescaled branch metrics in add-compare-select operations |
| US7561641B2 (en) * | 2006-02-06 | 2009-07-14 | Tatung Company | Method of Viterbi decoding with reduced butterfly operation |
| US8127216B2 (en) | 2007-11-19 | 2012-02-28 | Seagate Technology Llc | Reduced state soft output processing |
| US20090132894A1 (en) * | 2007-11-19 | 2009-05-21 | Seagate Technology Llc | Soft Output Bit Threshold Error Correction |
| WO2014041401A1 (en) * | 2012-09-14 | 2014-03-20 | Freescale Semiconductor, Inc. | Viterbi decoding device and method for decoding a signal produced by a convolutional encoder |
| CN104617960A (zh) * | 2014-12-30 | 2015-05-13 | 成都天奥信息科技有限公司 | 一种应用于海事卫星电话的维特比解码方法 |
| JP2019054448A (ja) * | 2017-09-15 | 2019-04-04 | 東芝メモリ株式会社 | メモリシステム |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5220570A (en) | 1990-11-30 | 1993-06-15 | The Board Of Trustees Of The Leland Stanford Junior University | Programmable viterbi signal processor |
| US5502735A (en) * | 1991-07-16 | 1996-03-26 | Nokia Mobile Phones (U.K.) Limited | Maximum likelihood sequence detector |
| US5469452A (en) | 1991-09-27 | 1995-11-21 | Qualcomm Incorporated | Viterbi decoder bit efficient chainback memory method and decoder incorporating same |
| JPH06303153A (ja) | 1993-04-14 | 1994-10-28 | Toshiba Corp | ビタビ復号器 |
| ZA947317B (en) | 1993-09-24 | 1995-05-10 | Qualcomm Inc | Multirate serial viterbi decoder for code division multiple access system applications |
| US5651032A (en) | 1993-11-04 | 1997-07-22 | Kabushiki Kaisha Toshiba | Apparatus and method for trellis decoder |
| JP3089149B2 (ja) | 1993-11-04 | 2000-09-18 | 株式会社東芝 | ブランチメトリック演算回路 |
| US5471500A (en) * | 1994-03-08 | 1995-11-28 | At&T Ipm Corp. | Soft symbol decoding |
| JP3241210B2 (ja) * | 1994-06-23 | 2001-12-25 | 沖電気工業株式会社 | ビタビ復号方法及びビタビ復号回路 |
| JP3171772B2 (ja) * | 1995-08-23 | 2001-06-04 | 沖電気工業株式会社 | ビタビ復号方法及びビタビ復号装置 |
| US5862190A (en) * | 1995-12-29 | 1999-01-19 | Motorola, Inc. | Method and apparatus for decoding an encoded signal |
| US5881075A (en) | 1996-03-18 | 1999-03-09 | Samsung Electronics Co., Ltd. | Viterbi decoder |
| JP3753822B2 (ja) | 1997-01-10 | 2006-03-08 | 株式会社東芝 | ビタビ復号方法および装置 |
| US6438181B1 (en) * | 1999-05-28 | 2002-08-20 | Koninklijke Philips Electronics N.V. | Efficient metric memory configuration for a Viterbi decoder |
-
1999
- 1999-12-20 JP JP36148799A patent/JP3259725B2/ja not_active Expired - Fee Related
-
2000
- 2000-12-13 US US09/734,892 patent/US6810095B2/en not_active Expired - Fee Related
- 2000-12-15 EP EP00127564A patent/EP1111801A1/en not_active Withdrawn
- 2000-12-19 KR KR10-2000-0078197A patent/KR100387089B1/ko not_active IP Right Cessation
- 2000-12-20 CN CN00135781A patent/CN1309471A/zh active Pending
- 2000-12-20 BR BR0006582-0A patent/BR0006582A/pt not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP3259725B2 (ja) | 2002-02-25 |
| US6810095B2 (en) | 2004-10-26 |
| EP1111801A1 (en) | 2001-06-27 |
| CN1309471A (zh) | 2001-08-22 |
| BR0006582A (pt) | 2001-07-17 |
| US20010004391A1 (en) | 2001-06-21 |
| KR100387089B1 (ko) | 2003-06-12 |
| KR20010067413A (ko) | 2001-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4606027A (en) | Error correction apparatus using a Viterbi decoder | |
| EP0967730B1 (en) | Convolutional decoder with modified metrics | |
| JP3640924B2 (ja) | 移動通信システムにおける構成復号装置及び方法 | |
| US5881075A (en) | Viterbi decoder | |
| KR100195745B1 (ko) | 비터비 복호화기의 가산 비교 선택 장치 | |
| US4500994A (en) | Multi-rate branch metric processor for maximum-likelihood convolutional decoder | |
| JPH09232973A (ja) | ビタビ復号器 | |
| JPS62151032A (ja) | たたみ込み符号器および最尤復号器 | |
| US7623585B2 (en) | Systems and modules for use with trellis-based decoding | |
| JP3259725B2 (ja) | ビタビ復号装置 | |
| US7117426B2 (en) | Branch metric computation and add-compare-select operation in viterbi decoders | |
| JPH0316046B2 (ja) | ||
| EP3996285A1 (en) | Parallel backtracking in viterbi decoder | |
| JPH09232972A (ja) | ビタビ復号器 | |
| JPH09232971A (ja) | ビタビ復号方法及びビタビ復号回路 | |
| US20070183539A1 (en) | Viterbi decoding circuit and wireless device | |
| JPH07254861A (ja) | ヴィタビ復号方法及び畳み込み符号化伝送方法 | |
| JP2917177B2 (ja) | 誤り検出方法、装置ならびに識別方法 | |
| JPH06284018A (ja) | ビタビ復号方法および誤り訂正復号化装置 | |
| Benaissa et al. | Reconfigurable hardware architectures for sequential and hybrid decoding | |
| US20050138535A1 (en) | Method and system for branch metric calculation in a viterbi decoder | |
| US6411663B1 (en) | Convolutional coder and viterbi decoder | |
| US7260154B1 (en) | Method and apparatus for implementing a multiple constraint length Viterbi decoder | |
| JP3337950B2 (ja) | 誤り訂正復号化方法及び誤り訂正復号化装置 | |
| KR100333336B1 (ko) | 비터비 복호기의 역추적 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |