JP2001176920A - 半導体素子の実装構造体 - Google Patents
半導体素子の実装構造体Info
- Publication number
- JP2001176920A JP2001176920A JP35941299A JP35941299A JP2001176920A JP 2001176920 A JP2001176920 A JP 2001176920A JP 35941299 A JP35941299 A JP 35941299A JP 35941299 A JP35941299 A JP 35941299A JP 2001176920 A JP2001176920 A JP 2001176920A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- semiconductor element
- zinc
- circuit wiring
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
(57)【要約】
【課題】半導体素子を良好な状態で実装させておくこと
ができる半導体素子の実装構造体を提供する。 【解決手段】回路配線２が被着されている絶縁基板１
と、下面に複数個の端子７を有する半導体素子６とから
成り、該半導体素子６の端子７を絶縁基板１上の回路配
線２に半田接合（半田：８）させることによって電気的
に接続した半導体素子の実装構造体において、前記回路
配線２はアルミニウムから成り、かつ該回路配線２の半
田接合部に亜鉛−銅めっき層３、ニッケルめっき層４及
び金めっき層５が順次、被着させて構成する。
ができる半導体素子の実装構造体を提供する。 【解決手段】回路配線２が被着されている絶縁基板１
と、下面に複数個の端子７を有する半導体素子６とから
成り、該半導体素子６の端子７を絶縁基板１上の回路配
線２に半田接合（半田：８）させることによって電気的
に接続した半導体素子の実装構造体において、前記回路
配線２はアルミニウムから成り、かつ該回路配線２の半
田接合部に亜鉛−銅めっき層３、ニッケルめっき層４及
び金めっき層５が順次、被着させて構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、各種電子デバイス
に使用される半導体素子の実装構造体に関するものであ
る。
に使用される半導体素子の実装構造体に関するものであ
る。
【０００２】
【従来の技術】従来より、半導体素子の実装方法として
フェースダウンボンディングが知られている。
フェースダウンボンディングが知られている。
【０００３】このフェースダウンボンディングに使用さ
れる半導体素子の下面には、高密度にパターン形成され
た電子回路以外に複数個の端子が設けられており、これ
ら複数個の端子を絶縁基板上面の対応する回路配線に半
田接合させることにより半導体素子が絶縁基板上に実装
される。
れる半導体素子の下面には、高密度にパターン形成され
た電子回路以外に複数個の端子が設けられており、これ
ら複数個の端子を絶縁基板上面の対応する回路配線に半
田接合させることにより半導体素子が絶縁基板上に実装
される。
【０００４】尚、前記回路配線の形成には、加工の容易
性等からアルミニウムが一般的に使用されており、この
場合、半田接合される回路配線の上面には半田濡れ性の
向上のために、ニッケルめっき層及び金めっき層が順
次、被着されていた。
性等からアルミニウムが一般的に使用されており、この
場合、半田接合される回路配線の上面には半田濡れ性の
向上のために、ニッケルめっき層及び金めっき層が順
次、被着されていた。
【０００５】
【発明が解決しようとする課題】ところで、この従来の
実装構造体においては、アルミニウムから成る回路配線
上にニッケルめっき層を析出させる際の触媒として、通
常、パラジウムが使用されている。
実装構造体においては、アルミニウムから成る回路配線
上にニッケルめっき層を析出させる際の触媒として、通
常、パラジウムが使用されている。
【０００６】しかしながら、パラジウムを触媒として使
用した場合、パラジウムめっき層の形成に使用されるめ
っき液中の硝酸によってアルミニウムから成る回路配線
の表面が酸化・腐食され、回路配線とパラジウムめっき
層との密着性が著しく低いものとなる。このため、半導
体素子の実装等に伴ってパラジウムめっき層やその下の
回路配線に熱が印加されると、パラジウムめっき層が熱
応力によって回路配線より剥離することがあり、半導体
素子を回路基板上に良好な状態で実装させておくことが
不可となる欠点を有していた。
用した場合、パラジウムめっき層の形成に使用されるめ
っき液中の硝酸によってアルミニウムから成る回路配線
の表面が酸化・腐食され、回路配線とパラジウムめっき
層との密着性が著しく低いものとなる。このため、半導
体素子の実装等に伴ってパラジウムめっき層やその下の
回路配線に熱が印加されると、パラジウムめっき層が熱
応力によって回路配線より剥離することがあり、半導体
素子を回路基板上に良好な状態で実装させておくことが
不可となる欠点を有していた。
【０００７】また一方、前述のパラジウムに代えて亜鉛
を触媒として使用することが検討されており、この亜鉛
は硝酸を含まないめっき液を用いて回路配線上に被着さ
せることができることから、亜鉛めっき層の形成に伴い
アルミニウムから成る回路配線が酸化・腐食されること
は殆どなく、亜鉛めっき層をアルミニウムから成る回路
配線の上面に強固に被着させておくことができる。
を触媒として使用することが検討されており、この亜鉛
は硝酸を含まないめっき液を用いて回路配線上に被着さ
せることができることから、亜鉛めっき層の形成に伴い
アルミニウムから成る回路配線が酸化・腐食されること
は殆どなく、亜鉛めっき層をアルミニウムから成る回路
配線の上面に強固に被着させておくことができる。
【０００８】しかしながら、前記亜鉛めっき層はその上
に被着されるニッケルめっき層との馴染みがあまり良好
でないことから、結局、先に述べた従来の実装構造体と
同様に、半導体素子の実装等に伴ってニッケルめっき層
やその下の亜鉛めっき層に熱が印加されると、ニッケル
めっき層が熱応力によって亜鉛めっき層より剥離すると
いう欠点を有していた。
に被着されるニッケルめっき層との馴染みがあまり良好
でないことから、結局、先に述べた従来の実装構造体と
同様に、半導体素子の実装等に伴ってニッケルめっき層
やその下の亜鉛めっき層に熱が印加されると、ニッケル
めっき層が熱応力によって亜鉛めっき層より剥離すると
いう欠点を有していた。
【０００９】
【課題を解決するための手段】本発明は上記欠点に鑑み
て案出されたもので、本発明の半導体素子の実装構造体
は、回路配線が被着されている絶縁基板と、下面に複数
個の端子を有する半導体素子とから成り、該半導体素子
の端子を絶縁基板上の回路配線に半田接合させることに
よって電気的に接続した半導体素子の実装構造体におい
て、前記回路配線はアルミニウムから成り、かつ該回路
配線の半田接合部に亜鉛−銅めっき層、ニッケルめっき
層及び金めっき層が順次、被着させてあることを特徴と
するものである。
て案出されたもので、本発明の半導体素子の実装構造体
は、回路配線が被着されている絶縁基板と、下面に複数
個の端子を有する半導体素子とから成り、該半導体素子
の端子を絶縁基板上の回路配線に半田接合させることに
よって電気的に接続した半導体素子の実装構造体におい
て、前記回路配線はアルミニウムから成り、かつ該回路
配線の半田接合部に亜鉛−銅めっき層、ニッケルめっき
層及び金めっき層が順次、被着させてあることを特徴と
するものである。
【００１０】また本発明の半導体素子の実装構造体は、
前記亜鉛−銅めっき層中の銅含有率が１ｗｔ％〜２０ｗ
ｔ％であることを特徴とするものである。
前記亜鉛−銅めっき層中の銅含有率が１ｗｔ％〜２０ｗ
ｔ％であることを特徴とするものである。
【００１１】
【発明の実施の形態】以下、本発明を添付図面に基づい
て詳細に説明する。図１は本発明の一形態に係る半導体
素子の実装構造体を示す断面図、図２は図１の要部拡大
図であり、1 は絶縁基板、２は回路配線、3 は亜鉛−銅
めっき層、４はニッケルめっき層、５は金めっき層、６
は半導体素子、７は端子、８は半田である。
て詳細に説明する。図１は本発明の一形態に係る半導体
素子の実装構造体を示す断面図、図２は図１の要部拡大
図であり、1 は絶縁基板、２は回路配線、3 は亜鉛−銅
めっき層、４はニッケルめっき層、５は金めっき層、６
は半導体素子、７は端子、８は半田である。
【００１２】前記絶縁基板１は、アルミナセラミックス
等のセラミック材料により形成されており、その上面で
回路配線２やめっき層３，４，５を支持するための支持
母材として機能するものである。
等のセラミック材料により形成されており、その上面で
回路配線２やめっき層３，４，５を支持するための支持
母材として機能するものである。
【００１３】前記絶縁基板１は、例えばアルミナセラミ
ックスから成る場合、アルミナ、シリカ、マグネシア等
のセラミックス原料粉末に適当な有機溶剤、溶媒を添加
・混合して泥漿状に成すとともに、これを従来周知のド
クターブレード法やカレンダーロール法等を採用するこ
とによってセラミックグリーンシートを得、しかる後、
該セラミックグリーンシートを所定の長方形状に打ち抜
いた上、高温で焼成することによって製作される。
ックスから成る場合、アルミナ、シリカ、マグネシア等
のセラミックス原料粉末に適当な有機溶剤、溶媒を添加
・混合して泥漿状に成すとともに、これを従来周知のド
クターブレード法やカレンダーロール法等を採用するこ
とによってセラミックグリーンシートを得、しかる後、
該セラミックグリーンシートを所定の長方形状に打ち抜
いた上、高温で焼成することによって製作される。
【００１４】また前記絶縁基板１の上面には、アルミニ
ウムから成る複数個の回路配線２が所定パターンに被着
されている。
ウムから成る複数個の回路配線２が所定パターンに被着
されている。
【００１５】前記回路配線２は、外部電気回路からの入
力信号や外部電源からの電力を半導体素子６に供給した
り、或いは、半導体素子６からの出力信号を他の電気回
路等に供給したりするためのものであり、その一端で半
導体素子６の対応する端子７に半田８を介して電気的に
接続される。
力信号や外部電源からの電力を半導体素子６に供給した
り、或いは、半導体素子６からの出力信号を他の電気回
路等に供給したりするためのものであり、その一端で半
導体素子６の対応する端子７に半田８を介して電気的に
接続される。
【００１６】尚、前記回路導体２は、従来周知の薄膜手
法、具体的には、スパッタリングやフォトリソグラフィ
ー技術，エッチング技術等を採用し、アルミニウムを所
定厚み、所定パターンに被着させることによって絶縁基
板１の上面に形成される。
法、具体的には、スパッタリングやフォトリソグラフィ
ー技術，エッチング技術等を採用し、アルミニウムを所
定厚み、所定パターンに被着させることによって絶縁基
板１の上面に形成される。
【００１７】また前記回路導体２の一部上面、具体的に
は後述する半導体素子６の端子７が半田接合される部位
には、亜鉛−銅めっき層３、ニッケルめっき層４及び金
めっき層５が順次、被着されている。
は後述する半導体素子６の端子７が半田接合される部位
には、亜鉛−銅めっき層３、ニッケルめっき層４及び金
めっき層５が順次、被着されている。
【００１８】前記亜鉛−銅めっき層３は、ニッケルめっ
き層４を形成する際の触媒として機能するものであり、
例えば０．３μｍ〜０．６μｍの厚みを有し、銅含有率
が１ｗｔ％〜２０ｗｔ％に設定される。
き層４を形成する際の触媒として機能するものであり、
例えば０．３μｍ〜０．６μｍの厚みを有し、銅含有率
が１ｗｔ％〜２０ｗｔ％に設定される。
【００１９】かかる亜鉛−銅めっき層３は、亜鉛の中に
粒径１００Å〜２００Å程度の小さな銅の塊を分散させ
た状態、もしくは亜鉛と銅とで合金をつくった状態で形
成されており、従来周知の無電解めっき法を採用するこ
とによって所定厚みに被着・形成される。このとき、亜
鉛−銅合金の無電解めっきに使用されるめっき液には硝
酸を含有させておく必要がないことから、亜鉛−銅めっ
き層３の形成に伴いアルミニウムから成る回路配線２が
酸化・腐食されることは殆どない。
粒径１００Å〜２００Å程度の小さな銅の塊を分散させ
た状態、もしくは亜鉛と銅とで合金をつくった状態で形
成されており、従来周知の無電解めっき法を採用するこ
とによって所定厚みに被着・形成される。このとき、亜
鉛−銅合金の無電解めっきに使用されるめっき液には硝
酸を含有させておく必要がないことから、亜鉛−銅めっ
き層３の形成に伴いアルミニウムから成る回路配線２が
酸化・腐食されることは殆どない。
【００２０】またこの場合、前記めっき液中にキレート
剤を添加しておけば、亜鉛−銅めっき層３の厚みや組成
が均一になり、良好な亜鉛−銅めっき層３を得ることが
できる。従って亜鉛−銅めっき層３を形成するためのめ
っき液にはキレート剤を添加しておくことが好ましい。
剤を添加しておけば、亜鉛−銅めっき層３の厚みや組成
が均一になり、良好な亜鉛−銅めっき層３を得ることが
できる。従って亜鉛−銅めっき層３を形成するためのめ
っき液にはキレート剤を添加しておくことが好ましい。
【００２１】また前記亜鉛−銅めっき層３上のニッケル
めっき層４は、半導体素子６の端子７を回路配線２に半
田接合する際、回路配線２の半田濡れ性を良好になして
半導体素子６の端子７を回路配線２に対して確実に半田
接合させるためのものであり、亜鉛−銅めっき層３の上
面に例えば２μｍ〜５μｍの厚みに被着・形成される。
めっき層４は、半導体素子６の端子７を回路配線２に半
田接合する際、回路配線２の半田濡れ性を良好になして
半導体素子６の端子７を回路配線２に対して確実に半田
接合させるためのものであり、亜鉛−銅めっき層３の上
面に例えば２μｍ〜５μｍの厚みに被着・形成される。
【００２２】前記ニッケルめっき層４は、従来周知の無
電解めっき法を採用することによって亜鉛−銅めっき層
３の上面に被着・形成され、このとき、ニッケルの形成
に使用されるめっき液は次亜リン酸ナトリウムを還元剤
として含んでおり、かかるめっき液には亜鉛−銅めっき
層３中の亜鉛が溶解することから、この溶解に伴って亜
鉛−銅めっき層３の表面には径１００Å〜２００Åの微
細孔が１０００〜５０００個／μｍ2 の密度で多数形成
され、ニッケルめっき層４を多数の微細孔を有した亜鉛
−銅めっき層３の上面にアンカー効果によって極めて強
固に被着させることができる。従って半導体素子６の実
装等に伴って熱が印加されても、ニッケルめっき層４が
下地（亜鉛−銅めっき層３）より剥離するのが有効に防
止され、半導体素子６を回路基板上に良好な状態で実装
させておくことができる。
電解めっき法を採用することによって亜鉛−銅めっき層
３の上面に被着・形成され、このとき、ニッケルの形成
に使用されるめっき液は次亜リン酸ナトリウムを還元剤
として含んでおり、かかるめっき液には亜鉛−銅めっき
層３中の亜鉛が溶解することから、この溶解に伴って亜
鉛−銅めっき層３の表面には径１００Å〜２００Åの微
細孔が１０００〜５０００個／μｍ2 の密度で多数形成
され、ニッケルめっき層４を多数の微細孔を有した亜鉛
−銅めっき層３の上面にアンカー効果によって極めて強
固に被着させることができる。従って半導体素子６の実
装等に伴って熱が印加されても、ニッケルめっき層４が
下地（亜鉛−銅めっき層３）より剥離するのが有効に防
止され、半導体素子６を回路基板上に良好な状態で実装
させておくことができる。
【００２３】ここで、亜鉛−銅めっき層３中の銅含有率
が１ｗｔ％よりも小さいと微細孔の形成密度が小さくな
ってニッケルめっき層４を亜鉛−銅めっき層３の上面に
極めて強固に被着させておくことが難しくなり、また銅
含有率が２０ｗｔ％よりも大きいとニッケルめっき層４
の形成時にニッケルの析出速度が遅くなって所定厚みの
ニッケルめっき層４を得るのに長時間を要することな
る。従ってニッケルめっき層４を亜鉛−銅めっき層３の
上面に極めて強固に、且つ短時間で効率良く被着・析出
させるには、亜鉛−銅めっき層３中の銅含有率を１ｗｔ
％〜２０ｗｔ％の範囲内に設定しておくことが好まし
い。
が１ｗｔ％よりも小さいと微細孔の形成密度が小さくな
ってニッケルめっき層４を亜鉛−銅めっき層３の上面に
極めて強固に被着させておくことが難しくなり、また銅
含有率が２０ｗｔ％よりも大きいとニッケルめっき層４
の形成時にニッケルの析出速度が遅くなって所定厚みの
ニッケルめっき層４を得るのに長時間を要することな
る。従ってニッケルめっき層４を亜鉛−銅めっき層３の
上面に極めて強固に、且つ短時間で効率良く被着・析出
させるには、亜鉛−銅めっき層３中の銅含有率を１ｗｔ
％〜２０ｗｔ％の範囲内に設定しておくことが好まし
い。
【００２４】またこのとき、ニッケルめっき層４の形成
に使用するめっき液中にスルフォン酸塩やスルフォンア
ミド等を所定量、添加・混合させておけば、ニッケルめ
っき層４の内部応力が圧縮応力となり、ニッケルめっき
層４を亜鉛−銅めっき層３に対してより強固に被着させ
ることが可能となる。従ってニッケルめっき層４の形成
に使用するめっき液中にはスルフォン酸塩やスルフォン
アミドを添加・混合させておくことが好ましい。
に使用するめっき液中にスルフォン酸塩やスルフォンア
ミド等を所定量、添加・混合させておけば、ニッケルめ
っき層４の内部応力が圧縮応力となり、ニッケルめっき
層４を亜鉛−銅めっき層３に対してより強固に被着させ
ることが可能となる。従ってニッケルめっき層４の形成
に使用するめっき液中にはスルフォン酸塩やスルフォン
アミドを添加・混合させておくことが好ましい。
【００２５】更に前記ニッケルめっき層４上に被着され
る金めっき層５は、ニッケルめっき層４の表面が大気中
の水分等によって深い領域まで酸化・腐食されてしまう
のを有効に防止するためのものであり、ニッケルめっき
層４の上面に例えば０．０４μｍ〜０．０５μｍの厚み
に被着・形成される。
る金めっき層５は、ニッケルめっき層４の表面が大気中
の水分等によって深い領域まで酸化・腐食されてしまう
のを有効に防止するためのものであり、ニッケルめっき
層４の上面に例えば０．０４μｍ〜０．０５μｍの厚み
に被着・形成される。
【００２６】前記金めっき層５は、従来周知の無電解め
っき法を採用することによってニッケルめっき層４の上
面に所定厚みに被着・形成される。
っき法を採用することによってニッケルめっき層４の上
面に所定厚みに被着・形成される。
【００２７】そして上述した回路基板上には、半導体素
子６がフェースダウンボンディングにて実装される。
子６がフェースダウンボンディングにて実装される。
【００２８】前記半導体素子６は、単結晶シリコン等か
ら成る基材の下面に高密度にパターン形成された電子回
路と複数個の端子７とを有しており、一部の端子７を介
して内部に信号が入力されると、これらの入力信号に基
づいて他の端子７より所定の出力を発するようになって
いる。
ら成る基材の下面に高密度にパターン形成された電子回
路と複数個の端子７とを有しており、一部の端子７を介
して内部に信号が入力されると、これらの入力信号に基
づいて他の端子７より所定の出力を発するようになって
いる。
【００２９】前記半導体素子６は、その下面に設けられ
ている複数個の端子７が絶縁基板上面の対応する回路配
線２の一端、具体的には亜鉛−銅めっき層３、ニッケル
めっき層４及び金めっき層５を被着させた箇所に半田８
を介して対面配置されるようにして絶縁基板１上に載置
され、しかる後、半田８を加熱・溶融させて回路配線２
と端子７とを半田接合することによって半導体素子６が
絶縁基板１上に取着・実装されることとなる。
ている複数個の端子７が絶縁基板上面の対応する回路配
線２の一端、具体的には亜鉛−銅めっき層３、ニッケル
めっき層４及び金めっき層５を被着させた箇所に半田８
を介して対面配置されるようにして絶縁基板１上に載置
され、しかる後、半田８を加熱・溶融させて回路配線２
と端子７とを半田接合することによって半導体素子６が
絶縁基板１上に取着・実装されることとなる。
【００３０】尚、本発明の実装構造体は上述の形態に限
定されるものではなく、本発明の要旨を逸脱しない範囲
において種々の変更、改良等が可能である。
定されるものではなく、本発明の要旨を逸脱しない範囲
において種々の変更、改良等が可能である。
【００３１】例えば上述の形態において各めっき層３，
４，５を無電解めっきによって被着させる際にその前処
理として洗浄等を行っても良いことは勿論である。
４，５を無電解めっきによって被着させる際にその前処
理として洗浄等を行っても良いことは勿論である。
【００３２】
【発明の効果】本発明によれば、アルミニウムから成る
回路配線と亜鉛−銅めっき層、亜鉛−銅めっき層とニッ
ケルめっき層がそれぞれ強固に被着されるため、半導体
素子の実装等に伴って熱が印加されても、亜鉛−銅めっ
き層やニッケルめっき層が下地より剥離することはな
く、半導体素子を回路基板上に良好な状態で実装させて
おくことができる。
回路配線と亜鉛−銅めっき層、亜鉛−銅めっき層とニッ
ケルめっき層がそれぞれ強固に被着されるため、半導体
素子の実装等に伴って熱が印加されても、亜鉛−銅めっ
き層やニッケルめっき層が下地より剥離することはな
く、半導体素子を回路基板上に良好な状態で実装させて
おくことができる。
【００３３】また本発明によれば、亜鉛−銅めっき層中
の銅含有率を１ｗｔ％〜２０ｗｔ％に設定しておくこと
により、ニッケルめっき層を亜鉛−銅めっき層の上面に
極めて強固に、且つ短時間で効率良く被着・析出させる
ことができる。
の銅含有率を１ｗｔ％〜２０ｗｔ％に設定しておくこと
により、ニッケルめっき層を亜鉛−銅めっき層の上面に
極めて強固に、且つ短時間で効率良く被着・析出させる
ことができる。
【図１】本発明の一形態に係る半導体素子の実装構造体
を示す断面図である。
を示す断面図である。
【図２】図１の要部拡大図である。
1 ・・・絶縁基板、２・・・回路配線、3 ・・・亜鉛−
銅めっき層、４・・・ニッケルめっき層、５・・・金め
っき層、６・・・半導体素子、７・・・端子、８・・・
半田
銅めっき層、４・・・ニッケルめっき層、５・・・金め
っき層、６・・・半導体素子、７・・・端子、８・・・
半田
Claims (2)
- 【請求項１】回路配線が被着されている絶縁基板と、下
面に複数個の端子を有する半導体素子とから成り、該半
導体素子の端子を絶縁基板上の回路配線に半田接合させ
ることによって電気的に接続した半導体素子の実装構造
体において、 前記回路配線はアルミニウムから成り、かつ該回路配線
の半田接合部に亜鉛−銅めっき層、ニッケルめっき層及
び金めっき層が順次、被着させてあることを特徴とする
半導体素子の実装構造体。 - 【請求項２】前記亜鉛−銅めっき層中の銅含有率が１ｗ
ｔ％〜２０ｗｔ％であることを特徴とする請求項１に記
載の半導体素子の実装構造体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35941299A JP4199397B2 (ja) | 1999-12-17 | 1999-12-17 | 半導体素子の実装構造体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35941299A JP4199397B2 (ja) | 1999-12-17 | 1999-12-17 | 半導体素子の実装構造体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001176920A true JP2001176920A (ja) | 2001-06-29 |
| JP4199397B2 JP4199397B2 (ja) | 2008-12-17 |
Family
ID=18464379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35941299A Expired - Fee Related JP4199397B2 (ja) | 1999-12-17 | 1999-12-17 | 半導体素子の実装構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4199397B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010056191A (ja) * | 2008-08-27 | 2010-03-11 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
-
1999
- 1999-12-17 JP JP35941299A patent/JP4199397B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010056191A (ja) * | 2008-08-27 | 2010-03-11 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4199397B2 (ja) | 2008-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS639376B2 (ja) | ||
| CN101395978A (zh) | 内置耐热性基板电路板 | |
| JPS58168266A (ja) | 金層の選択的付着方法 | |
| JP2000340912A (ja) | セラミック回路基板 | |
| JP2001176920A (ja) | 半導体素子の実装構造体 | |
| JP2002076189A (ja) | 配線基板 | |
| JP4090151B2 (ja) | パッケージ基板 | |
| JP2001024296A (ja) | セラミック回路基板 | |
| JP3801334B2 (ja) | 半導体素子搭載用基板とその製造方法 | |
| JPH10107394A (ja) | セラミック配線基板 | |
| JPS61140195A (ja) | セラミツク配線基板の製法 | |
| JP2003283085A (ja) | 配線基板 | |
| JPH0426560B2 (ja) | ||
| JP2515671Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2690643B2 (ja) | 配線基板 | |
| JP2001044323A (ja) | 電子部品実装用回路基板 | |
| JP3771854B2 (ja) | 配線基板 | |
| JPH10107393A (ja) | セラミック配線基板 | |
| JPH01307237A (ja) | 薄い可撓性基板構造体 | |
| JP2001148568A (ja) | セラミック回路基板の製造方法 | |
| JP2000340913A (ja) | セラミック回路基板 | |
| JPS61256688A (ja) | 回路基板の製造方法 | |
| JP2002110838A (ja) | 配線基板 | |
| JPH0982836A (ja) | 半導体素子搭載用配線基板 | |
| JP2002246714A (ja) | セラミック回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080829 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080909 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081003 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4199397 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |